CN101188243B - 薄膜晶体管面板及其制造方法 - Google Patents

薄膜晶体管面板及其制造方法 Download PDF

Info

Publication number
CN101188243B
CN101188243B CN2007103051429A CN200710305142A CN101188243B CN 101188243 B CN101188243 B CN 101188243B CN 2007103051429 A CN2007103051429 A CN 2007103051429A CN 200710305142 A CN200710305142 A CN 200710305142A CN 101188243 B CN101188243 B CN 101188243B
Authority
CN
China
Prior art keywords
layer
grid
line
drain electrode
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007103051429A
Other languages
English (en)
Other versions
CN101188243A (zh
Inventor
金奉柱
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101188243A publication Critical patent/CN101188243A/zh
Application granted granted Critical
Publication of CN101188243B publication Critical patent/CN101188243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种薄膜晶体管阵列面板包括基板、形成在基板上的栅线和栅驱动电路部分的栅层信号传输线、形成在栅线和栅层信号传输线上且具有暴露一部分栅层信号传输线的第一接触孔的栅绝缘层、形成在栅绝缘层上的半导体层、形成在栅绝缘层和半导体层上的包括源电极的数据线及漏电极、形成在栅绝缘层上并通过第一接触孔连接到栅层信号传输线的栅驱动电路部分的数据层信号传输线、连接到漏电极的像素电极以及形成在数据线、漏电极和驱动电路部分的数据层信号传输线上的钝化层。数据线、漏电极和数据层信号传输线具有包括下层、中间层和上层的三层结构，且下层由与像素电极相同的层形成。

Description

薄膜晶体管面板及其制造方法
本申请要求于2006年10月2日申请的申请号为No.10-2006-0097401的韩国专利为其的优先权，其全部公开的内容通过参考合并于此。 
技术领域
本发明涉及一种用于液晶显示器的薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器(LCD)包括具有场发生电极和偏光器的一对显示面板和夹置在两个显示面板之间的液晶层。场发生电极在液晶层上生成电场。液晶层中液晶分子的排列随电场强度的变化而改变，从而改变穿过液晶层的光的极性。偏光器适当地遮挡或传输偏振光以生成亮的和黑的区域，从而显示期望的图像。
显示面板之一包括多个具有开关元件和多个显示信号线的像素和具有多个级的栅驱动器将栅信号传输到显示信号线的栅线以开启/关闭像素的开关元件。
栅驱动器的每个级连接到一个信号线，且该级接收栅导通/截止电压和时钟信号，且将输入的栅导通/截止电压和时钟信号传输到连接在其上的信号线。
栅驱动器可与基板集成在一起，接着栅线可延伸以直接连接到栅驱动器。此处，为了连接栅驱动器的栅线和栅驱动器的数据线，形成暴露栅线的接触孔。数据线通过采用连接构件的接触孔连接到栅线，连接构件可由氧化铟锡(ITO)制成。
可选择的，如果栅驱动器形成在基板外面，要求焊盘部分将栅导通/截止电压传输到栅驱动器的级，该焊盘将栅导通/截至信号线连接到栅驱动器的级。此处，为了将焊盘部分连接到信号线，形成暴露信号线的接触孔，接着通过采用连接构件的接触孔将信号线连接到栅驱动器的级，该连接构件可由ITO制成。
由于信号线的长度随着LCD尺寸而增加，线的阻抗增加，引起信号延迟或电压下降。响应于增加的阻抗，导线由具有低电阻系数的材料如铝(A1)制成。当A1用在导线中时，信号线可具有包括Al层和其它层的多层结构。然而，如果包括A1的信号线与用于像素电极或LCD的连接构件的ITO直接接触，则A1会被氧化或腐蚀。
液晶显示器的薄膜晶体管阵列面板包括多个薄层例如栅层、数据层和半导体层。通过采用单独光掩模的光刻工艺分别将薄层图案化。然而，当增加一个额外的掩模时，重复例如曝光、显影和清洗的不同步骤，从而大大增加了制造时间和成本。
因此，需要一种提高了抗氧化性或抗腐蚀性的薄膜晶体管阵列面板及其制造方法，能减少制造的时间和费用。
发明内容
依据本发明一实施例的薄膜晶体管阵列面板包括基板、形成在基板上的栅线和栅驱动电路部分的栅层信号传输线、形成在栅线和栅层信号传输线上且具有暴露一部分栅层信号传输线的第一接触孔的栅绝缘层、形成在栅绝缘层上的半导体层、形成在栅绝缘层和半导体层上的包括源电极的数据线及漏电极、形成在栅绝缘层上且通过第一接触孔连接到栅层信号传输线的栅驱动电路部分的数据层信号传输线、连接到漏电极的像素电极以及形成在数据线、漏电极和驱动电路部分的数据层信号传输线上的钝化层。数据线、漏电极和数据层信号传输线具有包括下层、中间层和上层的三层结构，且下层由与像素电极相同的层形成。
数据层信号传输线可包括栅驱动电路部分的驱动薄膜晶体管的源电极。
下层和上层可包括非晶的氧化铟锡、氧化铟锡或氧化铟锌，及中间层可包括铬、钼、钽或钛。
栅线和栅层信号传输线可包括含有铬、氮铬合金或钼的下层和含有铝或铝合金的上层。
依据本发明示范性实施例的薄膜晶体管阵列面板包括基板、形成在基板上且包括用于与外部驱动电路接触的栅焊盘的栅线、形成在栅线上具有暴露一部分栅焊盘的第一接触孔的栅绝缘层、形成在栅绝缘层上的半导体层、形成在栅绝缘层和半导体层上的包括源电极的数据线及漏电极、形成在栅绝缘层上且通过第一接触孔连接到栅焊盘的导体、连接到漏电极的像素电极、以及形成在数据线、漏电极和导体上且具有暴露导体的第二接触孔的钝化层。数据线、漏电极和导体具有包括下层、中间层和上层的三层结构，且下层由与像素电极相同的层形成。
下层和上层可包括非晶的氧化铟锡、氧化铟锡、或氧化铟锌，和中间层可包括铬、钼、钽或钛。
栅线可包括含有铬、氮铬合金或钼的下层和含有铝或铝合金的上层。
依据本发明示范性实施例的制造薄膜晶体管阵列面板的方法包括：在基板上形成第一信号线；在第一信号线上形成具有第一接触孔的栅绝缘层和形成包括杂质半导体和本征半导体的半导体层；形成在杂质半导体上的第二信号线和漏电极、通过第一接触孔连接到第一信号线的导体、和像素电极；以及在第二信号线、漏电极和导体上形成钝化层且具有暴露一部分漏电极的第二接触孔。
形成栅绝缘层和半导体层包括：在第一信号线上沉积栅绝缘层、在栅绝缘层上沉积本征非晶硅(a-Si)层、在非晶硅层上沉积非本征a-Si层、在非本征a-Si层上形成光刻胶膜且暴露非本征a-Si层的第一部分，且形成杂质半导体、本征半导体和暴露一部分第一信号线的第一接触孔，通过采用光刻胶膜作为掩模对非本征a-Si层、本征a-Si层和栅绝缘层构图。
形成杂质半导体、本征半导体和第一接触孔可包括采用光刻胶膜作为掩模蚀刻非本征a-Si层的第一部分、下面的本征a-Si层和下面的栅绝缘层，减少光刻胶膜的厚度以暴露非本征a-Si层的第二部分；去除非本征a-Si层的第二部分、下面的本征a-Si层和下面的栅绝缘层，且去除保留的部分光刻胶膜。
形成光刻胶膜可包括涂覆光刻胶和对光刻胶进行曝光，该光穿过具有光传输透明区域、半透明区域和光阻挡不透明区域的掩模。光传输透明区域可对应于非本征a-Si层的第一部分，和半透明区域可对应于非本征a-Si层的第二部分。
形成第二信号线、漏电极、导体和像素电极可包括：在基板上沉积具有三层结构的金属层，包括下层、中间层和上层；在金属层的第一部分上形成光刻胶膜，其中第二信号线、漏电极、导体和像素电极形成在该金属层上；通过采用光刻胶膜作为掩模蚀刻去除金属层的上层、中间层和下层，减小金属层的第二部分中光刻胶膜的厚度，其中形成第二信号线、漏电极和导体； 通过采用光刻胶膜作为掩模蚀刻金属层的上层和中间层形成像素电极；以及去除保留的部分光刻胶膜以暴露第二信号线、漏电极和导体。
下层和上层可包括非晶的氧化铟锡、氧化铟锡或氧化铟锌，和中间层可包括铬、钼、钽或钛。
第一信号线可包括含有铬、氮铬合金或钼的下层和含有铝或铝合金的上层。
导体可包括栅驱动电路部分的数据层信号传输线，且数据层信号传输线可包括栅驱动电路部分的驱动薄膜晶体管的源电极。
第一信号线可包括栅线。第一信号线可包括栅驱动电路部分的栅层信号传输线。
附图说明
通过参考附图对本发明的示范性实施例进行详细的描述，本发明将变得更加显而易见，其中：
图1是依据本发明的示范性实施例的TFT阵列面板的布局图；
图2是沿图1中示出的线II-II’-II”-II
Figure 2007103051429_0
的TFT阵列面板的剖面图；
图3、图5和图8是依据本发明的示范性实施例的制造方法的步骤中图1和图2中示出的TFT阵列面板的布局图。
图4是沿图3中示出的线IV-IV’-IV”-IV
Figure 2007103051429_1
的TFT阵列面板的剖面图；
图6是沿图5中示出的线VI-VI’-VI”-VI
Figure 2007103051429_2
的TFT阵列面板的剖面图；
图7A到图7F是依据本发明的示范性实施例的制造方法的步骤中图5和图6中示出的TFT阵列面板的剖面图；
图9是沿图8中示出的线IX-IX’-IX”-IX的TFT阵列面板的剖面图；
图10A到图10E是依据本发明的示范性实施例的制造方法的步骤中图8和图9中示出的TFT阵列面板的剖面图；
图11是依据本发明的示范性实施例的LCD的方框图；
图12A是表示图11中示出的LCD的驱动区域的一部分的布局图；
图12B是表示图12A中示出的驱动区域的TFT的一部分的布局图；
图12C是表示图11中示出的LCD显示区域的一部分的布局图；
图13是沿图12B和图12C中示出的线XIII-XIII’-XIII”-XIII
Figure 2007103051429_4
的TFT阵列面板的剖面图；且
图14到图18E是依据本发明的示范性实施例的制造方法的步骤中图12B和图12C中示出的TFT阵列面板的布局图。
具体实施方式
下文中，参照附图详细描述本发明的示范性实施例。然而，本发明可以不同的形式实现且不应该认为限制于在此阐述的实施例。
整个说明书中类似的附图标记可表示类似的元件。可以理解当元件例如层、膜、区域或基板被描述为“在另一个元件上”时，它可以直接在另一个元件上，或者也可以存在中间元件。参照图1和图2详细描述依据本发明的示范性实施例的薄膜晶体管(TFT)阵列面板。
图1是依据本发明的示范性实施例的TFT阵列面板的布局图，和图2是沿图1中示出的线II-II’-II”-II
Figure 2007103051429_5
的TFT阵列面板的剖面图。
多个栅线121和多个存储电极线131形成在绝缘基板110上且可由例如透明玻璃或塑料的材料制成。
栅线121传输栅信号且基本在横向延伸。每个栅线121包括多个向下突起的栅电极124和具有大的面积用于接触另一层或外部驱动电路的栅焊盘129。用于生成栅信号的栅驱动电路(未示出)可安装在柔性印刷电路(FPC)膜(未示出)上。FPC膜可附在基板110上，直接安装在基板110上或集成在基板110上。栅线121可延伸以连接到可集成在基板110上的驱动电路。
提供预定电压到存储电极线131，和每个存储电极线131包括基本平行于栅线121延伸的杆和多对从杆分出的第一和第二存储电极133a和133b。每个存储电极线131配置在两个相邻栅线121之间，且杆接近于两个相邻栅线121之一。每个存储电极133a和133b具有连接到杆的固定端部和与其相对安置的自由端部。第一存储电极133a的固定端部具有大的面积，且它的自由端部分叉为线性分支和弯曲分支。然而，存储电极线131可具有不同的形状和排列。
栅线121和存储电极线131包括两个导电膜，即，下部膜和安置在其上的上部膜，它们具有不同的物理特性。上部层可由例如Al和Al合金的低电阻率金属制成以减少信号延迟或电压下降，AI合金例如AINd。下部层可由具有好的物理特性、化学特性和与其它材料如氧化铟锡(ITO)或氧化铟锌(IZO)的良好电接触特性的材料制成，例如Cr、Mo、Ta、Ti或它们的合 金。合适的Cr合金的一个例子可以是铬一氮合金。
栅线121和存储电极线131也可具有包括含铝金属的单层结构。
在图2中，对于栅电极124、存储电极线131和存储电极133a和133b，它们的下部膜和上部膜分别用附加字符p和q表示。
栅线121和存储电极线131的侧面相对基板110的表面倾斜，和它的倾斜角范围可以是大约30度到大约80度。
栅绝缘层140可由例如氮化硅(SiNx)或氧化硅(SiOx)制成，且形成在栅线121和存储电极线131上。栅绝缘层140分别具有暴露部分栅焊盘129的多个接触孔141、暴露第一存储电极133a的固定端部附近的部分存储电极线131的多个接触孔143a和暴露第一存储电极133a的自由端部的线性分支的多个接触孔143b。
多个半导体条151可由例如氢化的非晶硅(简写为“a-Si”)或多晶硅制成且形成在栅绝缘层140上。每个半导体条151基本沿纵向延伸且包括多个朝向栅电极124分出的突起154。半导体条151在栅线121和存储电极线131附近更宽以便于半导体条151覆盖栅线121和存储电极线131的更大区域。
多个欧姆接触条和岛状物161和165形成在半导体条151上。欧姆触点163和165例如可由重掺入比如磷的n型杂质的n+氢化a-Si或硅化物制成。每个欧姆接触条161包括多个突起163。突起163和欧姆接触岛状物165成对地位于半导体条151的突起154上。
半导体条151和欧姆触点161和165的侧面相对基板110的表面倾斜，和它的倾斜角范围可以是大约30度到大约80度。
多个数据线171、多个漏电极175、多个互连构件178、物理和电连接到漏电极175的多个像素电极191、以及多个桥193形成在欧姆触点161和165及栅绝缘层140上。
数据线171传输数据信号且基本沿纵向延伸以与栅线121相交。每个数据线171还与存储电极线131相交且在存储电极133a和133b的相邻对之间运行。每个数据线171包括多个朝向栅电极124突起且像字母J一样弯曲的源电极173和具有用于接触另一层或外部驱动电路的数据焊盘179的端部。用于生成数据信号的数据驱动电路(未示出)可安装在FPC膜(未示出)上，FPC膜可附在基板110上，直接安装在基板110上或集成在基板110上。数据线171可延伸以连接到可集成在基板110上的驱动电路。
漏电极175与数据线171分离且相对于栅电极124与源电极173对向安置。每个漏电极175包括宽的端部和窄的端部。窄的端部由源电极173部分包围住。
栅电极124、源电极173和漏电极175与半导体条151的突起154一起形成TFT，其具有置于源电极173和漏电极175之间的在突起154中形成的沟道。
互连构件178覆盖通过栅绝缘层140的接触孔141露出的栅焊盘129以接触栅焊盘129。
数据线171、漏电极175和互连构件178具有包括下层171p、175p和178p、中间层171q、175q和178q和上层171r、175r和178r的三层结构。下层171p、175p和178p可由透明导电材料例如非晶氧化铟锡(a-ITO)、氧化铟锡(ITO)和氧化铟锌(IZO)制成，中间层171q、175q和178q可由难熔金属如铬(Cr)、钼(Mo)、钽(Ta)和钛(Ti)或它们的合金制成，以及上层171r、175r和178r像下层171p、175p和178p一样可由透明导电材料例如a-ITO、ITO和IZO制成。然而，数据线171、漏电极175和互连构件178可由不同的金属或导体制成。
数据线171、漏电极175和互连构件178具有倾斜的边缘外形，且它们的倾斜角范围可以是大约30度到大约80度。
欧姆触点161和165夹置在下部半导体条151和其上的覆盖导体171和175之间，并减少其间的接触阻抗。尽管半导体条151在许多地方比数据线171窄，半导体条151的宽度在如上所述的栅线121和存储电极线131附近更大，以使表面的外形平滑，从而防止数据线171断开。半导体条151包括一些露出的部分，其没有被数据线171和漏电极175覆盖，例如位于源电极173和漏电极175之间的部分。
像素电极191直接连接到漏电极175的下层175p，和像漏电极175的下层175p一样由透明导电材料如a-ITO、ITO和IZO制成。
桥193跨过栅线121且通过接触孔143a和143b分别连接到存储电极线131的露出部分和存储电极133b的自由端部露出的线性分支，接触孔143a和143b相对栅线121彼此相对安置。包括存储电极133a和133b的存储电极线131与桥193一起能用于修复栅线121、数据线171或TFT中的缺陷。桥193可由与像素电极191相同的材料制成且可与像素电极191同时形成。
钝化层180形成在数据线171、漏电极175、互连构件178和半导体条151的露出部分上。钝化层180可由无机绝缘体和有机绝缘体制成，和它可具有平的顶表面。无机绝缘体的例子包括例如氮化硅和氧化硅。有机绝缘体可具有光敏性和小于约4.0的介电常数。钝化层180可包括无机绝缘体的下层膜和有机绝缘体的上层膜，以便于利用有机绝缘体的绝缘特性同时防止半导体条151的露出部分被有机绝缘体损坏，且由有机绝缘体制成的上层可具有平的表面以使得钝化层具有平的顶表面。
钝化层180具有多个分别暴露互连构件178和数据焊盘179的接触孔181和182。钝化层180从像素电极191和桥193去除。
从像素电极191直接物理地且电连接到漏电极175的下层175p以便于像素电极191从漏电极175接收数据电压。施加有数据电压的像素电极191与施加有公共电压的相对显示面板(未示出)的公共电极(未示出)合作生成电场，其确定安置在两个电极之间的液晶层(未示出)的液晶分子(未示出)的方向。像素电极191和公共电极形成称之为“液晶电容器”的电容器，在关闭TFT后其存储施加的电压。
像素电极191与包括存储电极133a和133b的存储电极线131交迭。像素电极191和存储电极线131形成称为“存储电容器”的附加电容器，其提高了液晶电容器的电压存储容量。
互连构件178的上层178r和数据焊盘179的上层179r由具有良好接触特性如a-ITO、ITO和IZO的透明导电材料制成，以便于可以加强互连构件178和数据焊盘179与外部装置之间的附着力。
互连构件178包括由难熔金属制成的中间层178q，直接接触栅焊盘129的露出部分不需要附加的连接构件，和彻底地覆盖栅焊盘129的露出部分以便于互连构件178防止下部栅焊盘129接触附加的连接构件。例如，当附加的连接构件由如ITO的透明导体制成且下部栅焊盘129由含铝的金属制成，互连构件178可防止由于接触ITO对铝的腐蚀。
参考图3到图10E与图1和图2一起详细描述图1和图2示出的依据本发明的示范性实施例制造TFT阵列面板的方法。
图3、图5和图8是依据本发明的示范性实施例的制造方法的中间步骤中图1和图2中示出的TFT阵列面板的布局图，图4是沿图3中示出的线IV-IV’-IV”-IV
Figure 2007103051429_6
的TFT阵列面板的剖面图，图6是沿图5中示出的线VI-VI’- VI”-VI的TFT阵列面板的剖面图，和图9是沿图8中示出的线IX-IX’-IX”-IX
Figure 2007103051429_8
的TFT阵列面板的剖面图。图7A到图7F是依据本发明的示范性实施例的制造方法的中间步骤中图5和图6中示出的TFT阵列面板的剖面图，和图10A到图10E是依据本发明的示范性实施例的制造方法的中间步骤中图8和图9中示出的TFT阵列面板的剖面图。
参照图3和图4，如Cr、Cr-N合金或Mo的下层导电层沉积在绝缘基板110上且接着在其上沉积含铝金属的上层导电层。上层导电层和下层导电层由光刻构图且蚀刻为形成具有双层结构的多个栅线121和多个存储电极线131。每个栅线121包括栅电极124和栅焊盘129，且每个存储电极线131包括存储电极133a和133b。在图4中，栅线121和存储电极线131的下层和上层分别由附加的字符p和q表示。
接着，如图5和图6所示，具有多个接触孔141的栅绝缘层140、包括突起154的多个(本征)半导体条151、以及包括突起164的多个非本征半导体条161形成在具有栅线121和存储电极线131的基板上。
参照图7A到图7F更详细描述栅绝缘层140、非本征半导体条161和(本征)半导体条151的形成。
参照图7A，栅绝缘层140、本征层150和非本征层160顺序沉积在基板上。本征层150和非本征层160可由例如a-Si制成。可采用技术例如等离子增强的化学气相沉积(PECVD)执行栅绝缘层140、本征层150和非本征层的沉积。接着光刻胶膜400涂敷在其上。
接着，通过曝光掩模60对光刻胶膜400进行曝光。曝光掩模60的一个例子显示在图7A的上侧。
曝光掩模60包括基板61和多个形成在其上的不透明构件62。依据在曝光掩模60上不透明构件62的分布，曝光掩模60和基板61分为光传输透明区域A、半透明区域B和光阻挡不透明区域C。
在半透明区域B中，不透明构件62布置成其间具有预定距离，该距离比用于光刻的曝光部件的分辨率小，被称为狭缝图案。在光传输透明区域A中没有不透明构件62，且不透明构件62位于整个光阻挡不透明区域C。
半透明区域B可具有格子图案，或代替狭缝图案它们可以是具有中间透射比或中间厚度的薄膜。
光刻胶膜400由穿过曝光掩模60的光曝光且接着对曝光的光刻胶膜400 显影。如图7B所示，显影的光刻胶膜400具有随位置而定的厚度，以便于去除位于光传输透明区域A中的光刻胶膜400，减小位于半透明区域B中的光刻胶膜400的厚度，以及不减小位于光阻挡不透明区域C中的光刻胶膜的厚度。
此处，根据在随后的工艺步骤中的工艺条件可调节位于光阻挡不透明区域C中的光刻胶膜400与位于半透明区域B中的光刻胶膜400的厚度比率。位于半透明区域B中的光刻胶膜400的厚度可等于或小于位于光阻挡不透明区域C中的光刻胶膜400的厚度的一半。
也可采用可回流的光刻胶材料获得光刻胶膜随位置而定的厚度。一旦通过采用仅具有透明区域和不透明区域的正常曝光掩模形成由可回流材料制成的光刻胶图形，它可经历回流过程以流到没有光刻胶的区域上，从而形成薄的部分。
接着，采用剩余的光刻胶膜400作为掩模蚀刻非本征层160、本征层150和栅绝缘层140以去除位于光传输透明区域A中的非本征层160、本征层150和栅绝缘层140，以便于在如图7C所示的栅绝缘层140中形成暴露栅焊盘129的接触孔141。
如图7D所示，在光刻胶膜400上执行一项技术，例如灰化，以便于去除设于半透明区域B中的光刻胶膜400且减小光阻挡不透明区域C中安置的光刻胶膜400的厚度。
参照图7E，采用位于光阻挡不透明区域C中的剩余光刻胶膜400作为掩模蚀刻非本征层160和本征层150，以形成包括突起164的非本征半导体条161和包括突起154的本征半导体条151。
最后，例如通过如图7F所示的灰化去除位于光阻挡不透明区域C中的剩余光刻胶膜400。
如上所述，可采用一个曝光掩模构图栅绝缘层140、本征层150和非本征层160以在栅绝缘层140中形成暴露栅焊盘129的接触孔141且基本上同时形成非本征半导体条161和本征半导体条151，以便于不需要附加的曝光掩模从而减少了生产成本。
参照图8和图9，形成多个包括源电极173和数据焊盘179的数据线171、多个漏电极175和多个互连构件178，且基本上同时形成多个像素电极191和多个桥193。
参照图10A到10E更加详细的描述图8和图9中示出的TFT阵列面板。
参照图10A，由透明导电材料例如a-ITO、ITO和IZO制成的下层导电层170p、由难熔金属例如Cr、Mo、Ta和Ti制成的中间导电层170q和由透明导电材料例如a-ITO、ITO和IZO制成的上层导电层170r顺序沉积在非本征半导体条161和164以及栅绝缘层140上，接着在其上涂敷光刻胶膜410。
接着，光刻胶膜410通过具有光传输透明区域D、半透明区域E和光阻挡不透明区域F的曝光掩模曝光，接着对曝光的光刻胶膜410显影。如图10B所示，显影的光刻胶膜410具有随位置而定的厚度以便于去除位于光传输透明区域D中的光刻胶膜410，减小位于半透明区域E中光刻胶膜410的厚度，以及不去除位于光阻挡不透明区域F中的光刻胶膜410。
采用感光性膜410作为掩模顺序蚀刻光传输透明区域D中露出的上层导电层170r、中间导电层170q和下层导电层170p，以形成包括下层174p、中间层174q和上层174r的多个数据导体174和包括下层178p、中间层178q和上层178r的多个互连构件178，如图10C所示。
如图10D所示，可在光刻胶膜410上执行一项技术，例如灰化，以便于去除设于半透明区域E中的光刻胶膜且减小设于光阻挡不透明区域F中的光刻胶膜的厚度。
参考图10E，采用位于光阻挡不透明区域F中剩余的感光性膜410作为掩模顺序蚀刻数据导体174的上层174r和中间层174q，以形成包括源电极173的多个数据线171和多个漏电极175，以及同时形成由下层174p制成的多个像素电极191和多个桥193。
其后，去除没有被数据线171和漏电极175覆盖的非本征半导体164的露出部分，以完成包括突起163的多个欧姆接触条161和多个欧姆接触岛状物165并暴露部分本征半导体条151。
如上所述，仅采用一个曝光掩模形成像素电极191和桥193还有数据线171和漏电极175以便于不需要附加的曝光掩模从而减少了生产成本和时间。
最后，钝化层180被沉积和由光刻(和蚀刻)被构图以暴露像素电极191和桥193，和以形成分别暴露互连构件178和数据焊盘179的多个接触孔181和182，如图1和图2所示。
图11是依据本发明的示范性实施例的LCD的方框图。
如图11所示，LCD包括液晶面板组件300、连接到液晶显示面板组件300的数据驱动器500、连接到数据驱动器500的灰度电压发生器(未示出)、以及控制组件300和数据驱动器500的信号控制器(未示出)。
液晶面板组件300包括彼此相对的TFT阵列面板(未示出)和公共电极面板(未示出)和夹在两个显示面板之间的LC层。TFT阵列面板包括显示区域DA和控制区域CA。
在显示区域DA中，形成多个栅线G1-Gn、多个数据线D1-Dm、多个存储电极线(未示出)、多个像素电极(未示出)和多个TFT。
在控制区域CA，形成生成栅信号的栅驱动器和将几种信号从外部传输到栅驱动器的多个信号传输线(未示出)。栅驱动器可以是包括多个顺序连接的级(未示出)的移位寄存器。
参考图12A到图13详细描述图11所示的LCD的TFT阵列面板。
图12A是表示图11中示出的LCD的驱动区域的一部分的布局图，图12B是表示图12A中示出的驱动区域的TFT的一部分的布局图，图12C是表示图11中示出的LCD的显示区域的一部分的布局图，和图13是沿图12B和12C中示出的线XIII-XIII’-XIII”-XIII
Figure 2007103051429_9
的TFT阵列面板的剖面图。
显示区域DA的分层结构基本与图1和图2示出的结构相似。
参考图12A，控制区域CA包括与移位寄存器的一个级对应且生成栅信号的多个电路部分610和传输几种信号的多个信号传输线。电路部分610包括多个驱动TFT(未示出)和多个连接线(未示出)。TFT通过连接线彼此连接，和TFT通过连接线连接到信号传输线。
多个栅线121和多个存储电极线131形成在显示区域DA中，和控制区域CA中的多个栅层信号传输线125、127和128、驱动薄膜晶体管的多个栅电极124a和传输信号到驱动薄膜晶体管的多个栅层信号传输线125a形成在绝缘基板110上。
显示区域DA中的每个栅线121包括多个栅电极124，且延伸到控制区域CA以直接与其连接，不需要栅焊盘。
栅层信号传输线125-128和125a传输信号如用于控制电路部分610的电压且从外部源输入，且基本沿纵向延伸。
如图1和图2所示，栅线121、存储电极线131和栅层信号传输线125-128和125a具有包括下层和安置在下层上的上层的双层结构。在图13中，每个 下层和每个上层分别由附加字符p和q表示。
在栅线121、存储电极线131和栅层信号传输线125-128及125a上形成栅绝缘层140。栅绝缘层140具有多个接触孔142a、142b、142c和143分别露出部分栅层信号传输线125、127、128和125a。
在栅绝缘层140上，形成多个半导体条151，在显示区域DA中多个包括突起163的欧姆接触条161和多个欧姆接触岛状物165形成在其上，和多个半导体岛状物154a形成在控制区域CA中的驱动薄膜晶体管的沟道处。多个欧姆接触岛状物(未示出)可形成在半导体岛状物154a和覆盖的源电极173a和漏电极175a之间。
在欧姆触点161和165和栅绝缘层140上，多个数据线171、多个漏电极175、物理地和电连接到漏电极175的多个像素电极191、和多个桥193形成在显示区域DA，和多个数据层信号传输线172a、172b和172c和驱动薄膜晶体管的多个源电极173a和多个漏电极175a形成在控制区域CA中。控制区域CA中的驱动薄膜晶体管的源电极173a包括朝向接触孔143延伸的延长部分178a以通过接触孔143连接栅层信号传输线125a。
在显示区域DA中的数据线171和漏电极175及在控制区域CA中的多个数据层信号传输线172a、172b和172c和驱动薄膜晶体管的源电极173a和漏电极175a可具有如图1和图2所示的包括下层、中间层和上层的三层结构。在图13中，每个下层、每个中间层和每个上层分别由附加字符p、q和r表示。
每个数据线171包括多个源电极173和数据焊盘179。
像栅层信号传输线125-128一样，数据层信号传输线172a-172c传输从外部源输入的信号如用于控制电路部分610的电压且基本沿纵向延伸。数据层信号传输线172a-172c包括多个延伸到接触孔142a-142c的突起172a1、172b1和172c1以通过接触孔142a-142c连接到栅层信号传输线125、127和128。部分数据层信号传输线172a和172b包括多个朝向电路部分610延伸且连接到电路部分610的延长部分172a2和172b2。
钝化层180形成在数据线171、漏电极175、数据层信号传输线172a-172c和半导体条151的露出部分上。钝化层180具有多个露出部分的数据焊盘179的接触孔182。
因此，由含铝金属制成的栅层信号传输线125、127、128和125a及由难 熔金属制成的数据层信号传输线172a-177c和178a不需要附加的连接构件可以通过接触孔142a-142c和143互相直接连接，附加的连接构件由如ITO或IZO的透明导体制成，和数据层信号传输线172a-172c和178a可以完全覆盖接触孔142a-142c和143以便于可防止因为直接接触ITO或IZO引起的Al或Al合金的氧化和腐蚀。
参照图14到图18D和图12B到图13详细描述图12B到图13示出的依据本发明示范性实施例的TFT阵列面板的生产方法。图14到图18E是依据本发明的示范性实施例制造其的方法的中间步骤中图12B和图12C示出的TFT阵列面板的布局图。
参考图14，下层导电层和上层导电层顺序沉积且由光刻和蚀刻构图，以形成具有双层结构的多个栅线121和多个存储电极线131。
参考图14，下层导电层和上层导电层顺序沉积在绝缘基板110上且由光刻和蚀刻构图，以在显示区域DA中形成多个包括栅电极124和栅焊盘129的栅线121及多个包括存储电极133a和133b的存储电极线131，和在控制区域CA中形成多个栅层信号传输线125、127、128和125a及驱动薄膜晶体管的多个栅电极124a。栅线121、存储电极线131、栅层信号传输线125-128和125a以及驱动薄膜晶体管的栅电极124a具有含有下层和上层的双层结构，和上层和下层分别由附图中的附加字符p和q表示。
接着，如图15所示，具有多个接触孔142a-142c和143的栅绝缘层140、多个包括突起154的(本征)半导体条151和多个包括突起164的非本征半导体条161形成在显示区域DA中，和多个(本征)半导体岛状物154a和多个非本征半导体岛状物164形成在控制区域CA中。
参照图16A到图16F更详细描述图15示出的TFT阵列面板的形成。
参考图16A，可通过等离子增强的化学气相沉积(PECVD)将栅绝缘层140、本征层150和非本征层160顺序沉积在基板上，且接着在其上涂敷光刻胶膜420。本征层150和非本征层可由例如a-Si的材料制成。
接着，通过具有光传输透明区域A、半透明区域B和光阻挡不透明区域C的曝光掩模对光刻胶膜420进行曝光，且接着对曝光的光刻胶膜420进行显影。如图16B所示，显影的光刻胶膜420具有随位置而定的厚度以便于去除位于光传输透明区域A中的光刻胶膜420，减小位于半透明区域B中的光刻胶膜420的厚度，和不去除位于光阻挡不透明区域C中的光刻胶膜420。
接着，采用剩余的光刻胶膜420作为掩模蚀刻非本征层160、本征a-Si层150和栅绝缘层140，以去除位于光传输透明区域A中的非本征层160、本征层150和栅绝缘层140，以便于在如图16C所示的栅绝缘层140中形成暴露部分栅层信号传输线125、127、128和125a的接触孔142a-142c和143。
如图16D所示，可在光刻胶膜420上执行灰化，以便于去除设于半透明区域B中的光刻胶膜420且减小设于光阻挡不透明区域C中的光刻胶膜420的厚度。
参照图16E，采用位于光阻挡不透明区域C中剩余的光刻胶膜420作为掩模蚀刻非本征层160和本征层150，以在显示区域DA中形成包括突起164的非本征半导体条161和包括突起154的本征半导体条151，且在控制区域CA中形成多个(本征)半导体岛状物154a和多个非本征半导体岛状物164。
最后，如图16F所示，通过灰化可去除位于光阻挡不透明区域C中剩余的光刻胶膜430。
参照图17，包括源电极173和数据焊盘179的多个数据线171、多个漏电极175、多个像素电极191和多个桥193形成在显示区域DA中，和多个数据层信号传输线172a、172b和172c和包括突起178a的多个源电极173a和驱动薄膜晶体管的多个漏电极175a形成在控制区域CA中。此处，数据层信号传输线172a、172b和172c的突起172a1、172b1和172c1通过接触孔142a-142c直接连接到露出的栅层信号传输线125、127和128，且源电极173a的延长部分178a通过接触孔143直接连接到露出的栅层信号传输线125a。
参照图18A到图18E更详细描述图17示出的TFT阵列面板的形成。
参考图18A，由透明导电材料例如a-ITO、ITO和IZO制成的下层导电层170p、由难熔金属例如Cr、Mo、Ta和Ti制成的中间导电层170q和由透明导电材料例如a-ITO、ITO和IZO制成的上层导电层170r顺序沉积在非本征半导体条161和164以及栅绝缘层140上，接着在其上涂敷光刻胶膜430。
接着，通过具有光传输透明区域D、半透明区域E和光阻挡不透明区域F的曝光掩模对光刻胶膜430进行曝光，且接着对曝光的光刻胶膜430进行显影。如图18B所示，显影的光刻胶膜430具有随位置而定的厚度。
如图18C所示，采用剩余的光刻胶膜430作为掩模顺序蚀刻上层导电层170r、中间导电层170q和下层导电层170p，以去除位于光传输透明区域D中的上层导电层170r、中间导电层170q和下层导电层170p，以便于在显示 区域DA中形成包括上层导体174r、中间导体174q和下层导体174p的多个数据导体174，且多个数据层信号传输线172a、172b和172c和多个驱动薄膜晶体管的多个源电极173a和多个漏电极175a形成在控制区域CA中。
如图18D所示，可在光刻胶膜430上执行灰化，以便于去除安置在半透明区域E中的光刻胶膜430且减小安置在光阻挡不透明区域F中的光刻胶膜430的厚度。接着，采用位于光阻挡不透明区域F中剩余的感光性膜430作为掩模顺序蚀刻上层导体174r和中间导体174q以使得下层导体174p保留在半透明区域E中，从而在显示区域DA中形成包括源电极173的多个数据线171和多个漏电极175，且基本同时形成包括下层导体174p的多个像素电极191和多个桥193，如图18E所示。
接着，去除没有覆盖数据线171和漏电极175的非本征半导体164的露出部分以完成多个包括突起163的欧姆接触条161和多个欧姆接触岛状物165且在显示区域DA中露出部分的本征半导体条151。此外，去除没有覆盖源电极173a和漏电极175a的非本征半导体164a的露出部分以完成多个欧姆接触岛状物163a和165a以露出在控制区域CA中的部分本征半导体岛状物154a。
最后，钝化层180被沉积和通过光刻(和蚀刻)图案化以暴露像素电极191和桥193，和以形成暴露数据焊盘179的多个接触孔182，如图13所示。
如上所述，依据本发明的至少一个实施例，基本同时形成栅绝缘层140中的接触孔和非本征半导体条161及本征半导体条151，和通过接触孔露出的栅焊盘被互连构件覆盖，该互连构件由与数据线相同的材料制成，或通过接触孔露出的栅焊盘直接连接到数据层信号传输线以便于可防止因为直接接触ITO或IZO可引起的Al或Al合金的氧化和腐蚀。此外，像素电极采用一个掩模可与接触辅助物和数据线一起形成，以至于不需要附加的曝光掩模，从而减少生产成本。
已经描述了本发明的示范性实施例，可以理解本发明不限于公开的实施例，相反，希望覆盖包括在所附权利要求的精神和范围内的不同修改和等效配置。

Claims (20)

1.一种薄膜晶体管阵列面板，包括：
基板；
栅线和栅驱动电路部分的栅层信号传输线，形成在基板上；
栅绝缘层，形成在栅线和栅层信号传输线上且具有暴露一部分栅层信号传输线的第一接触孔；
半导体层，形成在栅绝缘层上；
形成在栅绝缘层和半导体层上的包括源电极的数据线和漏电极；
栅驱动电路部分的数据层信号传输线，形成在栅绝缘层上和通过第一接触孔连接到栅层信号传输线；
像素电极，连接到漏电极；和
钝化层，形成在数据线、漏电极和驱动电路部分的数据层信号传输线上，
其中数据线、漏电极和数据层信号传输线具有包括下层、中间层和上层的三层结构，且该下层由与像素电极相同的层形成。
2.如权利要求1所述的薄膜晶体管阵列面板，其中该数据层信号传输线包括栅驱动电路部分的驱动薄膜晶体管的源电极。
3.如权利要求1所述的薄膜晶体管阵列面板，其中该下层和上层包括氧化铟锡或氧化铟锌，且该中间层包括铬、钼、钽或钛。
4.如权利要求3所述的薄膜晶体管阵列面板，其中该氧化铟锡是非晶的氧化铟锡。
5.如权利要求1所述的薄膜晶体管阵列面板，其中该栅线和栅层信号传输线包括含有铬、氮铬合金或钼的下层和含有铝或铝合金的上层。
6.一种薄膜晶体管阵列面板，包括：
基板；
栅线，形成在基板上且包括用于与外部驱动电路接触的栅焊盘；
栅绝缘层，形成在栅线上且具有暴露一部分栅焊盘的第一接触孔；
半导体层，形成在栅绝缘层上；
包括源电极的数据线和漏电极，形成在栅绝缘层和半导体层上；
导体，形成在栅绝缘层上且通过第一接触孔连接到栅焊盘；
像素电极，连接到漏电极；以及
钝化层，形成在数据线、漏电极和导体上且具有暴露导体的第二接触孔，
其中数据线、漏电极和导体具有包括下层、中间层和上层的三层结构，且该下层由与像素电极相同的层形成。
7.如权利要求6所述的薄膜晶体管阵列面板，其中该下层和上层包括氧化铟锡或氧化铟锌，和该中间层包括铬、钼、钽或钛。
8.如权利要求7所述的薄膜晶体管阵列面板，其中该氧化铟锡是非晶的氧化铟锡。
9.如权利要求6所述的薄膜晶体管阵列面板，其中该栅线包括含有铬、氮铬合金或钼的下层和含有铝或铝合金的上层。
10.一种薄膜晶体管阵列面板的制造方法，包括：
在基板上形成第一信号线；
在第一信号线上形成具有第一接触孔的栅绝缘层和形成包括杂质半导体和本征半导体的半导体层；
形成在杂质半导体上的第二信号线和漏电极、通过第一接触孔连接到第一信号线的导体、以及像素电极；且
形成在第二信号线、漏电极和导体上且具有暴露一部分漏电极的第二接触孔的钝化层。
11.如权利要求10所述的方法，其中形成该栅绝缘层和半导体层包括：
在第一信号线上沉积栅绝缘层；
在栅绝缘层上沉积本征非晶硅层；
在非晶硅层上沉积非本征非晶硅层；
在非本征非晶硅层上形成光刻胶膜且暴露非本征非晶硅层的第一部分；且
通过采用光刻胶膜作为掩模对非本征非晶硅层、本征非晶硅层和栅绝缘层构图，形成杂质半导体、本征半导体和暴露一部分第一信号线的第一接触孔。
12.如权利要求11所述的方法，其中形成该杂质半导体、本征半导体和第一接触孔包括：
采用光刻胶膜作为掩模蚀刻非本征非晶硅层的第一部分、下面的本征非晶硅层和下面的栅绝缘层；
减少光刻胶膜的厚度以暴露非本征非晶硅层的第二部分；
去除非本征非晶硅层的第二部分、下面的本征非晶硅层和下面的栅绝缘层；以及
去除剩余的光刻胶膜。
13.如权利要求12所述的方法，其中形成该光刻胶膜包括：
涂覆光刻胶；和
对光刻胶进行曝光，该光穿过了具有光传输透明区域、半透明区域和光阻挡不透明区域的掩模，
其中光传输透明区域对应于非本征非晶硅层的第一部分，和半透明区域对应于非本征非晶硅层的第二部分。
14.如权利要求13所述的方法，其中形成该第二信号线、漏电极、导体和像素电极包括：
在基板上沉积具有三层结构的金属层，该三层结构包括下层、中间层和上层；
在金属层的第一部分上形成光刻胶膜，其中第二信号线、漏电极、导体和像素电极形成在金属层上；
通过采用光刻胶膜作为掩模蚀刻去掉金属层的上层、中间层和下层；
减小金属层的第二部分中的光刻胶膜的厚度，在该第二部分中形成第二信号线、漏电极和导体；
通过采用光刻胶膜作为掩模蚀刻金属层的上层和中间层形成像素电极；且
去除保留的部分光刻胶以暴露第二信号线、漏电极和导体。
15.如权利要求14所述的方法，其中该下层和上层包括氧化铟锡或氧化铟锌，且该中间层包括铬、钼、钽或钛。
16.如权利要求15所述的方法，其中该氧化铟锡是非晶的氧化铟锡。
17.如权利要求11所述的方法，其中该第一信号线包括含有铬、氮铬合金或钼的下层和含有铝或铝合金的上层。
18.如权利要求11所述的方法，其中该导体包括栅驱动电路部分的数据层信号传输线，且该数据层信号传输线包括栅驱动电路部分的驱动薄膜晶体管的源电极。
19.如权利要求17所述的方法，其中该第一信号线包括栅线。
20.如权利要求18所述的方法，该第一信号线包括栅驱动电路部分的栅层信号传输线。
CN2007103051429A 2006-10-02 2007-10-08 薄膜晶体管面板及其制造方法 Active CN101188243B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060097401A KR101293573B1 (ko) 2006-10-02 2006-10-02 박막 트랜지스터 표시판 및 그 제조 방법
KR97401/06 2006-10-02

Publications (2)

Publication Number Publication Date
CN101188243A CN101188243A (zh) 2008-05-28
CN101188243B true CN101188243B (zh) 2011-06-22

Family

ID=38871596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103051429A Active CN101188243B (zh) 2006-10-02 2007-10-08 薄膜晶体管面板及其制造方法

Country Status (5)

Country Link
US (2) US7728331B2 (zh)
EP (1) EP1909327A3 (zh)
JP (1) JP5403889B2 (zh)
KR (1) KR101293573B1 (zh)
CN (1) CN101188243B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847114A (en) * 2007-05-30 2008-12-01 Au Optronics Corp A circuit signal connection interface, a manufacture method thereof, and an electronic device using the same
TWI353641B (en) * 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106298794B (zh) * 2010-08-27 2019-07-30 株式会社半导体能源研究所 存储器件及半导体器件
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
KR101992341B1 (ko) 2012-11-06 2019-06-25 삼성디스플레이 주식회사 액정 표시 장치
CN103035568B (zh) 2012-12-21 2014-12-31 北京京东方光电科技有限公司 一种tft阵列基板及制作方法、显示装置
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
KR102261760B1 (ko) * 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105206569A (zh) * 2015-10-23 2015-12-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157476A (ja) 1986-12-22 1988-06-30 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
KR100204071B1 (ko) 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
KR100237673B1 (ko) 1996-05-30 2000-01-15 윤종용 액정 표시 장치 및 제조 방법
JP2937126B2 (ja) 1996-07-15 1999-08-23 日本電気株式会社 薄膜トランジスタアレイ基板及びその製造方法
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板
JPH1117188A (ja) 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3361278B2 (ja) * 1997-12-26 2003-01-07 シャープ株式会社 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
KR100508022B1 (ko) 1997-12-31 2005-11-14 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2001326360A (ja) 2000-05-18 2001-11-22 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法
US6833900B2 (en) * 2001-02-16 2004-12-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100560402B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
JP2005302808A (ja) 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101066492B1 (ko) 2004-12-24 2011-09-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
EP1909327A2 (en) 2008-04-09
US20100197058A1 (en) 2010-08-05
JP5403889B2 (ja) 2014-01-29
US7728331B2 (en) 2010-06-01
KR101293573B1 (ko) 2013-08-06
EP1909327A3 (en) 2017-05-17
JP2008090309A (ja) 2008-04-17
US20080079010A1 (en) 2008-04-03
KR20080030873A (ko) 2008-04-07
US7993946B2 (en) 2011-08-09
CN101188243A (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
CN101188243B (zh) 薄膜晶体管面板及其制造方法
US10338443B2 (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
US7675065B2 (en) Thin film transistor panel and manufacturing method thereof
US7787095B2 (en) Thin film transistor array panel and method of manufacturing the same
US7477445B2 (en) Electrophoretic indication display
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
US7535520B2 (en) Thin film transistor array panel for liquid crystal display
US20070158729A1 (en) Thin film transistor array panel and method of manufacture
US7847907B2 (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
CN101017835B (zh) 薄膜晶体管面板及其制造方法
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121031

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121031

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.