KR20080030873A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080030873A
KR20080030873A KR1020060097401A KR20060097401A KR20080030873A KR 20080030873 A KR20080030873 A KR 20080030873A KR 1020060097401 A KR1020060097401 A KR 1020060097401A KR 20060097401 A KR20060097401 A KR 20060097401A KR 20080030873 A KR20080030873 A KR 20080030873A
Authority
KR
South Korea
Prior art keywords
layer
gate
signal line
line
drain electrode
Prior art date
Application number
KR1020060097401A
Other languages
English (en)
Other versions
KR101293573B1 (ko
Inventor
김봉주
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060097401A priority Critical patent/KR101293573B1/ko
Priority to US11/856,489 priority patent/US7728331B2/en
Priority to EP07018558.2A priority patent/EP1909327A3/en
Priority to JP2007258396A priority patent/JP5403889B2/ja
Priority to CN2007103051429A priority patent/CN101188243B/zh
Publication of KR20080030873A publication Critical patent/KR20080030873A/ko
Priority to US12/758,408 priority patent/US7993946B2/en
Application granted granted Critical
Publication of KR101293573B1 publication Critical patent/KR101293573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명의 실시예에 따르면, 반도체와 접촉 보조 부재를 형성함과 동시에 게이트 절연막에 접촉 구멍을 형성하고, 접촉 구멍을 통하여 드러난 알루미늄 계열 금속의 게이트 패드 또는 게이트층 신호 전달선을 데이터선과 동일한 물질로 만들어지는 접촉 매개 부재로 덮어 보호하거나, 데이터층 신호 전달선과 직접 연결함으로써, ITO 또는 IZO와 알루미늄 계열 금속이 직접 접촉하는 것을 방지하여, 직접 접촉에 의한 알루미늄 또는 알루미늄 합금의 부식을 효과적으로 방지할 수 있다. 또한, 삼중막으로 이루어진 데이터선과 드레인 전극을 형성함과 동시에, 상기 삼중막의 하부막으로 이루어진 화소 전극을 형성함으로써, 노광 마스크가 감소할 수 있으므로 공정 비용 및 시간을 감소할 수 있다.
Figure P1020060097401
게이트선, 알루미늄, ITO, 부식, 접촉 매개 부재, 게이트층 신호 전달선, 데이터층 신호 전달선, 삼중막

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II'-II''-II''' 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 그리고 도 8는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판을 차례로 도시한 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV'-IV''-IV''' 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI'-VI''-VI''' 선을 따라 잘라 도시한 단면도이고,
도 7a 내지 도 7f는 도 5 및 도 6에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정을 단계별로 나타낸 단면도이고,
도 9은 도 8의 박막 트랜지스터 표시판을 IX-IX'-IX''-IX''' 선을 따라 잘라 도시한 단면도이고,
도 10a 내지 도 10e는 도 8 및 도 9에 도시한 박막 트랜지스터 표시판의 중 간 구조를 형성하는 과정을 단계별로 나타낸 단면도이고,
도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고,
도 12a는 도 11에 도시한 액정 표시 장치의 박막 트랜지스터 표시판에서 구동 영역의 일부를 도시한 배치도의 한 예이고,
도 12b는 도 12a에 도시한 구동 영역의 박막 트랜지스터 중 일부를 도시한 배치도의 한 예이고,
도 12c는 도 11에 도시한 액정 표시 장치의 박막 트랜지스터 표시판에서 표시 영역의 일부를 도시한 배치도의 한 예이고,
도 13은 도 12b 및 도 12c의 박막 트랜지스터 표시판을 XIII-XIII'-XIII''-XIII''' 선을 따라 잘라 도시한 단면도이고,
도 14 내지 도 18e는 도 12b 및 도 12c에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판 도시한 단면도이다.
<도면 부호의 설명>
60...노광 마스크 61...마스크 기판
62...불투명 부재 110...기판
121...게이트선 124...게이트 전극
125, 126, 127, 128, 125a...게이트층 신호 전달선
129...게이트 패드
131...유지 전극선 133a, 133b...유지 전극
140...게이트 절연막
141, 142a-142c, 143, 181, 182, 183a, 183b, 185...접촉 구멍
150...진성 비정질 규소층
151, 154, 158, 154a...반도체
160...불순물 비정질 규소층
161, 163, 165, 168, 163a, 165a...저항성 접촉 부재
164, 164a: 불순물 반도체
171...데이터선 172a-172c...데이터층 신호 전달선
173, 173a...소스 전극 174: 데이터 도전체
175, 175a...드레인 전극 178... 접촉 매개 부재
179...데이터 패드 180...보호막
191...화소 전극 193...연결 다리
400, 410, 420, 430...감광막
본 발명은 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전기장 생성 전극과 편광판이 구비된 한 쌍의 표시판 사이에 위치한 액정층을 포함한다. 전기장 생성 전극은 액정층에 전기장을 생성하고 이러한 전기장의 세기가 변화함에 따라 액정 분자들의 배열이 변화한다. 예를 들면, 전기장이 인가된 상태에서 액정층의 액정 분자들은 그 배열을 변화시켜 액정층을 지나는 빛의 편광을 변화시킨다. 편광판은 편광된 빛을 적절하게 차단 또는 투과시켜 밝고 어두운 영역을 만들어냄으로써 원하는 영상을 표시한다.
이러한 액정 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/턴오프하는 복수의 스테이지를 가지는 게이트 구동부를 포함한다.
게이트 구동부의 스테이지에는 게이트 온/오프 전압, 클록 신호 등이 입력되어 이들 신호는 각 스테이지 한쪽 편에 연결되어 있는 신호선으로 공급된다.
게이트 구동부는 기판 위에 직접 집적되어 있을 수 있는데, 이 경우 게이트선이 연장되어 이와 직접 연결될 수 있다. 이 때, 게이트 구동 회로 내에서 게이트 배선과 데이터 배선을 서로 연결하기 위하여, 게이트 배선을 드러내는 접촉 구멍을 형성하고, ITO 등으로 이루어진 연결 부재를 이용하여 접촉 구멍을 통하여 게이트 배선과 데이터 배선을 연결하게 된다.
반면에, 게이트 구동부가 기판 외부에 형성되어 있는 경우, 게이트 온/오프 전압을 게이트 구동부의 스테이지에 공급하기 위해서는 온/오프 신호선과 게이트 구동부의 각 스테이지를 연결하는 패드부가 필요하다. 이 때, 이러한 패드부와 신호선을 연결하기 위하여, 신호선을 드러내는 접촉 구멍을 형성하고, ITO 등으로 이루어진 연결 부재를 이용하여 접촉 구멍을 통하여 신호선과 게이트 구동부의 각 스 테이지를 연결하게 된다.
한편, 표시 장치의 면적이 커짐에 따라, 신호선 또한 길어지고 그에 따라 저항이 커진다. 이와 같이 저항이 커지면 신호 지연 또는 전압 강하 따위의 문제가 생길 수 있고 이를 해결하기 위해서는 비저항이 낮은 재료로 신호선을 형성할 필요가 있다.
비저항이 낮은 재료 중 하나가 알루미늄(Al)을 포함하는 합금이며, 일반적으로 다른 금속과 함께 다중막의 형태로 신호선을 이룬다.
그러나, 알루미늄을 포함하는 신호선이 외부에 드러나거나 표시 장치의 연결 부재로 사용되는 물질과 접촉하거나 외부에 드러나게 되면, 알루미늄이 산화 및 부식될 수 있다.
한편, 액정 표시 장치의 박막 트랜지스터 표시판은 게이트 층, 데이터 층 및 반도체 층을 포함한 복수의 박막으로 이루어진다. 이들 박막은 별도의 마스크를 사용하여 포토리소그라피 공정에 의하여 개별적으로 패터닝된다. 그런데, 하나의 마스크 수가 증가할 때마다 노광, 현상, 식각 등의 공정이 추가되어 제조 비용 및 시간이 현저하게 증가한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것으로서, 알루미늄을 포함하는 신호선 또는 게이트 패드부가 별도의 연결 부재와 접촉하거나 외부에 드러나는 것을 방지하여 산화 및 부식을 방지할 수 있는 동시에, 액정 표시 장치의 제조 비용 및 시간을 줄일 수 있는 액정 표시 장치 및 그 제 조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 게이트선 및 게이트 구동 회로부의 게이트 신호선, 상기 기판 위에 형성되어 있으며, 상기 게이트 구동 회로부의 게이트 신호선을 노출하는 제1 접촉 구멍을 가지는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 드레인 전극, 상기 게이트 절연막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 게이트 신호선과 연결되어 있는 게이트 구동 회로부의 데이터 신호선, 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 데이터선, 드레인 전극, 구동 회로부의 데이터 신호선 위에 형성되어 있는 보호막을 포함하고, 상기 데이터선, 상기 드레인 전극 및 상기 게이트 구동 회로부의 데이터 신호선은 하부막, 중간막, 그리고 상부막을 포함하는 삼중막으로 이루어고, 상기 하부막은 상기 화소 전극과 동일한 층으로 이루어진다.
상기 게이트 구동 회로부의 데이터 신호선은 상기 게이트 구동 회로부의 박막 트랜지스터의 소스 전극을 포함할 수 있다.
상기 하부막 및 상기 상부막은 a-ITO, ITO, 또는 IZO를 포함하고, 상기 중간막은 크롬, 몰리브덴, 탄탈륨, 또는 티타늄을 포함할 수 있다.
상기 게이트선 및 상기 게이트 신호선은 크롬, 크롬-질소 합금, 또는 몰리브덴을 포함하는 하부막 및 알루미늄 또는 알루미늄 합금을 포함하는 상부막을 포함 할 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있으며, 외부 구동 회로와의 연결을 위한 끝부분을 포함하는 게이트선, 상기 기판 위에 형성되어 있으며, 상기 게이트선의 끝부분을 노출하는 제1 접촉 구멍을 가지는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 드레인 전극, 상기 게이트 절연막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 게이트선의 끝부분과 연결되어 있는 도전체, 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 데이터선, 드레인 전극, 상기 도전체 위에 형성되어 있으며, 상기 도전체를 노출하는 제2 접촉 구멍을 가지는 보호막을 포함하고, 상기 데이터선, 상기 드레인 전극 및 상기 도전체는 하부막, 중간막, 그리고 상부막의 삼중막으로 이루어고, 상기 하부막은 상기 화소 전극과 동일한 층으로 이루어진다.
상기 하부막 및 상기 상부막은 a-ITO, ITO, 또는 IZO를 포함하고, 상기 중간막은 크롬, 몰리브덴, 탄탈륨, 또는 티타늄을 포함할 수 있다.
상기 게이트선은 크롬, 크롬-질소 합금, 또는 몰리브덴을 포함하는 하부막 및 알루미늄 또는 알루미늄 합금을 포함하는 상부막을 포함할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 제1 접촉 구멍을 가지는 게이트 절연막을 형성하는 동시에 상기 게이트 절연막 위에 불순물 반도체 및 진성 반 도체를 포함하는 반도체층을 형성하는 단계, 상기 불순물 반도체 위에 제2 신호선 및 드레인 전극을 형성하고, 상기 제1 접촉 구멍을 통하여 상기 제1 신호선과 연결되는 도전체를 형성함과 동시에 화소 전극을 형성하는 단계, 그리고 상기 데이터선, 상기 드레인 전극 및 상기 도전체 위에 상기 드레인 전극의 일부를 노출하는 제2 접촉 구멍을 가지는 보호막을 형성하는 단계를 포함한다.
상기 게이트 절연막 및 상기 반도체를 형성하는 단계는 상기 제1 신호선 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 진성 비정질 규소층을 적층하는 단계, 상기 비정질 규소층 위에 불순물 비정질 규소층을 적층하는 단계, 상기 불순물 비정질 규소층 위에 위치에 따라 두께가 다르며 상기 불순물 비정질 규소층의 제1 부분을 노출하는 감광막을 형성하는 단계, 그리고 상기 감광막을 마스크로 삼아 상기 불순물 비정질 규소층, 상기 진성 비정질 규소층 및 상기 게이트 절연막을 패터닝하여, 불순물 반도체 및 진성 반도체를 형성함과 동시에 상기 게이트 절연막에 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍을 형성하는 단계를 포함할 수 있다.
상기 불순물 반도체, 진성 반도체 및 제1 접촉 구멍을 형성하는 단계는 상기 감광막을 식각 마스크로 하여 상기 불순물 비정질 규소층의 제1 부분과 그 아래의 진성 비정질 규소층 부분 및 게이트 절연막 부분을 식각하여 제거하는 단계, 상기 감광막의 두께를 줄여 상기 불순물 비정질 규소층의 제2 부분을 노출시키는 단계, 상기 불순물 비정질 규소층의 제2 부분과 그 아래의 진성 비정질 규소층 부분을 제거하는 단계, 그리고 상기 감광막을 제거하는 단계를 포함할 수 있다.
상기 감광막 형성 단계는 상기 감광막을 도포하는 단계, 그리고 투광 영역, 반투광 영역 및 차광 영역을 가지는 마스크를 통하여 상기 감광막을 노광하는 단계를 포함하며, 상기 투광 영역은 상기 불순물 비정질 규소층의 제1 부분에 대응하고, 상기 반투광 영역은 상기 불순물 비정질 규소층의 제2 부분에 대응할 수 있다.
상기 제2 신호선, 상기 드레인 전극, 상기 도전체, 그리고 상기 화소 전극을 형성하는 단계는 상기 기판 위에 하부막, 중간막 및 상부막의 삼중막으로 이루어진 금속층을 적층하는 단계, 상기 삼중막의 금속층 위에 위치에 따라 두께가 다르며, 상기 제2 신호선, 상기 드레인 전극, 상기 도전체, 그리고 상기 화소 전극이 형성될 위치에 배치되는 감광막을 형성하는 단계, 상기 감광막을 식각 마스크로 하여 노출된 상기 금속층의 삼중막을 식각하여 제거하는 단계, 상기 감광막의 두께를 줄여 상기 감광막이 상기 제2 신호선, 상기 드레인 전극, 상기 도전체가 형성될 위치에 남도록 하는 단계, 상기 감광막을 식각 마스크로 하여 상기 금속층의 상부막 및 중간막을 제거하여 상기 금속층의 하부막으로 이루어진 화소 전극을 형성하는 단계, 그리고 상기 금속층 위에 남아 있는 감광막을 제거하여 상기 제2 신호선, 상기 드레인 전극, 및 상기 도전체를 드러내는 단계를 포함할 수 있다.
상기 하부막 및 상기 상부막은 a-ITO, ITO, 또는 IZO를 포함하고, 상기 중간막은 크롬, 몰리브덴, 탄탈륨, 또는 티타늄을 포함할 수 있다.
상기 게이트선 및 상기 게이트 신호선은 크롬, 크롬-질소 합금, 또는 몰리브덴을 포함하는 하부막 및 알루미늄 또는 알루미늄 합금을 포함하는 상부막을 포함할 수 있다.
상기 도전체는 게이트 구동 회로부의 데이터 신호선을 포함하고, 상기 데이터 신호선은 상기 게이트 구동 회로부의 박막 트랜지스터의 소스 전극을 포함할 수 있다.
상기 제1 신호선은 게이트선을 포함할 수 있다.
상기 제1 신호선은 게이트 구동 회로부의 게이트 신호선을 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II'-II''-II''' 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 게이트 패드(129)를 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 제1 및 제2 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 제1 유지 전극(133a)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막, 하부막과 그 위의 상부막을 포함한다. 상부막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 알루미늄(Al)이나 알루미늄-네오디뮴 합금(AlNd)과 같은 알루미늄 합금 따위의 알루미늄 계열 금속 등으로 만들어진다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다.
그러나 게이트선(121) 및 유지 전극선(131)은 알루미늄 또는 알루미늄 합금으로 이루어진 단일막 구조를 가질 수 있다.
도 2에서 게이트 전극(124), 유지 전극선(131) 및 유지 전극(133a, 133b)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 게이트 패드(129)의 일부를 드러내는 복수의 접촉 구멍(141), 그리고 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131)의 일부를 드러내는 복수의 접촉 구멍(143a), 그리고 제1 유지 전극(133a) 자유단 돌출부의 일부를 드러내는 복수의 접촉 구멍(143b)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(poly silicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 접촉 매개 부재(interconnection)(178), 그리고 드레인 전극(175)과 물리적 전기적으로 연결되어 있는 화소 전극(191)과 함께 연결 다리(193)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전 극(124)을 향하여 뻗어 J자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 데이터 패드(179)를 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 막대형인 끝 부분과 화소 전극(191)과 연결되어 있는 다른 쪽 끝 부분을 포함한다. 막대형 끝 부분은 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
접촉 매개 부재(178)는 게이트 절연막(140)의 접촉 구멍(141)을 통하여 드러난 게이트 패드(129)를 덮으며 게이트 패드(129)와 접촉한다.
데이터선(171), 드레인 전극(175) 및 접촉 매개 부재(178)는 하부막(171p, 175p, 178p), 중간막(171q, 175q, 178q) 및 상부막(171r, 175r, 178r)을 포함하는 삼중막 구조를 가진다. 하부막(171p, 175p, 178p)은 a-ITO(amorphous indium tin oxide), ITO(indium tin oxide) 및 IZO(indium zinc oxide) 등 투명한 도전 물질로 만들어지고, 중간막(171q, 175q, 178q)은 크롬(Cr), 몰리브덴, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지고, 상부막(171r, 175r, 178r)은 하부막(171p, 175p, 178p)과 같이 a-ITO, ITO 및 IZO 등 투명한 도전 물질로 만들어지는 것이 바람직하다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 드레인 전극(175) 및 접촉 매개 부재(178) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)가 데이터선(171)보다 좁지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
화소 전극(191)은 드레인 전극(175)의 하부막(175p)과 연결되어 있으며, a-ITO, ITO 및 IZO 등 투명한 도전 물질로 만들어진다.
연결 다리(193)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(143a, 143b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전 극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(193)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다. 연결 다리(193)는 화소 전극(191)과 동일한 물질로 함께 만들어진다.
데이터선(171), 드레인 전극(175), 접촉 매개 부재(178) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며, 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있고, 상부막을 이루는 유기 절연물은 평탄면을 제공할 수 있어서, 보호막(180)의 표면은 평탄할 수 있다.
보호막(180)에는 데이터선(171)의 패드(179)를 드러내는 복수의 접촉 구멍(contact hole)(182)이 형성되어 있고, 접촉 매개 부재(178)를 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 또한, 화소 전극(191) 및 연결 다리(193) 위에는 보호막(180)이 제거되어 있다.
화소 전극(191)은 드레인 전극(175)의 하부막(175p)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기 장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자(도시하지 않음)의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 매개 부재(178)의 상부막(178r) 및 데이터 패드(179)의 상부막(179r)은 a-ITO, ITO 및 IZO 등 다른 층과의 접촉 특성이 좋은 투명한 도전 물질로 만들어지므로, 접촉 매개 부재(178) 및 데이터 패드(179)와 외부 장치와의 접착성을 보완할 수 있다.
접촉 매개 부재(178)는 내화성 금속으로 이루어진 중간막(178q)을 포함하면서, 별개의 연결 부재를 통하지 않고 접촉 구멍을 통하여 알루미늄 계열 금속으로 만들어진 게이트 패드(129)의 노출된 부분과 직접 접촉함과 동시에 게이트 패드(129)의 노출된 부분을 완전히 덮어 알루미늄 계열 금속이 별개의 연결 부재와 접촉하거나 외부로 드러나 알루미늄의 부식되는 것을 방지한다.
그러면, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 10e를 참조하여 상세하게 설명 한다.
도 3, 도 5, 그리고 도 8는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판을 차례로 도시한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV'-IV''-IV''' 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI'-VI''-VI''' 선을 따라 잘라 도시한 단면도이고, 도 7a 내지 도 7f는 도 5 및 도 6에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정을 단계별로 나타낸 단면도이고, 도 9은 도 8의 박막 트랜지스터 표시판을 IX-IX'-IX''-IX''' 선을 따라 잘라 도시한 단면도이고, 도 10a 내지 도 10e는 도 8 및 도 9에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정을 단계별로 나타낸 단면도이다.
도 3 및 도 4를 참조하면, 절연 기판(110) 위에 크롬, 크롬-질소 합금, 또는 몰리브덴 등으로 이루어진 하부 도전막을 스퍼터링 등으로 적층하고, 그 위에 알루미늄 합금 등으로 이루어진 상부 도전막을 적층한다. 상부 도전막과 하부 도전막을 사진 식각하여 이중막 구조를 가지는 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 형성한다. 각 게이트선(121)은 복수의 게이트 전극(124) 및 게이트 패드(129)를 포함하고 각 유지 전극선(131)은 복수의 유지 전극(133a, 133b)을 포함한다. 도면에서 하부막은 도면 부호 p를, 상부막은 도면 부호 q를 덧붙여 표기하였다.
다음으로, 도 5 및 도 6을 참고하면, 접촉 구멍(141)을 가지는 게이트 절연 막(140), 돌출부(154)를 포함하는 복수의 선형 진성 반도체(151) 및 돌출부(164)를 포함하는 복수의 선형 불순물 반도체(161)를 형성한다.
그러면, 도 7a 내지 도 7f를 참고로 하여 도 5 및 도 6에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정에 대하여 상세하게 설명한다.
도 7a를 참고하면, 게이트 절연막(140), 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 화학 기상 증착 등으로 연속하여 적층하고 그 위에 감광막(400)을 도포한다.
노광 마스크(60)를 통하여 감광막(400)에 빛을 조사한 후 현상하는데, 도 7a의 위쪽에 이러한 사진 공정에 사용되는 노광 마스크(60)의 한 예가 도시되어 있다.
노광 마스크(60)는 기판(61)과 그 위에 형성되어 있는 불투명 부재(62)를 포함한다. 노광 마스크(60)와 기판(110)은 노광 마스크(60) 상의 불투명 부재(62)의 분포 정도에 따라 투광 영역(A), 반투광 영역(B) 및 차광 영역(C)으로 나눌 수 있다.
반투광 영역(B)에는 소정 값, 예를 들면 노광기의 분해능 이하의 너비를 가진 불투명 부재(62)가 소정 값 이하의 간격으로 배치되어 있으며 이를 슬릿(slit) 패턴이라 한다. 투광 영역(A)은 불투명 부재(62)가 전혀 없는 영역으로서 소정 값 이상의 너비를 가지며, 차광 영역(C)은 전체에 걸쳐 불투명 부재(62)로 덮여 있는 영역으로서 역시 소정 값 이상의 너비를 가진다.
반투광 영역(B)에 슬릿(slit) 패턴을 두는 대신 격자(lattice) 패턴 또는 투 과율이 중간이거나 두께가 중간인 박막이 구비될 수도 있다.
도 7b에 도시한 바와 같이, 노광 마스크(60)를 통하여 감광막(400)에 빛을 조사한 후 현상하면, 현상된 감광막(400)의 두께는 위치에 따라 다른데, 투광 영역(A)에 위치한 감광막(400) 부분은 모두 제거되고, 반투광 영역(B)에 위치한 감광막(400) 부분의 두께는 감소하고, 차광 영역(C)에서는 현상된 후에도 감광막(400) 부분의 두께가 거의 줄지 않는다.
이 때, 반투광 영역(B)와 차광 영역(C)에서의 감광막(400)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다를 수 있는데, 반투광 영역(B)에서의 두께를 차광 영역(C)에서의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이 감광막의 두께를 달리하는 방법의 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
다음으로, 도 7c에 도시한 바와 같이, 남아 있는 감광막(400) 부분을 식각 마스크로 사용하여 불순물 비정질 규소층(160), 진성 비정질 규소층(150) 및 게이트 절연막(140)을 식각하여, 투광 영역(A)에 존재하는 불순물 비정질 규소층(160), 진성 비정질 규소층(150) 및 게이트 절연막(140)의 부분들을 제거함으로써, 게이트 절연막(140)에 게이트 패드(129)를 노출하는 접촉 구멍(141)을 형성한다.
다음으로, 도 7d를 참고하면, 감광막(400)을 애싱(ashing)하여, 반투광 영역(B)에 남아 있는 감광막(400) 부분을 제거하고, 차광 영역(C)에 배치되어 있는 감광막(400) 부분의 높이를 감소시킨다.
그 후, 도 7e에 도시한 바와 같이, 차광 영역(C)에 남아 있는 감광막(400) 부분을 식각 마스크로 사용하여, 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)을 식각하여, 선형 불순물 반도체(164) 및 선형 진성 반도체(151)를 형성한다.
마지막으로 도 7f에서와 같이, 차광 영역(C)에 남아 있는 감광막(400) 부분을 애싱 따위로 제거한다.
이처럼, 게이트 절연막(140), 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 하나의 노광 마스크를 사용하여 패터닝하여, 선형 불순물 반도체(164) 및 선형 진성 반도체(151)를 형성함과 동시에, 게이트 패드(129)를 드러내는 게이트 절연막(140)의 접촉 구멍(141)까지 형성할 수 있어서, 추가적인 노광 마스크가 필요하지 않으므로 공정 비용이 증가하지 않는다.
다음으로, 도 8 및 도 9를 참고하면, 금속층을 스퍼터링 따위로 적층하고 사진 식각하여 소스 전극(173) 및 데이터 패드(179)를 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 그리고 복수의 접촉 매개 부재(178)를 형성함과 동시에, 화소 전극(191) 및 연결 다리(193)를 형성한다.
그러면, 도 10a 내지 도 10e를 참고로 하여, 도 8 및 도 9에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 방법에 대하여 상세하게 설명한다.
도 10a에 도시한 바와 같이, a-ITO, ITO 및 IZO 등 투명한 도전 물질층으로 이루어진 하부 도전막(170p)을 적층하고, 그 위에 크롬, 몰리브덴, 탄탈륨 및 티타 늄 등 내화성 금속 또는 이들의 합금으로 이루어진 중간 도전막(170q)을 적층하고, 마지막으로 a-ITO, ITO 및 IZO 등 투명한 도전 물질층으로 이루어진 상부 도전막(170r)을 연속하여 적층한 후, 그 위에 감광막(410)을 도포한다.
그 후, 투광 영역(D), 반투광 영역(E) 및 차광 영역(F)을 포함하는 노광 마스크(도시하지 않음)를 통하여 감광막(410)에 빛을 조사한 후 현상하면, 도 10b에 도시한 바와 같이, 투광 영역(D)에 위치한 감광막(410) 부분은 모두 제거되고, 반투광 영역(E)에 위치한 감광막(410) 부분의 두께는 감소하고, 차광 영역(F)에서는 현상된 후에도 감광막(410)의 두께가 줄지 않는다.
도 10c를 참조하면, 감광막(410)을 식각 마스크로 하여, 투광 영역(D)에서 노출되어 있는 상부 도전막(170r), 중간 도전막(170q) 및 하부 도전막(170p)을 차례로 식각하여 제거함으로써, 하부막(174p), 중간막(174q) 및 상부막(174r)을 포함하는 복수의 데이터 도전체(174) 및 복수의 접촉 매개 부재(178)를 형성한다.
다음으로, 도 10d에 도시한 바와 같이, 감광막(410)을 애싱(ashing)하여, 반투광 영역(E)에 남아 있는 감광막(410) 부분을 제거하고, 차광 영역(F)에 배치되어 있는 감광막(410) 부분의 높이를 감소시킨다.
그 후, 차광 영역(F)에 남아 있는 감광막(410) 부분을 식각 마스크로 하여, 상부 도전막(170r) 및 중간 도전막(170q)을 차례로 식각하여 제거하여, 반투과 영역(E)에 하부막(174p)을 남김으로써, 도 10e에 도시한 바와 같이, 소스 전극(173)을 포함하는 복수의 데이터선(171)과 복수의 드레인 전극(175)을 형성함과 동시에, 하부막(174p)으로 이루어진 화소 전극(191) 및 연결 다리(193)를 형성한다.
이어서, 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다.
이처럼, 하나의 노광 마스크를 사용하여, 소스 전극(173)을 포함하는 복수의 데이터선(171)과 복수의 드레인 전극(175)을 형성함과 동시에, 하부막(174p)으로 이루어진 화소 전극(191) 및 연결 다리(193)를 형성함으로써, 노광 마스크가 감소할 수 있으므로 공정 비용 및 시간을 감소할 수 있다.
마지막으로 도 1 및 도 2에 도시한 바와 같이, 보호막(180)을 적층하고, 사진 (식각) 따위로 패터닝하여, 화소 전극(191) 및 연결 다리(193)를 노출하고, 접촉 매개 부재(178) 및 데이터 패드(179)를 각각 드러내는 복수의 접촉 구멍(181, 182)을 형성한다.
그러면, 도 11을 참고하여, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 28에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(300), 조립체(300)와 연결된 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(도시하지 않음), 그리고 조립체(300) 및 데이터 구동부(500)를 제어하는 신호 제어부(도시하지 않음) 등을 포함한다.
액정 표시판 조립체(300)는 서로 마주 보는 박막 트랜지스터 표시판(도시하 지 않음)과 공통 전극 표시판(도시하지 않음) 및 두 표시판 사이의 액정층을 포함한다. 박막 트랜지스터 표시판은 영상 표시와 직접 관련된 표시 영역(DA)과 게이트 구동부와 관련된 구동 영역(CA)을 포함한다.
표시 영역(DA)에는 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm), 복수의 유지 전극선(도시하지 않음), 복수의 화소 전극(도시하지 않음) 및 복수의 박막 트랜지스터 등이 형성되어 있다.
구동 영역(CA)에는 게이트 신호를 생성하는 게이트 구동부 및 외부로부터의 각종 신호를 게이트 구동부에 전달하는 복수의 신호 전달선(도시하지 않음)이 형성되어 있다. 게이트 구동부는 차례로 연결된 복수의 스테이지(도시하지 않음)를 포함하는 시프트 레지스터일 수 있다.
그러면, 도 12a 내지 도 13을 참고로 하여, 도 11에 도시한 액정 표시 장치의 박막 트랜지스터 표시판의 한 예에 대하여 상세하게 설명한다.
도 12a는 도 11에 도시한 액정 표시 장치의 박막 트랜지스터 표시판에서 구동 영역의 일부를 도시한 배치도의 한 예이고, 도 12b는 도 12a에 도시한 구동 영역의 박막 트랜지스터 중 일부를 도시한 배치도의 한 예이고, 도 12c는 도 11에 도시한 액정 표시 장치의 박막 트랜지스터 표시판에서 표시 영역의 일부를 도시한 배치도의 한 예이고, 도 13은 도 12b 및 도 12c의 박막 트랜지스터 표시판을 XIII-XIII'-XIII''-XIII''' 선을 따라 잘라 도시한 단면도이다.
표시부(DA)는 도 1 및 도 2에 도시한 것과 유사한 적층 구조를 가지므로, 구동 영역(CA)를 중심으로 하여 상세하게 설명한다.
도 12a를 참고하면, 구동 영역(CA)에는 게이트 신호를 생성하는 복수의 회로부(610)(시프트 레지스터의 한 스테이지에 대응)와 회로부(610)에 각종 신호를 전달하는 복수의 신호 전달선(signal transmission line)이 형성되어 있다. 회로부(610)는 복수의 박막 트랜지스터(도시하지 않음)와 이들을 서로 연결하거나 신호 전달선과 연결하는 복수의 연결선(도시하지 않음)을 포함한다.
그러면, 이러한 박막 트랜지스터 표시판의 구체적인 층상 구조에 대하여 상세하게 설명한다.
절연 기판(110) 위에 표시 영역(DA)의 복수의 게이트선(121) 및 복수의 유지 전극선(131)과 구동 영역(CA)의 복수의 게이트층 신호 전달선(gate-layer signal transmission line)(125, 126, 127, 128) 및 구동 영역(CA)의 구동 박막 트랜지스터의 게이트 전극(124a)이 형성되어 있고, 박막 트랜지스터에 신호를 전달하는 게이트층 신호 전달선(125a)이 형성되어 있다.
표시 영역(DA)의 각 게이트선(121)은 복수의 게이트 전극(124)을 포함하며, 구동 영역(CA)으로 연장되어 회로부(610)와 직접 연결되므로 게이트 패드가 따로 없다.
게이트층 신호 전달선(125-128, 125a)은 회로부(610)를 구동하는데 필요하며 외부에서 들어 오는 전압 등의 각종 신호를 전달하며 주로 세로 방향으로 뻗어 있다.
게이트선(121), 유지 전극선(131) 및 게이트층 신호 전달선(125-128, 125a)은 도 1 및 도 2에서와 같이 하부막과 그 위의 상부막을 포함하는 이중막 구조를 가진다. 도 13에서 각 부분의 하부막과 상부막에 대하여 각각 도면 부호 p, q를 덧붙여 표기하였다.
게이트선(121), 유지 전극선(131) 및 게이트층 신호 전달선(125-128, 125a) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)에는 게이트층 신호 전달선(125, 127, 128, 125a)의 일부를 드러내는 복수의 접촉 구멍(142a, 142b, 142c, 143)이 형성되어 있다.
게이트 절연막(140) 위, 표시 영역(DA)에는 돌출부(projection)(154)를 포함하는 복수의 선형 반도체(151)와 형성되어 있고, 그 위에는 돌출부(163)을 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 형성되어 있고, 구동 영역(CA)의 박막 트랜지스터의 채널 영역에 섬형 반도체(154a)가 형성되어 있다. 표시하지는 않았지만, 섬형 반도체(154a)와 그 위의 소스전극(173a) 및 드레인 전극(175a) 사이에는 섬형 저항성 접촉 부재가 형성되어 있을 수 있다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 표시 영역(DA)의 복수의 데이터선(171) 및 복수의 드레인 전극(175), 그리고 드레인 전극(175)과 물리적 전기적으로 연결되어 있는 화소 전극(191)과 함께 연결 다리(193)가 형성되어 있고, 구동 영역(CA)의 복수의 데이터층 신호 전달선(data-layer signal transmission line)(172a, 172b, 172c), 그리고 구동 영역(CA)의 구동 박막 트랜지스터의 소스 전극(173a) 및 드레인 전극(175a)이 형성되어 있다. 구동 영역(CA)의 박막 트랜지스터의 소스 전극(173a)은 연장 되어 접촉 구멍(143)을 향해 뻗어 접촉 구멍(143)을 통해 게이트층 신호 전달선(125a)와 직접 연결되는 연결부(178a)를 포함한다.
표시 영역(DA)의 데이터선(171) 및 드레인 전극(175), 그리고 구동 영역(CA)의 복수의 데이터층 신호 전달선(172a, 172b, 172c) 및 구동 영역(CA)의 구동 박막 트랜지스터의 소스 전극(173a) 및 드레인 전극(175a)은 도 1 및 도 2에서와 같이 하부막, 중간막 및 상부막을 포함하는 삼중막 구조를 가진다. 도 13에서 각 부분의 하부막, 중간막 및 상부막에 대하여 각각 도면 부호 p, q 및 r을 덧붙여 표기하였다.
각 데이터선(171)은 복수의 소스 전극(173) 및 데이터 패드(179)를 포함한다.
데이터층 신호 전달선(172a-172c)은 게이트층 신호 전달선(125-128)과 마찬가지로 회로부(610)를 구동하는 데 필요하며 외부에서 들어 오는 전압 등의 각종 신호를 전달하며, 주로 세로 방향으로 뻗어 있다. 데이터층 신호 전달선(172a-172c)은 접촉 구멍(142a-142c)을 향해 뻗어 접촉 구멍(142a-142c)을 통하여 게이트층 신호 전달선(125, 127, 128)과 연결되어 있는 복수의 돌출부(172a1, 172b1, 172c1)를 포함한다. 일부 데이터층 신호 전달선(172a, 172b)은 회로부(610)를 향하여 뻗어 회로부(610)와 연결되는 복수의 연장부(172a2, 172b2)를 포함한다.
데이터선(171), 드레인 전극(175), 데이터층 신호 전달선(172a-172c) 및 노출된 반도체(151) 부분 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 데이터 패드(179)를 드러내는 복수의 접촉 구멍(182)이 형성되어 있다.
이처럼, 게이트층 신호 전달선(125, 127, 128, 125a)과 데이터층 신호 전달선(172a-177c, 173a)이 별개의 연결 부재를 통하지 않고 접촉 구멍을 통하여 직접 연결되며, 접촉 구멍을 내화성 금속을 포함하는 데이터층 신호 전달선(172a-177c, 173a)이 완전히 덮기 때문에 알루미늄 또는 알루미늄 합금이 별개의 연결 부재와 접촉하거나 외부에 노출되는 것을 방지하여 부식이 발생하지 않는다.
도 1 및 도 2에 도시한 박막 트랜지스터 표시판의 여러 가지 특징들이 도 12b 내지 도 13에 도시한 박막 트랜지스터 표시판에도 적용될 수 있다.
그러면, 도 12b 내지 도 13에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 14 내지 도 18d를 참조하여 상세하게 설명한다. 도 14 내지 도 18e는 도 12b 및 도 12c에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판 도시한 단면도이다.
먼저, 도 14에 도시한 바와 같이, 하부 도전막과 상부 도전막을 연속하여 적층하고 사진 식각하여, 이중막 구조를 가지는 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 형성한다.
도 14를 참조하면, 절연 기판(110) 위에 표시 영역(DA)의 게이트 전극(124) 및 게이트 패드(129)를 포함하는 복수의 게이트선(121), 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성함과 동시에, 구동 영역(CA)의 게이트층 신호 전달선(125, 126, 127, 128, 125a) 및 구동 박막 트랜지스터의 게이트 전극(124a)를 형성한다. 게이트선(121), 유지 전극선(131), 게이트층 신호 전달 선(125-128, 125a) 구동 박막 트랜지스터의 게이트 전극(124a)은 하부막과 상부막으로 이루어지며, 하부막에는 p, 상부막에는 q를 도면 부호에 덧붙였다.
다음으로, 도 15에 도시한 바와 같이, 접촉 구멍(143)을 가지는 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 진성 반도체(151) 및 복수의 선형 불순물 반도체(164)를 형성한다.
그러면, 도 16a 내지 도 16f를 참고로 하여 도 15에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정에 대하여 상세하게 설명한다.
도 16a를 참고하면, 게이트 절연막(140), 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 화학 기상 증착 등으로 연속하여 적층하고 그 위에 감광막(400)을 도포한다.
투광 영역(A), 반투광 영역(B), 그리고 차광 영역(C)을 가지는 노광 마스크(도시하지 않음)를 통하여 감광막(400)에 빛을 조사한 후 현상하면, 도 34b에 도시한 바와 같이, 현상된 감광막(400)은 투광 영역(A), 반투광 영역(B), 그리고 차광 영역(C)에 따라 다른 두께를 가진다.
다음으로, 도 16c에 도시한 바와 같이, 남아 있는 감광막(400) 부분을 식각 마스크로 사용하여 불순물 비정질 규소층(160), 진성 비정질 규소층(150) 및 게이트 절연막(140)을 식각하여, 게이트층 신호 전달선(125, 127, 128, 125a)의 일부분을 노출하는 접촉 구멍(142a-142c, 143)을 형성한다.
다음으로, 도 16d를 참고하면, 감광막(400)을 애싱(ashing)하여, 반투광 영역(B)에 남아 있는 감광막(400) 부분을 제거하고, 차광 영역(C)에 배치되어 있는 감광막(400) 부분의 높이를 감소한다.
그 후, 도 16e에 도시한 바와 같이, 차광 영역(C)에 남아 있는 감광막(400) 부분을 식각 마스크로 사용하여, 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)을 식각하여, 표시 영역(DA)의 선형 불순물 반도체(164) 및 선형 진성 반도체(151)를 형성하고, 구동 영역(CA)의 구동 박막 트랜지스터의 섬형 진성 반도체(154a) 및 섬형 불순물 반도체(164a)를 형성한다.
마지막으로 도 16f에서와 같이, 차광 영역(C)에 남아 있는 감광막(400) 부분을 애싱 등으로 제거한다.
다음으로, 도 17을 참고하면, 표시 영역(DA)의 소스 전극(173) 및 데이터 패드(179)를 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)을 형성하고, 구동 영역(CA)의 복수의 데이터층 신호 전달선(172a, 172b, 172c) 및 구동 박막 트랜지스터의 소스 전극(173a) 및 드레인 전극(175a)을 형성한다. 이때, 데이터 신호선(1772, 1774, 1776)의 돌출부(172a1, 172b1, 172c1)는 접촉 구멍(142a-142c)을 통하여 노출되어 있는 게이트 신호선(125, 127, 128)과 연결되고, 소스 전극(173a)의 연결부(178a)는 접촉 구멍(143)을 통해 노출되어 있는 게이트층 신호 전달선(125a)와 직접 연결된다.
그러면, 도 18a 내지 도 18e를 참고로 하여, 도 17에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 방법에 대하여 상세하게 설명한다.
도 18a에 도시한 바와 같이, a-ITO, ITO 및 IZO 등 투명한 도전 물질층으로 이루어진 하부 도전막(170p)을 적층하고, 그 위에 크롬, 몰리브덴, 탄탈륨 및 티타 늄 등 내화성 금속 또는 이들의 합금으로 이루어진 중간 도전막(170q)을 적층하고, 마지막으로 a-ITO, ITO 및 IZO 등 투명한 도전 물질층으로 이루어진 상부 도전막(170r)을 연속하여 적층한 후, 그 위에 감광막(430)을 도포한다.
그 후, 투광 영역(D), 반투광 영역(E) 및 차광 영역(F)을 포함하는 노광 마스크(도시하지 않음)를 통하여 감광막(430)에 빛을 조사한 후 현상하여, 도 18b에 도시한 바와 같이 감광막 패턴을 형성한다.
도 18c를 참조하면, 감광막(430)을 식각 마스크로 하여, 투광 영역(D)에서 노출되어 있는 상부 도전막(170r), 중간 도전막(170q) 및 하부 도전막(170p)을 차례로 식각하여 제거함으로써, 표시 영역(DA)의 하부막(174p), 중간막(174q) 및 상부막(174r)을 포함하는 복수의 데이터 도전체(174)를 형성하고, 구동 영역(CA)의 복수의 데이터층 신호 전달선(172a, 172b, 172c) 및 복수의 구동 박막 트랜지스터의 복수의 소스 전극(173a) 및 드레인 전극(175a)을 형성한다.
다음으로, 도 18d에 도시한 바와 같이, 감광막(410)을 애싱(ashing)하여, 반투광 영역(E)에 남아 있는 감광막(410) 부분을 제거하고, 차광 영역(F)에 배치되어 있는 감광막(410) 부분의 높이를 감소시킨다. 그 후, 차광 영역(F)에 남아 있는 감광막(410) 부분을 식각 마스크로 하여, 상부 도전막(170r) 및 중간 도전막(170q)을 차례로 식각하여 제거하여, 반투과 영역(E)에 하부막(174p)을 남김으로써, 도 18e에 도시한 바와 같이, 표시 영역(DA)의 소스 전극(173)을 포함하는 복수의 데이터선(171)과 복수의 드레인 전극(175)을 형성함과 동시에, 하부막(174p)으로 이루어진 화소 전극(191) 및 연결 다리(193)를 형성한다.
이어서, 표시 영역(DA)의 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다. 이와 동시에 구동 영역(CA)의 구동 박막 트랜지스터의 섬형 불순물 반도체(164a)에서 소스 전극(173a) 및 드레인 전극(175a)에 의하여 덮이지 않은 부분을 제거하여 저항성 접촉 부재(163a, 165a)를 완성하는 한편, 그 아래의 진성 반도체(154a) 부분을 노출한다.
마지막으로 도 13에 도시한 바와 같이, 보호막(180)을 적층하고 사진 (식각) 따위로 패터닝하여, 데이터 패드(179)를 드러내는 복수의 접촉 구멍(182)을 형성하고, 화소 전극(191) 및 연결 다리(193)를 노출한다.
본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 도 3 내지 도 10e에 도시한 박막 트랜지스터 표시판의 제조 방법과 유사하므로, 도 3 내지 도 10e에 도시한 박막 트랜지스터 표시판의 제조 방법의 여러 가지 특징들이 도 14 내지 도 18e에 도시한 박막 트랜지스터 표시판의 제조 방법에도 적용될 수 있다.
이와 같이, 반도체와 접촉 보조 부재를 형성함과 동시에 게이트 절연막에 접촉 구멍을 형성하고, 접촉 구멍을 통하여 드러난 알루미늄 계열 금속의 게이트 패드 또는 게이트층 신호 전달선을 데이터선과 동일한 물질로 만들어지는 접촉 매개 부재로 덮어 보호하거나, 데이터층 신호 전달선과 직접 연결함으로써, 별개의 연결 부재와 알류미늄 계열 금속이 접촉하는 것을 방지하고, 외부로 드러나는 것을 방지 함으로써, 직접 접촉에 의한 알루미늄 또는 알루미늄 합금의 부식을 효과적으로 방지할 수 있다. 또한, 접촉 보조 부재 및 데이터선 등과 함께 화소 전극을 하나의 마스크를 사용하여 패터닝함으로써, 박막 트랜지스터 표시판의 제조 비용을 감소할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (17)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트선 및 게이트 구동 회로부의 게이트 신호선,
    상기 기판 위에 형성되어 있으며, 상기 게이트 구동 회로부의 게이트 신호선을 노출하는 제1 접촉 구멍을 가지는 게이트 절연막,
    상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층,
    상기 게이트 절연막 및 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 드레인 전극,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 게이트 신호선과 연결되어 있는 게이트 구동 회로부의 데이터 신호선,
    상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 데이터선, 드레인 전극, 구동 회로부의 데이터 신호선 위에 형성되어 있는 보호막을 포함하고,
    상기 데이터선, 상기 드레인 전극 및 상기 게이트 구동 회로부의 데이터 신호선은 하부막, 중간막, 그리고 상부막을 포함하는 삼중막으로 이루어고, 상기 하부막은 상기 화소 전극과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  2. 상기 1항에서,
    상기 게이트 구동 회로부의 데이터 신호선은 상기 게이트 구동 회로부의 박막 트랜지스터의 소스 전극을 포함하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 하부막 및 상기 상부막은 a-ITO, ITO, 또는 IZO를 포함하고, 상기 중간막은 크롬, 몰리브덴, 탄탈륨, 또는 티타늄을 포함하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트선 및 상기 게이트 신호선은 크롬, 크롬-질소 합금, 또는 몰리브덴을 포함하는 하부막 및 알루미늄 또는 알루미늄 합금을 포함하는 상부막을 포함하는 박막 트랜지스터 표시판.
  5. 기판,
    상기 기판 위에 형성되어 있으며, 외부 구동 회로와의 연결을 위한 끝부분을 포함하는 게이트선,
    상기 기판 위에 형성되어 있으며, 상기 게이트선의 끝부분을 노출하는 제1 접촉 구멍을 가지는 게이트 절연막,
    상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층,
    상기 게이트 절연막 및 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 드레인 전극,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 게이트선의 끝부분과 연결되어 있는 도전체,
    상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 데이터선, 드레인 전극, 상기 도전체 위에 형성되어 있으며, 상기 도전체를 노출하는 제2 접촉 구멍을 가지는 보호막을 포함하고,
    상기 데이터선, 상기 드레인 전극 및 상기 도전체는 하부막, 중간막, 그리고 상부막의 삼중막으로 이루어고, 상기 하부막은 상기 화소 전극과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 하부막 및 상기 상부막은 a-ITO, ITO, 또는 IZO를 포함하고, 상기 중간막은 크롬, 몰리브덴, 탄탈륨, 또는 티타늄을 포함하는 박막 트랜지스터 표시판.
  7. 제5항에서,
    상기 게이트선은 크롬, 크롬-질소 합금, 또는 몰리브덴을 포함하는 하부막 및 알루미늄 또는 알루미늄 합금을 포함하는 상부막을 포함하는 박막 트랜지스터 표시판.
  8. 기판 위에 제1 신호선을 형성하는 단계,
    상기 제1 신호선 위에 제1 접촉 구멍을 가지는 게이트 절연막을 형성하는 동 시에 상기 게이트 절연막 위에 불순물 반도체 및 진성 반도체를 포함하는 반도체층을 형성하는 단계,
    상기 불순물 반도체 위에 제2 신호선 및 드레인 전극을 형성하고, 상기 제1 접촉 구멍을 통하여 상기 제1 신호선과 연결되는 도전체를 형성함과 동시에 화소 전극을 형성하는 단계, 그리고
    상기 데이터선, 상기 드레인 전극 및 상기 도전체 위에 상기 드레인 전극의 일부를 노출하는 제2 접촉 구멍을 가지는 보호막을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 게이트 절연막 및 상기 반도체를 형성하는 단계는
    상기 제1 신호선 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 위에 진성 비정질 규소층을 적층하는 단계,
    상기 비정질 규소층 위에 불순물 비정질 규소층을 적층하는 단계,
    상기 불순물 비정질 규소층 위에 위치에 따라 두께가 다르며 상기 불순물 비정질 규소층의 제1 부분을 노출하는 감광막을 형성하는 단계, 그리고
    상기 감광막을 마스크로 삼아 상기 불순물 비정질 규소층, 상기 진성 비정질 규소층 및 상기 게이트 절연막을 패터닝하여, 불순물 반도체 및 진성 반도체를 형성함과 동시에 상기 게이트 절연막에 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 불순물 반도체, 진성 반도체 및 제1 접촉 구멍을 형성하는 단계는,
    상기 감광막을 식각 마스크로 하여 상기 불순물 비정질 규소층의 제1 부분과 그 아래의 진성 비정질 규소층 부분 및 게이트 절연막 부분을 식각하여 제거하는 단계,
    상기 감광막의 두께를 줄여 상기 불순물 비정질 규소층의 제2 부분을 노출시키는 단계,
    상기 불순물 비정질 규소층의 제2 부분과 그 아래의 진성 비정질 규소층 부분을 제거하는 단계, 그리고
    상기 감광막을 제거하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 감광막 형성 단계는,
    상기 감광막을 도포하는 단계, 그리고
    투광 영역, 반투광 영역 및 차광 영역을 가지는 마스크를 통하여 상기 감광막을 노광하는 단계를 포함하며,
    상기 투광 영역은 상기 불순물 비정질 규소층의 제1 부분에 대응하고, 상기 반투광 영역은 상기 불순물 비정질 규소층의 제2 부분에 대응하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 제2 신호선, 상기 드레인 전극, 상기 도전체, 그리고 상기 화소 전극을 형성하는 단계는
    상기 기판 위에 하부막, 중간막 및 상부막의 삼중막으로 이루어진 금속층을 적층하는 단계,
    상기 삼중막의 금속층 위에 위치에 따라 두께가 다르며, 상기 제2 신호선, 상기 드레인 전극, 상기 도전체, 그리고 상기 화소 전극이 형성될 위치에 배치되는 감광막을 형성하는 단계,
    상기 감광막을 식각 마스크로 하여 노출된 상기 금속층의 삼중막을 식각하여 제거하는 단계,
    상기 감광막의 두께를 줄여 상기 감광막이 상기 제2 신호선, 상기 드레인 전극, 상기 도전체가 형성될 위치에 남도록 하는 단계,
    상기 감광막을 식각 마스크로 하여 상기 금속층의 상부막 및 중간막을 제거하여 상기 금속층의 하부막으로 이루어진 화소 전극을 형성하는 단계, 그리고
    상기 금속층 위에 남아 있는 감광막을 제거하여 상기 제2 신호선, 상기 드레인 전극, 및 상기 도전체를 드러내는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 하부막 및 상기 상부막은 a-ITO, ITO, 또는 IZO를 포함하고, 상기 중간막은 크롬, 몰리브덴, 탄탈륨, 또는 티타늄을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제9항에서,
    상기 게이트선 및 상기 게이트 신호선은 크롬, 크롬-질소 합금, 또는 몰리브덴을 포함하는 하부막 및 알루미늄 또는 알루미늄 합금을 포함하는 상부막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제9항에서,
    상기 도전체는 게이트 구동 회로부의 데이터 신호선을 포함하고, 상기 데이터 신호선은 상기 게이트 구동 회로부의 박막 트랜지스터의 소스 전극을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제9항에서,
    상기 제1 신호선은 게이트선을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제15항에서,
    상기 제1 신호선은 게이트 구동 회로부의 게이트 신호선을 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020060097401A 2006-10-02 2006-10-02 박막 트랜지스터 표시판 및 그 제조 방법 KR101293573B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060097401A KR101293573B1 (ko) 2006-10-02 2006-10-02 박막 트랜지스터 표시판 및 그 제조 방법
US11/856,489 US7728331B2 (en) 2006-10-02 2007-09-17 Thin film transistor panel and manufacturing method thereof
EP07018558.2A EP1909327A3 (en) 2006-10-02 2007-09-21 Thin film transistor panel and manufacturing method thereof
JP2007258396A JP5403889B2 (ja) 2006-10-02 2007-10-02 薄膜トランジスタ表示板及びその製造方法
CN2007103051429A CN101188243B (zh) 2006-10-02 2007-10-08 薄膜晶体管面板及其制造方法
US12/758,408 US7993946B2 (en) 2006-10-02 2010-04-12 Thin film transistor panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097401A KR101293573B1 (ko) 2006-10-02 2006-10-02 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080030873A true KR20080030873A (ko) 2008-04-07
KR101293573B1 KR101293573B1 (ko) 2013-08-06

Family

ID=38871596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097401A KR101293573B1 (ko) 2006-10-02 2006-10-02 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7728331B2 (ko)
EP (1) EP1909327A3 (ko)
JP (1) JP5403889B2 (ko)
KR (1) KR101293573B1 (ko)
CN (1) CN101188243B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9360695B2 (en) 2012-11-06 2016-06-07 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847114A (en) * 2007-05-30 2008-12-01 Au Optronics Corp A circuit signal connection interface, a manufacture method thereof, and an electronic device using the same
TWI353641B (en) * 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011102837B4 (de) * 2010-08-27 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
CN103035568B (zh) 2012-12-21 2014-12-31 北京京东方光电科技有限公司 一种tft阵列基板及制作方法、显示装置
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
KR102261760B1 (ko) * 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105206569A (zh) * 2015-10-23 2015-12-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157476A (ja) 1986-12-22 1988-06-30 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
KR100204071B1 (ko) 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
KR100237673B1 (ko) 1996-05-30 2000-01-15 윤종용 액정 표시 장치 및 제조 방법
JP2937126B2 (ja) 1996-07-15 1999-08-23 日本電気株式会社 薄膜トランジスタアレイ基板及びその製造方法
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板
JPH1117188A (ja) 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3361278B2 (ja) * 1997-12-26 2003-01-07 シャープ株式会社 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
KR100508022B1 (ko) 1997-12-31 2005-11-14 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3763381B2 (ja) 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2001326360A (ja) 2000-05-18 2001-11-22 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法
US6833900B2 (en) * 2001-02-16 2004-12-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100560402B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
JP2005302808A (ja) 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101066492B1 (ko) 2004-12-24 2011-09-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9360695B2 (en) 2012-11-06 2016-06-07 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
US7728331B2 (en) 2010-06-01
US20080079010A1 (en) 2008-04-03
CN101188243A (zh) 2008-05-28
US7993946B2 (en) 2011-08-09
EP1909327A2 (en) 2008-04-09
JP2008090309A (ja) 2008-04-17
CN101188243B (zh) 2011-06-22
KR101293573B1 (ko) 2013-08-06
US20100197058A1 (en) 2010-08-05
EP1909327A3 (en) 2017-05-17
JP5403889B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
KR101293573B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4921997B2 (ja) 薄膜トランジスタ表示パネル及びその製造方法
US8865533B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2006049889A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4977450B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006018281A (ja) 薄膜トランジスタ表示板の製造方法
US7969522B2 (en) Display substrate and method of manufacturing the same
KR20100021847A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070006070A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101252000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
EP1898255B1 (en) Method of manufacturing liquid crystal display
KR20080028571A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140102983A (ko) 액정 표시 장치 및 그 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060017965A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080034595A (ko) 박막 트랜지스터 표시 기판 및 그 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080027582A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070056246A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050070483A (ko) 표시 장치용 박막 트랜지스터 표시판
KR20080014239A (ko) 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7