KR100512623B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100512623B1 KR100512623B1 KR10-2002-0088521A KR20020088521A KR100512623B1 KR 100512623 B1 KR100512623 B1 KR 100512623B1 KR 20020088521 A KR20020088521 A KR 20020088521A KR 100512623 B1 KR100512623 B1 KR 100512623B1
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- electrode
- layer
- gate
- nedium
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 의한 액정표시장치용 어레이 기판은, 기판 상에 배열된 다수의 게이트 라인과, 상기 게이트 라인과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 위치한 스위칭 소자로서의 박막트랜지스터와, 상기 화소영역에 각각 배치된 화소전극 및 상기 게이트/ 데이터 라인에 각각 연결되어 상기 게이트/ 데이터 라인에 외부로부터의 신호를 공급하는 게이트/ 데이터패드로 이루어진 액정표시장치용 어레이 기판에 있어서,
상기 데이터 라인 및 상기 박막트랜지스터의 소스/ 드레인 전극, 상기 데이터패드의 데이터패드전극이 알루미늄-네오듐(AlNd) 및 상기 알루미늄-네오듐을 질소가스와 반응시켜 생성된 질화된 알루미늄-네오듐(AlNdN)의 다층구조로 형성됨을 특징으로 한다.
이와 같은 본 발명에 의하면, 데이터 라인, 소스/ 드레인 전극, 데이터패드금속의 저항을 줄여 소자의 특성 향상을 도모하며, 또한, 하나의 타겟으로 상기 금속층을 형성함으로 공정 비용이 절약된다.
Description
본 발명은 액정표시장치에 관한 것으로, 특히 데이터 패드 및 소스/ 드레인 전극의 금속을 알루미늄-네오듐(AlNd) 및 상기 알루미늄-네오듐을 질소가스와 반응시켜 생성된 물질(AlNdN)을 다층으로 적층시켜 사용하는 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
이에 따라, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다. 이러한 상기 액정은 전기적인 특성 분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 액티브 매트릭스형 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 일반적으로 사용되고 있으며, 상기 액정표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이다.
도 1을 참조하면, 일반적인 액정표시장치(11)는 블랙매트릭스(6)와 서브 칼러필터(8)를 포함하는 컬러필터(7) 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P) 및 화소영역 상에 형성된 화소전극(17)과 스위칭 소자(T)로서의 박막트랜지스터 및 데이터 라인(15), 게이트 라인(13)이 형성된 하부기판으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)을 어레이 기판이라고도 하며, 상기 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트 라인(13)과 데이터 라인(15)이 형성되며, 또한 상기 게이트 라인(13)과 데이터 라인(15)이 교차하여 정의되는 영역이 상기 화소영역(P)이 되는 것이다.
여기서 상기 게이트 라인(13)은 상기 박막트랜지스터(T)의 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터 라인(15)은 상기 박막트랜지스터(T)의 소스전극을 구동하는 신호전압을 전달하는 수단이다. 이 때, 상기 게이트전극의 신호에 의해 임의의 소스전극에 액정을 구동할 수 있는 전압이 인가되고, 나머지에는 액정 구동전압보다 작은 전압이 인가된다면, 액정 구동전압이 인가된 화소만 동작을 할 것이다.
도 2는 도 1에 도시된 어레이 기판의 일부를 나타내는 평면도이다.
도 2를 참조하면, 상기 어레이 기판은 데이터 라인(15)과 게이트 라인(13)의 교차부에 위치하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 드레인전극(35)에 접속된 화소전극(17)과, 상기 게이트 라인(13)과 데이터 라인(15) 각각의 일측단에는 구동회로(도시하지 않음)와 접속되는 게이트패드(GP) 및 데이터패드(DP)를 구비한다.
상기 박막트랜지스터(T)는 게이트 라인(13)에 접속된 게이트 전극(31), 데이터 라인(15)에 접속된 소스전극(33) 및 드레인 콘택홀(16a)을 통해 화소전극(17)에 접속된 드레인전극(35)으로 이루어진다.
또한, 박막트랜지스터(T)는 게이트전극(31)에 공급되는 게이트전압에 의해 소스전극(33)과 드레인전극(35)간에 도통채널을 형성하기 위한 반도체층(미도시)을 더 구비한다. 이러한 박막트랜지스터(T)는 게이트라인(13)으로부터의 게이트신호에 응답하여 데이터라인(15)으로부터의 데이터신호를 선택적으로 화소전극(17)에 공급한다.
상기 화소전극(17)은 데이터라인(15)과 게이트라인(13)에 의해 분할된 화소영역(P)에 위치하며 광투과율이 높은 ITO(Indium Tin Oxide)물질로 이루어진다. 상기 화소전극(17)은 소스/ 드레인전극(33, 35)을 경유하여 공급되는 데이터신호에 의해 화소영역(P)에 형성되는 공통 투명전극(도시하지 않음)과 전계를 발생시키게 된다.
또한, 상기 게이트 패드(GP)는 기판 상에 형성된 게이트패드전극(22)과 그 위의 게이트 절연막(32) 및 보호층(36)에 형성된 콘택홀(16b)을 통해 접촉되는 보호전극(19)으로 이루어진다.
또한, 상기 데이터 패드(DP)는 게이트 절연막 상에 형성된 데이터패드전극(24)과, 그 위의 보호층(36)에 형성된 콘택홀(16c)을 통해 접촉되는 보호전극(19)으로 이루어진다.
도 3은 도 2의 특정영역(A-A', B-B')에 대한 단면도이다. 단, 이 때 A-A'는 박막트랜지스터 영역이고, B-B'는 데이터 패드 영역이다.
도 3을 참조하면, 상기 박막트랜지스터 영역(A-A')은 게이트전극(31), 게이트 절연막(32), 반도체층(20), 오믹콘택층(26), 소스/ 드레인전극(33, 35), 보호층(36), 콘택홀(16a), 화소전극(17)이 순차적으로 적층된 구조로 형성되어 있으며, 상기 데이터 패드 영역은 게이트 절연막(32), 데이터패드전극(24), 보호층(36), 콘택홀(16c), 보호전극(19)이 순차적으로 적층된 구조로 형성되어 있다.
이 때, 상기 게이트전극(31)은 일반적으로 스퍼터링(sputtering)방법에 의해 알루미늄(Al) 또는 알루미늄-네오듐(AlNd)과 그 위에 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 등을 순차적으로 증착하여 2층구조로 형성된다. 여기서, 상기 게이트전극(31)을 2층구조로 하는 것은 알루미늄계 금속은 화학적 내성이 약하고, 300??이상에서 특정부위가 수 ㎛까지 성장하는 힐락(hillock)이 생기므로 Mo 또는 MoW등과 같은 금속막을 알루미늄계 금속상에 적층하는 것이다.
또한, 상기 데이터 라인(15), 소스/ 드레인전극(33, 35) 및 데이터패드전극(24)은 종래의 경우 크롬(Cr), 몰리브덴(Mo) 등으로 형성하고 있다.
그러나, 이 경우 상기 크롬(Cr)은 환경 규제 물질에 속하는 것으로 환경오염의 주범이 될 수 있으며, 또한 상기 크롬(Cr) 및 몰리브덴(Mo) 등은 상기 게이트전극(31)에 사용되는 알루미늄-네오듐(AlNd)에 비해 그 저항이 높다는 단점이 있다.
이에 상기 데이터 라인(15), 소스/ 드레인전극(33, 35) 및 데이터패드전극(24)에 사용되는 금속을 알루미늄-네오듐(AlNd)으로 사용하는 것을 고려할 수 있으나, 이 경우 상기 알루미늄-네오듐(AlNd)에서의 알루미늄은 실리콘(Si)와 반응하여 고적 합금체를 형성하는 등 상기 알루미늄-네오듐(AlNd)이 소스/ 드레인전극(33, 35)으로 사용되면 박막트랜지스터 소자의 특성을 저하시키게 하는 단점이 있으며, 또한 상기 알루미늄-네오듐(AlNd)은 그 성질상 보호전극(19)으로 이용되는 ITO 등과 큰 접촉저항을 가지며, 상기 보호전극(19)과의 계면에 산화막이 형성되는 등의 문제점이 있다.
본 발명은 데이터 패드 및 소스/ 드레인 전극의 금속을 알루미늄-네오듐(AlNd) 및 상기 알루미늄-네오듐을 질소가스와 반응시켜 생성된 물질(AlNdN)을 다층으로 적층시켜 사용함으써 상기 금속의 저항을 줄여 소자의 특성 향상을 도모하는 액정표시장치용 어레이 기판 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치용 어레이 기판은, 기판 상에 배열된 다수의 게이트 라인과, 상기 게이트 라인과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 위치한 스위칭 소자로서의 박막트랜지스터와, 상기 화소영역에 각각 배치된 화소전극 및 상기 게이트/ 데이터 라인에 각각 연결되어 상기 게이트/ 데이터 라인에 외부로부터의 신호를 공급하는 게이트/ 데이터패드로 이루어진 액정표시장치용 어레이 기판에 있어서,
상기 데이터 라인 및 상기 박막트랜지스터의 소스/ 드레인 전극, 상기 데이터패드의 데이터패드전극이 알루미늄-네오듐(AlNd) 및 상기 알루미늄-네오듐을 질소가스와 반응시켜 생성된 질화된 알루미늄-네오듐(AlNdN)의 다층구조로 형성됨을 특징으로 한다.
여기서, 상기 다층구조는 질화된 알루미늄-네오듐(AlNdN), 알루미늄-네오듐(AlNd), 질화된 알루미늄-네오듐(AlNdN)이 순차적으로 적층된 3층구조임을 특징으로 한다.
또한, 상기 박막트랜지스터는 게이트전극, 게이트 절연막, 반도체층, 오믹콘택층, 소스/ 드레인전극, 보호층, 콘택홀, 화소전극이 순차적으로 적층된 구조이며, 상기 데이터패드는 게이트 절연막, 데이터패드전극, 보호층, 콘택홀, 보호전극이 순차적으로 적층된 구조이며, 상기 오믹콘택층과 접하는 면의 소스/ 드레인 전극, 상기 화소전극과 접하는 면의 소스/ 드레인 전극 및 상기 보호전극과 접하는 면의 데이터패드금속은 질화된 알루미늄-네오듐(AlNdN)으로 형성됨을 특징으로 한다.
또한, 상기 오믹콘택층은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘층이며, 상기 화소전극 및 보호전극은 인듐 틴 옥사이드로 이루어짐을 특징으로 한다.
또한, 상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치용 어레이 기판 제조방법은, 상기 설명한 액정표시장치의 어레이 기판의 데이터 라인 및 박막트랜지스터의 소스/ 드레인 전극, 데이터패드의 데이터패드전극의 형성에 있어서,
알루미늄-네오듐(AlNd)를 증착할 때 질소가스(N2)를 투입하여 질화된 알루미늄-네오듐(AlNdN)층을 증착하는 단계와; 상기 질소가스(N2)의 투입을 중단하여 상기 질화된 알루미늄-네오듐(AlNdN)층 위에 알루미늄-네오듐(AlNd)층을 증착하는 단계와; 상기 질소가스(N2)를 다시 투입하여 상기 알루미늄-네오듐(AlNd)층에 질화된 알루미늄-네오듐(AlNdN)층을 증착하는 단계와; 상기 순차적으로 증착된 3층의 물질을 패터닝하여 상기 데이터 라인 및 박막트랜지스터의 소스/ 드레인 전극, 데이터패드의 데이터패드전극을 형성하는 단계가 포함되는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 데이터 라인, 소스/ 드레인 전극, 데이터패드금속의 저항을 줄여 소자의 특성 향상을 도모하며, 또한, 하나의 타겟으로 상기 금속층을 형성함으로 공정 비용이 절약된다.
이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.
도 4는 본 발명에 의한 액정표시장치용 어레이 기판의 일부를 나타내는 평면도이다. 단, 이는 도 2에 도시된 종래의 액정표시장치의 어레이 기판의 일부와 동일한 부분이며, 따라서 동일한 구성요소의 경우 동일한 도면부호를 사용한다.
도 4를 참조하면, 상기 본 발명에 의한 어레이 기판은 데이터 라인(15)과 게이트 라인(13)의 교차부에 위치하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 드레인전극(35)에 접속된 화소전극(17)과, 상기 게이트 라인(13)과 데이터 라인(15) 각각의 일측단에는 구동회로(도시하지 않음)와 접속되는 게이트패드(GP) 및 데이터패드(DP)를 구비한다.
상기 박막트랜지스터(T)는 게이트 라인(13)에 접속된 게이트 전극(31), 데이터 라인(15)에 접속된 소스전극(33) 및 드레인 콘택홀(16a)을 통해 화소전극(17)에 접속된 드레인전극(35)으로 이루어진다.
또한, 박막트랜지스터(T)는 게이트전극(31)에 공급되는 게이트전압에 의해 소스전극(33)과 드레인전극(35)간에 도통채널을 형성하기 위한 반도체층(미도시)을 더 구비한다. 이러한 박막트랜지스터(T)는 게이트라인(13)으로부터의 게이트신호에 응답하여 데이터 라인(15)으로부터의 데이터신호를 선택적으로 화소전극(17)에 공급한다.
여기서, 상기 화소전극(17)은 데이터 라인(15)과 게이트 라인(13)에 의해 분할된 화소영역(P)에 위치하며 광투과율이 높은 ITO(Indium Tin Oxide)물질로 이루어진다. 상기 화소전극(17)은 소스/ 드레인전극을 경유하여 공급되는 데이터신호에 의해 화소영역에 형성되는 공통 투명전극(도시하지 않음)과 전계를 발생시키게 된다.
또한, 상기 게이트 패드(GP)는 기판 상에 형성된 게이트패드전극(22)과 그 위의 게이트 절연막(32) 및 보호층(36)에 형성된 콘택홀(16b)을 통해 접촉되는 보호전극(14)으로 이루어지고, 상기 데이터 패드(DP)는 게이트 절연막 상에 형성된 데이터패드전극(24)과, 그 위의 보호층(36)에 형성된 콘택홀(16c)을 통해 접촉되는 보호전극(14)으로 이루어진다.
이와 같은 구조로 이루어진 본 발명에 의한 어레이 기판에 있어서, 상기 데이터 라인(15) 및 상기 박막트랜지스터(T)의 소스/ 드레인 전극(33, 35), 상기 데이터패드의 데이터패드전극(24)이 알루미늄-네오듐(AlNd) 및 상기 알루미늄-네오듐을 질소가스와 반응시켜 생성된 질화된 알루미늄-네오듐(AlNdN)의 다층구조로 형성됨을 특징으로 한다.
또한, 상기 다층구조는 질화된 알루미늄-네오듐(AlNdN), 알루미늄-네오듐(AlNd), 질화된 알루미늄-네오듐(AlNdN)이 순차적으로 적층된 3층구조이다.
이는 이하 설명되는 제조공정 단면도를 통해 좀 더 상세히 설명하도록 한다.
도 5a 내지 도 5e는 본 발명에 의한 어레이 기판의 제조공정을 나타내는 공정 단면도이다. 단, 도 5는 도 4의 특정영역(C-C', D-D')에 대한 단면도이며, 이 때, C-C'는 박막트랜지스터 영역이고, D-D'는 데이터 패드 영역이다.
도 5a를 참조하면, 기판(1) 상에 게이트전극(31) 및 게이트패드전극(미도시)이 형성된다. 상기 게이트전극(31) 및 게이트패드전극(미도시)은 스퍼터링(sputtering)방법으로 알루미늄(Al) 또는 알루미늄-네오듐(AlNd)과 그 위에 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 등을 순차적으로 증착하여 2층구조로 형성된다. 여기서, 알루미늄계 금속은 화학적 내성이 약하고, 300℃이상에서 특정부위가 수 ㎛까지 성장하는 힐락(hillock)이 생기므로 Mo 또는 MoW등과 같은 금속막을 알루미늄계 금속상에 적층한다.
도 5b를 참조하면, 상기 게이트전극(31) 등이 형성된 기판(1) 상에 게이트 절연막(32)이 형성되고, 상기 게이트절연막(32) 상에 활성층(20) 및 오믹콘택층(26)이 형성된다.
여기서, 상기 활성층(20) 및 오믹콘택층(26)은 반도체층(20,26)을 적층하고 패터닝함으로써 형성되며, 상기 게이트절연막(32)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition)으로 약 300℃이상의 고온에서 증착하여 형성된다. 여기서, 활성층(20)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹콘택층(26)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 5c를 참조하면, 오믹콘택층(26) 및 게이트절연막(32) 상에 데이터 라인(미도시), 소스 및 드레인전극(33, 35) 및 데이터패드금속(24)이 형성된다. 이 때 상기 소스 및 드레인전극(33, 35) 등은 알루미늄-네오듐(AlNd) 및 상기 알루미늄-네오듐을 질소가스와 반응시켜 생성된 질화된 알루미늄-네오듐(AlNdN)의 다층구조 즉, 질화된 알루미늄-네오듐(AlNdN), 알루미늄-네오듐(AlNd), 질화된 알루미늄-네오듐(AlNdN)이 순차적으로 적층된 3층구조를 이루며 형성된다.
이는 종래의 경우와 같이 크롬(Cr) 및 몰리브덴(Mo) 등을 사용할 때보다 저항이 적으며, 또한, 알루미늄-네오듐(AlNd)의 상 하층에 질화된 알루미늄-네오듐(AlNdN)을 형성함으로써 상기 알루미늄-네오듐(AlNd)이 실리콘(Si)와 반응하여 고적 합금체를 형성하는 문제 및 ITO 등과 큰 접촉저항을 가지며, 상기 보호전극과의 계면에 산화막이 형성되는 등의 문제점을 극복할 수 있게 한다.
상기 소스/ 드레인 전극(33, 35) 등이 형성되는 공정을 좀 더 상세히 설명하면 다음과 같다.
먼저 상기 상기 오믹콘택층(26) 및 게이트 절연막(32)을 포함한 기판(1) 상에 전체적으로 알루미늄-네오듐(AlNd)을 증착할 때 질소가스(N2)를 투입하여 질화된 알루미늄-네오듐(AlNdN)층(41)을 증착하고, 다음 상기 질소가스(N2)의 투입을 중단하여 상기 질화된 알루미늄-네오듐(AlNdN)층(41) 위에 알루미늄-네오듐(AlNd)층 (40)을 증착하며, 그 다음 상기 질소가스(N2)를 다시 투입하여 상기 알루미늄-네오듐(AlNd)층(40)에 질화된 알루미늄-네오듐(AlNdN)층(41)을 증착한다.
이 때 상기 질화된 알루미늄-네오듐(AlNdN)층(41)을 증착하는 것은 질소가스(N2)를 이용한 반응성 스퍼터링(reactive sputtering) 방법에 의하며, 상기 알루미늄-네오듐(AlNd)층(40)를 증착하는 것은 일반적인 스퍼터링(sputtering) 방법에 의한다.
상기와 같이 3층의 물질(41, 40, 41)이 증착되면 마지막으로 이를 포토리소그래피 공정, 식각공정 등을 통해 패터닝하여 상기 데이터 라인(미도시) 및 박막트랜지스터의 소스/ 드레인 전극(33, 35), 데이터패드의 데이터패드전극(24)을 형성한다.
이 때, 상기 소스 및 드레인전극(33, 35) 패터닝시 게이트전극(31)과 대응하는 부분의 오믹콘택층(26)도 패터닝되도록 하여 활성층(20)을 노출시킨다. 여기서, 상기 활성층(20)의 소스 및 드레인전극(33, 35)사이의 게이트전극(31)과 대응하는 부분은 채널이 된다.
도 5d를 참조하면, 상기 소스 및 드레인 전극(33, 35), 데이터패드전극(24)이 형성된 기판(1) 상에 보호층(36)이 형성되고, 특정 영역에 콘택홀(16a, 16c)이 형성된다.
상기 보호층(36), 콘택홀(16a, 16c)은 소스 및 드레인전극(33, 35)을 덮도록 그 위에 절연물질 즉, 보호층(36)을 증착한 후 패터닝함으로써 형성된다. 상기 보호층(36)은 질화실리콘, 산화실리콘등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluoro cyclobutane)등의 유전상수가 작은 유기절연물로 형성된다.
도 5e를 참조하면, 상기 보호층(36)상에 화소전극(17) 및 보호전극(19)이 형성되는데, 이 때 화소영역 상의 화소전극(17) 및 패드영역 상의 보호전극(19)은 보호층(36)상에 투명 전도성물질을 증착한 후 패터닝함으로써 형성된다. 상기 화소전극(17)은 드레인 콘택홀(16a)을 통해 드레인전극(35)과 접촉되며, 보호전극(19)은 콘택홀(16c)을 통해 데이터패드전극(24)와 접촉된다.
여기서, 상기 화소전극(17) 및 보호전극(19)은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO ), 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : ITZO)중 어느 하나로 형성된다.
이상의 설명에서와 같이 본 발명에 따른 액정표시장치용 어레이 기판 및 그 제조방법에 의하면, 데이터 라인, 소스/ 드레인 전극, 데이터패드금속의 저항을 줄여 소자의 특성 향상을 도모하며, 또한, 하나의 타겟으로 상기 금속층을 형성함으로 공정 비용이 절약되는 장점이 있다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도.
도 2는 도 1에 도시된 어레이 기판의 일부를 나타내는 평면도.
도 3은 도 2의 특정영역(A-A', B-B')에 대한 단면도.
도 4는 본 발명에 의한 액정표시장치용 어레이 기판의 일부를 나타내는 평면도.
도 5a 내지 도 5e는 본 발명에 의한 어레이 기판의 제조공정을 나타내는 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
13 : 게이트 라인 15 : 데이터 라인
16a, 16b, 16c : 콘택홀 17 : 화소전극
19 : 보호전극 20 : 활성층
24 : 데이터패드전극 26 : 오믹콘택층
31 : 게이트전극 33 : 소스전극
35 : 드레인전극 40 : 알루미늄-네오듐(AlNd)
41 : 질화된 알루미늄-네오듐(AlNdN)
Claims (6)
- 기판 상에 배열된 다수의 게이트 라인과, 상기 게이트 라인과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 위치한 스위칭 소자로서의 박막트랜지스터와, 상기 화소영역에 각각 배치된 화소전극 및 상기 게이트/ 데이터 라인에 각각 연결되어 상기 게이트/ 데이터 라인에 외부로부터의 신호를 공급하는 게이트/ 데이터패드로 이루어진 액정표시장치용 어레이 기판에 있어서,상기 데이터 라인 및 상기 박막트랜지스터의 소스/ 드레인 전극, 상기 데이터패드의 데이터패드전극이 질화된 알루미늄-네오듐(AlNdN), 알루미늄-네오듐(AlNd), 질화된 알루미늄-네오듐(AlNdN)이 순차적으로 적층된 3층구조로 형성됨을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1항에 있어서,상기 질화된 알루미늄-네오듐(AlNdN)은 알루미늄-네오듐(AlNd)이 질소가스(N2)에 반응하여 형성됨을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1항에 있어서,상기 박막트랜지스터는 게이트전극, 게이트 절연막, 반도체층, 오믹콘택층, 소스/ 드레인전극, 보호층, 콘택홀, 화소전극이 순차적으로 적층된 구조이며, 상기 데이터패드는 게이트 절연막, 데이터패드전극, 보호층, 콘택홀, 보호전극이 순차적으로 적층된 구조임을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 3항에 있어서,상기 오믹콘택층과 접하는 면의 소스/ 드레인 전극, 상기 화소전극과 접하는 면의 소스/ 드레인 전극 및 상기 보호전극과 접하는 면의 데이터패드금속은 질화된 알루미늄-네오듐(AlNdN)으로 형성됨을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 3항 또는 제 4항에 있어서,상기 오믹콘택층은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘층이며, 상기 화소전극 및 보호전극은 인듐 틴 옥사이드로 이루어짐을 특징으로 하는 액정표시장치의 어레이 기판.
- 제 1항 내지 제 4항 중 어느 한 항에 해당하는 액정표시장치의 어레이 기판의 데이터 라인 및 박막트랜지스터의 소스/ 드레인 전극, 데이터패드의 데이터패드전극의 형성에 있어서,알루미늄-네오듐(AlNd)를 증착할 때 질소가스(N2)를 투입하여 질화된 알루미늄-네오듐(AlNdN)층을 증착하는 단계와,상기 질소가스(N2)의 투입을 중단하여 상기 질화된 알루미늄-네오듐(AlNdN)층 위에 알루미늄-네오듐(AlNd)층을 증착하는 단계와,상기 질소가스(N2)를 다시 투입하여 상기 알루미늄-네오듐(AlNd)층에 질화된 알루미늄-네오듐(AlNdN)층을 증착하는 단계와,상기 순차적으로 증착된 3층의 물질을 패터닝하여 상기 데이터 라인 및 박막트랜지스터의 소스/ 드레인 전극, 데이터패드의 데이터패드전극을 형성하는 단계가 포함되는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0088521A KR100512623B1 (ko) | 2002-12-31 | 2002-12-31 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0088521A KR100512623B1 (ko) | 2002-12-31 | 2002-12-31 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040062192A KR20040062192A (ko) | 2004-07-07 |
KR100512623B1 true KR100512623B1 (ko) | 2005-09-02 |
Family
ID=37353623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0088521A KR100512623B1 (ko) | 2002-12-31 | 2002-12-31 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100512623B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101232062B1 (ko) | 2007-01-12 | 2013-02-12 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR101484724B1 (ko) * | 2007-12-03 | 2015-01-20 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이 기판 및 그 제조방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100851131B1 (ko) * | 2005-08-17 | 2008-08-08 | 가부시키가이샤 고베 세이코쇼 | 소스/드레인 전극, 박막 트랜지스터 기판, 그의 제조방법,및 표시 디바이스 |
KR101171187B1 (ko) | 2005-11-07 | 2012-08-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 |
-
2002
- 2002-12-31 KR KR10-2002-0088521A patent/KR100512623B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101232062B1 (ko) | 2007-01-12 | 2013-02-12 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR101484724B1 (ko) * | 2007-12-03 | 2015-01-20 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이 기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040062192A (ko) | 2004-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100620847B1 (ko) | 액정표시장치의 어레이기판 및 그의 제조방법 | |
KR100456137B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
KR101270705B1 (ko) | 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널 | |
US7973865B2 (en) | Thin film transistor display plate and liquid crystal display having the same | |
US20070285591A1 (en) | Liquid crystal display panel and method of manufacturing the same | |
KR20040024666A (ko) | 액정 표시 장치 및 이의 제조방법 | |
KR101127836B1 (ko) | 박막트랜지스터 기판의 제조 방법 | |
US6741313B2 (en) | Array substrate for IPS mode liquid crystal display device and method for fabricating the same | |
KR20040022938A (ko) | 액정표시소자의 제조방법 | |
KR20020074701A (ko) | 액정표시장치 및 그 제조방법 | |
KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
US6958788B2 (en) | Liquid crystal display device and method of fabricating the same | |
KR100512623B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
KR20070008882A (ko) | 액정표시장치 및 그 제조방법 | |
KR20040086927A (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
KR101429921B1 (ko) | 액정표시장치 | |
KR100443829B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR101149938B1 (ko) | 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법 | |
KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR101429919B1 (ko) | 인플레인 스위칭 모드의 액정표시장치 | |
KR101136207B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
KR20080040478A (ko) | 액정 표시 패널 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 13 |