KR101429919B1 - 인플레인 스위칭 모드의 액정표시장치 - Google Patents

인플레인 스위칭 모드의 액정표시장치 Download PDF

Info

Publication number
KR101429919B1
KR101429919B1 KR1020080017208A KR20080017208A KR101429919B1 KR 101429919 B1 KR101429919 B1 KR 101429919B1 KR 1020080017208 A KR1020080017208 A KR 1020080017208A KR 20080017208 A KR20080017208 A KR 20080017208A KR 101429919 B1 KR101429919 B1 KR 101429919B1
Authority
KR
South Korea
Prior art keywords
common
pixel
line
electrode
gate line
Prior art date
Application number
KR1020080017208A
Other languages
English (en)
Other versions
KR20090091963A (ko
Inventor
강동진
정대철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080017208A priority Critical patent/KR101429919B1/ko
Publication of KR20090091963A publication Critical patent/KR20090091963A/ko
Application granted granted Critical
Publication of KR101429919B1 publication Critical patent/KR101429919B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 인플레인 스위칭 모드의 액정표시장치에 관한 것으로, 기판 상에 형성되는 게이트 라인과, 상기 게이트 라인과 나란하게 형성된 제 1 공통 라인과, 상기 게이트 라인 및 상기 제 1 공통 라인을 교차하도록 형성되어 제 1 및 제 2 화소 영역을 정의하는 데이터 라인과, 상기 제 1 화소 영역에서 형성된 제 1 화소 전극과, 상기 제 1 화소 전극과 수평 전계를 이루는 제 1 공통 전극과, 상기 제 2 화소 영역에서 형성되며 제 1 화소 전극과 연결된 제 2 화소 전극과, 상기 제 2 화소 전극과 수평 전계를 이루며 제 1 공통 전극과 연결되는 제 2 공통 전극을 포함하는 것을 특징으로 한다.
개구율, 인플레인 스위칭 모드, 화소 전극, 공통 전극

Description

인플레인 스위칭 모드의 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING MODE}
본 발명은 액정표시장치에 관한 것으로, 특히 개구율 및 휘도를 향상시킬 수 있는 인플레인 스위칭 모드의 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 액정 분자의 배열에 따라서 다양한 모드가 존재한다. 예를 들면, 액정표시장치는 수직 전계에 의해 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 수평 전계에 의해 액정의 방향자를 제어하는 인플레인 스위칭 모드(In-Plane Switching Mode)로 구분된다.
여기서, 인플레인 스위칭 모드 액정표시장치는 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 어레이 기판과 박막 어레이 기판으로 구성된다. 컬러필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 블랙 매트릭스 상에 색상을 구현하기 위한 컬러필터층이 형성된다. 박막 트랜지스터 어레이 기판에는 단위 화소를 정의하는 게이트 라인 및 데이터 라인과, 게이트 라인 및 데이터 라인의 교차 지점에 형성된 박막 트랜지스터와, 서로 나란하게 형성되어 수평 전계를 발생시키는 공통 전극 및 화소 전극이 형성된다.
이러한 인플레인 스위칭 모드 액정표시장치는 공통 전극 및 화소 전극의 수평 전계에 의한 액정 구동 방법으로 시야각 특성이 우수하나, 공통 전극 및 화소 전극이 불투명 금속으로 이루어지기 때문에 개구율 및 휘도가 저하되는 문제점이 있어 고개구율 액정표시장치가 요구되어 지고 있다.
상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 액정표시장치에 있어서 개구율 및 휘도를 향상시킬 수 있는 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다
상기 기술적 과제를 달성하기 위하여, 본 발명의 특징에 따른 인플레인 스위칭 모드의 액정표시장치는 기판 상에 형성되는 게이트 라인과, 상기 게이트 라인과 나란하게 형성된 제 1 공통 라인과, 상기 게이트 라인 및 상기 제 1 공통 라인을 교차하도록 형성되어 제 1 및 제 2 화소 영역을 정의하는 데이터 라인과, 상기 제 1 화소 영역에서 형성된 제 1 화소 전극과, 상기 제 1 화소 전극과 수평 전계를 이루는 제 1 공통 전극과, 상기 제 2 화소 영역에서 형성되며 제 1 화소 전극과 연결된 제 2 화소 전극과, 상기 제 2 화소 전극과 수평 전계를 이루며 제 1 공통 전극과 연결되는 제 2 공통 전극을 포함하는 것을 특징으로 한다.
본 발명에 따른 인플레인 스위칭 모드의 액정표시장치는 다음과 같은 효과가 있다.
종래의 액정이 구동하지 않는 영역인 게이트 라인 및 공통 라인 사이 영역을 액정이 구동하는 화소 영역으로 사용함으로써 개구율을 향상시킬 수 있으며, 개구율 향상에 따른 고휘도를 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 인플레인 스위칭 모드의 액정표시장치을 상세히 설명하면 다음과 같다.
도 1은 본 발명의 제 1 실시예에 따른 인플레인 스위칭 모드 액정표시장치의 박막 트랜지스터 기판을 나타낸 평면도이며, 도 2는 도 1에 도시된 Ⅰ-Ⅰ＇ 내지 Ⅱ-Ⅱ＇선에 따른 박막 트랜지스터 기판을 포함하는 액정 패널을 나타낸 단면도이다.
도 1 및 도 2에 도시된 인플레인 스위칭 모드 액정표시장치의 박막 트랜지스터 기판은 박막 트랜지스터 기판(100) 상에 형성된 게이트 라인(102)과, 게이트 절연막(106)을 사이에 두고 게이트 라인(102)과 교차하게 형성되어 화소 영역을 정의하는 데이터 라인(112)과, 게이트 라인(102)과 데이터 라인(112)이 교차하는 부분에 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속되는 화소 전극(132, 134)과, 각 화소 영역에서 화소 전극(132, 134)과 수평 전계를 형성하는 공통 전극(122, 136)을 포함한다.
박막 트랜지스터(TFT)는 게이트 라인(102)에 포함되어 있는 게이트 전극(도시하지 않음)과, 게이트 라인(102)이 형성된 박막 트랜지스터 기판(100)의 전면에 형성된 게이트 절연막(106)과, 게이트 절연막(106) 상에 게이트 라인(102)과 중첩되도록 형성된 오믹 콘택층(108a) 및 활성층(108b)으로 구성된 반도체층(108)과, 데이터 라인(112)에서 분기되어 반도체층(108) 상에 형성되는 소스 전극(110a), 반도체층(108) 상에 소스 전극(110a)과 마주하게 형성된 드레인 전극(110b)으로 구성 된다.
여기서, 하나의 화소 영역은 제 1 및 제 2 화소 영역(P1, P2)으로 이루어지며, 제 1 화소 영역(P1)은 제 2 화소 영역(P2)의 면적 대비 크다.
제 1 화소 영역(P1)은 수평 전계를 형성하는 제 1 공통 전극(122) 및 제 1 화소 전극(132)을 포함한다. 제 1 공통 전극(122)은 게이트 라인(102)과 나란하게 형성된 제 1 공통 전극(122)의 수평부(122a)와, 제 1 공통 전극(122)의 수평부(122a)와 접속되어 형성되는 제 1 공통 전극(122)의 수직부(122b)를 포함한다.
제 1 화소 전극(132)은 게이트 라인(102)과 나란하게 형성된 제 1 화소 전극(132)의 수평부(132a)와, 제 1 화소 전극(132)의 수평부(132a)와 접속되어 제 1 화소 영역(P1)으로 돌출되어 형성되는 제 1 공통 전극(122)의 수직부(122b)를 포함한다. 여기서, 제 1 화소 전극(132)의 수평부(132a)와 중첩되어 게이트 라인(102)과 나란하게 형성된 제 1 공통 라인(116)과, 제 1 공통 전극(122)의 수평부(122a)와 중첩되어 게이트 라인(102)을 사이에 두고 제 1 공통 라인(116)과 나란하게 형성된 제 2 공통 라인(118)이 추가로 구비된다. 제 2 공통 라인(118)은 제 1 공통 전극(122)의 수평부(122a)와 제 1 콘택홀(130)을 통해 접속되어 제 1 공통 전극(122)에 공통 전압을 인가한다.
여기서, 제 1 및 제 2 공통 라인(116, 118)은 게이트 라인(102)과 같은 게이트 금속 물질로 형성된다. 게이트 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
제 2 화소 영역(P2)은 제 1 화소 전극(132)의 수평부(132a)에서 접속되어 게이트 라인(102) 방향으로 돌출되어 형성되는 제 2 화소 전극(134)과, 제 2 화소 전극(134)과 수평 전계를 이루는 제 2 공통 전극(136)의 수직부(136b)를 포함한다. 제 2 공통 전극(136)의 수직부(136b)는 게이트 라인(102)과 중첩되어 형성된 제 2 공통 전극(136)의 수평부(136a)에 접속되며, 제 1 공통 라인(116) 및 게이트 라인(102) 사이에서 돌출되어 형성된다.
제 2 공통 전극(136)의 수평부(136a)는 연결부(143)를 통해 인접한 화소 영역의 제 1 공통 전극(122)의 수평부(122a)와 접속된다. 연결부(143)는 게이트 라인(102)과, 제 1 공통 라인(116)과, 다음단 화소 영역의 제 1 공통 전극(122)의 수평부(122a)와 중첩되도록 형성된다. 또한, 연결부(143)는 제 1 공통 라인(116)과 제 3 콘택홀(150)을 통해 접속되어 메쉬(mesh) 구조로 형성한다.
제 2 화소 전극(134)은 박막 트랜지스터(TFT)의 드레인 전극(110b)과 제 2 콘택홀(140)을 통해 접속되고, 제 1 화소 전극(132)은 제 2 화소 전극(134)을 통해 박막 트랜지스터(TFT)에 접속된다.
제 1 및 제 2 화소 전극(132, 134)과 제 1 및 제 2 공통 전극(122, 136)은 보호막(145) 상에서 투명 도전 물질로 형성된다. 투명 도전 물질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO) 등이 있다.
컬러필터 기판(200)은 액정층(도시하지 않음)을 사이에 두고 박막 트랜지스 터 기판(100)과 합착되며, 빛샘 방지 및 화소 영역을 구분하도록 형성된 블랙 매트릭스(202)와, 컬러 색상을 표현하기 위한 컬러필터층(도시하지 않음)을 포함한다. 여기서, 블랙 매트릭스(202)는 박막 트랜지스터 기판(100)의 게이트 라인(102) 및 데이터 라인(112) 등과 같은 금속 패턴에 대응되도록 형성한다. 종래에는 공통 라인 및 게이트 라인 사이는 액정이 구동하지 않는 영역으로 즉, 금속 패턴 간의 쇼트를 방지하기 위한 이격 공간으로 블랙 매트릭스(202)가 형성되었다. 그러나, 본원 발명은 게이트 라인(102) 및 제 1 공통 라인(116)을 제외한 금속 패턴 상에 블랙 매트릭스(202)를 형성함으로써, 게이트 라인(102) 및 제 1 공통 라인(116) 사이를 화소 영역으로 사용한다. 게이트 라인(102) 및 제 1 공통 라인(116) 사이의 화소 영역은 제 2 화소 전극(134)과 제 2 공통 전극(136)의 수직부(136b)와 수평 전계를 형성하며, 수평 전계로 인해 액정이 구동된다.
이와 같이, 종래의 액정이 구동하지 않는 영역 즉, 게이트 라인(102) 및 제 1 공통 라인(118) 사이 영역을 액정이 구동하는 화소 영역으로 사용함으로써 종래에 비해 한 화소 영역이 200×600㎛을 기준으로 0.5∼1.0%의 개구율을 향상시킬 수 있으며, 개구율 향상에 따른 고휘도를 구현할 수 있다.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 기판의 제조방법을 나타낸 공정단면도들이다.
도 3a를 참조하면, 박막 트랜지스터 기판(100) 상에 게이트 라인(102)과, 제 1 및 제 2 공통 라인(116, 118)을 형성한다.
구체적으로, 박막 트랜지스터 기판(100) 상에 게이트 금속층을 스퍼터링 등 의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝하여 게이트 라인(102)과, 제 1 및 제 2 공통 라인(116, 118)을 형성한다.
게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 3b를 참조하면, 게이트 라인(102), 제 1 및 제 2 공통 라인(116, 118) 상에 게이트 절연막(106), 반도체층(108), 소스/드레인 패턴이 순차적으로 형성된다.
구체적으로, 게이트 라인(102), 제 1 및 제 2 공통 라인(116, 118)을 포함하는 박막 트랜지스터 기판(100) 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(106), 비정질실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질실리콘층이 순차적으로 형성된다. 이어서, 소스/드레인 금속층을 스퍼터링 등의 증착 방법으로 형성한 후, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝되어 활성층(108b) 및 오믹 콘택층(108a)으로 구성된 반도체층(108)과, 데이터 라인(도 1의 112), 소스(110a) 및 드레인 전극(110b)을 포함하는 소스/드레인 패턴이 순차적으로 형성된다.
이때, 소스(110a) 및 드레인 전극(110b)과 오믹 콘택층(108a)의 전기적인 분리를 위해 회절 노광 또는 하프톤 마스크(half-tone mask)가 이용된다.
게이트 절연막(106)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미 늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti), 몰리티타늄 합금(MoTi), 몰리니오븀 합금(MoNb), 타이아늄니오븀 합금(TiNb) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 3c를 참조하면, 소스/드레인 패턴 상에 제 1 내지 제 3 콘택홀(130, 140, 150)을 포함하는 보호막(145)이 형성된다.
구체적으로, 데이터 라인(도 1의 112), 소스 및 드레인 전극(110a, 110b)을 포함하는 소스/드레인 패턴 상에 보호막(145)이 형성된다. 이어서, 보호막(145)상에 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝되어 제 2 공통 라인(118)을 노출시키는 제 1 콘택홀(도 1의 130)과, 드레인 전극(110b)을 노출시키는 제 2 콘택홀(140)과, 제 1 공통 라인(116)을 노출시키는 제 3 콘택홀(150)이 형성된다.
보호막(145)은 게이트 절연막(106)과 같은 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
도 3d를 참조하면, 보호막(145) 상에 화소 전극(132,134), 공통 전극(122, 136) 및 연결부(143)가 형성된다.
구체적으로, 보호막(145) 상에 투명 도전 물질을 증착한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝되어 제 1 콘택홀(130)을 통해 제 2 공통 라인(118)과 전기적으로 접속되는 제 1 공통 전극(122)의 수평부(122a)와, 제 2 콘택홀(140)을 통해 드레인 전극(110a)과 전기적으로 접속되는 제 2 화소 전극(134)과, 제 3 콘택홀(150)을 통해 제 1 공통 라인(116)과 전기적으로 접속되는 연결부(143)가 형성된다. 이와 동시에, 제 2 화소 전극(134)을 통해 박막 트랜지스터(TFT)와 접속되는 제 1 화소 전극(132)의 수평부(132a) 및 수직부(132b)와, 제 1 화소 전극(132)의 수직부(132b)와 수평 전계를 형성하는 제 1 공통 전극(122)의 수직부(122b)와, 제 1 공통 전극(122)의 수직부(122b)와 접속된 제 1 공통 전극(122)의 수평부(122a)가 형성된다. 여기서, 제 1 화소 전극(132)의 수평부(132a)는 게이트 절연막(103) 및 보호막(145)을 사이에 두고 제 2 공통 라인(118)과 스토리지 캐패시터를 형성한다.
투명 도전 물질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO) 등이 있다.
이와 같이, 본원 발명의 제 1 실시예에 따른 액정표시장치는 종래의 액정이 구동하지 않는 영역 즉, 게이트 라인(102) 및 제 1 공통 라인(116) 사이 영역을 액정이 구동하는 화소 영역으로 사용함으로써 종래에 비해 한 화소 영역이 200×600㎛을 기준으로 0.5∼1.0%의 개구율을 향상시킬 수 있다. 또한, 개구율 향상에 따른 고휘도를 구현할 수 있다.
이와 같이, 게이트 라인(102) 및 제 1 공통 라인(116) 사이의 제 2 화소 영역(P2)은 도 4와 같이, 제 2 화소 전극(134) 및 제 2 공통 전극(136)의 수직부(136b) 사이에서 밝게 보이는 부분이 관찰되며 이에 따라 휘도가 상승되는 효과 를 구비한다.
도 5은 본 발명의 제 2 실시예에 따른 인플레인 스위칭 모드 액정표시장치의 박막 트랜지스터 기판(100)을 나타낸 평면도이며, 도 6는 도 5에 도시된 Ⅲ-Ⅲ＇선에 따른 박막 트랜지스터 기판(100)을 나타낸 단면도이다.
도 5 및 도 6에 도시된 인플레인 스위칭 모드 액정표시장치는 제 1 실시예와 대비하여 중복된 구성 요소들에 대한 설명은 생략하기로 한다.
도 5 및 도 6를 참조하면, 제 2 화소 영역(P2)은 제 1 공통 라인(116) 및 게이트 라인(102) 사이와, 제 2 공통 라인(118) 및 게이트 라인(102) 사이에 형성된다. 제 2 화소 영역(P2)의 제 2 화소 전극(134) 및 제 2 공통 전극(136)은 게이트 라인(102)을 가로지르도록 형성되며, 게이트 라인(102)을 사이에 두고 제 1 및 제 2 공통 라인(116, 118) 사이에서 수평 전계를 형성한다. 연결 전극(143)은 제 1 공통 전극(122)의 수평부(122a)에서 연장되어 제 1 공통 라인(116)과 제 3 콘택홀(150)을 통해 접속된다. 이에 대응되는 컬러필터 기판(도시하지 않음)의 블랙 매트릭스(도시하지 않음)는 제 2 화소 영역(P2)을 제외하고 게이트 라인(102) 및 제 1 및 제 2 공통 라인(116, 118)을 포함하는 금속 패턴 상에 형성된다.
이와 같이, 본원 발명의 제 2 실시예에 따른 액정표시장치는 종래의 액정이 구동하지 않는 영역 즉, 제 1 공통 라인(116) 및 게이트 라인(102) 사이와, 제 2 공통 라인(118) 및 게이트 라인(102) 사이 영역을 화소 영역으로 사용함으로써 종래에 비해 한 화소 영역이 200×600㎛을 기준으로 0.5∼1.6%의 개구율을 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 인플레인 스위칭 모드 액정표시장치의 박막 트랜지스터 기판을 나타낸 평면도이다.
도 2는 도 1에 도시된 Ⅰ-Ⅰ＇ 내지 Ⅱ-Ⅱ＇선에 따른 박막 트랜지스터 기판을 포함하는 액정 패널을 나타낸 단면도이다.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 기판의 제조방법을 나타낸 공정단면도들이다.
도 4는 도 1의 게이트 라인 및 공통 라인 사이 영역에서 보여지는 휘도를 나타낸 도면이다.
도 5은 본 발명의 제 2 실시예에 따른 인플레인 스위칭 모드 액정표시장치의 박막 트랜지스터 기판을 나타낸 평면도이다.
도 6는 도 5에 도시된 Ⅲ-Ⅲ＇선에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 박막 트랜지스터 기판 102 : 게이트 라인
106 : 게이트 절연막 110a, 110b : 소스/드레인 전극
112 : 데이터 라인 116, 118 : 공통 라인
122 : 제 1 공통 전극 132 : 제 1 화소 전극
134 : 제 2 화소 전극 136 : 제 2 공통 전극

Claims (9)

  1. 기판 상에 형성되는 게이트 라인과,
    상기 게이트 라인과 나란하게 형성된 제 1 공통 라인과,
    상기 게이트 라인 및 상기 제 1 공통 라인을 교차하도록 형성되어 제 1 및 제 2 화소 영역을 정의하는 데이터 라인과,
    상기 제 1 화소 영역에서 형성된 제 1 화소 전극과,
    상기 제 1 화소 전극과 수평 전계를 이루는 제 1 공통 전극과,
    상기 제 2 화소 영역에서 형성되며 제 1 화소 전극과 연결된 제 2 화소 전극과,
    상기 제 2 화소 전극과 수평 전계를 이루며 제 1 공통 전극과 연결되는 제 2 공통 전극을 포함하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 화소 전극은 상기 제 1 공통 라인과 중첩되는 수평부와,
    상기 수평부로부터 상기 제 1 공통 라인과 상기 데이터 라인 교차부에 위치하는 상기 제 1 화소 영역으로 돌출되는 수직부를 구비하며,
    상기 제 1 공통 전극은 상기 제 1 화소 전극의 수평부와 나란한 수평부와, 상기 제 1 화소 전극의 수직부와 수평 전계를 이루며 상기 수평부로부터 상기 제 1 화소 영역으로 돌출되는 수직부를 구비하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제 2 화소 전극은 상기 제 1 화소 전극의 수평부로부터 상기 게이트 라인과 상기 제 1 공통 라인 사이에 위치하는 상기 제 2 화소 영역으로 돌출되며,
    상기 제 2 공통 전극은 상기 게이트 라인과 중첩되는 수평부와, 상기 수평부로부터 상기 제 2 화소 영역으로 돌출되는 수직부를 구비하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
  4. 제 2 항에 있어서,
    상기 게이트 라인을 사이에 두고 상기 제 1 공통 라인과 마주보는 제 2 공통 라인을 추가로 구비하며,
    상기 제 2 화소 전극은 상기 제 1 화소 전극의 수평부로부터 상기 제 1 및 제 2 공통 라인 사이에 위치하는 상기 제 2 화소 영역으로 돌출되며,
    상기 제 2 공통 전극은 다음단 제 1 공통 전극의 수평부와 접속되어 상기 제 2 화소 영역으로 돌출되는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
  5. 제 3 항에 있어서,
    상기 제 2 공통 전극의 수평부 및 상기 제 1 공통 라인과 연결된 연결 전극 을 추가로 구비하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
  6. 제 4 항에 있어서,
    상기 제 1 및 제 2 화소 영역을 제외한 나머지 영역에 형성되도록 상기 게이트 라인, 상기 데이터 라인 및 상기 제 1 공통 라인과 중첩되는 블랙매트릭스를 추가로 구비하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
  7. 제 2 항에 있어서,
    상기 게이트 라인을 사이에 두고 상기 제 1 공통 라인과 마주보는 제 2 공통 라인을 추가로 구비하며,
    상기 제 2 화소 전극은 상기 제 1 화소 전극의 수평부로부터 상기 게이트 라인과 대응하는 화소의 제 1 공통 라인과 상기 게이트 라인을 사이에 두고 인접한 화소의 제 2 공통 라인 사이에 위치하는 상기 제 2 화소 영역으로 돌출되며,
    상기 제 2 공통 전극은 상기 게이트 라인을 사이에 두고 인접한 화소의 제 1 공통 전극으로부터 상기 제 2 화소 전극과 교번하도록 상기 제 2 화소 영역으로 돌출되는 수직부를 구비하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
  8. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 게이트 라인을 사이에 두고 인접한 화소의 제 1 공통 전극과 상기 제 1 공통 라인을 연결하며, 상기 게이트 라인을 가로지르도록 형성되는 연결 전극을 추가로 구비하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
  9. 제 3 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 화소 영역을 제외한 나머지 영역에 형성되도록 상기 게이트 라인, 상기 데이터 라인 및 상기 제 1 공통 라인과 중첩되는 블랙매트릭스를 추가로 구비하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
KR1020080017208A 2008-02-26 2008-02-26 인플레인 스위칭 모드의 액정표시장치 KR101429919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080017208A KR101429919B1 (ko) 2008-02-26 2008-02-26 인플레인 스위칭 모드의 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080017208A KR101429919B1 (ko) 2008-02-26 2008-02-26 인플레인 스위칭 모드의 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090091963A KR20090091963A (ko) 2009-08-31
KR101429919B1 true KR101429919B1 (ko) 2014-08-14

Family

ID=41209155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080017208A KR101429919B1 (ko) 2008-02-26 2008-02-26 인플레인 스위칭 모드의 액정표시장치

Country Status (1)

Country Link
KR (1) KR101429919B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493526B1 (ko) * 2008-09-09 2015-02-16 엘지디스플레이 주식회사 액정표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020020457A (ko) * 2000-09-08 2002-03-15 구본준, 론 위라하디락사 인플레인 스위칭모드 액정 표시장치
KR20020091448A (ko) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 인플레인 스위칭 액정표시장치
KR20030041606A (ko) * 2001-11-20 2003-05-27 한스타 디스플레이 코퍼레이션 인-플레인 전환모드 액정표시장치의 전극배열체
KR20040050624A (ko) * 2002-12-10 2004-06-16 엘지.필립스 엘시디 주식회사 개구율이 향상된 횡전계모드 액정표시소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020020457A (ko) * 2000-09-08 2002-03-15 구본준, 론 위라하디락사 인플레인 스위칭모드 액정 표시장치
KR20020091448A (ko) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 인플레인 스위칭 액정표시장치
KR20030041606A (ko) * 2001-11-20 2003-05-27 한스타 디스플레이 코퍼레이션 인-플레인 전환모드 액정표시장치의 전극배열체
KR20040050624A (ko) * 2002-12-10 2004-06-16 엘지.필립스 엘시디 주식회사 개구율이 향상된 횡전계모드 액정표시소자

Also Published As

Publication number Publication date
KR20090091963A (ko) 2009-08-31

Similar Documents

Publication Publication Date Title
KR101394938B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8519396B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
KR101286544B1 (ko) 액정표시장치 및 그 제조방법
US7495733B2 (en) Thin film transistor array substrate and fabricating method thereof
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US20070285591A1 (en) Liquid crystal display panel and method of manufacturing the same
KR20060133323A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20130039573A (ko) 액정 표시 장치 및 이의 제조 방법
KR101429919B1 (ko) 인플레인 스위칭 모드의 액정표시장치
KR101429921B1 (ko) 액정표시장치
KR101950826B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20130052798A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101149938B1 (ko) 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법
KR100512623B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
KR20060000288A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101035927B1 (ko) Ips 모드 액정표시소자의 제조방법
KR101374107B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20080040478A (ko) 액정 표시 패널 및 그 제조 방법
KR101121074B1 (ko) 액정 표시 장치의 어레이 기판 및 그 제조 방법
KR20090070174A (ko) 액정표시패널 및 그 제조방법
KR20130103022A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20080099596A (ko) 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4