KR101374107B1 - 반사투과형 액정표시장치 및 그 제조방법 - Google Patents

반사투과형 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101374107B1
KR101374107B1 KR1020070103490A KR20070103490A KR101374107B1 KR 101374107 B1 KR101374107 B1 KR 101374107B1 KR 1020070103490 A KR1020070103490 A KR 1020070103490A KR 20070103490 A KR20070103490 A KR 20070103490A KR 101374107 B1 KR101374107 B1 KR 101374107B1
Authority
KR
South Korea
Prior art keywords
reflective
electrode
passivation layer
region
organic
Prior art date
Application number
KR1020070103490A
Other languages
English (en)
Other versions
KR20090038146A (ko
Inventor
김현호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070103490A priority Critical patent/KR101374107B1/ko
Publication of KR20090038146A publication Critical patent/KR20090038146A/ko
Application granted granted Critical
Publication of KR101374107B1 publication Critical patent/KR101374107B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/028Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Abstract

본 발명은 반사투과형 액정표시장치 및 그 제조방법에 관한 것으로, 반사 영역과 투과 영역으로 정의된 기판과, 상기 기판 상에 게이트 라인과 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터와, 상기 반사 영역과 상기 투과 영역 간의 두께가 서로 다르도록 상기 기판 상에 형성되며, 상기 반사 영역의 상부면이 요철 형상을 갖는 유기 보호막과, 상기 유기 보호막 상의 상기 반사 영역에 상기 요철 형상을 따라 형성되는 반사 전극과, 상기 반사 전극을 덮도록 상기 유기 보호막 상에 형성되며, 상기 요철 형상을 따라 형성된 무기 보호막과, 상기 무기 보호막 상에 형성되어 상기 박막 트랜지스터와 접속되는 화소 전극을 포함하며, 상기 화소 전극은 상기 유기 보호막을 사이에 두고 상기 데이터 라인과 일부 중첩되어 형성된다.
반사투과형, 유기 보호막, 듀얼 셀갭

Description

반사투과형 액정표시장치 및 그 제조방법{TRANS-REFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반사투과형 액정표시장치에 관한 것으로, 특히 마스크 공정 절감과 아울러 개구율을 향상시킬 수 있는 반사투과형 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 백라이트를 광원으로 이용하는 투과형 액정표시장치와, 백라이트를 광원으로 이용하지 않고 자연광 및 인조광을 이용하는 반사형 액정표시장치로 분류할 수 있다.
이때 투과형 액정표시장치는 백라이트를 광원으로 이용하여 어두운 외부환경에서도 밝은 화상을 구현한다. 하지만, 밝은 곳에서는 사용이 불가하고 전력소모가 크다는 문제점이 있다.
반면, 반사형 액정표시장치는 백라이트를 사용하지 않기 때문에 소비전력은 줄일 수 있지만 외부 자연광이 어두울 때에는 사용이 불가능하다는 한계가 있다.
이러한 한계들을 극복하기 위한 대안으로서 나온 것이 반사투과형 액정표시장치이다.
이와 같은 반사투과형 액정표시장치는 단위 화소 영역 내에 반사 영역과 투 과 영역을 동시에 구비하여 투과형 액정표시장치와 반사형 액정표시장치의 기능을 동시에 지닌 것으로, 백라이트(backlight)의 빛과 외부의 자연광원 또는 인조광원을 모두 이용할 수 있음으로 주변환경에 제약을 받지 않고, 전력소비(power consumption)를 줄일 수 있는 장점이 있다.
도 1은 종래의 반사투과형 액정표시장치를 나타낸 단면도이다.
도 1을 참조하면, 반사투과형 액정표시장치는 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판(10, 20)과, 투과 영역(A)에 형성되는 화소 전극(도시하지 않음)과, 반사 영역(B)에 형성되는 반사 전극(도시하지 않음)으로 구성된다. 반사 영역(B)과 투과 영역(A)의 광이 진행하는 거리차로 인해 광 효율이 달라지는 문제점을 해결하기 위해 제 1 기판 및 제 2 기판(10, 20)의 반사 영역(B)에 셀 갭 보상패턴(25)을 추가로 구비하여 투과 영역(B)이 반사 영역(A)보다 셀 갭을 2배로 두껍게 형성하여 듀얼 셀갭(Dual cell gap)을 이루도록 한다.
이를 위해, 반사 영역(B) 상에는 셀 갭 보상패턴(25)을 형성하지만 셀갭 보상패턴(25)을 형성하기 위한 마스크 공정이 추가됨으로 비용이 증가하여 제품의 경쟁력을 저하시키는 문제점이 있다.
또한, 반사투과형 액정표시장치는 상하 배향 방향이 평행한 배향막을 사용하는 전계제어 복굴절(Electrically Controlled Birefringence : ECB)모드를 사용할 경우, 전압이 인가될 때 액정 분자의 배향 방향이 화소 내에서 똑같기 때문에 즉, 반사 영역(B)과 투과 영역(A)에서 동일한 배향 방향을 구비함으로써 멀티 도메인이 형성되지 않아 시야각 특성 및 색 특성이 저하되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 마스크 공정 절감과 아울러 개구율을 향상시킬 수 있는 반사투과형 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 한 특징에 따른 반사투과형 액정표시장치는 반사 영역과 투과 영역으로 정의된 기판과, 상기 기판 상에 게이트 라인과 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터와, 상기 반사 영역과 상기 투과 영역 간의 두께가 서로 다르도록 형성되는 유기 보호막과, 상기 유기 보호막 상의 상기 반사 영역에 형성되는 반사 전극과, 상기 박막 트랜지스터와 접속되는 화소 전극을 포함하며, 상기 화소 전극은 상기 유기 보호막을 사이에 두고 상기 데이터 라인과 일부 중첩되어 형성되는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 반사투과형 액정표시장치의 제조방법은 반사 영역과 투과 영역으로 정의된 기판을 마련하는 단계와, 상기 기판 상에 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터를 포함하는 기판 전면에 상기 반사 영역과 상기 투과 영역 간의 두께가 서로 다르도록 유기 보호막을 형성하는 단계와, 상기 유기 보호막 상의 상기 반사 영역에 반사 전극을 형성하는 단계와, 상기 박막 트랜지스터와 접속되는 화소 전극을 형성하는 단계를 포함하며, 상기 화소 전극은 상기 유기 보호막을 사이에 두고 상기 데이터 라인과 일부 중첩되어 형성되는 것을 특징으로 한다.
본 발명에 따른 반사투과형 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 반사 영역과 투과 영역 간의 듀얼 셀갭을 위한 별도의 셀 갭 보상패턴이 없이 유기 절연물질로 이루어진 보호막을 이용하여 듀얼 셀갭을 형성함으로써, 마스크 공정 및 비용을 절감할 수 있다.
둘째, 공통 전극과 화소 전극이 동일 기판 상에서 수평한 전계에 의해 액정이 구동되는 인플레인 스위칭 모드로 형성함으로써 시야각 특성을 향상시킬 수 있다.
셋째, 하부의 공통 전극과 상부의 화소 전극 사이에 발생하는 수평 및 수직 전계에 의해 액정이 구동되는 프린지 필드 스위칭 모드로 형성함으로써 고개구율 및 광시야각 특성을 향상시킬 수 있다.
넷째, 투과 영역 상에 유전율이 낮은 유기 보호막이 형성됨으로써 화소 전극과 데이터 라인 간에 발생되는 기생 캐패시터 용량을 감소시킬 수 있다. 또한, 이를 이용하여 화소 전극과 데이터 라인과 중첩시킬 수 있으므로 빛샘 및 합착 마진이 감소하고 고개구율 설계 및 휘도 증대의 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반사투과형 액정표시장치 및 그 제조방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 인플레인 스위칭 모드(In-Plane Switching Mode : IPS)의 반사투과형 액정표시장치를 나타낸 단면도이다.
도 2에 도시된 인플레인 스위칭 모드의 반사투과형 액정표시장치는 일정 공간을 갖고 합착된 박막 트랜지스터 기판(100) 및 컬러필터 기판(200)으로 구성된다.
구체적으로, 박막 트랜지스터 기판(100)은 복수의 게이트 라인(도시하지 않음)과, 게이트 절연막(106)을 사이에 두고 게이트 라인(도시하지 않음)과 교차하게 형성되어 화소 영역을 정의하는 복수의 데이터 라인(도시하지 않음)과, 게이트 라인(도시하지 않음)과 데이터 라인(도시하지 않음)이 교차하는 부분에 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT) 상에 반사 영역(B)과 투과 영역(A) 간에 두께가 다르게 형성되는 유기 보호막(120)과, 유기 보호막(120) 상의 반사 영역(B)에 형성된 반사 전극(124)과, 박막 트랜지스터(TFT)의 드레인 전극(109a)과 접속되어 형성되는 화소 전극(130)과, 각 화소 영역에서 화소 전극(130)과 수평 전계를 형성하는 공통 전극(133)과, 드레인 전극(109a)과 화소 전극(130)을 접속시키며 스토리지 하부 전극(104)과 스토리지 캐패시터를 형성하는 스토리지 상부 전극(111)을 포함한다.
여기서, 유기 보호막(120)과 박막 트랜지스터(TFT) 사이에 무기 물질로 이루어진 제 1 무기 보호막(113)과, 유기 보호막(120)과 반사 전극(124) 사이에 제 2 무기 보호막(122)이 형성될 수도 있다. 또한, 반사 전극(124) 상에 반사 전극(124)과 화소 전극(130) 또는 공통 전극(133)과의 쇼트를 방지하기 위한 제 3 무 기 보호막(126)이 추가로 구비된다.
박막 트랜지스터(TFT)는 게이트 라인(도시하지 않음)에서 분기된 게이트 전극(102)과, 게이트 전극(102)이 형성된 박막 트랜지스터 기판(100)의 전면에 형성된 게이트 절연막(106)과, 게이트 절연막(106) 상에 게이트 전극(102)과 중첩되게 오믹 콘택층(108a) 및 활성층(108b)으로 형성된 반도체층(108)과, 데이터 라인(도시하지 않음)에서 분기되어 반도체층(108) 상에 형성되는 소스 전극(109b), 반도체층(108) 상에 소스 전극(109b)과 마주하게 형성된 드레인 전극(109a)을 포함하여 구성된다.
반사 전극(124)은 알루미늄(Al) 또는 알루미늄 합금 또는 은(Ag)과 같은 저항값이 작고 반사율이 높은 도전 물질로 형성되어 외부광을 반사시킨다. 또한, 반사 효율을 높이기 위해 요철 형상으로 형성한다.
화소 전극(130) 및 공통 전극(133)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등과 같은 투명 도전물질로 형성된다.
유기 보호막(120)은 BCB(benzocyclobutene), 아크릴계 수지(acrylic resin), PFCB(Perfluorocyclobutane) 등의 유기 절연물질로 형성되며, 제 1 내지 제 3 무기 보호막(113, 122, 126)은 게이트 절연막(106)과 같은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등의 무기 절연물질로 형성된다.
컬러필터 기판(200)은 R(적색), G(녹색), B(청색)로 구성된 컬러 필터 층(202)과, 컬러 필터층(202)을 포함하는 기판(200) 전면에 형성된 오버코트층(204)과, 컬러필터 기판(200)의 오버코트층(204) 상에 박막 트랜지스터 기판(100)과의 일정한 간격을 유지시키기 위한 컬럼 스페이서(206)를 형성한다.
이와 같이, 반사 영역(B)과 투과 영역(A) 간의 듀얼 셀갭을 위한 별도의 셀 갭 보상패턴이 없이 유기 절연물질로 이루어진 유기 보호막(120)을 이용하여 듀얼 셀갭을 형성함으로써, 마스크 공정 및 비용을 절감할 수 있다. 또한, 도 3과 같이 투과 영역(A) 상에 유전율이 낮은 유기 보호막(120)이 형성됨으로써 화소 전극(130)과 데이터 라인(110) 간에 발생되는 기생 캐패시터 용량을 2∼3배 이상으로 감소시킬 수 있으며, 이를 이용하여 화소 전극(130)과 데이터 라인(109b)이 2∼5㎛가 중첩 가능하므로 빛샘 및 합착 마진이 감소하고 고개구율 설계 및 휘도 증대의 효과가 있다.
또한, 공통 전극(133)과 화소 전극(130)이 동일 기판 상에서 수평한 전계에 의해 액정이 구동되는 인플레인 스위칭 모드로 형성함으로써 시야각 특성을 향상시킬 수 있다.
도 4a 내지 도 4e는 도 2에 도시된 반사투과형 액정표시장치의 제조방법을 나타낸 단면도들이다.
도 4a를 참조하면, 박막 트랜지스터 기판(100) 상에 게이트 라인(도시하지 않음), 게이트 전극(102), 스토리지 하부 전극(104)을 포함하는 게이트 패턴이 형성된다.
구체적으로, 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한 후, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝되어 게이트 라인(도시하지 않음), 게이트 전극(102), 스토리지 하부 전극(104)이 형성된다.
이어서, 게이트 전극(102) 및 스토리지 하부 전극(104)을 포함하는 기판(100) 전면에 게이트 절연막(106)을 형성한 후, 게이트 절연막(106) 상에 게이트 전극(102)과 중첩되게 오믹 콘택층(108a) 및 활성층(108b)으로 형성된 반도체층(108)과, 데이터 라인(도시하지 않음)에서 분기되어 반도체층(108) 상에 형성되는 소스 전극(109b)과, 소스 전극(109b)과 마주하게 형성되는 드레인 전극(109a)과, 드레인 전극(109a)에서 연장되어 스토리지 하부 전극(104)과 게이트 절연막(106)을 사이에 두고 중첩되어 형성되는 스토리지 상부 전극(111)과, 소스 및 드레인 전극(109b, 109a)을 포함하는 기판(100) 전면에 무기 물질로 이루어진 제 1 무기 보호막(113)이 형성된다.
게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다. 소스 및 드레인 전극(109b, 109a) 및 스토리지 상부 전극(111)은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 4b를 참조하면, 제 1 무기 보호막(113) 상에 반사 영역(B)과 투과 영역(A) 간에 두께가 다른 유기 보호막(120)을 형성한다.
구체적으로, 제 1 무기 보호막(113) 상에 유기 절연물질로 이루어진 유기 보호막(120)을 코팅한다. 이어서, 유기 보호막(120)에 조사되는 노광량을 조절함으로써 반사 영역(B)과 투과 영역(A)에서의 유기 보호막(120)의 두께가 조절된다. 따라서, 투과 영역(A)의 유기 보호막(120)보다 반사 영역(B)의 유기 보호막(120)의 두께가 두껍게 형성된다. 즉, 반사 영역(B)의 셀갭이 투과 영역(A)의 셀갭보다 작아지게 되어 듀얼 셀갭이 형성된다. 여기서, 반사 영역(B)과 투과 영역(A)의 듀얼 셀갭을 위해 노광 공정 외에 회절 마스크(diffraction mask)나 하프톤 마스크(half-tone mask)를 사용할 수도 있다. 이어서, 반사 영역(B)의 유기 보호막(120)을 멜트 베이크(melt bake)라는 열처리 공정을 통해 리플로우시키어 요철 형상을 갖도록 형성한다.
이와 같이, 투과 영역(A)의 셀갭이 반사 영역(B)의 셀갭보다 두껍게 형성함으로써, 광이 진행하는 거리차로 인해 투과 영역(A)과 반사 영역(B)의 광 효율이 달라지는 문제점을 해결할 수 있다.
도 4c를 참조하면, 유기 보호막(120) 상에 제 2 무기 보호막(122)과, 제 2 무기 보호막(122) 상의 반사 영역(B)에 반사 전극(124)이 형성된다.
구체적으로, 듀얼 셀갭을 갖는 유기 절연물질로 이루어진 유기 보호막(120) 상에 무기 물질로 이루어진 제 2 무기 보호막(122)이 유기 보호막(120)의 형상과 동일하게 형성한다.
이어서, 제 2 무기 보호막(122)을 포함한 기판 전면에 반사율이 높은 도전 물질을 스퍼터링 등의 증착 방법으로 형성한 후, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 반사 영역(B) 상에 유기 보호막(120)의 형상과 동일한 요철 형상의 반사 전극(124)을 형성한다.
반사 전극(124)은 알루미늄(Al) 또는 알루미늄 합금 또는 은(Ag)과 같은 저항값이 작고 반사율이 높은 도전 물질로 형성되어 외부광을 반사시킨다.
도 4d를 참조하면, 반사 전극(124)을 포함하는 기판 전면에 제 3 무기 보호막(126)과, 제 3 무기 보호막(126) 상에 화소 전극(130) 및 공통 전극(133)을 형성한다.
구체적으로, 반사 전극(124)을 포함하는 기판 전면에 무기 물질로 이루어진 제 3 무기 보호막(126)을 형성한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 드레인 전극(109a)과 연장된 스토리지 상부 전극(111)을 노출하는 콘택홀을 형성한다. 이어서, 콘택홀을 포함하는 제 3 무기 보호막(126) 전면에 투명 도전층을 증착한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 스토리지 상부 전극(111)과 전기적으로 연결되는 화소 전극(130)과, 화소 전극(130)과 평행하게 교번되어 형성된 공통 전극(133)을 형성한다.
화소 전극(130) 및 공통 전극(133)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등과 같은 투명 도전물질로 형성된다.
도 4e를 참조하면, 박막 트랜지스터 기판(100) 상에 일정한 간격을 두고 컬 러필터 기판(200)을 합착한다. 컬러필터 기판(200)은 R(적색), G(녹색), B(청색)로 구성된 컬러 필터층(202)과, 컬러 필터층(202)을 포함하는 기판(200) 전면에 형성된 오버코트층(204)과, 컬러필터 기판(200)의 오버코트층(204) 상에 박막 트랜지스터 기판(100)과의 일정한 간격을 유지시키기 위한 컬럼 스페이서(206)를 구비한다.
이와 같이, 반사 영역(B)과 투과 영역(A) 간의 듀얼 셀갭을 위한 별도의 셀 갭 보상패턴이 없이 유기 절연물질로 이루어진 유기 보호막(120)을 이용하여 듀얼 셀갭을 형성함으로써, 마스크 공정 및 비용을 절감할 수 있다. 또한, 공통 전극(133)과 화소 전극(130)이 동일 기판 상에서 수평한 전기장에 의해 액정이 구동되는 인플레인 스위칭 모드로 형성함으로써 시야각 특성을 향상시킬 수 있다.
이와 같은 유기 보호막(120)을 두께를 달리하여 듀얼 셀갭을 형성하는 구조는 TN, VA 모드에도 적용 가능하다.
도 5는 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드(Fringe Field Switching Mode : FFS)의 반사투과형 액정표시장치를 나타낸 단면도이다.
도 5에 도시된 프린지 필드 스위칭 모드의 반사투과형 액정표시장치는 일정 공간을 갖고 합착된 박막 트랜지스터 기판(100) 및 컬러필터 기판(200)으로 구성된다.
구체적으로, 박막 트랜지스터 기판(100)은 복수의 게이트 라인(도시하지 않음)과, 게이트 절연막(106)을 사이에 두고 게이트 라인(도시하지 않음)과 교차하게 형성되어 화소 영역을 정의하는 복수의 데이터 라인(도시하지 않음)과, 게이트 라 인(도시하지 않음)과 데이터 라인(도시하지 않음)이 교차하는 부분에 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT) 상에 반사 영역(B)과 투과 영역(A) 간에 두께가 다르게 형성되는 유기 보호막(120)과, 유기 보호막(120) 상의 반사 영역(B)에 형성된 반사 전극(124)과, 투과 영역(A)에서 유기 보호막(120) 전면에 형성되며 반사 영역(B)에서 반사 전극(124)과 접속되도록 형성된 공통 전극(125)과, 박막 트랜지스터(TFT)의 드레인 전극(109a)과 접속되어 하부의 공통 전극(125)과 전계를 형성하는 화소 전극(130)과, 드레인 전극(109a)과 화소 전극(130)을 접속하며 스토리지 하부 전극(104)과 스토리지 캐패시터를 형성하는 스토리지 상부 전극(111)을 포함한다.
여기서, 유기 보호막(120)과 박막 트랜지스터(TFT) 사이에 무기 물질로 이루어진 제 1 무기 보호막(113)과, 반사 영역(B)에서의 유기 보호막(120)과 반사 전극(124) 사이에 투과 영역(A)에서의 공통 전극(125)과 유기 보호막(120) 사이에 제 2 무기 보호막(122)이 형성될 수도 있다. 또한, 반사 전극(124) 및 공통 전극(125)과 화소 전극(130)과의 쇼트를 방지하기 위해 반사 전극(124) 및 공통 전극(125)과 화소 전극(130) 사이에 제 3 무기 보호막(126)이 추가로 구비된다.
박막 트랜지스터(TFT)는 게이트 라인(도시하지 않음)에서 분기된 게이트 전극(102)과, 게이트 전극(102)이 형성된 박막 트랜지스터 기판(100)의 전면에 형성된 게이트 절연막(106)과, 게이트 절연막(106) 상에 게이트 전극(102)과 중첩되게 오믹 콘택층(108a) 및 활성층(108b)으로 형성된 반도체층(108)과, 데이터 라인(도시하지 않음)에서 분기되어 반도체층(108) 상에 형성되는 소스 전극(109b), 반도체 층(108) 상에 소스 전극(109b)과 마주하게 형성된 드레인 전극(109a)을 포함하여 구성된다.
반사 전극(124)은 알루미늄(Al) 또는 알루미늄 합금 또는 은(Ag)과 같은 저항값이 작고 반사율이 높은 도전 물질로 형성되어 외부광을 반사시킨다. 또한, 반사 효율을 높이기 위해 요철 형상으로 형성한다.
공통 전극(125)은 투과 영역(A)에서 제 2 무기 보호막(122) 전면에 형성되며, 반사 영역(B)에서 반사 전극(124)과 접속되도록 형성한다.
화소 전극(130) 및 공통 전극(125)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등과 같은 투명 도전물질로 형성된다.
유기 보호막(120)은 BCB(benzocyclobutene), 아크릴계 수지(acrylic resin), PFCB(Perfluorocyclobutane) 등의 유기 절연물질로 형성되며, 제 1 내지 제 3 무기 보호막(113, 122, 126)은 게이트 절연막(106)과 같은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등의 무기 절연물질로 형성된다.
컬러필터 기판(200)은 R(적색), G(녹색), B(청색)로 구성된 컬러 필터층(202)과, 컬러 필터층(202)을 포함하는 기판(200) 전면에 형성된 오버코트층(204)과, 컬러필터 기판(200)의 오버코트층(204) 상에 박막 트랜지스터 기판(100)과의 일정한 간격을 유지시키기 위한 컬럼 스페이서(206)를 형성한다.
이와 같이, 반사 영역(B)과 투과 영역(A) 간의 듀얼 셀갭을 위한 별도의 셀 갭 보상패턴이 없이 유기 절연물질로 이루어진 유기 보호막(120)을 이용하여 듀얼 셀갭을 형성함으로써, 마스크 공정 및 비용을 절감할 수 있다. 또한, 도 3과 같이 투과 영역(A) 상에 유전율이 낮은 유기 보호막(120)이 형성됨으로써 화소 전극(130)과 데이터 라인(110) 간에 발생되는 기생 캐패시터 용량을 2∼3배 이상으로 감소시킬 수 있으며, 이를 이용하여 화소 전극(130)과 데이터 라인(109b)이 2∼5㎛가 중첩 가능하므로 빛샘 및 합착 마진이 감소하고 고개구율 설계 및 휘도 증대의 효과가 있다.
또한, 하부의 공통 전극(125)과 상부의 화소 전극(130) 사이에 발생하는 수평 및 수직 전계에 의해 액정이 구동되는 프린지 필드 스위칭 모드로 형성함으로써 고개구율 및 광시야각 특성을 향상시킬 수 있다.
도 6a 내지 도 6e는 도 5에 도시된 반사투과형 액정표시장치의 제조방법을 나타낸 단면도들이다.
도 6a를 참조하면, 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)를 포함하는 기판(100) 전면에 형성된 제 1 무기 보호막(113)과, 제 1 무기 보호막(113) 상에 반사 영역(B)과 투과 영역(A) 간에 두께가 다른 유기 보호막(120)을 형성한다.
구체적으로, 박막 트랜지스터 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한 후, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝되어 게이트 라인(도시하지 않음), 게이트 전극(102), 스토리지 하부 전극(104)이 형성된다.
게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다. 소스 및 드레인 전극(109b, 109a) 및 스토리지 상부 전극(111)은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
이어서, 게이트 전극(102) 및 스토리지 하부 전극(104)을 포함하는 기판(100) 전면에 게이트 절연막(106)을 형성한 후, 게이트 절연막(106) 상에 게이트 전극(102)과 중첩되게 오믹 콘택층(108a) 및 활성층(108b)으로 형성된 반도체층(108)과, 데이터 라인(도시하지 않음)에서 분기되어 반도체층(108) 상에 형성되는 소스 전극(109b)과, 소스 전극(109b)과 마주하게 형성되는 드레인 전극(109a)과, 드레인 전극(109a)에서 연장되어 스토리지 하부 전극(104)과 게이트 절연막(106)을 사이에 두고 중첩되어 형성되는 스토리지 상부 전극(111)과, 소스 및 드레인 전극(109b, 109a)을 포함하는 기판(100) 전면에 무기 물질로 이루어진 제 1 무기 보호막(113)이 형성된다.
이어서, 제 1 무기 보호막(113) 상에 유기 절연물질을 코팅하여 유기 보호막(120)을 코팅한다. 이어서, 유기 보호막(120)에 조사되는 노광량을 조절함으로써 반사 영역(B)과 투과 영역(A)에서의 유기 보호막(120)의 두께가 조절된다. 따라서, 투과 영역(A)의 유기 보호막(120)보다 반사 영역(B)의 유기 보호막(120)의 두께가 두껍게 형성된다. 즉, 반사 영역(B)의 셀갭이 투과 영역(A)의 셀갭보다 작아지게 되어 듀얼 셀갭이 형성된다. 여기서, 반사 영역(B)과 투과 영역(A)의 듀얼 셀갭을 위해 노광 공정 외에 회절 마스크(diffraction mask)나 하프톤 마스크(half-tone mask)를 사용할 수도 있다. 이어서, 반사 영역(B)의 유기 보호막(120)을 멜트 베이크(melt bake)라는 열처리 공정을 통해 리플로우시키어 요철 형상을 갖도록 형성한다.
이와 같이, 투과 영역(A)의 셀갭이 반사 영역(B)의 셀갭보다 두껍게 형성함으로써, 광이 진행하는 거리차로 인해 투과 영역(A)과 반사 영역(B)의 광 효율이 달라지는 문제점을 해결할 수 있다.
도 6b를 참조하면, 유기 보호막(120)에 콘택홀을 형성한 후, 제 2 무기 보호막(122)을 형성한다.
구체적으로, 유기 보호막(120) 상에 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 스토리지 상부 전극(111)과 중첩된 유기 보호막(120)의 소정 영역을 노출하는 콘택홀을 형성한다. 이어서, 유기 보호막(120) 전면에 콘택홀에 의해 노출되는 유기 보호막(120)의 측면을 덮도록 형성된 무기 물질로 이루어진 제 2 무기 보호막(122)을 형성한다. 여기서, 제 2 무기 보호막(122)은 반사 영역(B)에서 유기 보호막(120)의 형상과 동일하게 형성한다.
도 6c를 참조하면, 제 2 무기 보호막(122) 상에 반사 전극(124), 공통 전극(125), 제 3 무기 보호막(126)을 순차적으로 형성한다.
구체적으로, 제 2 무기 보호막(122)을 포함한 기판 전면에 반사율이 높은 도전 물질을 스퍼터링 등의 증착 방법으로 형성한 후, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 반사 영역 상에 유기 보호막(120)의 형상 과 동일한 요철 형상의 반사 전극(124)을 형성한다.
이어서, 제 2 무기 보호막(122) 및 반사 전극(124)을 포함하는 기판 전면에 투명 도전층을 증착한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 투과 영역(A)에서 제 2 무기 보호막(122) 전면에 형성되며, 반사 영역(B)에서 반사 전극(124)과 접속되도록 공통 전극(125)을 형성한다. 이어서, 공통 전극(125)을 포함하는 기판 전면에 콘택홀을 따라 무기 물질로 이루어진 제 3 무기 보호막(126)을 형성한 후 콘택홀을 따라 형성된 유기 보호막(120)과, 제 1 내지 제 3 무기 보호막(113, 122, 126)을 식각 공정에 의해 제거하여 드레인 전극(109a)과 연장되어 형성된 스토리지 상부 전극(111)을 노출시킨다.
반사 전극(124)은 알루미늄(Al) 또는 알루미늄 합금 또는 은(Ag)과 같은 저항값이 작고 반사율이 높은 도전 물질로 형성되어 외부광을 반사시킨다.
공통 전극(125)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등과 같은 투명 도전물질로 형성된다.
도 6d를 참조하면, 제 3 무기 보호막(126) 상에 드레인 전극(109a)과 연장되어 형성된 스토리지 상부 전극(111)에 전기적으로 연결되며 일정 간격으로 평행하게 형성된 화소 전극(130)을 형성한다.
구체적으로, 제 3 무기 보호막(126) 상에 투명 도전층을 증착한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 콘택홀을 통해 스토리지 상부 전극과 접속되며 일정 간격으로 평행하게 화소 전극(130)이 형성된다. 화소 전극(130)은 공통 전극(125)과 같은 투명 도전물질로 형성된다.
도 6e를 참조하면, 박막 트랜지스터 기판(100) 상에 일정한 간격을 두고 컬러필터 기판(200)을 합착한다. 컬러필터 기판(200)은 R(적색), G(녹색), B(청색)로 구성된 컬러 필터층(202)과, 컬러 필터층(202)을 포함하는 기판 전면에 형성된 오버코트층(204)과, 컬러필터 기판(200)의 오버코트층(204) 상에 박막 트랜지스터 기판(100)과의 일정한 간격을 유지시키기 위한 컬럼 스페이서(206)를 구비한다.
이와 같이, 반사 영역(B)과 투과 영역(A) 간의 듀얼 셀갭을 위한 별도의 셀 갭 보상패턴이 없이 유기 절연물질로 이루어진 유기 보호막(120)을 이용하여 듀얼 셀갭을 형성함으로써, 마스크 공정 및 비용을 절감할 수 있다. 또한, 하부의 공통 전극(125)과 상부의 화소 전극(130) 사이에 발생하는 수평 및 수직 전계에 의해 액정이 구동되는 프린지 필드 스위칭 모드로 형성함으로써 고개구율 및 광시야각 특성을 향상시킬 수 있다.
이와 같은 유기 보호막(120)을 두께를 달리하여 듀얼 셀갭을 형성하는 구조는 TN, VA 모드에도 적용 가능하다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래의 반사투과형 액정표시장치를 나타낸 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 인플레인 스위칭 모드(In-Plane Switching Mode : IPS)의 반사투과형 액정표시장치를 나타낸 단면도이다.
도 3은 본 발명의 반사투과형 액정표시장치의 개구율 향상을 설명하기 위한 도면이다.
도 4a 내지 도 4e는 도 2에 도시된 반사투과형 액정표시장치의 제조방법을 나타낸 단면도들이다.
도 5는 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드(Fringe Field Switching Mode : FFS)의 반사투과형 액정표시장치를 나타낸 단면도이다.
도 6a 내지 도 6e는 도 5에 도시된 반사투과형 액정표시장치의 제조방법을 나타낸 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 박막 트랜지스터 기판 102 : 게이트 전극
104 : 스토리지 하부 전극 106 : 게이트 절연막
108 : 반도체층 109a, 109b :드레인, 소스 전극
111 : 스토리지 상부 전극 113, 122, 126 : 무기 보호막
120 : 유기 보호막 124 : 반사 전극
125, 133 : 공통 전극 130 : 화소 전극
200 : 컬러필터 기판 202 : 컬러 필터층

Claims (8)

  1. 반사 영역과 투과 영역으로 정의된 기판과,
    상기 기판 상에 게이트 라인과 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터와,
    상기 반사 영역과 상기 투과 영역 간의 두께가 서로 다르도록 상기 기판 상에 형성되며, 상기 반사 영역의 상부면이 요철 형상을 갖는 유기 보호막과,
    상기 유기 보호막 상의 상기 반사 영역에 상기 요철 형상을 따라 형성되는 반사 전극과,
    상기 반사 전극을 덮도록 상기 유기 보호막 상에 형성되며, 상기 요철 형상을 따라 형성된 무기 보호막과,
    상기 무기 보호막 상에 형성되어 상기 박막 트랜지스터와 접속되는 화소 전극을 포함하며, 상기 화소 전극은 상기 유기 보호막을 사이에 두고 상기 데이터 라인과 일부 중첩되어 형성되는 것을 특징으로 하는 반사투과형 액정표시장치.
  2. 제 1 항에 있어서,
    상기 화소 전극과 수평 전계를 이루는 공통 전극을 추가로 구비하는 것을 특징으로 하는 반사투과형 액정표시장치.
  3. 제 1 항에 있어서,
    상기 화소 전극과 수평 및 수직 전계를 이루는 공통 전극을 추가로 구비하는 것을 특징으로 하는 반사투과형 액정표시장치.
  4. 제 3 항에 있어서,
    상기 공통 전극은 상기 투과 영역에서 상기 유기 보호막 전면에 형성되며, 상기 반사 영역에서 상기 반사 전극과 접속되어 형성되는 것을 특징으로 하는 반사투과형 액정표시장치.
  5. 반사 영역과 투과 영역으로 정의된 기판을 마련하는 단계와,
    상기 기판 상에 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터를 형성하는 단계와,
    상기 박막 트랜지스터를 포함하는 기판 전면에 상기 반사 영역과 상기 투과 영역 간의 두께가 서로 다르며, 상기 반사 영역의 상부면에 요철 형상을 갖도록 유기 보호막을 형성하는 단계와,
    상기 유기 보호막 상의 상기 반사 영역에 상기 요철 형상을 따라 반사 전극을 형성하는 단계와,
    상기 반사 전극을 덮도록 상기 유기 보호막 상에 상기 요철 형상을 따라 무기 보호막을 형성하는 단계와,
    상기 무기 보호막 상에 상기 박막 트랜지스터와 접속되는 화소 전극을 형성하는 단계를 포함하며, 상기 화소 전극은 상기 유기 보호막을 사이에 두고 상기 데이터 라인과 일부 중첩되어 형성되는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 화소 전극과 수평 전계를 이루는 공통 전극을 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.
  7. 제 5 항에 있어서,
    상기 화소 전극과 수평 및 수직 전계를 이루는 공통 전극을 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 공통 전극은 상기 투과 영역에서 상기 유기 보호막 전면에 형성되며, 상기 반사 영역에서 상기 반사 전극과 접속되어 형성되는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.
KR1020070103490A 2007-10-15 2007-10-15 반사투과형 액정표시장치 및 그 제조방법 KR101374107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070103490A KR101374107B1 (ko) 2007-10-15 2007-10-15 반사투과형 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103490A KR101374107B1 (ko) 2007-10-15 2007-10-15 반사투과형 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090038146A KR20090038146A (ko) 2009-04-20
KR101374107B1 true KR101374107B1 (ko) 2014-03-13

Family

ID=40762437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103490A KR101374107B1 (ko) 2007-10-15 2007-10-15 반사투과형 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101374107B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101688593B1 (ko) * 2009-12-28 2016-12-23 엘지디스플레이 주식회사 횡전계 모드 반사투과형 액정표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311455A (ja) 2001-04-17 2002-10-23 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法
JP2003114419A (ja) 1997-12-26 2003-04-18 Sharp Corp 液晶表示装置
JP2006285128A (ja) * 2005-04-05 2006-10-19 Alps Electric Co Ltd 液晶表示装置及びそれを備えた電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003114419A (ja) 1997-12-26 2003-04-18 Sharp Corp 液晶表示装置
JP2002311455A (ja) 2001-04-17 2002-10-23 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法
JP2006285128A (ja) * 2005-04-05 2006-10-19 Alps Electric Co Ltd 液晶表示装置及びそれを備えた電子機器

Also Published As

Publication number Publication date
KR20090038146A (ko) 2009-04-20

Similar Documents

Publication Publication Date Title
US8890161B2 (en) Thin film transistor substrate and method for fabricating the same
KR101286544B1 (ko) 액정표시장치 및 그 제조방법
US7567329B2 (en) Liquid crystal display device and method of fabricating the same
US8357936B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7623205B2 (en) Transflective liquid crystal display device and manufacturing method thereof
KR20080071001A (ko) 액정 표시 패널 및 이의 제조 방법
US20100220255A1 (en) Array substrate for fringe field switching mode liquid crystal display device
US8411236B2 (en) Transflective liquid crystal display device having high aperture ratio and method of fabricating the same
KR101420428B1 (ko) 액정표시장치 및 그 제조방법
KR20080001493A (ko) 횡전계방식 액정표시소자 및 그 제조 방법
KR100934846B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR101157222B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20090051981A (ko) 반사투과형 액정표시장치 및 그 제조방법
KR101374107B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR101915223B1 (ko) 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20080071662A (ko) 반투과형 액정표시장치 및 이의 제조방법
JP4928646B2 (ja) 液晶表示装置、及びその製造方法
KR101429919B1 (ko) 인플레인 스위칭 모드의 액정표시장치
KR101340993B1 (ko) 반투과형 액정표시소자의 제조방법
KR101255274B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR101308443B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR101002333B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR20110029282A (ko) 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법
KR20060129878A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5