CN1519955A - 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜 - Google Patents

薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜 Download PDF

Info

Publication number
CN1519955A
CN1519955A CNA2004100395036A CN200410039503A CN1519955A CN 1519955 A CN1519955 A CN 1519955A CN A2004100395036 A CNA2004100395036 A CN A2004100395036A CN 200410039503 A CN200410039503 A CN 200410039503A CN 1519955 A CN1519955 A CN 1519955A
Authority
CN
China
Prior art keywords
layer
slit
data wire
film transistor
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100395036A
Other languages
English (en)
Other versions
CN1519955B (zh
Inventor
朴云用
李元熙
金一坤
林承泽
宋俞莉
田尚益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030006588A external-priority patent/KR100910566B1/ko
Priority claimed from KR1020030007411A external-priority patent/KR100910563B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1519955A publication Critical patent/CN1519955A/zh
Application granted granted Critical
Publication of CN1519955B publication Critical patent/CN1519955B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

沉积钝化层并形成光致抗蚀剂。该光致抗蚀剂包括厚度逐渐变小的第一至第三部分，第二部分位于漏极及一部分数据线之上，第三部分位于一部分数据线之上。形成这种光致抗蚀剂的掩膜置于第二部分对应的区域，具有宽度和间距约0.8－2.0μm的多个直线形狭缝。钝化层和其下的半导体层与光致抗蚀剂一同蚀刻，以露出第三部分下面栅极绝缘层部分和第二部分下面钝化层。除去钝化层和栅极绝缘层露出部分，同时露出漏极和栅极线及数据线和一部分半导体层，再除去露出的半导体层部分。

Description

薄膜晶体管阵列面板及其制造方法和 用于该面板的掩膜
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜。
背景技术
液晶显示器(LCDs)是目前最广泛使用的平面显示器之一。LCD包括具有产生电场电极的两面和置于其间的液晶层。LCD通过向产生电场电极施加电压以在液晶(LC)层中产生电场显示图像，其可确定液晶层中液晶分子的取向以调整入射光的偏振。
在包括可在相应面板上产生电场电极的液晶显示器中，其中一种液晶显示器具有多个在一个面板上以矩阵形态排列的像素电极、和一个可覆盖另一个面板全部表面的共同电极。这种液晶显示器图像的显示是通过向相应的像素电极施加不同电压实现的。为此将用于控制施加到像素电极电压的多个三端子元件TFT连接到相应的像素电极上，再将传送控制该TFT信号的多个栅极线和传送施加到像素电极电压的多个数据线设置在面板上。
这种用于液晶显示器的面板具有包括多个导电层和多个绝缘层的层状结构。栅极线、数据线、和像素电极由不同导电层(下面分别称“栅极导体”、“数据导体”、和“像素导体”)组成，优选依次沉积且被绝缘层分开。TFT包括三个电极：由栅极导体形成的栅极、和由数据导体形成的源极及漏极。源极和漏极之间通常通过位于其下面的半导体连接，而漏极则通常通过绝缘层上的孔连接像素电极。
为了减少栅极线和数据线中的信号滞后，栅极导体及数据导体优选由具有低电阻率的诸如铝和铝合金这类的铝系金属制成。为了施加电压的电场形成和具有透光性，像素电极通常由诸如氧化铟锡(ITO)和氧化铟锌(IZO)这类的透明导电材料制成。
同时，还存在铝系列金属与ITO或IZO接触时铝系列金属腐蚀和接触部分的接触电阻增大的问题。
如上所述，漏极和像素电极通过绝缘体上的接触孔连接。这种连接通过如下步骤形成，首先在绝缘体上打孔以露出漏极的上部铝系列金属层，再通过全面蚀刻(blanket-etching)除去上部金属层的露出部分以露出接触性良好的下部层，最后在其上形成像素电极。但是，在铝系列金属层的全面蚀刻过程中常发生接触孔的侧壁下部的铝系列金属被过度蚀刻，在绝缘层上形成下切(undercut)。这种下切可能导致其后形成的像素电极在下切附近断线或像素电极的侧面在下切附近变脆弱，从而增加了像素电极和漏极之间的接触电阻。
发明内容
本发明提供一种薄膜晶体管阵列面板，其包括：形成于绝缘基板之上的栅极线、形成在所述栅极线之上的栅极绝缘层、形成在所述栅极绝缘层上部的半导体层、形成在所述绝缘层上部且一部分与所述半导体层相接的数据线、具有覆盖所述数据线并部分露出所述数据线或所述栅极线边界线的钝化层、还有至少覆盖通过所述第一接触孔露出的所述栅极线或数据线末端部分的边界且形成在所述钝化层上部的接触辅助副件。
所述栅极线或所述数据线可以由铬或钼或钼合金组成的下部层和铝或铝合金组成上部层形成，优先地，由IZO或ITO组成的所述接触辅助副件与所述下部层接触。
该薄膜晶体管阵列面板还可以包括与所述数据线相分离形成在所述栅极绝缘层上部且一部分与所述半导体层相接的漏极，还有形成在所述钝化层上部、通过露出所述漏极的第二接触孔与所述漏极连接的像素电极。
根据本发明提供一种曝光掩膜，其包括：阻挡光的不透明区域，还有形成在不透明区域包含多个狭缝的狭缝光栅，狭缝基本上为直线形态，所述狭缝宽度及间距约在0.8-2.0μm范围之内。
所述狭缝可以具有凹陷部。
所述掩膜可以用于制造薄膜晶体管阵列面板，该面板具有多个布线相交叉的显示区域和所述布线末端部分所处的周边区域，所述狭缝包括位于显示区域的第一狭缝和位于周边区域的第二狭缝，所述第一狭缝和所述第二狭缝可以具有互不相同的宽度及间距。
所述狭缝包括位于所述显示区域及所述周边区域的第一狭缝和位于剩下区域的第二狭缝，第一狭缝和第二狭缝可以具有互不相同的宽度及间距。
根据本发明提供一种薄膜晶体管阵列面板的制造方法，该方法包括：在绝缘面板上形成栅极线阶段；形成栅极绝缘层阶段；形成半导体阶段；形成包括数据线及漏极的数据导电层阶段；形成具有接触孔的钝化层阶段，该接触孔露出漏极至少一部分及邻接于漏极边界线的栅极绝缘层部分；在钝化层上部形成通过接触孔与漏极连接的像素电极阶段；用形成多个狭缝的掩膜制作布线图案，半导体及钝化层中至少一个具有直线形态且该狭缝具有约0.8-2.0μm范围宽度及间距。
掩膜可以包括不能透过光的第一区域、狭缝所处的只透过一部分光的第二区域、光完全可以透过的第三区域。
在光学蚀刻工序中形成正性光致抗蚀剂，光致抗蚀剂包括数据线及漏极第一部分之上的第一部分、漏极第二部分之上的第二部分、栅极线末端部分之上的第三部分，光致抗蚀剂第二部分可以比光致抗蚀剂第一部分薄，光致抗蚀剂第三部分可以比光致抗蚀剂第二部分薄。
光致抗蚀剂还可以包括对应数据线末端部分且比第一部分厚度小的第四部分。
该制造方法还可以包括使用光致抗蚀剂进行蚀刻，露出光致抗蚀剂的第二及第四部分下面的钝化层和光致抗蚀剂的第三部分下面的栅极绝缘层的阶段，还有除去钝化层的露出部分和栅极绝缘层露出部分，形成的露出数据线末端部分及栅极线末端部分的接触孔阶段。
在掩膜中，分布在对应光致抗蚀剂第二部分区域的狭缝和分布在对应光致抗蚀剂第四部分区域的狭缝可以形成互不相同的间距及宽度。
半导体及钝化层中至少一个用光学蚀刻工序形成的阶段包括：在栅极绝缘层上部沉积半导体层阶段；在数据导电层上沉积绝缘层阶段；在绝缘层上部形成光致抗蚀剂阶段；用光致抗蚀剂进行蚀刻露出光致抗蚀剂的第二及第四部分下面的钝化层和光致抗蚀剂的第三部分下面的栅极绝缘层阶段；除去钝化层部分和栅极绝缘层露出部分形成的露出数据线末端部分及栅极线末端部分的接触孔，并露出半导体层一部分的阶段；还有除去半导体层露出部分并完成半导体阶段。
半导体包括在相邻的数据线之间相互分离的多个半导体部分。
薄膜晶体管阵列面板包括栅极线与数据线交叉的显示区域和栅极线末端部分与数据线末端部分所处的周边区域，狭缝由分布在与显示区域和周边区域对应区域的狭缝和位于与显示区域与周边区域剩余部分对应区域的狭缝组成，它们以互不相同的间距及宽度形成。
栅极线及数据导电层中至少一个包括由铬或钼或钼合金组成的下部导电层和铝或铝合金组成的上部导电层。
漏极包括下部导电层和上部导电层，在像素电极形成阶段之前还可以包括除去上部导电层阶段。
在光学蚀刻工序中，整列狭缝光栅，使其中至少一个与漏极边界线重叠。
在光学蚀刻工序中，与漏极边界线重叠的狭缝光栅中至少一个可以具有凹陷的凹凸结构。
在光学蚀刻工序中，整列狭缝光栅，使其中两个以上位于漏极之外。
附图说明
本发明将通过参考附图详细地描述其具体实施例而变得更加清楚，其中：
图1是根据本发明一实施例的用于液晶显示器基板的示意图；
图2是根据本发明一实施例的用于液晶显示器的薄膜晶体管阵列面板的示意性配置图；
图3是根据本发明一实施例的用于液晶显示器的典型薄膜晶体管阵列面板的配置图；
图4是图3所示的薄膜晶体管阵列面板沿着IV-IV’线的横截图；
图5A、图6A、图7A、及图9A是如图1-4所示的根据本发明一实施例的制造方法的中间阶段中的薄膜晶体管阵列面板的配置图；
图5B、图6B、图7B、及图9B分别是图5A、图6A、图7A、及图9A所示的薄膜晶体管阵列面板沿着VB-VB′线、VIB-VIB′线、VIIB-VIIB′线、及IXB-IXB’线的横截图；
图8是图7A所示的薄膜晶体管阵列面板沿着VIIB-VIIB’线的横截图，是图7B下一阶段图；
图10是显示漏极和掩膜的狭缝之间的整列的图；
图11及图12是图9A所示的薄膜晶体管阵列面板沿着IXB-IVB，线的横截图，它是图9B下一阶段图；
图13是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板的配置图；
图14及图15分别是图13所示的薄膜晶体管阵列面板沿着XIV-XIV′线及XV-XV′线的横截图；
图16A是根据本发明一实施例制造图13至图15所示的薄膜晶体管阵列面板方法的第一阶段中薄膜晶体管阵列面板配置图；
图16B及图16C分别是图16A所示的薄膜晶体管阵列面板沿着XVIB-XVIB′线及XVIC-XVIC′线的横截图；
图17A及图17B分别是图16A所示的薄膜晶体管阵列面板沿着XVIB-XVIB′线及XVIC-XVIC′线的横截图，它是图16B及图16C下一阶段图；
图18A是图17A及图17B下一阶段的薄膜晶体管阵列面板配置图；
图18B及图18C分别是图18A所示的薄膜晶体管阵列面板沿着XVIIIB-XVIIIB′线及XVIIIC-XVIIIC′线的横截图；
图19A、图20A、图21A和图19B、图20B、和图21B分别是图18A所示的薄膜晶体管阵列面板沿着XVIIIB-XVIIIB′线及XVIIIC-XVIIIC′线的横截图，它是按工序所示图18B及图18C下一阶段；
图22A是图21A及图21B下一阶段的薄膜晶体管阵列面板配置图；
图22B及图22C分别是图22A所示的薄膜晶体管阵列面板沿着XXIIB-XXIIB′线及XXIIC-XXIIC′线的横截图；
图23A、图24A及图25A和图23B、图24B及图25B分别是图22A所示的薄膜晶体管阵列面板沿着XXIIB-XXIIB’线及XXIIC-XXIIC’线的横截图，它是图22B及图22C下一阶段图；
图26是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板的配置图；
图27是图26所示的薄膜晶体管阵列面板沿着XXVII-XXVII′线的横截图；
图28A、图29A及图30A是根据本发明一实施例制造图27所示的薄膜晶体管阵列面板方法的中间阶段中薄膜晶体管阵列面板的配置图；
图28B、图29B及图30B分别是图28A、图29A及图30A所示的薄膜晶体管阵列面板沿着XXVIIIB-XXVIIIB′线、XXIXB-XXIXB′及XXIXB-XXIXB′线的横截图；
图31及图32是图30A所示的薄膜晶体管阵列面板沿着XXXB-XXXB’线的横截图，它是图30B下一阶段图；
图33是根据本发明另一实施例的薄膜晶体管阵列面板的配置图；以及
图34是图33所示的薄膜晶体管阵列面板沿着XXXIV-XXXIV’线的横截图。
具体实施方式
本发明现将参照附图在下文中被说明得更全面，其在本发明的优选实施例中示出。但是本发明可表现为不同形式，它不局限于在此说明的具体实施例。
在附图中，为了清楚起见夸大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的符号，应当理解的是当提到层、膜、区域、或基板等元件在别的部分“之上”时，指其直接位于别的元件之上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的部分之上时，指并无别的元件介于其间。
现在参照附图详细说明根据本发明具体实施例的TFT阵列面板及其制造方法。
图1是根据本发明一实施例的用于液晶显示器基板的示意图。
如图1所示，在一个绝缘基板上同时形成多个装置区域。例如：如图1，一个玻璃基板100上形成4个装置区域10、20、30、40，若形成的基板为薄膜晶体管阵列面板时，面板区域10、20、30、40包括由多个像素区域组成的显示区域11、21、31、41和周边区域12、22、32、42。显示区域11、21、31、41上以矩阵形态重复分布TFT、布线及像素电极等，周边区域12、22、32、42上分布与外部驱动元件连接的因素即布线末端部分和其它静电保护电路等。
形成这种液晶显示器时，一般使用分档曝光机。当使用该曝光机时，把显示区域11、21、31、41及周边区域12、22、32、42分为多个曝光区域(在图1用点线划分的区域)，按区域用相同掩膜或不同的光掩膜对薄膜上涂布的感光膜进行曝光，曝光后显像全部基板形成光致抗蚀剂，之后蚀刻下部薄膜，从而形成特定薄膜光栅。重复形成这种薄膜光栅，最终完成用于液晶显示器的薄膜晶体管阵列面板。
图2是根据本发明一实施例的用于液晶显示器的薄膜晶体管阵列面板的示意性配置图。
如图2所示，在用线1包围的显示区域里分布包括多个TFT3和分别与每个TFT3电连接的像素电极191相交叉的栅极线121及数据线171的布线。在显示区域外围周边区域延长分布栅极线121及数据线171的扩张部125、179，扩张部125、179为了接收向栅极线121及数据线171传送的信号与栅极及数据驱动集成电路连接。并且，为了防止静电的放电引起的元件破坏，分别布置了电连接栅极线121及数据线171形成等电位的栅极短路棒124及数据短路棒174，通过短路棒连接部194电连接栅极短路棒124及数据短路棒174。该短路棒124、174最终要从栅极线121及数据线171电分离，为了分离它们切断基板时，切断线为附图标记2。虽然未在图里表示，但在短路棒连接部194和栅极短路棒124及数据短路棒174之间介入了绝缘层(未图示)，该绝缘层上形成连接它们的接触孔。并且TFT3和像素电极191也可以在其间放入绝缘层，这时也形成连接它们的接触孔。
第一实施例
首先，同时参照图3及图4与图1及图2详细说明根据本发明一实施例的用于液晶显示器TFT的阵列面板。
图3是根据本发明一实施例的位于图2所示的薄膜晶体管阵列面板显示区域的TFT、位于像素电极及信号线部分和周边区域的信号线扩张部配置图的例子，图4是图3所示的薄膜晶体管阵列面板沿着IV-IV’线的横截图。
在绝缘基板110之上形成传送栅极信号的多条栅极线121和主要横向延伸的栅极短路棒124。栅极线121主要横向延伸，各栅极线121的一部分形成多个栅极123。并且，各栅极线121包括向下方突出的多个突起部分127、为了与别的层或外部装置的连接扩张其宽度的扩张部125还有连接在扩张部125和栅极短路棒124之间的延长部126。栅极线121大部分位于显示区域，但栅极线121的扩张部125及延长部126同栅极短路棒124一起位于周边区域。
栅极短路棒124和栅极线121包括物理性质不同的两个层即下部层121p和其上的上部层121q。上部层121q为了延迟栅极信号或减少电压下降由低阻抗金属例如铝或铝合金等铝系列金属组成。与此不同，下部层121p由别的物质特别是与ITO(indium tin oxide)及IZO(indium zinc oxide)有良好物理，化学，电接触性的物质如钼、钼合金(钼-钨合金)、铬、钽、钛等组成。下部层121p和上部层121q组合的例为铬/铝-钕合金。在图4中栅极123的下部层和上部层分别用符号123p、123q，突起部分127的下部层和上部层分别用符号127p、127q表示。但栅极线121的扩张部125只包括下部层。
还有下部层121p和上部层121q的侧面分别倾斜且其倾角为对基板110约成30-80°(degrees)。
在栅极线121及栅极短路棒124之上形成由氮化硅组成的栅极绝缘层140。
在绝缘层140上部形成由非晶硅(非晶硅简称为a-Si)等物质组成的多个线形半导体151。线形半导体主要纵向延伸，从中多个突起部分154向栅极123延伸。还有，线形半导体151在与栅极线121相遇的地点扩大其宽度，覆盖栅极线121的较大面积。
在半导体151上部形成由硅化物或n型杂质高浓度扩散的n+型氢化非晶硅类物质组成的多个线形及岛状欧姆接触副件161、165。线形接触副件161具有多个突起部分163，此突起部分163和岛状接触副件165成双位于半导体151的突起部分154之上。
半导体151和欧姆接触副件161、165的侧面也倾斜，倾角为30-80°。
在阻抗接触副件161、165及栅极绝缘层140之上分别形成多条数据线171和多个漏极175、多个用于储能电容器的导电体177及数据短路棒174。
数据线171主要纵向延伸，与栅极线121交叉并传送数据电压。各数据线171包括为了与别的层或外部装置的连接扩张其宽度的扩张部179、连接在扩张部179和数据短路棒174之间的延长部176。数据线171大部分位于显示区域，但数据线171的扩张部179及延长部176同数据短路棒174一起位于周边区域。
在各数据线171中向漏极175延伸的多个枝条形成源极173。一对源极173和漏极175相互分离，以栅极123为准相互位于对面。栅极123、源极173及漏极175与半导体151的突起部分154一起形成TFT，TFT通道形成在源极173和漏极175之间的突起部分154上。
用于储能电容器的导电体177与栅极线121的突起部分127相重叠，数据短路棒174主要横向延伸。
数据短路棒174和数据线171、漏极175及用于储能电容器的导电体177由钼、钼合金、铬类组成的下部层171p、175p、177p和位于之上的铝系列或银系列金属组成的上部层171q、175q、177q形成。但数据线171的扩张部179只包括下部层且除去漏极175及存储电极177的上部层175q、177q一部分，露出了其下部层175p、177p的一部分。
数据短路棒174及数据线171、漏极175及用于储能电容器的导电体177的下部层171p、175p、177p和上部层171q、175q、177q也像栅极线121一样，其侧面各自以约30-80°倾斜。
欧姆接触副件161、165只在其下部的半导体151和其上部数据线171及漏极175之间存在，起降低接触阻抗的作用。线形半导体151具有未被数据线171及漏极175阻挡的露出部分，其露出部分包括源极173和漏极175之间；在大部分地方线形半导体151的宽度比数据线171的宽度小，但如前面说明，在与栅极线121相遇的部分其宽度变宽，使侧面光滑防止数据线171的断线。
数据短路棒174、数据线171、漏极175及用于储能电容器的导电体177和露出的半导体151之上形成由平坦化特性良好且具有感光性的有机物、用等离子体化学汽相沉积法形成的a-Si:C:O、a-Si:O:F等电容常数为4.0以下的低电容率绝缘物质或氮化硅类无机物组成的钝化层180。
在钝化层180上形成，分别露出漏极175下部层175p、用于储能电容器导电体177下部层177p及数据线171扩张部179的多个接触孔185、187、189，形成与栅极绝缘层140一起露出栅极线121扩张部125的多个接触孔182。钝化层180及/或栅极绝缘层140具有露出栅极短路棒124和数据短路棒174邻接末端部分的多个接触孔(未图示)。
而且，在图3及图4中进一步显示接触孔182、185、187、189露出下部层125、175p、177p、179边缘边界线一部分和栅极绝缘层140及基板110一部分的状态。接触孔182、185、187、189中不存在下切。
钝化层180之上形成由ITO或IZO组成的多个像素电极190、多个接触辅助副件192、199及短路棒连接部194。
像素电极190通过接触孔185、187分别与漏极175及用于储能电容器导电体177物理、电连接，从漏极175接收数据电压并向导电体177传送数据电压。
接收数据电压的像素电极190与接收共同电压的另一阵列面板(未图示)的共同电极(未图示)一起形成电场，以此从新排列两极190、270之间液晶层(未图示)的液晶分子。
而且，像素电极190和共同电极形成蓄电器(以下称液晶蓄电器)，关TFT后也维持施加电压，为了提高电压维持能力，还可以设置与液晶蓄电器并联的另一蓄电器，把它称为“储能电容器”。储能电容器由像素电极190及其相邻的栅极线121(称前段栅极线)重叠形成，为了增加储能电容器的静电容量即储能容量，设置扩张栅极线121的突起部分127，以此扩大重叠面积的同时把与像素电极190连接并与突起部分127重叠的用于储能电容器的导电体177放在钝化层180下面，使两者间距离变小。
像素电极190和相邻的栅极线121及数据线171重叠提高开口率，但也可以不重叠。
接触辅助副件192、193通过接触孔182、189分别与栅极线扩张部125及数据线扩张部179连接。接触辅助副件192、199补充栅极线121及数据线171各扩张部125、179与外部装置的接触性，起到保护它们的作用，但并非必需，是否使用它们因人而异。
短路棒连接部194通过露出栅极短路棒124和数据短路棒174的接触孔与它们连接。
如在前面说明，在边缘附近露出与ITO、IZO接触性良好的栅极线121的扩张部125、数据线171的扩张部179、漏极175及用于储能电容器导电体177的下部层125、179、175p、177p，接触孔182、185、187、189至少露出下部层125、175p、177p、179p的部分边缘，因此由IZO组成的像素电极190及接触辅助副件192、199与它们的下部层175p、177p、125、179以充分宽面积接触，可以确保它们之间低接触阻抗。而且，接触孔185、187、189无下切，像素电极191和接触辅助副件199通过接触孔185、187、189与栅极绝缘层140相连接，因此像素电极191和接触辅助副件199具有光滑侧面。
根据本发明另一实施例，像素电极190材料使用透明的导电聚合物等，反射型液晶显示器用不透明反射性金属也无妨。这时，接触辅助副件192、199由与像素电极190不同物质组成，特别是可以由ITO及IZO组成。
第一实施例方法
那么，参照图5A至图12及图3和图4详细说明图3及图4所示的用于液晶显示器薄膜晶体管阵列面板根据本发明一实施例制造的方法。
图5A、图6A、图7A及图9A是根据本发明一实施例制造图3及图4所示的薄膜晶体管阵列面板方法的中间阶段中薄膜晶体管阵列面板配置图。图5B、图6B、图7B及图9B分别是图5A、图6A、图7A及图9A所示的薄膜晶体管阵列面板沿着VB-VB′线、VIB-VIB′线、VIIB-VIIB′线及IXB-IXB′线的横截图。而且图8是图7A所示的薄膜晶体管阵列面板沿着VIIB-VIIB’的横截图，是图7B下一阶段图。图11及图12是图9A所示的薄膜晶体管阵列面板沿着IXB-IVB’的横截图，是图9B下一阶段图。最后图10显示漏极和掩膜狭缝的整列。
首先，在由透明玻璃类形成的绝缘基板110上用溅射类顺次沉积两层金属层，即下部金属层和上部金属层。上部金属层由Al-Nd合金等铝系列金属组成，优先具有2,500左右的厚度。溅射标尺应包括2atm％的Na。
如图5A及5B所示，对上部金属层和下部金属层顺次制作布线图案，形成包括多个栅极123和多个突起部分127的栅极线121和栅极短路棒124。
如图6A及6B所示，连续沉积栅极绝缘层140、纯性非晶硅层、杂质非晶硅层三层膜，光学蚀刻杂质非晶硅层和纯性非晶硅层，形成分别包括多个线形杂质半导体164及多个突起部分154的线形纯性半导体151。栅极绝缘层140的材料优先是氮化硅，优先沉积温度为250～500℃、厚度为约2,000至约5,000。
然后，用溅射类顺次沉积两层金属层，即下部层和上部层。优先的下部层由钼、钼合金、铬组成且其厚度为500左右，上部层优先具有2,500左右厚度，标尺材料适合用铝或包括2atomic％Nd的Al-Nd合金，溅射温度优先为150℃左右。
如图7A及7B所示，对上部层用湿蚀刻、对下部层用干蚀刻顺次制作布线图案或对两层都用湿蚀刻制作布线图案形成分别包括多个源极173的多条数据线171、多个漏极175、多个用于储能电容器的导电体177及数据短路棒174。下部层701为钼或钼合金时可以与上部层702相同的蚀刻条件制作布线图案。
接着，除去未被栅极线171、漏极175、用于储能电容器的导电体177及数据短路棒174覆盖而露出的杂质半导体164部分，形成分别包括多个突起部分163的多个线形欧姆接触副件161和多个岛状欧姆接触副件165的同时露出其下面的纯性半导体151部分。为了稳定露出的纯性半导体151表面，优先随后进行氧等离子体。
然后，如图8所示，沉积钝化层180，在其上面旋转涂布感光层210。接着，如图9B所示通过光掩膜300向感光层210照射光之后显像。被显像的感光层厚度因位置而异，在图9B中感光层由厚度逐渐变小的第一至第三部分组成。位于区域A1的第一部分和位于数据线171的扩张部179与漏极175一部分之上区域C1(以下称“数据接触区域”)的第二部分别用附图标记212和214表示，位于栅极线121扩张部125之上区域B1(以下称“栅极接触区域”)的第三部分符号未在图里表示，这是因为第三部分的厚度接近0，露出了其下面导钝化层180的缘故。位于栅极线121扩张部125之上的部分214可以具有与第三部分相同厚度。并且感光层第二部分214位于数据短路棒174的一部分之上，感光层第三部分或第二部分214可以位于栅极短路棒124的一部分之上。第一部分212和第二部分214的厚度比随着后续工序中的条件而异。
像这样，因位置使感光层具有不同厚度的方法可以有多种，如在曝光掩膜上不仅设置透明区域和遮光区域，还设置半透明区域就是其中之一。在半透明区域适合用狭缝光栅、直角光栅或透过率为中等或厚度为中等的薄膜。使用狭缝光栅时，优先狭缝的宽度或狭缝的间距比用在光学蚀刻的曝光机的分辨率小。另一例为，使用回流可能的感光层。即用只有透明区域和遮光区域的传统掩膜形成回流可能的感光层后进行回流，使之向未残留感光层区域流出，形成薄的部分。
参照图10，根据本发明的掩膜300具有形成感光层第二部分214的多个狭缝310。狭缝310几乎为直线形态并具有凹陷部(或突起部分)。狭缝310几乎相互平行延伸，向其宽度方向排列。优先地，各狭缝的宽度约在0.8-2.0μm范围，这是因为若狭缝光栅宽度为2.0μm以上时与透明区域一样的缘故。具有这种狭缝光栅的掩膜容易用低价制造且具有均匀的再现性。
曝光掩膜300与基板110整列时，用于漏极175的狭缝310的长度方向与漏极175一边基本上平行，至少两个狭缝310位于漏极175外面，使狭缝310中一个与漏极175的边界线重叠，狭缝310凹陷部与漏极175边缘重叠。另外部分，例如对用于储能电容器的导电体177、扩张部179及短路棒124、174的狭缝310也进行类似的整列。优先地这时，为显示区域漏极175及用于储能电容器导电体177的狭缝310和为周边区域的扩张部179及短路棒124、174的狭缝310的宽度及间距设置成互不相同。这种整列方法确保曝光掩膜的整列差别与感光层第二部分214的厚度差别，有利于均匀感光层第二部分214厚度，除此之外狭缝310和有关因素175、177、179之间整列方法可以有几种。
若提供适当的工艺条件，因存在感光层212、214的厚度差，所以可以选择性地蚀刻下部层。因此通过一系列蚀刻阶段形成多个接触孔182、185、187、189。第二部分214可以位于所有接触孔之上，在露出漏极175、用于储能电容器的导电体177及数据线171的扩张部179的接触孔185、187、189中防止栅极绝缘层140被蚀刻，以此防止接触孔185、187、189的下切。
为了方便说明，位于区域A1的部分称为第一部分；位于数据接触区域C 1的钝化层180、漏极175、用于储能电容器的导电体177、数据线171及栅极绝缘层140部分称为第二部分；位于栅极接触区域B1的钝化层180、栅极绝缘层140及栅极线121部分称为第三部分。
下面说明形成此结构的例子。
首先，如图11所示，通过干蚀刻除去露在其他区域B1的钝化层180的第三部分，对钝化层180及感光层212、214基本上用相同蚀刻比进行蚀刻。这是为了下一个蚀刻过程除去感光层第二部分214或为了缩小其厚度。若进行干蚀刻，可能蚀刻栅极绝缘层140的第三部分和钝化层180的第二部分上部，但使栅极绝缘层140的第三部分厚度比钝化层180的第二部分厚度小，可使栅极绝缘层140的第二部分在下一阶段不被除去，防止下切。接着，通过抛光工序，完全除去残留在数据接触区域C1的感光层第二部分214，在接触部C1露出位于漏极175上部的钝化层180第二部分。
如图12所示，除去栅极绝缘层140的第三部分和钝化层180的第二部分完成接触孔183、185、187、189。这种除去用干蚀刻，对栅极绝缘层140和钝化层180基本上用相同蚀刻比进行蚀刻。
接着，除去栅极线121上部层125q第三部分和漏极175、用于储能电容器的导电体177及数据线171的扩张部179上部层175q、177q、179q第二部分，露出其下面的下部层125p、175p、177p、179p。
最后，如图1至图4所示，用溅射沉积ITO或IZO，进行光学蚀刻形成多个像素电极190和多个接触辅助副件192、199和短路棒连接部194。这时，在漏极175、用于储能电容器的导电体177及扩张部125、179下部不发生下切，可以缓慢形成像素电极190及接触辅助副件192、199的侧面。并且，像素电极191和接触辅助副件192、199在IZO或ITO层之间与具有低阻抗的栅极线121及数据线171的下部层125、179和漏极175及用于储能电容器的导电体177下部层175p、177p相接，降低了接触部的接触阻抗。
这样，根据本实施例的薄膜晶体管阵列面板中栅极线121及数据线171不仅包括具有低电阻率的铝或铝合金，还可以使这些信号和像素电极190及接触辅助副件192、199之间的接触阻抗变得最小。而且接触辅助副件192、199的侧面变得光滑，因此提高了它们和外部驱动电路芯片之间的接触可靠性。
第二实施例结构
参照图13至图15详细说明根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板。
图13是根据本发明另一实施例的用于液晶显示器薄膜晶体管阵列面板配置图，图14及图15分别是图13所示的薄膜晶体管阵列面板沿着XIV-XIV′线及XV-XV′线的横截图。
为了方便省略了图3所示的延长部126、176。
如图13至图15所示，根据本发明实施例的用于液晶显示器的薄膜晶体管阵列面板层状结构大概与图3及图4所示的用于液晶显示器的薄膜晶体管阵列面板层状结构相同。即，在基板110上形成包括多个栅极123的多条栅极线121，其上顺次形成栅极绝缘层140、包括多个突起部分154的多个线形半导体151、分别包括多个突起部分163的多个线形欧姆接触副件161及多个岛状欧姆接触副件165。在欧姆接触副件161、165及栅极绝缘层140上面形成包括多个源极153的多条数据线171、多个漏极175，其上形成钝化层180。在钝化层180及/或栅极绝缘层140形成多个接触孔182、185、189，钝化层180上形成多个像素电极190和多个接触副件192、199。
但与图3及图4所示的薄膜晶体管阵列面板不同，根据本发明实施例的薄膜晶体管阵列面板栅极线121不具有突起部分而在栅极线121相同层设置与栅极线121电分离的多个存储电极线131。存储电极线131也像栅极线121一样包括下部层131p和上部层131q。存储电极线131从外部接收共同电压之类的定额电压。不设置图3及图4所示的用于储能电容器的导电体177，而是延长漏极175与存储电极线131重叠形成储能电容器。若像素电极190和栅极线121重叠产生的储能容量充足时可以省略存储电极线131和用于储能电容器的导电体177。
而且，接触孔182、189不全部露出栅极线121和数据线179扩张部125、179而只露出它们的一部分，因此剩下上部层125q、179q的一部分。
若半导体151除了TFT所在的突起部分154，那么具有与数据线171、漏极175及其下部的欧姆接触副件161、165基本上相同的平面形态。即，线形半导体151除了在数据线171及漏极175和其下部欧姆接触副件161、165下面存在的部分外，还有位于源极173和漏极175之间未被它们阻挡而露出的部分。
第二实施例方法
那么参照图16A至图25B及图13至图15详细说明根据本发明一实施例制造具有图13至图15结构的用于液晶显示器的薄膜晶体管阵列面板的方法。
图16A是根据本发明一实施例制造图13至图15所示的薄膜晶体管阵列面板方法的第一阶段中薄膜晶体管阵列面板配置图；图16B及图16C分别是图16A所示的薄膜晶体管阵列面板沿着XVIB-XVIB′线及XVIC-XVIC′线的横截图；图17A及图17B分别是图16A所示的薄膜晶体管阵列面板沿着XVIB-XVIB′线及XVIC-XVIC′线的横截图，是图16B及图16C下一阶段图；图18A是图17A及图17B下一阶段的薄膜晶体管阵列面板配置图；图18B及图18C分别是图18A所示的薄膜晶体管阵列面板沿着XVIIIB-XVIIIB′线及XVIIIC-XVIIIC′线的横截图；图19A、图20A、图21A和图19B、图20B、图21B分别是图18A所示的薄膜晶体管阵列面板沿着XVIIIB-XVIIIB′线及XVIIIC-XVIIIC′线的横截图，是按工序所示图18B及图18C下一阶段；图22A是图21A及图21B下一阶段的薄膜晶体管阵列面板配置图；图22B及图22C分别是图22A所示的薄膜晶体管阵列面板沿着XXIIB-XXIIB′线及XXIIC-XXIIC′线的横截图；图23A、图24A，图25A及图23B，图24B及图25B分别是图22A所示的薄膜晶体管阵列面板沿着XXIIB-XXIIB，线及XXIIC-XXIIC’线的横截图，是图22B及图22C下一阶段图。
首先如图16A至图16C所示，在绝缘基板110上用光学蚀刻工程形成分别包含多个栅极123的多条栅极线121、多条存储电极线131及栅极短路棒124。栅极线121和存储电极线131与栅极短路棒124一起分别包括下部层121p、131p和上部层121q、131q。
如图17A及17B所示，利用化学汽相沉积法分别以约1,500至5,000、约500至2,000、约300至600厚度连续沉积栅极绝缘层30、纯性非晶硅层150、杂质非晶硅层160。接着用溅射类方法连续沉积下部层170p和上部层170q，形成约1,500至约5,000厚度的导电体层170之后，在其上以1μm至2μm厚度涂布感光层310。
然后，通过光掩膜向感光层310照射光之后显像。显像的感光层厚度因位置而异，在图18B及图18C的感光层由厚度逐渐变小的第一至第三部分组成。位于区域A2(以下称“布线区域”)第一部分和位于区域C2(以下称“通道区域”)第二部分别用附图标记52和54表示，位于区域B2(以下称“其它区域”)第三部分的符号在图里未表示，这是因为第三部分厚度成0，露出其下面导电体层170的缘故。
若提供适当的工程条件，因感光层312 314存在厚度差，所以可以选择性蚀刻下部层。接着通过一系列的蚀刻阶段形成分别包括多个源极173的多条数据线171、多个漏极175及数据短路棒174，形成分别包括多个突起部分163的多个线形欧姆接触副件161及多个岛状欧姆接触副件165，还形成包括多个突起部分154的多个线形半导体151。
为了方便说明，位于布线区域A2的导电体层170、杂质非晶硅层160、纯性非晶硅层150部分称为第一部分，位于通道区域C2的导电体层170、杂质非晶硅层160、纯性非晶硅层150的部分称为第二部分，位于其它区域B2的导电体层170、杂质非晶硅层160、纯性非晶硅层150的部分称为第三部分。
形成这种结构的顺序举例如下：
(1)除去位于其它区域B的导电体层170、杂质非晶硅层160、非晶硅层150的第三部分。
(2)除去位于通道区域的感光层第二部分314。
(3)除去位于通道区域C的导电体层170及杂质非晶硅层160的第二部分。
(4)除去位于布线区域A的感光层第一部分312。
这种顺序的另一例如下：
(1)除去位于其它区域B的导电体层170第三部分。
(2)除去位于通道区域C的感光层第二部分314。
(3)除去位于其它区域B的杂质非晶硅层160及非晶硅层150的第三部分。
(4)除去位于通道区域C的导电体层170第二部分。
(5)除去位于布线区域A的感光层第一部分312。
(6)除去位于通道区域C的杂质非晶硅层160第二部分。
在这里说明第一例。
首先，如图19A及19B所示，用湿蚀刻或干蚀刻除去露在其它区域B2的导电体层170的第三部分，露出其下面的杂质非晶硅层160第三部分。导电体层170中，包括Mo或MoW合金、Al或Al合金、Ta之一的导电膜可以用干蚀刻或湿蚀刻。但用干蚀刻方法不能完全除去Cr，因此若下部层701为Cr时只利用湿蚀刻较好。下部层701为Cr的湿蚀刻时，可以使用CeNHO3蚀刻液；下部层701为Mo或MoW的干蚀刻时，可以使用CF4和HCl混合蚀刻气体或CF4和O2混合蚀刻气体，后者对感光层的蚀刻比相似。
附图标记178指数据线171和漏极175还依附在一起的导电体。因为使用干蚀刻，所以感光层312、314上部可能按一定厚度变薄。
如图20A及图20B所示，除去位于其它区域B2的杂质非晶硅层160及其下部的纯性非晶硅层150第三部分的同时除去通道区域C2感光层第二部分314，露出下面的导电体178第二部分。除去感光层第二部分与除去杂质非晶硅160及纯性非晶硅层150第三部分同时进行或分别进行。例如使用SF6和HCl的混合气体，SF6和O2的混合气体，可以以几乎相同的厚度蚀刻两层。用抛光除去剩在通道区域C2第二部分314的残渣。
在这阶段形成线形纯性半导体151。附图标记164指线形欧姆接触副件161和岛状欧姆接触副件165还依附在一起的线形杂质非晶硅层160，以后把它称为(线形)杂质半导体。
然后，如图21A及图21B所示，蚀刻除去位于通道区域C2的导电体178及线形杂质半导体164的第二部分。还除去剩下的感光层第一部分312。
这时，对导电体178和杂质半导体164都可以只进行干蚀刻。
与此不同，可以对导电体178用湿蚀刻、对杂质半导体164用干蚀刻。这时，用湿蚀刻的导电体178的侧面被蚀刻，但用干蚀刻的杂质半导体168几乎未被蚀刻，因此形成阶梯状。例如；使用SF6和O2混合气体蚀刻用于源极/漏极的导电体178。若使用CF4和O2，可以剩下厚度均匀的半导体152。
这时，如图21B所示，除去位于通道区域C2的线形纯性半导体151突起部分154上面部分，可以减小厚度；感光层第一部分312也有一定程度的蚀刻。
如此，每个导电体178分成一条数据线171和多个漏极175并完成之，每个杂质半导体164分成一个线形欧姆接触副件161和多个岛状欧姆接触副件165并完成之。
接着，如图22A至22C所示，沉积钝化层180，在其上旋转涂布感光层。然后，通过光掩膜(未图示)向感光层照射光之后显像。显像的感光层厚度因位置而异，在图22B的感光层由厚度逐渐变小的第一至第三部分组成。位于区域A3的第一部分和位于数据线171扩张部179和漏极175部分之上的数据接触区域C3的第二部分，分别用附图标记412、414表示；位于栅极线121扩张部125之上的栅极接触区域B3的第三部分未用附图标记表示，这是因为第三部分厚度成0，露出其下面钝化层180的缘故。第一部分412和第二部分414的厚度比根据后续工序中的工序条件而定。
若提供适当的工程条件，因感光层412、414存在厚度差，所以可以选择性蚀刻下部层。接着通过一系列蚀刻阶段形成接触孔182，185，187，189。
为了方便说明，位于区域A3的部分称为第一部分，位于数据接触区域C3的钝化层180、漏极175、数据线171及栅极绝缘层140的部分称为第二部分，位于栅极接触区域B3的钝化层180、栅极绝缘层140及栅极线121的部分称为第三部分。
说明形成这种结构的例子。
首先，如图23A及23B所示，蚀刻除去露在栅极接触区域B3的钝化层180第三部分。若进行干蚀刻，可能蚀刻栅极绝缘层140第三部分和钝化层180第二部分上部，但使栅极绝缘层140第三部分的厚度比钝化层第二部分厚度小，使栅极绝缘层140第二部分在下一阶段中不被除去。接着，通过抛光工序完全除去残留在数据接触区域C3的感光层第二部分414，露出位于漏极175上部的钝化层180第二部分。
如图24A及图24B所示，除去栅极绝缘层140第三部分和钝化层180第二部分完成接触孔182、185、189。这种蚀刻用干蚀刻，对栅极绝缘层140和钝化层180基本上用相同蚀刻比进行蚀刻。这样，栅极绝缘层140第三部分比钝化层180第二部分薄，因此完全除去栅极绝缘层140第三部分和钝化层180第二部分的同时保留栅极绝缘层140第二部分，以此防止漏极175下面的栅极绝缘层140下切。
如图25A及图25B所示，除去感光层412、414之后，除去栅极线121上部层125q的第三部分和漏极175及数据线171扩张部179上部层175q、179q的第二部分，露出其下面的下部层125p、175p、179p。
最后，如图13至图15所示，用溅射方法沉积500至1,500厚度的ITO或IZO并进行光学蚀刻，形成多个像素电极190、多个接触辅助副件192、199及短路棒连接部194。IZO优先地，使用HNO3/(NH4)2Ce(NH3)6/H2O等用于铬蚀刻液的湿蚀刻，这种蚀刻液不腐蚀铝，可以防止数据线171、漏极175及栅极线121的腐蚀。
在本实施例中用一个光学蚀刻工序形成数据线171及漏极175和其下部的欧姆接触副件165、165及半导体151，以此可以简化制造工序。
第三实施例结构
参照图26及图27详细说明根据本发明另一实施例的用于液晶显示器薄膜晶体管阵列面板的方法。
图26是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板配置图，图27是图26所示的薄膜晶体管阵列面板沿着XXVII-XXVII′线的横截图。
如图26及图27所示，根据本发明实施例的用于液晶显示器的薄膜晶体管阵列面板层状结构大概与图3及图4所示的用于液晶显示器的薄膜晶体管阵列面板层状结构相同。即，在基板110上形成包括多个栅极123的多条栅极线121，之上顺次形成栅极绝缘层140、包括多个突起部分154的多个线形半导体151、分别包括多个突起部分163的多个线形欧姆接触副件161及多个岛状欧姆接触副件165。欧姆接触副件161、165及栅极绝缘层140之上形成包括多个源极153的多条数据线171、多个漏极175，其上形成钝化层180。在钝化层180及/或栅极绝缘层140形成露出栅极线121及数据线171扩张部125、179的多个接触孔182、189，并形成多个像素电极190和多个接触辅助副件192、199。
但与图3及图4所示的薄膜晶体管阵列面板不同，根据本实施例的薄膜晶体管阵列面板的钝化层180包括沿着数据线171延伸的多个部分和位于栅极线121扩张部125附近的多个部分。钝化层180覆盖包括源极173的数据线171和漏极175一部分，漏极175的剩余部分和用于储能电容器的导电体177不被钝化层180覆盖。
并且，多个岛状半导体157及其下面的多个岛状接触副件167与线形半导体151及欧姆接触副件161、165一起形成在用于储能电容器的导电体177和栅极绝缘层140之间。
半导体151、157除了TFT所在的突起部分154，那么具有与数据线171、漏极175、用于储能电容器的导电体177及其下部欧姆接触副件161、165、167基本上相同的平面形态。具体讲，岛状半导体157和用于储能电容器的导电体177及岛状欧姆接触副件167基本上具有相同的平面形态。与此不同，线形半导体151不仅具有数据线171及漏极175和在其下部的欧姆接触副件161、165下面存在的部分外，还具有在源极173和漏极175之间未被它们阻挡而露出的部分。像素电极191的大部分直接位于栅极绝缘层140之上，像素电极191的一部分直接位于漏极175露出部分175和用于储能电容器的导电体177一部分之上，并与漏极175及用于储能电容器的导电体177电连接。
第三实施例方法
那么参照图28A至图32及图26至图27详细说明根据本发明一实施例制造具有图26至图27结构的用于液晶显示器的薄膜晶体管阵列面板的方法。
图28A、图29A及图30A是根据本发明一实施例制造图27所示的薄膜晶体管阵列面板方法中间阶段中薄膜晶体管阵列面板配置图，图28B、图29B及图30B分别是图28A、图29A及图30A所示的薄膜晶体管阵列面板沿着XXVIIIB-XXVIIIB′线、XXIXB-XXIXB′及XXXB-XXXB′线的横截图，图31及图32是图30A所示的薄膜晶体管阵列面板沿着XXXB-XXXB’线的横截图，它是图30B所示的下一阶段图。
首先，图28A及图28B所示，在绝缘基板110之上用溅射类方法沉积1,000至3,000厚度的金属类导电体层，进行干蚀刻或湿蚀刻形成分别包括多个栅极123的多条栅极线121及栅极短路棒124。
如图29A及图29B所示，用化学汽相沉积法连续沉积分别约1,500至5,000，约500至约1,500，约300约600厚度的栅极绝缘层140、纯性非晶硅层150、杂质非晶硅层160。接着，用溅射类方法连续沉积下部层170p和上部层170q，形成约1,500至约5,000厚度的导电体层170之后，对导电体层170及其下面的杂质非晶硅层160制作布线图案，形成包括多个源极173的多条数据线171、多个漏极175、多个用于储能电容器的导电体177及数据短路棒171和它们下部的欧姆接触副件163、165、167。
接着，如图30A及图30B所示，通过氮化硅的化学汽相沉积或有机绝缘材料的旋转涂布沉积约3,000以上厚度的钝化层180，在其上旋转涂布感光层。然后，通过光掩摸(未图示)向感光层照射光之后显像。显像的感光层厚度因位置而不同，在图30B中感光层由厚度逐渐变小的第一至第三部分组成。位于第一区域A4的第一部分和位于数据线171的扩张部179和漏极175一部分之上第二区域C4的第二部分别用附图标记512和514表示，位于栅极线121扩张部125之上的第三区域B4的第三部分未用附图标记表示，这是因为第三部分的厚度为0，露出了钝化层180的缘故。第一部分512和第二部分514的厚度比因后续工序当中的工程条件而异。有必要除去位于显示区域和周边区域以外区域的纯性非晶硅层150，这时位于该区域的感光层部分(未图示)可以与第二部分514厚度不同，这通过改变曝光掩膜的狭缝宽度和狭缝间距可以实现。
提供适当的工艺条件，因存在感光层512、514的厚度差，所以可以选择性蚀刻下部层。因此通过一系列蚀刻阶段形成具有多个接触孔182、189和多个晶体管T的钝化层180。
为了方便说明，位于区域A4的部分称第一部分，位于第二区域C4的钝化层180、漏极175、数据线171、纯性非晶硅层150及栅极绝缘层140的部分称第二部分，位于第三区域B4的钝化层180、纯性非晶硅层150、栅极绝缘层140及栅极线121的部分称的三部分。
说明形成这种结构的例子。
首先，如图31所示，用SF6+N2或SF6+HCl等混合气体进行干蚀刻除去第三区域B4露出的钝化层180及纯性非晶硅层150的第三部分，同时蚀刻感光层的第一及第二部分512、514。栅极绝缘层140第三部分也可能被一同蚀刻，优先地，调节感光层消耗量，使钝化层180第二部分不至于露出。
通过用N6+O2或Ar+O2等混合气体的抛光工序完全除去残留在第二区域C4的感光层的第二部分514，露出位于漏极175上部的钝化层180的第二部分。
如图32所示，除去栅极绝缘层140的第三部分和钝化层180的第二部分露出栅极线121的第三部分、用于储能电容器的导电体177、漏极175的第二部分、数据线171及纯性非晶硅层150。除去这些部分时使用的蚀刻中用对纯性非晶硅层150和栅极绝缘层140及钝化层180具有优秀蚀刻选择性的蚀刻条件进行蚀刻。然后，用Cl2+O2或SF6+HCl+O2+Ar等混合气体蚀刻并除去纯性非晶硅层露出的第二部分，从而完成线形或岛状半导体151、157和晶体管T。
除去感光层512、514之后，除去栅极线121扩张部125上部层125q的第三部分和漏极175、用于储能电容器的导电体177及数据线171扩张部上部层175q、177q、179q的第二部分，露出其下面的下部层125p、175p、177p、179p。
最后，如图26及图27所示，用溅射方法沉积约400至约500厚度的ITO或IZO，进行光学蚀刻，形成多个像素电极190、多个接触辅助副件192、199及短路棒连接部194。
第四实施例结构
参照图33及图34详细说明根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板。
图33是根据本发明另一实施例的薄膜晶体管阵列面板的配置图，图34是图33所示的薄膜晶体管阵列面板沿着XXXIV-XXXIV’线的横截图。
为了方便省略图3所示的延长部126、176。
如图33及图34所示，根据本实施例的薄膜晶体管阵列面板层状结构大概与图3及图4所示的薄膜晶体管阵列面板层状结构相同。即，在基板110上形成分别包括多个栅极121及多个扩张部127的多条栅极线121，之上顺次形成栅极绝缘层140、分别包括多个突起部分154的多个线形半导体151、还有包括多个突起部分163的多个线形欧姆接触副件161及多个岛状欧姆接触副件165。欧姆接触副件161、165之上分别形成包括多个源极153的多条数据线171、多个漏极175、多个用于储能电容器的导电体177，其上形成钝化层180。在钝化层180及/或栅极绝缘层140上形成多个接触孔182、185、187、189，钝化层180之上形成多个像素电极190和多个接触辅助副件192、199。
与图3及图4所示的薄膜晶体管阵列面板不同，多个红、绿、青彩色滤色器R、G、B形成在钝化层180下面。彩色滤色器R、G、B具有露出漏极175和用于储能电容器的导电体177的多个开口部C1、C2。在这里，彩色滤色器R、G、B的边界相互重叠，具有阻挡光泄露的功能，接触孔185、187位于彩色滤色器R、G、B开口部C1、C2的内侧。与此不同，开口部C1、C2和接触孔185、187可以具有阶梯形侧壁。
而且，接触孔182、189漏出栅极线121和数据线179的扩张部125、179一部分而不是全部，因此还剩下上部层125q、179q的一部分。
这样根据本发明防止在接触部露出布线边界时，布线下部发生下切，可以缓慢确保接触部的侧面。通过它可以防止在接触部发生断线，可以稳定安装驱动集成电路，因此，可以确保接触部的可靠性。并且露出低接触阻抗的导电层形成接触部，从而使接触部接触阻抗变得最小。
而且，形成包括低阻抗的铝或铝合金、导电层的布线，以此可以提高大屏幕高清晰产品的特性。还有，简化制造工序来制造用于液晶显示器的薄膜晶体管阵列面板，因此可以简化制造工序，降低制造费用。
而且，根据本发明实施例，在接触部或衬垫部露出布线边界时，为防止信号线下部产生下切，或为了最大限度降低制造费用形成中间厚度感光层时，利用具有直线形态且0.8-2μm范围狭缝光栅的掩膜形成之，而且掩膜制作起来要容易，可以以均匀的再显性形成光致抗蚀剂，可以最低限度降低制造费用。
另外，给掩膜狭缝光栅追加凹凸结构，整列信号线的边界线和狭缝光栅，使它们重叠，然后曝光感光层，从而可以以均匀厚度形成光致抗蚀剂中具有中间厚度的部分。
如上所述，想在接触部分露出漏极边缘时残留漏极下部的绝缘层，以防止信号线处的下切，并防止接触部分的轮廓变光滑，从而防止像素电极的断线。此外，露出具有低接触电阻的导电薄膜，以确保接触部分的可靠性。另外，形成包括低电阻的上部薄膜以改善产品的质量。而且，可以简化制造工艺。
虽然本发明参考优选实施例进行了描述，应当理解本发明不局限于这些优选具体实施例，本领域技术人员在所附权利要求的精神和范围内可以进行各种替换和修改。

Claims (23)

1.一种薄膜晶体管阵列面板，包括：
形成于绝缘基板上的栅极线；
形成在所述栅极线之上的栅极绝缘层；
形成在所述栅极绝缘层上部的半导体层；
形成在所述栅极绝缘层上部、其一部分与所述半导体层相接的数据线；
具有覆盖所述数据线并露出所述数据线或所述栅极线部分边界线第一接触孔的钝化层；以及
至少覆盖通过所述第一接触孔露出的所述栅极线或数据线末端部分边界并形成在所述钝化层上部的接触辅助副件。
2.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于：所述栅极线或所述数据线由铬或钼或钼合金组成的下部层和铝或铝合金组成的上部层形成。
3.根据权利要求2所述的薄膜晶体管阵列面板，其特征在于：所述接触辅助副件与所述下部层接触。
4.根据权利要求4所述的薄膜晶体管阵列面板，其特征在于：所述接触辅助副件由IZO或ITO形成。
5.根据权利要求5所述的薄膜晶体管阵列面板，其特征在于：还括与所述数据线分离形成在所述栅极绝缘层上部且部分与所述半导体层相接的漏极；还有形成在所述钝化层上部并通过露出所述漏极的第二接触孔与所述漏极连接的像素电极。
6.一种曝光掩膜，包括：
阻挡光的不透明区域；以及
形成在所述不透明区域且包含多个狭缝的狭缝光栅所述狭缝基本上上为直线形，所述狭缝宽度及间距在0.8-2.0μm范围内。
7.根据权利要求6所述的掩膜，其特征在于：所述狭缝具有凹陷部。
8.根据权利要求6所述的掩膜，其特征在于：所述掩膜用于制造薄膜晶体管阵列面板，该面板具有多个布线交叉的显示区域和所述布线末端部分所处的周边区域；所述狭缝包括位于显示区域的第一狭缝和位于周边区域的第二狭缝；所述第一狭缝和第二狭缝具有互不相同的宽度及间距。
9.根据权利要求6所述的掩膜，其特征在于：所述掩膜用于制造薄膜晶体管阵列面板，该面板具有图像显示的显示区域和位于所述显示区域周围的周边区域；所述狭缝包括位于所述显示区域及所述周边区域的第一狭缝和位于剩下区域的第二狭缝；所述第一狭缝和第二狭缝具有互不相同的宽度及间距。
10.一种薄膜晶体管阵列面板的制造方法，所述方法包括：在绝缘基板上形成栅极线阶段；
形成栅极绝缘层阶段；
形成半导体阶段；
形成包括数据线及漏极的数据导电层阶段；
形成具有露出所述漏极的至少一部分及邻接在所述漏极边界线的所述栅极绝缘层部分接触孔的钝化层阶段；以及
在所述钝化层上部通过所述接触孔形成与所述漏极连接的像素电极阶段；
其中所述半导体及所述钝化层中至少一个用具有直线形、0.8-2.0μm范围宽度及间距的有多个狭缝的掩膜进行光学蚀刻制作布线图案。
11.根据权利要求10所述的方法，其特征在于：所述掩膜包括光不能透过的第一区域、所述狭缝所处的能透过一部分光的第二区域、光完全透过的第三区域。
12.根据权利要求11所述的方法，其特征在于：在所述光学蚀刻工序形成光致抗蚀剂，所述光致抗蚀剂包括所述数据线及所述漏极第一部分之上的第一部分、所述漏极第二部分之上的第二部分、所述栅极线末端部分部分之上的第三部分；所述光致抗蚀剂第二部分比所述光致抗蚀剂第一部分薄，所述光致抗蚀剂第三部分比所述光致抗蚀剂第二部分薄。
13.根据权利要求12所述的方法，其特征在于：所述光致抗蚀剂还包括与所述数据线末端部分对应且具有比第一部分厚度小的第四部分。
14.根据权利要求13所述的方法，其特征在于：还包括：
利用所述光致抗蚀剂进行蚀刻露出所述光致抗蚀剂所述第二及第四部分下面的所述钝化层和所述光致抗蚀剂所述第三部分下面的所述栅极绝缘层；以及
除去所述钝化层露出部分和所述栅极绝缘层露出部分，形成露出所述数据线末端部分及所述栅极线末端部分接触孔阶段。
15.根据权利要求14所述的制造方法，其特征在于：在所述掩膜上以互不相同的间距和宽度形成分布在对应所述感光层第二部分区域的狭缝和分布在对应所述感光层第四部分区域的狭缝。
16.根据权利要求13所述的方法，其特征在于：在所述半导体及所述钝化层中至少一个以光学蚀刻工序形成阶段包括：
在所述栅极绝缘层上部沉积半导体层阶段；
在所述数据导电层之上沉积绝缘层阶段；
在所述绝缘层上部形成所述光致抗蚀剂阶段；
利用所述光致抗蚀剂进行蚀刻并露出所述光致抗蚀剂所述第二及第四部分下面的所述钝化层和所述光致抗蚀剂所述第三部分下面的所述栅极绝缘层阶段；
除去所述钝化层露出部分和所述栅极绝缘层露出部分，形成露出所述数据线末端部分及所述栅极线末端部分的接触孔并露出所述部分半导体层阶段；以及
除去所述半导体层露出部分并完成所述半导体阶段。
17.根据权利要求16所述的方法，其特征在于：所述半导体包括位于相邻所述数据线之间且相互分离的多个半导体部分。
18.根据权利要求16所述的方法，其特征在于：所述薄膜晶体管阵列面板包括所述栅极线和所述数据线交叉的显示区域和所述栅极线末端部分和所述数据线末端部分分布的周边区域；所述狭缝包括分布在与所述显示区域和所述周边区域对应区域的狭缝和分布在与所述显示区域和所述周边区域剩下部分对应区域的狭缝，它们由互不相同的间距及宽度形成。
19.根据权利要求10所述的方法，其特征在于：所述栅极线及所述数据线导电层中至少一个包含由铬或钼或钼合金组成的下部导电层和铝或铝合金组成的上部导电层。
20.根据权利要求19所述的方法，其特征在于：所述漏极包括所述下部导电层和所述上部导电层，在所述像素电极形成阶段之前还包括除去所述上部导电层阶段。
21.根据权利要求10所述的方法，其特征在于：所述光学蚀刻工序中整列所述狭缝光栅，使其中至少一个与所述漏极边界线重叠。
22.根据权利要求21所述的方法，其特征在于：在所述光学蚀刻工序中，与所述漏极边界线重叠的所述狭缝光栅中至少一个具有凹陷的凹凸结构。
23.根据权利要求10所述的方法，其特征在于：在所述光学蚀刻工序中整列所述狭缝光栅，使其中两个以上位于所述漏极之外。
CN2004100395036A 2003-02-03 2004-02-03 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜 Expired - Fee Related CN1519955B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020030006588A KR100910566B1 (ko) 2003-02-03 2003-02-03 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR20030006588 2003-02-03
KR2003-0006588 2003-02-03
KR20030007411 2003-02-06
KR2003-0007411 2003-02-06
KR1020030007411A KR100910563B1 (ko) 2003-02-06 2003-02-06 박막 트랜지스터 표시판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200910164010A Division CN101655643A (zh) 2003-02-03 2004-02-03 薄膜晶体管阵列面板的制造方法

Publications (2)

Publication Number Publication Date
CN1519955A true CN1519955A (zh) 2004-08-11
CN1519955B CN1519955B (zh) 2010-06-09

Family

ID=32965016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100395036A Expired - Fee Related CN1519955B (zh) 2003-02-03 2004-02-03 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜

Country Status (4)

Country Link
US (2) US20040224241A1 (zh)
JP (1) JP2004241774A (zh)
CN (1) CN1519955B (zh)
TW (1) TW200424724A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100343749C (zh) * 2005-01-27 2007-10-17 广辉电子股份有限公司 薄膜晶体管液晶显示器的阵列基底及其制造方法
CN101551536B (zh) * 2007-07-05 2010-07-07 友达光电股份有限公司 液晶显示器及其制作方法
US7755738B2 (en) 2007-06-20 2010-07-13 Au Optronics Corp. Liquid crystal display having heating layer
CN101136413B (zh) * 2006-08-28 2010-10-13 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US7839478B2 (en) 2005-07-15 2010-11-23 Samung Electronics Co., Ltd. Temperature sensor for display device, thin film transistor array panel including the temperature sensor, liquid crystal display, driving circuit for liquid crystal display and flicker controlling system for liquid crystal display
US8361820B2 (en) 2008-02-27 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a liquid crystal display device
CN107527935A (zh) * 2016-06-16 2017-12-29 三星显示有限公司 显示设备
CN108305881A (zh) * 2018-03-23 2018-07-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
KR101026982B1 (ko) * 2004-06-03 2011-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 제조방법
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
JP5078288B2 (ja) * 2005-06-28 2012-11-21 株式会社半導体エネルギー研究所 発光装置
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20070009329A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
JP5148086B2 (ja) * 2005-08-18 2013-02-20 三星電子株式会社 有機薄膜トランジスタ表示板
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5063936B2 (ja) * 2006-06-08 2012-10-31 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
TWI328788B (en) * 2008-03-11 2010-08-11 Au Optronics Corp Gate driver-on-array and method of making the same
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
CN202661759U (zh) * 2012-05-17 2013-01-09 北京京东方光电科技有限公司 一种像素结构、双栅像素结构及显示装置
KR20140010492A (ko) * 2012-07-12 2014-01-27 리쿠아비스타 비.브이. 전기 습윤 표시 장치 및 그 제조 방법
KR101656307B1 (ko) 2013-03-25 2016-09-12 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN103728827B (zh) * 2013-12-26 2016-07-06 深圳市华星光电技术有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
CN206479745U (zh) * 2017-01-03 2017-09-08 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN107367862A (zh) * 2017-08-28 2017-11-21 武汉华星光电技术有限公司 一种具有超窄下边框的液晶显示面板及其制造方法
US12108633B2 (en) * 2019-01-18 2024-10-01 Samsung Display Co., Ltd. Display panel
CN113206144B (zh) * 2021-04-25 2023-04-07 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116461A (en) * 1991-04-22 1992-05-26 Motorola, Inc. Method for fabricating an angled diffraction grating
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
US5976741A (en) * 1997-10-21 1999-11-02 Vsli Technology, Inc. Methods for determining illumination exposure dosage
JP2000267257A (ja) 1999-03-12 2000-09-29 Canon Inc マスク及びそれを用いた露光方法
KR100309925B1 (ko) 1999-07-08 2001-11-01 윤종용 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100342860B1 (ko) * 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100635943B1 (ko) 1999-11-04 2006-10-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100783702B1 (ko) 2001-04-16 2007-12-07 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100740937B1 (ko) 2001-05-23 2007-07-19 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100343749C (zh) * 2005-01-27 2007-10-17 广辉电子股份有限公司 薄膜晶体管液晶显示器的阵列基底及其制造方法
US7839478B2 (en) 2005-07-15 2010-11-23 Samung Electronics Co., Ltd. Temperature sensor for display device, thin film transistor array panel including the temperature sensor, liquid crystal display, driving circuit for liquid crystal display and flicker controlling system for liquid crystal display
US8673694B2 (en) 2006-08-28 2014-03-18 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
CN101136413B (zh) * 2006-08-28 2010-10-13 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US8314898B2 (en) 2007-06-20 2012-11-20 Au Optronics Corp. Display device having heating layer and method of making the same
US7932987B2 (en) 2007-06-20 2011-04-26 Au Optronics Corp. Liquid crystal display having heating layer and method of making the same
US7755738B2 (en) 2007-06-20 2010-07-13 Au Optronics Corp. Liquid crystal display having heating layer
CN101551536B (zh) * 2007-07-05 2010-07-07 友达光电股份有限公司 液晶显示器及其制作方法
US8361820B2 (en) 2008-02-27 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a liquid crystal display device
CN107527935A (zh) * 2016-06-16 2017-12-29 三星显示有限公司 显示设备
CN107527935B (zh) * 2016-06-16 2023-05-16 三星显示有限公司 显示设备
CN108305881A (zh) * 2018-03-23 2018-07-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
US11145682B2 (en) 2018-03-23 2021-10-12 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate and method for fabricating the same, display panel, display device

Also Published As

Publication number Publication date
CN1519955B (zh) 2010-06-09
JP2004241774A (ja) 2004-08-26
TW200424724A (en) 2004-11-16
US20040224241A1 (en) 2004-11-11
US7709304B2 (en) 2010-05-04
US20070259289A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
CN1519955A (zh) 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜
CN1152420C (zh) 薄膜晶体管阵列面板及其制造方法
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
CN1139837C (zh) 液晶显示器用薄膜晶体管阵列基板及其制造方法
CN1495478A (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN1495851A (zh) 薄膜晶体管阵列板及其制造方法
CN1288490C (zh) 液晶显示装置用基板和使用它的液晶显示装置
CN100335959C (zh) 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法
CN1771595A (zh) 接触部分及制备方法、薄膜晶体管阵列面板及制备方法
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1610859A (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1639624A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1945855A (zh) 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1199080C (zh) 液晶显示装置
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1550857A (zh) 水平电场施加型液晶显示器及其制造方法
CN101053005A (zh) 有源矩阵衬底、显示装置以及像素缺陷修正方法
CN1488083A (zh) 液晶显示器的薄膜晶体管阵列板及其制造方法
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN1808710A (zh) 薄膜晶体管阵列面板及其制造方法
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1652005A (zh) 显示装置及其制造方法
CN1821872A (zh) 蚀刻剂组合物和薄膜晶体管阵列板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20120203