CN1152420C - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1152420C
CN1152420C CNB99124852XA CN99124852A CN1152420C CN 1152420 C CN1152420 C CN 1152420C CN B99124852X A CNB99124852X A CN B99124852XA CN 99124852 A CN99124852 A CN 99124852A CN 1152420 C CN1152420 C CN 1152420C
Authority
CN
China
Prior art keywords
layer
mentioned
film transistor
pattern
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB99124852XA
Other languages
English (en)
Other versions
CN1254948A (zh
Inventor
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-1998-0049710A external-priority patent/KR100372306B1/ko
Priority claimed from KR1019990017189A external-priority patent/KR100601168B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1254948A publication Critical patent/CN1254948A/zh
Application granted granted Critical
Publication of CN1152420C publication Critical patent/CN1152420C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种液晶显示器用薄膜晶体管阵列面板及其制造方法，该方法包括步骤：在绝缘基底上形成栅线路、一覆盖栅线路的栅绝缘层、半导体图案、欧姆接触层图案、数据线路及钝化层图案，其中，源极与漏极是通过光蚀刻法利用光致抗蚀剂图案予以分离，光致抗蚀剂图案位于源极与漏极之间，且包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分及具有小于第一厚度的第三厚度的第三部分。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种液晶显示器用薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器是最普遍使用的平面显示装置，它是由具有电极的两个基板，以及在两个基板之间注入的液晶层构成。当给两个基板上的电极施加电位差时，液晶层的液晶分子从新排列，光的透射量得到调整，从而显示图像。
目前，最普遍使用的液晶显示器，是在两个基板上各自形成电极，且用薄膜晶体管对接通到电极的电压进行切换。通常情况下，薄膜晶体管形成于两个基板中的一个基板上。
形成有薄膜晶体管的基板，通常是利用光掩模(mask)经光蚀刻工程制成。这时，为了降低制造成本，应减少光掩模数。现在通常是使用五个或六个光掩模。虽然有使用四个光掩模制造薄膜晶体管阵列面板的技术，但是，要实际应用该技术还有很多困难。
下面，根据美国专利第5478766号，对利用四个光掩模制造薄膜晶体管阵列面板的方法做说明。
首先，利用第一光掩模，由铝或铝合金等电阻小的物质，在基板上形成栅线路，然后，在其上面依次沉积栅绝缘层、非晶质硅层、n+非晶质硅层及金属层。然后，利用第二光掩模将金属层、n+非晶质硅层及非晶质硅层的三重层图案化。此时，栅衬垫的上部没有三重层图案，只剩有栅绝缘层。接着，沉积ITO(indium tin oxide；氧化铟锡)层，且利用第三光掩模将其图案化。此时，栅衬垫的上部没有ITO层。以ITO层为光掩模，将金属层及n+非晶质硅层图案化后，沉积钝化层。最后，利用第四光掩模将钝化层及钝化层下部的栅绝缘层图案化，从而最终形成薄膜晶体管阵列面板。在此，于最后步骤，即钝化层图案化阶段，栅衬垫部分的栅绝缘层被清除。
如上所述，过去利用四个光掩模制造薄膜晶体管阵列面板的方法中，由铝或铝合金构成的栅衬垫为暴露状态。但是，铝或铝合金的电阻虽然很小，但对外在的物理及化学性抵抗力差，所以极易受到损伤。为了克服这一点，应使栅线路为两重层或使用物理性及化学性强的、不易受损的金属材料，但是，如果采取前一种方法，会使工序非常复杂，如果采取后一种方法，会出现电阻过大的问题。
发明内容
本发明是为了解决上述问题而提出。
本发明的目的是提供一种减少光掩模数的、新的制造薄膜晶体管阵列面板的方法。
本发明的另一目的是提供一种能够保护栅衬垫的、利用四个光掩模制造液晶显示器的方法。
为了实现上述目的，在本发明中，当分离源极与漏极时，在源极与漏极之间形成比其他部分薄的光致抗蚀剂层，从而在需要蚀刻某一层时，能起一种保护下部层，使其免受蚀刻的作用，另外，当蚀刻其他层时，光致抗蚀剂层也一起被蚀刻，从而暴露出光致抗蚀剂层的下部层。
根据本发明，首先，在绝缘基底上，形成一包括栅线以及与栅线相连接的栅极的栅线路、覆盖栅线路的栅绝缘层、半导体层图案及欧姆接触层图案，然后在其上形成相互分离的、并且以同一层制成的源极及漏极，以及具有与源极相连接的数据线的数据线路。然后，形成覆盖数据线路的钝化层图案，及与漏极相连接的像素极。源极与漏极的分离，是通过利用光致抗蚀剂图案的光刻工程而实现，光致抗蚀剂图案处于源极与漏极之间，包括一具有第一厚度的第一部分、具有比第一厚度厚的第二部分及零厚度的第三部分。
在此，用于光蚀刻工程的光掩模，包括部分透光的第一部分、完全透光的第二部分及完全不透光的第三部分，且分别对应于光致抗蚀剂层的第一、第二及第三部分。
此时，光掩模的第一部分包括半透明层或至少具有尺寸比使用于曝光步骤光源的解析度小的不透明部分的图案。
另外，光掩模在第一部分与第三部分之间包括半透明层，或可进一步包括一第四部分，其包括一比曝光步骤中使用的光源的解析度小的图案。
与此不同，光致抗蚀剂层的第一部分可通过逆流而形成。
光致抗蚀剂层第一部分的厚度为第二部分厚度的一半以下为好，最好是光致抗蚀剂层的第二部分厚度为1μm至2μm，第一部分的厚度为4000埃以下。
根据本发明的一实施例，可利用一个光掩模形成数据线路、欧姆接触层图案及半导体层图案。此时，栅绝缘层、半导体图案、欧姆接触层图案及数据线路通过下述步骤形成，首先，沉积栅绝缘层、半导体层、欧姆接触层及导体层，然后在其上涂覆光致抗蚀剂层，再经曝光及显影，形成一光致抗蚀剂图案，这时第二部分应位于数据线路的上部。接着，蚀刻第三部分下部的导体层、欧姆接触层及半导体层，第一部分及其下部的金属层及欧姆接触层，以及第二部分的一部分厚度，从而形成分别由导体层、欧姆接触层及半导体层构成的数据线路、欧姆接触层图案及半导体层图案，然后清除光致抗蚀剂图案。此时，数据线路、欧姆接触层图案及半导体层图案可通过下述三个步骤形成。首先，以湿式或干式蚀刻法蚀刻第三部分下部的导体层，从而暴露欧姆接触层，然后，以干式蚀刻法，与第一部分一起，蚀刻第三部分下部的欧姆接触层及其下部的半导体层，从而暴露第三部分下部的栅绝缘层及第一部分下部的导体层，与此同时，完成由半导体层构成的半导体图案。最后，通过蚀除第一部分下部的导体层及其下部的欧姆接触层而完成数据线路及欧姆接触层图案。
在此，如果数据线路由可进行干式蚀刻的材料构成，那么，可通过调整第一部分光致抗蚀剂图案的厚度或通过调整干式蚀刻的蚀刻条件，经一次蚀刻而完成半导体层图案、数据线路及欧姆接触层图案。
此时，源极与漏极之间的通道部，可以以直线或具有缓慢曲线的环形或半月型形成，也可以以棱角部具有弯折形状形成。此时，清除通道棱角部的半导体层为好。
另外，在本发明的另一制造方法中，可部分或全部清除第三部分下部的栅绝缘层。
栅线路进一步包括一与栅线相连接，并且从外部接收信号的栅衬垫。数据线路进一步包括一与数据线相连接，并且从外部接收信号的数据垫块。钝化层及栅绝缘层具有分别暴露栅衬垫及数据垫块的第二及第三接触孔。此情况下，进一步包括一通过第二及第三接触孔与栅衬垫及数据垫块相连接，并且在与像素极相同的层上形成冗长栅衬垫及冗长数据垫块的步骤。
根据本发明的另一实施例，钝化层图案可由光致抗蚀剂图案制成，此时，栅线路进一步包括一与栅线相连接且从外部接收信号的栅衬垫，数据线路进一步包括一与数据线相连接且从外部接收信号的数据垫块。在此，栅绝缘层、半导体层图案、欧姆接触层图案、数据线路、钝化层图案及像素极可由下述步骤形成。首先，沉积栅绝缘层、半导体层、欧姆接触层及导体层，然后将导体层、欧姆接触层及半导体层图案化，从而形成连接数据线路、源极及漏极的导体桥、欧姆接触层图案、导体桥下部的导体桥欧姆接触层图案及半导体层图案。在全范围内涂覆光致抗蚀剂层，通过光掩模进行曝光及显影，从而形成光致抗蚀剂图案。此时，第三部分应位于栅衬垫、数据垫块及漏极上部，而第二部分应位于导体桥的上部。清除栅衬垫上的栅绝缘层，从而暴露出栅衬垫后，在光致抗蚀剂图案上，形成覆盖漏极的像素极、覆盖栅衬垫的冗长栅衬垫及覆盖数据垫块的冗长数据垫块。最后，蚀刻第一部分，暴露导体桥的同时，蚀刻第二部分，使厚度减少，蚀刻导体桥及导体桥欧姆接触层图案，最终完成数据线路及欧姆接触层图案。
根据本发明的另一实施例，栅线路进一步包括一与栅线相连接且从外部接收信号的栅衬垫。数据线路进一步包括一与数据线相连接且从外部接收信号的数据垫块。栅绝缘层、半导体图案、欧姆接触层图案、数据线路、钝化层图案及像素极通过下述步骤形成。首先，沉积栅绝缘层、半导体层、欧姆接触层及导体层，然后将导体层、欧姆接触层及半导体层图案化，从而形成连接数据线路、源极及漏极的导体桥、导体桥下部的导体桥欧姆接触层图案及半导体图案。在全范围内形成钝化层用绝缘层后，在绝缘层上涂覆光致抗蚀剂层。利用光掩模将光致抗蚀剂层曝光及显影，从而形成光致抗蚀剂图案，此时，第三部分应位于栅衬垫、数据垫块及漏极上部，而第二部分应位于导体桥的上部。然后，将栅衬垫上的绝缘层及栅绝缘层与第一部分及其下部的绝缘层一起清除，从而形成由绝缘层构成的钝化层图案，同时，暴露栅衬垫及导体桥后，清除光致抗蚀剂图案。在钝化层图案上，形成覆盖漏极的像素极、覆盖栅衬垫的冗长栅衬垫及覆盖数据垫块的冗长数据垫块。最后，蚀刻导体桥及连接欧姆接触层图案，最终完成数据线路及欧姆接触层图案。
根据本发明的一个方面，提供一种薄膜晶体管阵列面板，其包括：
形成于基底上的栅线路，且具有在一第一方向延伸的栅线；
覆盖上述栅线路的栅绝缘层，且具有暴露上述栅线的一部分的一第一接触孔图案；
形成于上述栅绝缘层上的半导体层；
形成于上述半导体层上的欧姆接触层；
至少在上述欧姆接触层上形成的数据线路，且包括在一第二方向延伸的数据线和与该数据线隔开的漏极；
覆盖数据线路的钝化层，并且具有沿着第一接触孔暴露栅线一部分的一第二接触孔、暴露上述漏极至少一部分的第三接触孔及暴露上述栅线的一部分的第四接触孔；
形成于上述钝化层上，且通过上述第三接触孔与漏极相连接的像素极；
形成在钝化层上的第一衬垫，其通过第一和第二接触孔与栅线连接；
形成在钝化层上的第二衬垫，其通过第四接触孔与数据线连接，
其中半导体层和欧姆接触层沿着数据线延伸，并且第一接触孔和第二接触孔具有相同的平面形状。
本发明还提供一种薄膜晶体管阵列面板，其包括：
一绝缘基底；
形成于基底上的栅线和数据线，并且二者彼此绝缘；
薄膜晶体管具有与数据线连接的漏极和源极；
覆盖栅线、数据线和薄膜晶体管的钝化层，并且具有分别暴露栅线的一部分、数据线的一部分和上述漏极的至少一部分的第一、第二和第三接触孔；
形成于上述钝化层上的像素极，其通过上述第三接触孔与漏极相连接，并且覆盖数据线的至少一部分；
形成在钝化层上的第一导体，其通过第一接触孔与栅线连接；
形成在钝化层上的第二导体，其通过第二接触孔与数据线连接。
本发明还提供一种薄膜晶体管阵列面板，其包括：
一绝缘基底；
形成于基底上的栅线和数据线，并且二者彼此绝缘；
薄膜晶体管具有与数据线连接的漏极和源极；
覆盖栅线、数据线和薄膜晶体管的钝化层，并且具有暴露上述漏极的至少一部分的第一接触孔；
形成于上述钝化层上的像素极，其通过上述第一接触孔与漏极相连接，并且覆盖数据线的至少一部分；
第一导体，具有不同于像素极的层，并与像素极电连接，起到存储电极一终端的作用。
附图说明
图1表示根据本发明第一实施例的液晶显示器用薄膜晶体管阵列面板的配置图；
图2及图3表示沿着图1中II-II’线及III-III’线的截面图；
图4A表示根据本发明第一实施例制造过程中第一步骤的薄膜晶体管阵列面板的配置图；
图4B及图4C分别表示沿着图4A中IVB-IVB’及IVC-IVC’线的截面图；
图5A及图5B分别表示沿着图4A中IVB-IVB’及IVC-IVC’线的截面图，是图4B及图4C下一步骤中的截面图；
图6A表示图5A及图5B下一步骤中薄膜晶体管阵列面板的配置图；
图6B及图6C分别表示沿着图6A中VIB-VIB’及VIC-VIC’线的截面图；
图7A至图7C、图8A至图8C及图9A至图9C表示形成不同厚度光致抗蚀剂层时的截面图；
图10A，11A，12A及图10B，11B，12B分别表示图6A中沿着VIB-VIB’及VIC-VIC’线的截面图，是图6B及图6C下一步骤的示意图；
图13A表示图12A及图12B下一步骤中薄膜晶体管阵列面板的配置图；
图13B及图13C分别表示沿着图13A中XIIIB-XIIIB’及XIIIC-XIIIC’线的截面图；
图14表示根据本发明第二实施例的液晶显示器用薄膜晶体管阵列面板的配置图；
图15及图16表示沿着图14中XV-XV’线及XVI-XVI’线的截面图；
图17A表示根据本发明第二实施例制造过程中第一阶段的薄膜晶体管阵列面板的配置图；
图17B及图17C分别表示沿着图17A中XVIIB-XVIIB’及XVIIC-XVIIC’线的截面图；
图18A表示图17A至图17C下一步骤中薄膜晶体管阵列面板的配置图；
图18B及图18C分别表示沿着图18A中XVIIIB-XVIIIB’及XVIIIC-XVIIIC’线的截面图；
图19A表示图18A至图18C下一步骤中薄膜晶体管阵列面板的配置图；
图19B及图19C分别表示沿着图19A中XIXB-XIXB’及XIXC-XIXC’线的截面图；
图20A表示图19A中沿着XIXB-XIXB’线的截面图，是图19B及图19C下一步骤的截面图；
图21A及图21B分别表示沿着图19A中XIXB-XIXB’及XIXC-XIXC’线的截面图，是图20下一步骤的截面图；
图22及图23表示根据本发明第三实施例的薄膜晶体管阵列面板的截面图，是沿着图14中XV-XV’及XVI-XVI’线的截面图；
图24A，25A及图24B，25B分别表示沿着图19A中XIXB-XIXB’及XIXC-XIXC’线的截面图，是根据第三实施例的图18A至图18C下一阶段的示意图；
图26A及图26B分别表示沿着图19A中XIXB-XIXB’及XIXC-XIXC’线的截面图，是根据第三实施例的图25A至图25B下一阶段的示意图；
图27表示根据本发明第四实施例的薄膜晶体管阵列面板的配置图；
图28表示根据本发明第五实施例的薄膜晶体管阵列面板的配置图；
图29是详细表示图28中T部分的扩大图；
图30表示沿着图29中XXX-XXX’线的截面图；
图31表示根据本发明第五实施例制造液晶显示器用薄膜晶体管阵列面板的示意图，是沿着图29中XXX-XXX’线的截面图；
图32及图33表示根据本发明第六实施例的液晶显示器用薄膜晶体管阵列面板的截面图，是分别沿着图1中II-II’及III-III’线的截面图；
图34A及图34B分别表示根据本发明第六实施例的液晶显示器用薄膜晶体管阵列面板按工程顺序的截面图，图34A表示沿着图6A中VIB-VIB’线的截面图，图34B表示沿着图6A中VIC-VIC’线的截面图，是分别表示图10A及图10B下一步骤的图；
图35A至图35C是表示根据本发明实施例的液晶显示器用薄膜晶体管阵列面板的制造过程中使用的第二光掩模的微细图案的配置图；
图36A及图36B表示利用图35A至图35C的光掩模所形成的光致抗蚀剂图案，图36B是表示沿着图36A中XXXVIB-XXXVIB’线的截面图；
图37A至图37C是表示根据本发明实施例制造液晶显示器用薄膜晶体管阵列面板时使用的改善了的光掩模结构配置图；
图38A及图38B表示利用图37A至图37C的光掩模所形成的光致抗蚀剂图案，图38B是表示沿着图38A中XXXVIIIB-XXXVIIIB’线的截面图；
图39A至图39C是表示根据本发明第四实施例制造液晶显示器用薄膜晶体管阵列面板时，为了使通道部成为环状而使用的光掩模的微细图案结构的配置图；
图40A至图40E是表示根据本发明实施例制造液晶显示器用薄膜晶体管阵列面板时使用的具有半透明层的第二光掩模结构的配置图；及
图41及图42是表示根据本发明第四实施例制造液晶显示器用薄膜晶体管阵列面板时使用的第二光掩模中通道结构的配置图。
具体实施方式
下面参照附图对根据本发明实施例的液晶显示器用薄膜晶体管阵列面板及其制造方法做详细说明。通过说明，不难使具有本领域通常技术的人员理解与实施。应当理解，本发明不局限于这些实施例的具体结构。在附图中，层或区域的厚度为清楚起见已经被放大。在全文中，类似的标号表示类似的元件。应当理解，文中提到“某元件在某元件上”表示两元件之间可以有中间层，而提到“某元件直接在某元件上”则表示两元件之间没有中间层。
如前所述，在本发明中，在分离由同一层制成的源极与漏极时，在两电极之间形成一薄的光致抗蚀剂图案，从而减少工序。
首先，参照图1至图3，对根据本发明第一实施例的液晶显示器用薄膜晶体管阵列面板的结构做详细说明。
图1表示根据本发明第一实施例的液晶显示器用薄膜晶体管阵列面板的配置图，图2及图3分别表示沿着图1中II-II’线及III-III’线的截面图。
首先，用铝(Al)或铝合金(Alalloy)、钼(Mo)或钼-钨合金(MoW)、铬(Cr)或钽(Ta)等金属或导体，在绝缘基板10上形成栅线路。栅线路包括：一横向延伸的栅线(扫描信号线)22、与栅线22的末端相连接，从外部接收扫描信号并传送给栅线22的栅衬垫24、做为栅线22一部的薄膜晶体管的栅极26及与栅线平行且从外部接收施加至上板共同极的共同电压的储存极28。储存极28与将在后面叙述的连接于像素极82的储存电容器用导体图案68相重叠，从而形成保障像素电荷的储存电容器，而当像素极82与栅线22重叠所形成的储存电容足够时，也可以不形成储存电容器，对此将在后面叙述。
栅线路22，24，26，28可以以单一层形式形成，也可以以双层或三重层形式形成。以二重层以上形式形成时，一层由电阻小的材料制成，而另一层由与其他材料接触性好的材料制成为好。例如，Cr/Al(或铝合金)的二重层或Al/Mo的二重层。
在栅线路22，24，26，28上，由氮化硅(SiNx)等材料形成栅绝缘层30，且覆盖栅线路22，24，26，28。
栅绝缘层30上，由氢化非晶质硅(hydrogenated amorphous silicon)等半导体物质形成半导体层图案42，48。半导体图案42，48上，由磷(P)等n型不纯物以高浓度掺杂的非晶质硅形成欧姆接触层图案或欧姆接触层图案55，56，58。
在欧姆接触层图案55，56，58上，由Mo或MoW合金，Cr，Al或Al合金或Ta等导体形成数据线路。数据线路包括：以纵向形成的数据线62、与数据线62的一端相连接，且从外部接收图像信号的数据垫块64及为数据线62分支的薄膜晶体管的源极65构成的数据线部。另外，还包括：与数据线部相分离且相对栅极26或薄膜晶体管的通道部(C)，处于源极65相反方向的薄膜晶体管的漏极66及位于储存极28上部的储存电容器用导体图案68。若不形成储存极28，则储存电容器用导体图案68也就不必形成。
数据线路62，64，65，66，68也与栅线路22，24，26，28一样，可以以单一层形式形成，也可以以双层或三重层形式形成。当然，以二重层以上形式形成时，一层由电阻小的材料制成，而另一层由与其他材料接触性好的材料制成为好。
欧姆接触层图案55，56，58，起一种减少其下部半导体层图案42，48与其上部的数据线路62，64，65，66，68之间接触电阻的作用，并且与数据线路62，64，65，66，68具有完全相同的形状。即数据线部的欧姆接触层图案55与数据线路62，64，65相同，漏极用欧姆接触层图案56与漏极66相同，储存电容器用欧姆接触层图案58与储存电容器用导体图案68相同。
另外，若半导体图案42，48去除薄膜晶体管的通道部(C)，则与数据线路62，64，65，66，68及欧姆接触层图案55，56，57具有相同形状。具体地说，储存电容器用半导体图案48、储存电容器用导体图案68及储存电容器用欧姆接触层图案58具有相同形状，但是薄膜晶体管用半导体图案42与数据线路及欧姆接触层图案的剩余部分有些不同。即在薄膜晶体管的通道部(C)中，数据线部62，64，65，特别是源极65与漏极66为分离状，数据线部欧姆接触层55与漏极用欧姆接触层图案56也为分离状，薄膜晶体管用半导体图案42在此并不断开，连接而形成薄膜晶体管通道。
在数据线路62，64，65，66，68上，形成有钝化层70，钝化层70具有漏极66、数据垫块64及暴露导体图案68的接触孔71，73，74，另外，还具有与栅绝缘层30一起暴露栅衬垫24的接触孔72。钝化层70可由氮化硅或丙烯酸类有机绝缘物质制成。
在钝化层70上，形成有从薄膜晶体管接收图像信号且与上板的电极一起形成电场的像素极82。像素极82由如ITO(indium tin oxide；氧化铟锡)等的透明导电物质制成，并通过接触孔71与漏极66以物理性、及电气性连接，从而接收图像信号。另外，因像素极82与相邻的栅线22及数据线62相重叠，从而提高了开口率，但也可以不重叠。另外，像素极82还可通过接触孔74，与储存电容器用导体图案68连接，并向导体图案68传送图像信号。同时，在栅衬垫24及数据垫块64上，形成有通过接触孔72，73分别与其连接的冗长栅衬垫84及冗长数据垫块86，它们起一种补充垫块24，26与外部线路的连接性及保护垫块的作用，但并不是必须的，可以选择性设置。
在此，像素极82的材料，是以透明ITO为例做了说明，但在反射型液晶显示器中，也可使用不透明的导电物质。
下面参照图4A至图13C及上述的图1至图3，对根据本发明实施例的液晶显示器用薄膜晶体管阵列面板的制造方法做详细说明。
如图4A至图4C所示，用溅射等方法，以1000埃至3000埃的厚度沉积金属导体层，然后用第一光掩模进行干式或湿式蚀刻，从而在基板10上，形成包括栅线22、栅衬垫24、栅极26及储存电极28的栅线路。
然后，如图5A及图5B所示，以化学蒸汽沉积法连续沉积1500埃至5000埃、500埃至2000埃及300埃至600埃厚度的栅绝缘层30、半导体层40及欧姆接触层50。接着，以化学蒸汽沉积法沉积1500埃至3000埃厚度的金属导体层60后，在其上涂覆1μm至2μm厚度的光致抗蚀剂层110。
然后，利用第二光掩模将光致抗蚀剂层110曝光及显像，从而形成如图6B及图6C所示的光致抗蚀剂图案112，114。此时，光致抗蚀剂图案112，114中的薄膜晶体管通道部(C)，即处于源极65与漏极66之间的第一部分114的厚度，应比数据线路部(A)，即位于将形成数据线路62，64，65，66，68部位的第二部分112的厚度薄，而其他部分(B)的光致抗蚀剂层全部清除。这时，通道部(C)中剩余光致抗蚀剂层114的厚度与数据线路部(A)中剩余光致抗蚀剂层112的厚度比，应根据后面叙述的蚀刻工程条件而定。第一部分114的厚度小于第二部分112的厚度的1/2为佳，例如，小于4000埃比较好。
如上所述，有多种方法能使光致抗蚀剂层按不同位置具有不同厚度，在此，对使用正光致抗蚀剂层时的状况，揭示两种方法。
第一种方法，如图7A至图7C所示，在光掩模上形成比光的解析度小的图案，如长缝或格栅形状的图案或放置半透明层来控制光线的照射量。
首先，如图7A所示，在基底10上的薄膜300上部，涂覆光致抗蚀剂层200。此时，较佳地是，光致抗蚀剂层200比经常状态为厚，以利控制光致抗蚀剂层在显影后的厚度。
接着，如图7B所示，利用具有长缝410的光掩模400照射光线。此时，长缝410与介于长缝间的不透明部分420的尺寸较照明系统光源的解析度为小。当使用半透明层时，光掩模400上留有一定厚度的铬层(未图示)，曝光时用以减少光线的透过量。另外，可使用包含有不同透过率的光掩模。
当光致抗蚀剂层200被曝光时，光致抗蚀剂层200表面上的高分子聚合物被光所分解。增加光量，则处于底部的聚合物也被分解。当底部部分的聚合物被完全分解时，曝光步骤即完成，例如于图7B的外缘部分被完全分解。然而，因形成有长缝410部分的照射量小于光线直接曝光的部分，所以在该部分中，光致抗蚀剂层200下部的聚合物未被分解。若曝光时间太长，光致抗蚀剂层200的所有聚合物都被分解，所以，应避免。图7B中，符号210表示被分解部分，而符号220表示未被分解部分。
将光致抗蚀剂层210，220显影，则如图7C所示，只留有高分子未被分解的部分220，在只有少量光线照射的中央部留下的光致抗蚀剂层厚度比光线完全没有照射的部分的光致抗蚀剂层厚度薄。
第二种方法是利用逆流。下面以图8A至图8C及图9A至图9C中所示的实施例予以描述。
如图8A所示，利用通常使用的光掩模400，即具有完全透光部分及完全不透光部分的光掩模，进行曝光，则形成两部分，即在透光部，形成高分子被分解部分210及在不透光部形成高分子未被分解部分220。若将其显影，则如图9B所示，与通常光致抗蚀剂图案相同，光致抗蚀剂层完全不存在或以一定厚度存在。将这种光致抗蚀剂图案进行逆流，使光致抗蚀剂层流向不存在光致抗蚀剂层的部位，从而形成薄膜状的光致抗蚀剂图案250。
但是，即便进行逆流，也可能不能够完全覆盖两光致抗蚀剂图案220间的部分。这时，如图9A所示，在光掩模400上形成比曝光光源的解析度小的不透明图案430。那么，如图9B所示，在显影后，在厚度厚的部分220之间，形成厚度比较薄的尺寸小的部分230。若把其进行逆流，则如图9C所示，在厚度比较厚的部分之间，形成具有薄部分的光致抗蚀剂图案240。
通过这种方法，可获得按不同位置具有不同厚度的光致抗蚀剂图案。
接着，对光致抗蚀剂图案114及其下部的导体层60、欧姆接触层50及半导体层40进行蚀刻。此时，在数据线路部(A)中，应残留数据线路及其下部的各层，通道部(C)中，应只残留半导体层，其余部分(B)中，应清除所有上述三个层60，50，40，从而暴露栅绝缘层30。
首先，如图10A及图10B所示，清除B部分的导体层60，从而暴露其下部的欧姆接触层50。此时，可使用湿式或干式蚀刻法，且较佳地是，蚀刻是在导体层60被蚀刻而光致抗蚀剂层112，114未被蚀刻的条件下实施。然而，在干式蚀刻状态下，因不易找到此类条件，蚀刻可能会在光致抗蚀剂图案112，114也被蚀刻的条件下实施。这种情况下，第一部分114可能会比湿式蚀刻时厚，致使导体层60不被曝光。
若导体层60由钼或钼钨合金、铝或铝合金及钽制成，则干式或湿式蚀刻法均可使用。但是，利用干式蚀刻法难以清除铬，所以当导体层60由铬制成时，只能使用湿式蚀刻法。在蚀刻导体层的60铬时，可用CeNHO3做为湿式蚀刻剂。以干式蚀刻法蚀除导体层60上的钼或钼钨合金时，可使用CF4与HCl的混合气体或CF4与O2的混合气体，此时，后者对光致抗蚀剂层的蚀刻速率与对导体层60的蚀刻速率类似。
结果，如图10A及图10B所示，只残留有通道部(C)及数据线路部(B)的导体层，即，源极/漏极用导体图案67及储存电容器用导体图案68，其余部分(B)的导体层60全部被清除，从而暴露其下部的欧姆接触层50。此时，剩余的导体图案67，68的源极与漏极没有被分离，为连接状，除这一点以外，与数据线路62，64，65，66，68相同。另外，当使用干式蚀刻法时，光致抗蚀剂层112，114也被蚀刻至某一厚度。
接着，如图11A及图11B所示，暴露于B部分的欧姆接触层50及其下部的半导体层40，与光致抗蚀剂层的第一部分114一起，以干式蚀刻同时蚀除。蚀刻条件可设定为，使光致抗蚀剂图案112，114、欧姆接触层50及半导体层40被蚀刻(半导体层与欧姆接触层具有几乎相同的蚀刻速率)，而栅绝缘层30不被蚀刻。较佳地是，使光致抗蚀剂图案112，114与半导体层40的蚀刻速率几乎相同。例如，可使用SF6与HCl或SF6与O2的混合气体。当光致抗蚀剂图案112，114与半导体层40的蚀刻速率几乎相同时，第一部分114的厚度可相等于或小于半导体层40与欧姆接触层50的厚度相加的总和。
那么，如图11A及图11B所示，通道部(C)的第一部分114被清除，暴露出了源极/漏极用导体图案67，其余部分(B)的欧姆接触层50及半导体层40被清除，暴露出了其下部的栅绝缘层30。数据线路部(A)的第二部分112也被蚀刻一部分，从而其厚度变薄。另外，在这一步骤中完成了完整的半导体图案42，48。图中符号57，58分别表示供源极/漏极用导体图案67下部的欧姆接触层及供储存电容器用导体图案68下部的欧姆接触层图案。
然后，通过灰化或电浆蚀刻法，清除导体图案67上残留的光致抗蚀剂层。
接着，如图12A及图12B所示，蚀除通道部C的供源极/漏极用导体图案67及其下部的供源极/漏极用欧姆接触层图案57。此时，对供源极/漏极用导体层图案67及欧姆接触层图案57，都可采用干式蚀刻法，也可以对供源极/漏极用导体层图案67采用湿式蚀刻法，对欧姆接触层图案57采用干式蚀刻法。采用前者时，较佳地是，供源极/漏极用导体层图案67与欧姆接触层图案57之间具有最大的蚀刻选择率。因为，若蚀刻速率不够大，即难以检测蚀刻终点与控制通道部分C周边的半导体图案42的厚度。例如，使用SF6与O2的混合气体蚀刻供源极/漏极用导体图案67。采用依序进行湿式蚀刻及干式蚀刻的后者时，湿式蚀刻的供源极/漏极用导体图案67的侧面会被蚀刻，但是干式蚀刻的欧姆接触层图案57的侧面几乎未被蚀刻。因此，两图案67与57的侧面形成一阶段形式。蚀刻欧姆接触层图案57及半导体层图案42时使用的蚀刻气体，可以是CF4与HCl的混合气体或CF4与O2的混合气体，若使用CF4与O2的混合气体，则可制成均匀厚度的半导体图案。此时，如图12B所示，半导体图案42的厚度可被减少，而且光致抗蚀剂图案的第二部分112也被蚀刻至某一厚度。此时，蚀刻条件可被设定为，不蚀刻栅绝缘层30，且较佳为，使光致抗蚀剂图案足够厚而不致使数据线路62，64，65，66，68暴露出。结果，源极65与漏极66被分离，从而获得完整的数据线路62，64，65，66，68及其下部的欧姆接触层图案55，56，58。
最后，清除数据线路部A上残留的光致抗蚀剂层的第二部分112。然而，第二部分112的清除，可以在通道部C上供源极/漏极用导体图案67清除后，以及清除其下部的欧姆接触层图案57前实施。
总之，其可通过轮流利用湿式蚀刻和干式蚀刻或只利用干式蚀刻实施。
当采用前者时，在湿式蚀刻步骤的光致抗蚀剂图案，实质上具有零厚度。首先，B部分的导体层通过湿式蚀刻予以清除，而在其下部的欧姆接触层与半导体层通过干式蚀刻予以清除。此时，C部分的光致抗蚀剂层被消耗至某一厚度，且C部分可含有或不必含有残留的光致抗蚀剂层，其实质上是根据C部分的最初光致抗蚀剂层厚度而定。当C部分含有残留光致抗蚀剂层时，剩余的光致抗蚀剂层通过灰化而被清除。最后，C部分的欧姆接触层通过灰化而被清除。
当采用后者时，B部分的导体层、欧姆接触层及半导体层通过干式蚀刻予以清除。与前者相同，C部分可含有或不必含有残留的光致抗蚀剂层，且当C部分含有残留光致抗蚀剂层时，剩余光致抗蚀剂层通过灰化而被清除。最后，C部分的导体层被干式蚀刻，从而分离了源极与漏极，且C部分的欧姆接触层通过干式蚀刻予以清除。
另外，如果数据线被蚀刻，那么半导体图案、欧姆接触层图案和数据线可以在同一步骤中同时完成。也就是说，最好是，C部分的光致抗蚀剂图案114和其下的接触层50以及A部分的光致抗蚀剂图案112被干蚀刻，同时B部分的导体层、欧姆接触层和半导体层被干式蚀刻。
因为后者仅使用一种类型的蚀刻方法，所以工序比较简单，但不易找出适当的蚀刻条件。反之，前者虽易于找出适当的蚀刻条件，但工序比较复杂。
通过以上步骤形成数据线路62，64，65，66，68后，如图13A至图13C所示，以CVD方法，沉积氮化硅或旋转涂覆有机绝缘材料而形成2000埃以上厚度的钝化层70。接着，利用第三光掩模，与栅绝缘层30一起蚀刻钝化层70，从而形成暴露漏极66、栅衬垫24、数据垫块64及供储存电容器用导体图案68的接触孔71，72，73，74。
最后，如图1至图3所示，沉积400埃至500埃厚度的ITO层，然后利用第四光掩模进行蚀刻，从而形成像素极82、冗长栅衬垫84及冗长数据垫块86。
如上所述，在第一实施例中，数据线路62，64，65，66，68、欧姆接触层图案55，56，58及半导体图案42，48是利用一个光掩模而制成，且源极与漏极的分离也是在这一步骤中完成的。但是，在第二及第三实施例中，源极与漏极的分离是在形成钝化层的步骤中完成。
下面，参照图14至图21B，对根据本发明第二实施例的液晶显示器用薄膜晶体管阵列面板及其制造方法做详细说明。
图14表示根据本发明第二实施例的液晶显示器用薄膜晶体管阵列面板的配置图，图15及图16分别表示沿着图14中XV-XV’线及XVI-XVI’线的截面图。
如图14至图16所示，根据此一实施例的薄膜晶体管阵列面板的结构与第一实施例中薄膜晶体管阵列面板的结构相似。不同点在于，钝化层70具有一暴露介于源极65与漏极66之间的半导体图案42的开口75，且钝化层70除了被像素极82、冗长栅衬垫84及冗长数据垫块86覆盖的部分以外，被予以轻微蚀刻。此时，开口75完全将源极与漏极隔离，且通过开口75暴露出的半导体图案42，将被后续形成的排列层予以覆盖并保护。
以下参照图17A至图21B及图14至图16，对根据本发明第二实施例的薄膜晶体管阵列面板的制造方法做详细说明。
首先，如图17A至图17C所示，利用第一光掩模，在基板10上形成包括栅线22、栅衬垫24、栅极26及储存极28的栅线路。
接着，如图18A至图18C所示，以CVD方法依次沉积栅绝缘层30、半导体层40及欧姆接触层50，然后，以溅射等方法，沉积诸如金属等导体层60。然后，利用第二光掩模将其图案化，从而形成供源极/漏极用导体图案67、及其下部的供源极/漏极用欧姆接触层图案57、供薄膜晶体管用半导体图案42、供储存电容器用导体图案68、及其下部的供储存电容器用欧姆接触层图案58及供储存电容器用半导体图案48。此时，供源极/漏极用导体图案67除了源极与漏极相连接之外，与最终完整结构相同。
接着，利用第三光掩模曝光及显影，形成图19A至图19C中所示的具有接触孔71，72，73，74及开口75的钝化层70。此时，钝化层70的厚度随位置而不同，在薄膜晶体管通道部分C上的钝化层70部分，即介于源极65与漏极66之间的钝化层70部分应小于其他部分A的厚度。在图19B及图19C中，B部分为形成有接触孔71，72，73，74及开口75的部分。形成具有多重厚度的钝化层70的方法，与第一实施例中形成具有多重厚度的光致抗蚀剂图案112，114的方法相同。只是，在第一实施例中，光致抗蚀剂图案112，114在最后被清除，但在本实施例中，钝化层70构成薄膜晶体管阵列面板的一部分。
然后，如图20所示，通过蚀刻接触孔72下部的栅绝缘层30而暴露出栅衬垫24。此时，较佳的蚀刻条件为，蚀刻栅绝缘层30，但不蚀刻钝化层70及导体图案67，68。为此，钝化层70与栅绝缘层30分别由不同的材料构成为好。然而，若蚀刻条件为钝化层70也一起被蚀刻，则应当预先使钝化层70比通常的厚度厚为好。
接着，如图14，图21A及图21B所示，沉积导体层，然后通过第四光掩模的蚀刻而形成像素极82、冗长栅衬垫84及冗长数据垫块86。
然后，如图15及图16所示，以像素极82、冗长栅衬垫84及冗长数据垫块86为蚀刻阻绝层，干式蚀刻钝化层70而形成开口75。此时，蚀刻条件设定为只蚀刻钝化层70，并且蚀刻终点是当钝化层70的薄部分，即钝化层70在通道的部分被完全清除，且供源极/漏极用的导体图案67被暴露时。此时，光致抗蚀剂图案可在任何后续步骤中予以清除。
其后，通过蚀刻通道部的供源极/漏极用导体图案67及其下部的欧姆接触层图案57，从而分离源极65与漏极66的方法，与第一实施例中的方法相同。
然而，本实施例与第一实施例的不同点在于，在本实施例中必须有冗长栅衬垫84和冗长数据垫块86。因为，若没有冗长栅衬垫84及冗长数据垫块86，从而使栅衬垫24及数据垫块64为暴露状，则在分离源极65与漏极66时，会使垫块24，64被蚀刻。
下面参照图22至图26B，对根据本发明第三实施例的液晶显示器及其制造方法做详细说明。在第二实施例中，光致抗蚀剂层至图案钝化层并没有隔离，但在此实施例中做了隔离。
根据本实施例的薄膜晶体管面板的配置图与图14相同，参照图14中沿着XV-XV’线及XVI-XVI’线的截面图22及截面图23和图14，对根据本实施例的薄膜晶体管面板的结构做说明。
如图14，图22及图23所示，本实施例的薄膜晶体管阵列面板结构与第二实施例中的结构非常相似。但是，不同点在于，没有被像素极82、冗长栅衬垫84及冗长数据垫块86所覆盖的钝化层70部分并没有被蚀刻。
以下，参照图24A至图26B及图14，图22及图24，对根据本发明第三实施例的薄膜晶体管阵列面板的制造方法做详细说明。
首先，以与第二实施例相同的方法，形成栅线路22，24，26，28；栅绝缘层30、供源极/漏极用导体图案67、导体图案67下部的欧姆接触层图案57、供薄膜晶体管用的半导体图案42、供储存电容器用导体图案68、供储存电容器用欧姆接触层图案58及储存电容器用半导体图案48。
接着，如图24A及图24B所示，沉积或涂覆钝化层70，并在其上涂覆光致抗蚀剂层，然后，利用第三光掩模进行曝光及显影，从而形成光致抗蚀剂图案122，124。此时，光致抗蚀剂图案122，124的厚度随位置而不同。在光致抗蚀剂图案122，124中，将形成接触孔71，72，73，74的部分，为零厚度，将形成开口75的部分124的厚度，应小于其他部分122的厚度。形成具有不同厚度的钝化层70的方法，与第一实施例中的方法相同。
然后，如图25A及图25B所示，干式蚀刻暴露的钝化层70及其下部的栅绝缘层30，同时，也蚀刻位于通道部的薄光致抗蚀剂层部分124及其下部的钝化层70。此时，蚀刻条件应设定为光致抗蚀剂层与钝化层70及栅绝缘层30同时被蚀刻。为此，钝化层70与栅绝缘层30由同一材料构成为好。
如此，可完成接触孔71，72，73，74及开口75，及供源极/漏极用导体图案67经由开口75而暴露。
接着，如图16，图26A及图26B所示，清除光致抗蚀剂图案122后，沉积诸如ITO等导体层。然后利用第四光掩模进行蚀刻而形成像素极82、冗长栅衬垫84及冗长数据垫块86。由于与第二实施例相同的理由，必须形成冗长栅衬垫84及冗长数据垫块86。
接着，如图14，图22及图23所示，蚀刻暴露的开口75的供源极/漏极用导体图案67及其下部的欧姆接触层图案57，从而分离源极65与漏极66，这一过程与第一实施例相同。
下面，与第一或第三实施例不同，通过第四实施例，对具有环型或半月型通道部分(C)的薄膜晶体管阵列面板及其制造方法做详细说明。
图27表示根据本发明第四实施例的液晶显示器用薄膜晶体管阵列面板结构的配置图。
如图27所示，其大部分的结构与第一实施例中的结构相同。
但是，源极65是以‘U’字型或‘J’字型，以栅极26为中心，做为上部及下部数据线60的分支延伸，而漏极66是以‘U’字型或‘J’字型，向源极65开口部的内侧延伸，从而使源极65与漏极66之间的通道部(C)以半月型或环型形成。这种结构能在小的面积内使通道部具有宽领域。
这种根据本发明第四实施例的薄膜晶体管阵列面板的截面结构及其制造方法与第一实施例相差不大，故在此省去详细说明。
但是，如第一至第四实施例，如果通道部C不是直线形状、矩型形状或具有缓慢曲线的半月型或环型，而是具弯折的棱角部时，曝光时，因棱角部对光线产生衍射，所以不能均匀地调整光线在通道部C的照射量，因此在通道部C中很难形成均匀厚度的光致抗蚀剂图案114。即，如果使通道部C的棱角部具有“”字型，则因光线在棱角部的衍射等，曝光时光线在通道部C的照射量与其他部分不同。因此，显影后，在通道部C不能形成均匀厚度的光致抗蚀剂图案114。此时，如果所形成的光致抗蚀剂图案114比通道部C的其他部分薄，那么就会降低薄膜晶体管的质量，如果所形成的光致抗蚀剂图案114比通道部C的其他部分厚，则源极65有可能与漏极66或其下部的欧姆接触层图案55，56不能够完全分离，从而有可能制成短路的薄膜晶体管。因此，通道部C中被弯折的部分中，如第一实施例中的B部分，不应残留光致抗蚀剂图案，因此最好是清除半导体图案。对此，通过下面的第五实施例做详细说明。
下面参照图28至图30对根据本发明第五实施例的液晶显示器及其制造方法做详细说明。
图28表示根据本发明第五实施例的薄膜晶体管阵列面板的配置图，图29是详细表示图28中T部分的扩大图，图30表示沿着图29中XXX-XXX’线的截面图。
如图28及图30所示，根据本实施例的薄膜晶体管阵列面板的结构与第四实施例相类似。
但不同点在于，源极65以“”字型形成，所以通道部C急剧弯折的部分D中，半导体图案42具有暴露栅绝缘层30的开口45。在此，开口45中的半导体图案被完全清除。
那么，参照图31及图28至图30对根据本发明实施例的供液晶显示器用基板的制造方法做详细说明。图31表示根据本发明第五实施例制造液晶显示器用薄膜晶体管阵列面板的示意图，是沿着图29中XXX-XXX’线的截面图。
根据本发明第五实施例的制造方法，也与第一实施例中的制造方法类似。
不同点在于，如图31所示，涂覆光致抗蚀剂层110，然后利用第二光掩模通过蚀刻工程而形成光致抗蚀剂图案112，114，在薄膜晶体管的通道部C中，弯折部D与其他部B一起，光致抗蚀剂层被全部清除。这一点如同前述，是为了使通道部C弯折部D因光的衍射而使通道部C的其他部分的光线照射量不同，使源极与漏极65，66及其下部的欧姆接触层图案55，56不能完全分离，从而不能够形成均匀厚度的通道部C半导体图案42，而应最好是与B部分一起完全清除光致抗蚀剂层，不残留半导体图案。在此，位于数据线路部A的光致抗蚀剂图案的第二部分112，具有与包含“”字型形状的源极65的数据线路62，64，65，66，67相同的形状。
接着，以与第一实施例相类似的方法，蚀刻其他部分B及通道部C中弯折部分D上暴露的导体层60，然后以干式蚀刻法，把其下部的欧姆接触层50和半导体导40与光致抗蚀剂层的第一部分114一起蚀除，从而分离源极65与漏极66，且暴露源极65与漏极66之间的半导体图案42。
如此清除通道部C中被弯折部的半导体层，则可形成厚度均一的通道部C半导体图案42。
在本实施例中，漏极66是以向源极65的内侧延伸的形式形成的，但也可以以相反的形式形成。但为了在通道部C中不形成棱角部D，象第四实施例一样，形成具有“U”字型或“J”字型缓慢曲线的通道部C时，因容易控制照射在通道部C的光量，所以，可以不用象第五实施例中那样清除源极65与漏极66之间的半导体层。为了形成均一厚度的通道部C的光致抗蚀剂图案114而使用的光掩模的结构，将在后面做详细说明。
一方面，与第一实施例相同，在B部分中，只对导体层60、欧姆接触层50及半导体40进行蚀刻，保留了栅绝缘层30，但也可以蚀刻栅绝缘层30的一部分或全部。下面通过第六实施例，在B部分中栅绝缘层30也被一起清除的制造方法做详细说明。
图32及图33表示根据本发明第六实施例的液晶显示器用薄膜晶体管阵列面板，分别表示沿着图1中II-II’及III-III’线的截面图。
大部分结构与第一实施例相类似。
但是，如图32及图33所示，只在半导体层图案42，48下部，残留有栅绝缘层图案32，38，且钝化层70覆盖没有被栅绝缘层图案32，38覆盖的基板10及栅线路22，24，26，28。
那么，参照图34A及图34B，图32及图33对根据本发明第六实施例的液晶显示器用基板的制造方法做详细说明。图34A及图34B分别表示根据本发明第六实施例的液晶显示器用薄膜晶体管阵列面板按工程顺序的图，图34A表示沿着图6A中VIB-VIB’线的截面图，图34B表示沿着图6A中VIC-VIC’线的截面图。在此，34A及图34B是分别表示图10A及图10B下一阶段的图。
根据本发明第六实施例的制造方法，如图10A及图10B所示，至清除B部分中暴露的导体层60从而暴露其下部的欧姆接触层50的工程，与第一实施例中的制造方法相同。不同的是，如图34A及图34B所示，其他部分B中暴露的欧姆接触层50及其下部的半导体层40及栅绝缘层30，与光致抗蚀剂层的第一部分114一起同时清除，从而暴露通道部C的供源极/漏极用导体图案67，形成栅绝缘层图案32，38及半导体层图案42，48。
接着，以与第一实施例相同的方法，分离源极65与漏极66，从而完成数据线路62，64，65，66，68及其下部的欧姆接触层图案55，56，58，形成具有分别暴露栅极66、栅衬垫24、数据垫块64及储存电容器用导体图案68的由氮化硅或有机绝缘材料构成的具有接触孔71，72，73，74的钝化层70。形成由ITO构成的像素极82、冗长栅衬垫84及冗长数据垫块86，从而最终完成如图18及图19所示的液晶显示器用薄膜晶体管阵列面板。
下面，在根据本发明实施例的制造方法中，对为了形成具有不同厚度的光致抗蚀剂图案而使用的光掩模的结构，特别是对形成有微细图案的光掩模的通道部C的结构做详细说明。
图35A至图35C是表示根据本发明实施例的液晶显示器用薄膜晶体管阵列面板的制造过程中使用的第二光掩模的微细图案的配置图，是为了形成直线或矩型形状的通道部C的光掩模图。在此，以长缝图案为中心，形成有供源极及漏极用的光掩模图案，形成长缝图案的部分以通道部C做说明。
光掩模是利用电子束或具有短波长的激光制造。此时，光掩模的微细图案之间的间隔或微细图案的宽度为1μm以上为佳。另外，曝光时，可调整光的透过量的微细图案之间的间隔及微图案的宽度，应比光源的分辨率小，较佳地是小于一半为好。因此，光源的分辨率为3μm至4μm时，微细图案之间的间隔及微图案的宽度为1μm至2μm为佳。
此时，如图35A所示，在光掩模400的通道部C上，可形成一个以上的长缝图案。如图35B所示，也可以以光掩模400的通道部C形成长缝图案。如图35C所示，在通道部C的中央，以通道部C的形状，利用棒状的格栅410形成长缝图案。
但是，当利用图35A至图35C中的光掩模，将光致抗蚀剂层曝光而形成4000～2000埃厚度的光致抗蚀剂层时，所形成的光致抗蚀剂层的厚度有可能不均一。
图36A及图36B表示利用图35A至图35C的光掩模所形成的光致抗蚀剂图案，图36B是表示沿着图36A中XXXVIB-XXXVIB’线的截面图。
如图36A及图36B所示，在通道部C的中央部，留有均一的光致抗蚀剂图案100，而通道部C的边缘部分比中央部厚。这是因为，在通道部C的边界部分，光的衍射条件发生了变化，使边界部分的曝光程度小于通道部C的中央部分。把其称之为边界条件(boundary condition)。
因此，消除通道部C边缘部的边界条件，并且为了形成与本发明实施例相同的光掩模，即第二光掩模在光刻工程的曝光工程中，形成具有三个不同厚度的三部分，并且各部分为均一厚度的感光膜图案，特别是为了使具有中间厚度的感光膜图案(参照第一实施例的“114”或图36B的“100”)的厚度为均一，而应使光掩模的结构具有大部分透光的第一领域、遮断大部分光线的第二领域、可调整透光量的第三领域及位于第三领域与第一领域之间且具有二者之间透光量的第四领域。此时，如第三及第四领域，为了调整透光量，如前所述，光掩模上应形成长缝或格栅形状的微细图案，但微细图案之间的开口大小应小于光源的分辨率，或者使开口部大小为光源的分辨率以下，同时使微细图案的宽度也为光源的分辨率以下，以及在第三及第四领域形成替代微细图案的比第二领域具有更高透光量的半透明层。也可混合使用上述两种方法。这表示使用具有3～4μm分辨率的光源，使光掩模与液晶显示器用薄膜晶体管阵列面板之间的比率为1∶1，因此微细图案的宽度及其之间的间隔为3～4μm。当然，可通过调整分辨率以下的微细图案宽度及其之间的间隔而调整透光量，因此能够调整感光膜图案的厚度。
为前者时，在图37A至图39C中做了详细的图示，为后者时，在图40A至图40有中做了详细的图示。
图37A至图37C是表示根据本发明实施例改善了的光掩模结构配置图。
如图37A所示，所形成的光掩模400通道部C边缘部的长缝图案412比中央部的长缝图案411长，且长缝图案412外侧的长缝图案413以棒状形成。这是为了增加通道部C边界部的透光量。此时，棒状长缝图案413的宽度L3小于中央部的长缝图案411的宽度L1为好，最好是以80％程度形成。
图37B及图37C中的光掩模400，具有与图35B及图35C中的光掩模相类似的结构，但是与通道部C的中央部间隔L1相比，边界部间隔L2更长或更宽。
图38A及图38B表示利用图37A至图37C的光掩模所形成的光致抗蚀剂图案，图38B是表示沿着图38A中XXXVIIIB-XXXVIIIB’线的截面图。
如图37A至图37C所示，如果比较长地形成通道部C边缘部的长缝图案或比较长地形成长缝图案的宽度，然后将光致抗蚀剂层曝光，则形成如图38A及图38B所示的具有均一厚度的光致抗蚀剂图案110。
图39A至图39C是表示根据本发明实施例的制造液晶显示器用薄膜晶体管阵列面板时，为了使通道部成为环状而使用的光掩模的微细图案结构的配置图。在此，以通道部C为中心，相对的两侧上，也形成有供源极及漏极用的光掩模图案。
如图39A至图39C所示，通道部C以环状或半月状形成。另外，为了消除边界条件，在通道部C结束的边界部，为了增加光的透过量而加宽长缝图案的间隔或形成有棒状的长缝图案。
图39A中的通道部C上，如图37C所示，按着通道部C的形状形成有棒状的格栅410，且在通道部C结束的边界部，为了增加光的透过量，如图37B所示，在通道部C边缘的光掩模400上，增设有凹部420，故所形成的通道部C的宽度比其他部分长。
如图37A所示，在光掩模400的通道部C上，形成有多数的长缝图案411。在此也一样，在通道部C结束的边界部，形成有比中央部更宽或更长，且在通道部C的两端以棒状形成的比长缝图案411小的长缝图案413。
图39C与图39B类似，但其是为了使通道部C的棱角部成为缓慢状，从而形成厚度均一的光致抗蚀剂图案而提出的结构。
图40A至图40E是表示根据本发明实施例制造液晶显示器用薄膜晶体管阵列面板时使用的具有半透明层的第二光掩模结构的配置图，图40A，图40C，图40D及图40E表示多种第二光掩模结构的配置图，图40B是图40A的截面图。
如图40A及图40B所示，在光掩模用基底500的上部，由MgO，a-Si，MoSi等形成半透明层510，及具有暴露通道部C中半透明层510的开口部且由铬等构成的不透明图案520。此时，在半透明层510结束的通道C两端，增设有为了消除边界条件的棒状的半透明层511。此时，微细半透明层511的宽度小于光源分辨率的1/2为佳。
在此也一样，在通道部C边界领域E的边缘部，为了增加光的透过量，如图40C至图40E所示，可使半透明层510，520或供光掩模用基底500的结构具有多种变化。图40C为边界领域E的半透明层520比其他部分510窄时的状况，图40D为在边界领域E中，供光掩模用基底500的间隔比较宽，且以格栅状的半透明层520形成时的状况，图40E是表示在边界领域E中，供光掩模用基底500以比较宽的间隔形成，在边界领域E中，半透明层520与其他部分510相比，以比较宽的形状形成时的状况。当然，通道部C以及半透明层510，520可以以其他多种形状形成。
通过上述各图可知，为了形成具有均一的三个不同厚度的光致抗蚀剂图案，光掩模必须具有不同透过率的四个领域。即光掩模应具有大于光源分辨率的遮光层图案的第一领域、具有大于光源分辨率的开口的第二领域、形成有分辨率以下的微细图案，具有中间程度光透过量的第三领域及形成有比第三领域的透过量大而分辨率小的微细图案的第四领域。
当光致抗蚀剂图案为阳性时，第一领域、第三领域及第四领域分别整列于数据线路部、通道部及通道部的边界领域，与此相反，当光致抗蚀剂图案为阴性时，第二领域、第三领域及第四领域分别整列于数据线路部、通道部的边界领域及通道部。
在此，光源的分辨率是3μm时的情形，所以把长缝图案的宽度及其它们之间的间隔设定为1μm。
图37A是表示在边界领域中，加宽形成于长缝图案412，413之间的开口部的大小，从而增加了光线透过量时的状况，图37B及图37C是表示在边界领域中，使长缝图案400之间的大小小于分辨率，但比中间领域宽，从而增加了边界领域的光线的透过量时的状况，图39A至图39C是表示把通道部以多种形式变化且利用前述的方法设计的光掩模。
下面，关于形成使通道部具有缓慢曲线的环状或半月状时，为了形成厚度均一的光致抗蚀剂图案而在光掩模中形成长缝图案时，对其间隔或宽度的设计方法做详细说明。
图41及图42是表示根据本发明第四实施例制造液晶显示器用薄膜晶体管阵列面板时使用的第二光掩模中通道结构的配置图。
图41是长缝图案410沿着通道部C的形状而以棒状形成的结构，其与图39A类似，图42是以通道部C形成长缝图案时的情形。
但是，与图39A不同，取消了通道部C中以90°程度弯折的棱角部，使弯折部成为45°左右，从而使通过部以“U”字型或“J”字型形成。在此也一样，为在通道部C结束的部分E增加光线的透过量，形成均一厚度的光致抗蚀剂图案，而使通道部C比其他部分更长或更宽。
在此，如图41所示，在弯折部分D，长缝图案410的宽度或长缝图案410与源极及漏极用光掩模图案400之间的间隔，为了增加光线的透过量，比除D部分以外部分更宽的形状形成为好，在通道部C结束的边界领域E，比其他部分更宽的形状形成为好。在此，D部分的设计在1.41±0.05至1.24±0.05μm范围内进行为好。此时，所使用的曝光器为具有3μm分辨率的镜头型曝光器。
另外，如图42所示，E部分的光掩模图案400间隔L1在1.5～2.5μm范围内形成，较佳地是，以比其他部分的间隔L2大0.1～0.25μm的程度形成。当然，如图所示，除E部分以外的其他部分中，也可按部位增加光线的透过率，使其具L2的宽度，从而形成厚度均一的光致抗蚀剂层。
虽然，前述说明是对根据本发明实施例的制造方法，在薄膜晶体管阵列面板上只形成像素极的状况做了说明，但是，本发明可适用于同时具有像素极与共同极的状况。此时，共同极可与栅线路一起形成，像素极可与数据线路一起形成。
这种薄膜晶体管阵列面板，除上述方法以外还可用多种变化的形态及方法制造。
如上所述，根据本发明，在制造液晶显示器用薄膜晶体管阵列面板时，不仅可有效地减少光掩模数，而且还可保护栅衬垫及数据垫块。另外，在通道部中具有棱角的部分中，通过完全清除光致抗蚀剂图案、形成具有缓慢曲线部的通道部及通过增加通道部结束部分的边界部的透光量，而完全分离源极与漏极及其下部的欧姆接触层图案，从而形成厚度均一的通道部半导体图案。

Claims (64)

1.一种液晶显示器用薄膜晶体管阵列面板的制造方法，其包括如下步骤：
在绝缘基底上形成一包含栅线及与栅线相连接的栅极的栅线路；
形成一覆盖栅线路的栅绝缘层；
在栅绝缘层上形成半导体图案；
在半导体图案上形成欧姆接触层图案；
以相互分离的形状形成于欧姆接触层上，且包含以相同层构成的源极和漏极，以及与源极相连接的数据线的数据线路；及
形成一覆盖数据线路的钝化层图案，
其中，源极与漏极是通过光蚀刻法利用光致抗蚀剂图案予以分离，光致抗蚀剂图案位于源极与漏极之间，且包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分及具有小于第一厚度的第三厚度的第三部分。
2.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，进一步包括一形成与漏极相连接的像素极的步骤。
3.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，第三厚度为零。
4.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，用于形成上述光致抗蚀剂图案的的光掩模包括一第一部分、一透光量小于第一部分的第二部分及一透光量大于第一部分和第二部分的第三部分，上述光致抗蚀剂图案为正光致抗蚀剂层，上述光掩模的第一、第二及第三部分，分别对应于光致抗蚀剂图案的第一、第二及第三部分。
5.按照权利要求4所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，在上述光掩模的第一部分中，只能透过一部分光线，上述光掩模第二部分是不透明的，上述光掩模的第三部分是透明的。
6.按照权利要求4所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，进一步包括一位于光掩模的第一部分与光掩模的第三部分之间，且具有其透光亮介于光掩模的第一部分与光掩模的第二部分之间透光量的光掩模的第四部分。
7.按照权利要求6所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第一部分及光掩模的第四部分包括半透明层。
8.按照权利要求7所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第一部分及光掩模的第四部分的半透明层是以不同宽度或长度形成。
9.按照权利要求6所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第一部分及光掩模的第四部分，具有比曝光时用的光源的分辨率小的多数个长缝图案。
10.按照权利要求9所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第四部分的长缝图案的宽度小于或等于上述第一部分的长缝图案的宽度，上述光掩模的第四部分的长缝图案之间的间隔大于或等于第一部分的长缝图案之间的间隔。
11.按照权利要求6所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第四部分的间隔大于光掩模的第一部分的间隔。
12.按照权利要求6所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第一部分及光掩模的第四部分为长缝图案，且上述光掩模的第一部分的间隔小于光掩模的第四部分的间隔。
13.按照权利要求6所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第一部分及光掩模的第四部分包括格栅状长缝图案。
14.按照权利要求6所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第一及第四部分进一步包括一以比其他部分更宽的形状形成的光掩模的第五部分。
15.按照权利要求4所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光掩模的第一部分以线状、正四边形或具有开口部分的环状或圈状形成。
16.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光致抗蚀剂图案的第一部分是通过逆流形成。
17.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光致抗蚀剂图案第一部分的厚度小于光致抗蚀剂的第二部分厚度的一半。
18.按照权利要求17所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光致抗蚀剂图案第二部分的厚度为1μm至2μm。
19.按照权利要求18所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述光致抗蚀剂图案的第一部分的厚度小于6000埃。
20.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述数据线路、欧姆接触层图案及半导体图案是利用一个光掩模形成。
21.按照权利要求20所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，形成上述栅绝缘层、半导体图案、欧姆接触层图案及数据线路的步骤包括：
沉积栅绝缘层、半导体层、欧姆接触层及导体层；
在导体层上涂覆光致抗蚀剂层；
通过光掩模使光致抗蚀剂层曝光；
将光致抗蚀剂层显影而形成光致抗蚀剂图案，这时光致抗蚀剂的第二部分应位于数据线路的上部；
通过蚀刻第三部分下部的导体层及其下部的欧姆接触层及半导体层、第一部分及其下部的金属层及欧姆接触层以及光致抗蚀剂的第二部分的一部分厚度，形成分别由导体层、欧姆接触层及半导体层构成的数据线路、欧姆接触层图案及半导体图案；及
清除上述光致抗蚀剂图案。
22.按照权利要求20所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，形成上述数据线路、欧姆接触层图案及半导体图案的步骤包括：
通过湿式或干式蚀刻法，蚀刻光致抗蚀剂的第三部分下部的导体层，从而暴露欧姆接触层；
与光致抗蚀剂的第一部分一起，通过干式蚀刻法蚀刻上述光致抗蚀剂的第三部分下部的欧姆接触层及其下部的半导体层，将光致抗蚀剂的第三部分下部的栅绝缘层及光致抗蚀剂的第一部分下部的导体层曝光的同时，完成由半导体层构成的半导体图案；及
蚀刻以去除上述光致抗蚀剂的第一部分下部的导体层及其下部的欧姆接触层，形成数据线路及欧姆接触层图案。
23.按照权利要求20所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，在形成数据线路、欧姆接触层图案及半导体层图案的阶段，进一步包括一蚀刻光致抗蚀剂的第三部分下部栅绝缘层的步骤。
24.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述源极与漏极之间的部分是以具有直线或缓慢弧度的半月型或以具有棱角的环状形成。
25.按照权利要求24所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，清除上述棱角部分的导体层及其下部的半导体层及欧姆接触层。
26.按照权利要求2所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述栅线路进一步包括一与栅线相连接且从外部接收信号的栅衬垫，及上述数据线路进一步包括一与数据线相连接且从外部接收信号的数据垫块，上述钝化层图案及栅绝缘层具有暴露上述栅衬垫及数据垫块的第二及第三接触孔，且
进一步包括一形成经上述第二及第三接触孔与上述栅衬垫及数据垫块相连接，且由与像素极相同层构成的冗长栅衬垫及冗长数据垫块的步骤。
27.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述钝化层图案是由上述光致抗蚀剂图案制成。
28.按照权利要求27所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述栅线路进一步包括一与栅线相连接且从外部接收信号的栅衬垫，上述数据线路进一步包括一与数据线相连接且从外部接收信号的数据垫块，且形成上述栅绝缘层、半导体图案、欧姆接触层图案、数据线路、钝化层图案及像素极的步骤包括：
沉积栅绝缘层、半导体层、欧姆接触层及导体层；
将导体层、欧姆接触层及半导体层图案化，形成连接上述数据线路及源极和漏极的导体桥、导体桥下部的导体桥欧姆接触层图案及半导体图案；
涂覆光致抗蚀剂层；
通过光掩模将上述光致抗蚀剂层曝光；
将上述光致抗蚀剂层显影，形成光致抗蚀剂图案，此时显影后的光致抗蚀剂的第三部分应位于栅衬垫、数据垫块及漏极上，而光致抗蚀剂的第二部分应位于导体桥上；
清除上述栅衬垫上的栅绝缘层而暴露栅衬垫；
在上述光致抗蚀剂图案上，形成覆盖漏极的像素极、覆盖栅衬垫的冗长栅衬垫及覆盖数据垫块的冗长数据垫块；
去除第一部分而暴露导体桥，同时，蚀刻光致抗蚀剂的第二部分而减少厚度；及
去除导体桥及导体桥欧姆接触层图案而完成数据线路及欧姆接触层图案。
29.按照权利要求1所述的液晶显示器用薄膜晶体管阵列面板的制造方法，其特征是，上述栅线路进一步包括一与栅线相连接且从外部接收信号的栅衬垫，上述数据线路进一步包括一与数据线相连接且从外部接收信号的数据垫块，且形成上述栅绝缘层、半导体图案、欧姆接触层图案、数据线路、钝化层图案及像素极的步骤包括：
沉积栅绝缘层、半导体层、欧姆接触层及导体层；
将上述导体层、欧姆接触层及半导体层图案化，形成连接数据线路及源极和漏极的导体桥、导体桥下部的导体桥欧姆接触层图案及半导体图案；
形成钝化层用绝缘层；
在绝缘层上涂覆光致抗蚀剂层；
通过光掩模将上述光致抗蚀剂层曝光；
将上述光致抗蚀剂层显影而形成光致抗蚀剂图案，此时显影后的光致抗蚀剂的第三部分应位于栅衬垫、数据垫块及漏极上，而光致抗蚀剂的第二部分应位于导体桥上；
上述栅衬垫上的绝缘层和栅绝缘层与上述光致抗蚀剂的第一部分及其下部的绝缘层一起被清除，形成由绝缘层构成的钝化层图案，同时暴露上述栅衬垫及导体桥；
清除上述光致抗蚀剂图案；
在上述钝化层图案上，形成覆盖漏极的像素极、覆盖栅衬垫的冗长栅衬垫及覆盖数据垫块的冗长数据垫块；及
蚀刻导体桥及导体桥欧姆接触层图案而完成数据线路及欧姆接触层图案。
30.一种供液晶显示器用薄膜晶体管阵列面板，其包括：
形成于绝缘基底上的栅线路，且具有栅线、为栅线的支线或一部的栅极及与栅线相连接的栅衬垫；
覆盖上述栅线路，且至少具有暴露上述栅衬垫的第一接触孔的栅绝缘层图案；
形成于上述栅绝缘层图案上部的半导体层图案；
形成于上述半导体层图案的上部，且除栅极上部以外的部分，具有与半导体层图案相同形状的欧姆接触层图案；
在上述欧姆接触层图案的上部，以相同的形状形成，且包含数据线、与数据线相连接的数据垫块、源极及漏极的数据线路；
与上述栅极上部的半导体层直接接触，且具有形成于上述第一接触孔上部的第二接触孔、暴露上述数据垫块的第三接触孔及暴露上述漏极的第四接触孔的钝化层图案；及
形成于上述钝化层上部，且通过上述第四接触孔与漏极相连接的像素极。
31.按照权利要求30所述的供液晶显示器用薄膜晶体管阵列面板，其特征是，进一步包括一通过上述第二接触孔与上述栅衬垫相连接的冗长栅衬垫。
32.按照权利要求30所述的供液晶显示器用薄膜晶体管阵列面板，其特征是，进一步包括一通过上述第三接触孔与上述数据垫块相连接的冗长数据垫块。
33.按照权利要求30所述的供液晶显示器用薄膜晶体管阵列面板，其特征是，上述像素极、栅线及数据线至少有一部分相重叠。
34.按照权利要求33所述的供液晶显示器用薄膜晶体管阵列面板，其特征是，上述钝化层图案是由有机绝缘材料构成。
35、一种薄膜晶体管阵列面板，其包括：
形成于基底上的栅线路，且具有在一第一方向延伸的栅线；
覆盖上述栅线路的栅绝缘层，且具有暴露上述栅线的一部分的一第一接触孔图案；
形成于上述栅绝缘层上的半导体层；
形成于上述半导体层上的欧姆接触层；
至少在上述欧姆接触层上形成的数据线路，且包括在一第二方向延伸的数据线和与该数据线隔开的漏极；
覆盖数据线路的钝化层，并且具有沿着第一接触孔暴露栅线一部分的一第二接触孔、暴露上述漏极至少一部分的第三接触孔及暴露上述数据线的一部分的第四接触孔；
形成于上述钝化层上，且通过上述第三接触孔与漏极相连接的像素极；
形成在钝化层上的第一衬垫，其通过第一和第二接触孔与栅线连接；
形成在钝化层上的第二衬垫，其通过第四接触孔与数据线连接，
其中半导体层和欧姆接触层沿着数据线延伸，并且第一接触孔和第二接触孔具有相同的平面形状。
36、根据权利要求35所述的薄膜晶体管阵列面板，其特征是，欧姆接触层与数据线路具有相同的平面形状，并且除了数据线和漏极之间的部分之外，半导体层与数据线路具有相同的平面形状。
37、根据权利要求35所述的薄膜晶体管阵列面板，其特征是，像素极至少覆盖数据线的一部分。
38、根据权利要求37所述的薄膜晶体管阵列面板，其特征是，像素极至少覆盖数据线的一部分。
39、根据权利要求35所述的薄膜晶体管阵列面板，其特征是，像素极由氧化铟锡制成。
40、根据权利要求38所述的薄膜晶体管阵列面板，其特征是，第一衬垫和第二衬垫由于像素及相同的材料制成。
41、根据权利要求35所述的薄膜晶体管阵列面板，其特征是，栅极线路有双层结构成。
42、根据权利要求41所述的薄膜晶体管阵列面板，其特征是，栅极线路具有上层线路和下层线路，并且下层线路比上层线路的电阻率低。
43、根据权利要求42所述的薄膜晶体管阵列面板，其特征是，下层线路是由Al或Al合金制成。
44、根据权利要求42所述的薄膜晶体管阵列面板，其特征是，钝化层是由有机材料制成。
45、一种薄膜晶体管阵列面板，其包括：
一绝缘基底；
形成于基底上的栅线和数据线，并且二者彼此绝缘；
薄膜晶体管具有与数据线连接的漏极和源极；
覆盖栅线、数据线和薄膜晶体管的钝化层，并且具有分别暴露栅线的一部分、数据线的一部分和上述漏极的至少一部分的第一、第二和第三接触孔；
形成于上述钝化层上的像素极，其通过上述第三接触孔与漏极相连接，并且覆盖数据线的至少一部分；
形成在钝化层上的第一导体，其通过第一接触孔与栅线连接；
形成在钝化层上的第二导体，其通过第二接触孔与数据线连接。
46、根据权利要求45所述的薄膜晶体管阵列面板，其特征是，像素极至少覆盖数据线的一部分。
47、根据权利要求46所述的薄膜晶体管阵列面板，其特征是，像素极全部边缘覆盖栅线或者数据线。
48、根据权利要求45所述的薄膜晶体管阵列面板，其特征是，第一导体、第二导体和像素极是由相同的材料制成的。
49、根据权利要求48所述的薄膜晶体管阵列面板，其特征是，像素极是透明材料。
50、根据权利要求49所述的薄膜晶体管阵列面板，其特征是，像素极由氧化铟锡制成。
51、根据权利要求45所述的薄膜晶体管阵列面板，其特征是，还包括与像素极连接的电连接的导体图案，用于作为存储电容的终端，并且由与数据线相同的材料制成。
52、根据权利要求51所述的薄膜晶体管阵列面板，其特征是，还包括存储电极，其与导体图案绝缘，覆盖导体图案，以形成存储电容的另一个终端，并与栅线由相同的材料制成。
53、根据权利要求52所述的薄膜晶体管阵列面板，其特征是，钝化层包括第四接触孔，暴露导体图案，并且通过第四接触孔将导体图案与像素极相连。
54、根据权利要求52所述的薄膜晶体管阵列面板，其特征是，薄膜晶体管还包括与栅线连接的栅极电极、与栅极电极绝缘的半导体层、和在半导体层上的掺杂半导体层，掺杂半导体层与源极和漏极电极相接触。
55、根据权利要求54所述的薄膜晶体管阵列面板，其特征是，掺杂半导体层的整个部分与半导体层直接接触。
56、一种薄膜晶体管阵列面板，其包括：
一绝缘基底；
形成于基底上的栅线和数据线，并且二者彼此绝缘；
薄膜晶体管具有与数据线连接的漏极和源极；
覆盖栅线、数据线和薄膜晶体管的钝化层，并且具有暴露上述漏极的至少一部分的第一接触孔；
形成于上述钝化层上的像素极，其通过上述第一接触孔与漏极相连接，并且覆盖数据线的至少一部分；
第一导体，具有不同于像素极的层，并与像素极电连接，起到存储电极一终端的作用。
57、根据权利要求56所述的薄膜晶体管阵列面板，其特征是，还包括与第一导体绝缘的第二导体，其与第一导体重叠以形成存储电容的另一个终端。
58、根据权利要求57所述的薄膜晶体管阵列面板，其特征是，第二导体与栅线由相同的材料形成。
59、根据权利要求56所述的薄膜晶体管阵列面板，其特征是，第一导体与数据线由相同的材料形成。
60、根据权利要求59所述的薄膜晶体管阵列面板，其特征是，钝化层还包括一第二接触孔，其暴露第一导体，并且第一导体通过该第二接触孔与像素极相连。
61、根据权利要求56所述的薄膜晶体管阵列面板，其特征是，像素极至少覆盖数据线的一部分。
62、根据权利要求61所述的薄膜晶体管阵列面板，其特征是，像素极全部边缘覆盖栅线或者数据线。
63、根据权利要求56所述的薄膜晶体管阵列面板，其特征是，薄膜晶体管还包括与栅线连接的栅极电极、与栅极电极绝缘的半导体层、和在半导体层上的掺杂半导体层，掺杂半导体层与源极和漏极电极相接触。
64、根据权利要求63所述的薄膜晶体管阵列面板，其特征是，掺杂半导体层的整个部分与半导体层直接接触。
CNB99124852XA 1998-11-19 1999-11-19 薄膜晶体管阵列面板及其制造方法 Expired - Lifetime CN1152420C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-1998-0049710A KR100372306B1 (ko) 1998-11-19 1998-11-19 박막트랜지스터의제조방법
KR49710/1998 1998-11-19
KR1019990017189A KR100601168B1 (ko) 1999-05-13 1999-05-13 박막 트랜지스터 기판 및 그의 제조 방법
KR17189/1999 1999-05-13

Publications (2)

Publication Number Publication Date
CN1254948A CN1254948A (zh) 2000-05-31
CN1152420C true CN1152420C (zh) 2004-06-02

Family

ID=26634346

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99124852XA Expired - Lifetime CN1152420C (zh) 1998-11-19 1999-11-19 薄膜晶体管阵列面板及其制造方法

Country Status (3)

Country Link
US (1) US6255130B1 (zh)
JP (2) JP3756363B2 (zh)
CN (1) CN1152420C (zh)

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185473B1 (en) * 1998-01-08 2001-02-06 Micron Technology, Inc. Optical pattern transfer tool
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
KR100333274B1 (ko) 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6759281B1 (en) * 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100299537B1 (ko) * 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
KR100500684B1 (ko) * 1999-12-29 2005-07-12 비오이 하이디스 테크놀로지 주식회사 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100364832B1 (ko) * 2000-05-18 2002-12-16 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP3564417B2 (ja) 2000-05-31 2004-09-08 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示装置及びその製造方法
JP2002122887A (ja) 2000-06-12 2002-04-26 Nec Corp 液晶表示装置及びその製造方法
KR100372579B1 (ko) 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100672622B1 (ko) * 2000-07-26 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시장치의 패드 및 그 제조방법
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4954401B2 (ja) * 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP4789915B2 (ja) * 2000-08-28 2011-10-12 シャープ株式会社 アクティブマトリクス基板及びその製造方法
KR100685914B1 (ko) * 2000-09-05 2007-02-23 엘지.필립스 엘시디 주식회사 멀티 도메인 액정표시소자 및 그 제조방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100710149B1 (ko) * 2000-12-28 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시소자
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR20020083249A (ko) 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
CN100378551C (zh) * 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100391157B1 (ko) * 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
US7569153B2 (en) * 2002-05-23 2009-08-04 Lg Display Co., Ltd. Fabrication method of liquid crystal display device
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
JP4066731B2 (ja) * 2002-07-09 2008-03-26 セイコーエプソン株式会社 カラーフィルタ基板及びその製造方法、電気光学装置並びに電子機器
EP1394597B1 (en) * 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
KR100890024B1 (ko) * 2002-09-18 2009-03-25 삼성전자주식회사 액정 표시 장치
US7133098B2 (en) * 2002-10-16 2006-11-07 Chi Mei Optoelectronics Corp. Liquid crystal display including array of protrusions in a broken zigzag pattern all formed within area of light-shielding matrix
TWI230292B (en) * 2002-12-09 2005-04-01 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
KR100905472B1 (ko) 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100492731B1 (ko) * 2002-12-28 2005-06-07 엘지.필립스 엘시디 주식회사 다 모델 액정표시장치 제조방법
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI315543B (en) * 2003-02-11 2009-10-01 Chunghwa Picture Tubes Ltd Lithoraphic process for multi-etching steps by using single reticle
TW588462B (en) * 2003-03-31 2004-05-21 Quanta Display Inc Method of fabricating a thin film transistor array panel
KR100531410B1 (ko) * 2003-04-15 2005-11-28 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치의 어레이 기판 및 그의 제조 방법
CN1324359C (zh) * 2003-05-28 2007-07-04 友达光电股份有限公司 平面显示器及其制造方法
KR20050004410A (ko) * 2003-07-02 2005-01-12 삼성전자주식회사 색 필터 표시판 및 이를 포함하는 액정 표시 장치
US7023016B2 (en) 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100523141B1 (ko) * 2003-07-18 2005-10-19 매그나칩 반도체 유한회사 반도체 소자의 금속 배선층 형성방법
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
CN1333432C (zh) * 2003-08-21 2007-08-22 广辉电子股份有限公司 薄膜晶体管阵列基板的制造方法
KR100980020B1 (ko) * 2003-08-28 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
JP4399217B2 (ja) * 2003-09-10 2010-01-13 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
JP4746832B2 (ja) * 2003-09-12 2011-08-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
KR20050060963A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101003577B1 (ko) * 2003-12-29 2010-12-23 엘지디스플레이 주식회사 마스크 및 이를 이용한 액정표시소자 제조방법
CN100397213C (zh) * 2003-12-31 2008-06-25 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
JP4221314B2 (ja) 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7557373B2 (en) * 2004-03-30 2009-07-07 Toshiba Matsushita Display Technology Co., Ltd. Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith
KR101112537B1 (ko) * 2004-06-03 2012-02-29 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101090253B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101085141B1 (ko) * 2004-12-17 2011-11-21 엘지디스플레이 주식회사 단차가 있는 패턴 형성방법, 그를 이용한 박막트랜지스터형성방법 및 액정표시소자 제조방법
KR20060069081A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8305507B2 (en) * 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
US7796223B2 (en) * 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
CN100399134C (zh) * 2005-04-22 2008-07-02 友达光电股份有限公司 阵列基板与薄膜晶体管阵列面板的制造方法
KR101136298B1 (ko) * 2005-05-13 2012-04-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101172498B1 (ko) * 2005-06-01 2012-08-10 삼성전자주식회사 액정 표시 장치의 제조 방법, 액정 표시 장치 및 에이징시스템
US7719008B2 (en) * 2006-02-03 2010-05-18 Samsung Electronics Co., Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP4999335B2 (ja) * 2006-03-07 2012-08-15 株式会社アルバック 金属膜、液晶表示装置、金属膜の製造方法
JP4962838B2 (ja) * 2006-03-28 2012-06-27 カシオ計算機株式会社 表示装置の製造方法
US8906490B2 (en) * 2006-05-19 2014-12-09 Eastman Kodak Company Multicolor mask
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101264688B1 (ko) * 2006-06-23 2013-05-16 엘지디스플레이 주식회사 박막 패턴의 제조장치 및 방법
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20080032431A1 (en) * 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
DE102006037433B4 (de) 2006-08-09 2010-08-19 Ovd Kinegram Ag Verfahren zur Herstellung eines Mehrschichtkörpers sowie Mehrschichtkörper
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
TWI325639B (en) * 2007-03-15 2010-06-01 Au Optronics Corp Semiconductor structure and fabricating method thereof for liquid crystal display device
US8139199B2 (en) * 2007-04-02 2012-03-20 Nikon Corporation Exposure method, exposure apparatus, light converging pattern formation member, mask, and device manufacturing method
CN101315517A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 像素沟道区的掩模版及用该掩模版形成的薄膜晶体管
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP5331321B2 (ja) 2007-08-31 2013-10-30 ゴールドチャームリミテッド 表示装置の製造方法
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构
CN101387825B (zh) * 2007-09-10 2011-04-06 北京京东方光电科技有限公司 补偿型灰阶掩膜版结构
JP2008022028A (ja) * 2007-09-18 2008-01-31 Nec Lcd Technologies Ltd 薄膜トランジスタの製造方法
TWI371640B (en) 2008-01-25 2012-09-01 Au Optronics Corp Pixel structure and method for manufacturing the same
JP5217558B2 (ja) * 2008-03-27 2013-06-19 三菱電機株式会社 薄膜トランジスタ基板
TWI374510B (en) 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
JP5236370B2 (ja) * 2008-07-10 2013-07-17 三菱電機株式会社 Ｔｆｔ基板の製造方法及びｔｆｔ基板
JP5019299B2 (ja) * 2008-10-31 2012-09-05 栄 田中 低コスト表示装置を製造するためのホトマスク構造
US7910267B1 (en) * 2008-12-12 2011-03-22 Western Digital (Fremont), Llc Method and system for providing optical proximity correction for structures such as a PMR nose
TWI444758B (zh) * 2009-06-19 2014-07-11 Au Optronics Corp 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US20110006998A1 (en) * 2009-07-10 2011-01-13 Sunggu Kang Patterning of thin film conductive and passivation layers
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2458577B1 (en) 2009-07-24 2017-03-01 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
US8475872B2 (en) * 2009-08-19 2013-07-02 Apple Inc. Patterning of thin film layers
TWI390339B (zh) 2009-08-31 2013-03-21 Au Optronics Corp 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法
TWI418952B (zh) * 2010-03-15 2013-12-11 Au Optronics Corp 曝光機台、圖案化薄膜的形成方法、圖案化光阻層的形成方法、主動元件陣列基板以及圖案化薄膜
KR101229712B1 (ko) 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
CN102109721B (zh) * 2010-11-22 2013-04-24 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
US20130271690A1 (en) * 2010-12-27 2013-10-17 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR101908492B1 (ko) * 2011-04-12 2018-10-17 엘지디스플레이 주식회사 터치 패널 일체형 표시 장치
TWI424507B (zh) * 2011-04-15 2014-01-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板的製造方法
JP5209754B2 (ja) * 2011-04-22 2013-06-12 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5538331B2 (ja) * 2011-08-24 2014-07-02 株式会社半導体エネルギー研究所 半導体装置
TWI489560B (zh) 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
CN102655175B (zh) * 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板
CN103744236B (zh) * 2013-12-27 2016-02-24 深圳市华星光电技术有限公司 像素结构
CN104465674B (zh) * 2014-12-31 2018-01-02 深圳市华星光电技术有限公司 低温多晶硅(ltps)产品结构及制造方法
CN104716145B (zh) * 2015-03-27 2018-03-20 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
TW202316486A (zh) 2015-03-30 2023-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102462070B1 (ko) * 2015-12-31 2022-11-01 엘지디스플레이 주식회사 디스플레이패널 및 그 검사 방법
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
JP2017142537A (ja) * 2017-05-11 2017-08-17 株式会社半導体エネルギー研究所 半導体装置及び電子機器
WO2019012631A1 (ja) * 2017-07-12 2019-01-17 堺ディスプレイプロダクト株式会社 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247194A (en) * 1991-05-24 1993-09-21 Samsung Electronics Co., Ltd. Thin film transistor with an increased switching rate
JP3094610B2 (ja) * 1991-12-13 2000-10-03 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH0792493A (ja) * 1993-09-20 1995-04-07 Dainippon Printing Co Ltd アクティブマトリクス基板およびその製造方法
KR0139346B1 (ko) 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
US5668649A (en) * 1994-03-07 1997-09-16 Hitachi, Ltd. Structure of liquid crystal display device for antireflection
JP3081474B2 (ja) * 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
JP3410617B2 (ja) * 1996-11-29 2003-05-26 シャープ株式会社 薄膜のパターニング方法
KR100502797B1 (ko) * 1997-12-01 2005-10-19 삼성전자주식회사 액정 표시 장치 및 그의 제조 방법
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP3190878B2 (ja) * 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法

Also Published As

Publication number Publication date
JP3756363B2 (ja) 2006-03-15
JP2000164886A (ja) 2000-06-16
JP4624161B2 (ja) 2011-02-02
CN1254948A (zh) 2000-05-31
JP2005277428A (ja) 2005-10-06
US6255130B1 (en) 2001-07-03

Similar Documents

Publication Publication Date Title
CN1152420C (zh) 薄膜晶体管阵列面板及其制造方法
CN1139837C (zh) 液晶显示器用薄膜晶体管阵列基板及其制造方法
CN1155058C (zh) 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法
CN1610859A (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1495478A (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN1145840C (zh) 液晶表示装置及其制造方法
CN1495851A (zh) 薄膜晶体管阵列板及其制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1771595A (zh) 接触部分及制备方法、薄膜晶体管阵列面板及制备方法
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1639624A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1655370A (zh) 显示器件及其制造方法
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN1821872A (zh) 蚀刻剂组合物和薄膜晶体管阵列板的制造方法
CN1804709A (zh) 液晶显示装置及其制造方法
CN1797773A (zh) 薄膜晶体管阵列基板及其制造方法
CN101042999A (zh) 硬掩模叠层和图案化方法
CN1613152A (zh) 薄膜晶体管阵列面板及其制造方法
CN1643443A (zh) 阵列基板及其制造方法
CN1992237A (zh) 薄膜晶体管基板的制造方法
CN1885549A (zh) 电光显示装置及其制造方法
CN1335532A (zh) 液晶显示装置
CN1815366A (zh) 光刻胶组合物及用它形成薄膜图案的方法以及用它制备薄膜晶体管阵列板的方法
CN1695078A (zh) 用于多域液晶显示器的薄膜晶体管面板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040602