KR101090253B1 - 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR101090253B1
KR101090253B1 KR20040079476A KR20040079476A KR101090253B1 KR 101090253 B1 KR101090253 B1 KR 101090253B1 KR 20040079476 A KR20040079476 A KR 20040079476A KR 20040079476 A KR20040079476 A KR 20040079476A KR 101090253 B1 KR101090253 B1 KR 101090253B1
Authority
KR
South Korea
Prior art keywords
line
storage electrode
data
repair
electrode line
Prior art date
Application number
KR20040079476A
Other languages
English (en)
Other versions
KR20060030632A (ko
Inventor
송근규
양영철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20040079476A priority Critical patent/KR101090253B1/ko
Publication of KR20060030632A publication Critical patent/KR20060030632A/ko
Application granted granted Critical
Publication of KR101090253B1 publication Critical patent/KR101090253B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F2001/136263Line defect
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다.
스위칭 소자를 각각 포함하는 복수의 화소, 가로 방향으로 뻗어 있으며 게이트 신호를 전달하는 게이트선, 세로 방향으로 뻗어 있으며 데이터 신호를 전달하는 데이터선, 상기 게이트선과 나란하게 뻗어 있는 제1 유지 전극선, 상기 데이터선과 나란하게 뻗어 있는 제2 유지 전극선, 그리고 상기 제2 유지 전극선 사이에 연결되어 있는 제3 유지 전극선을 포함하고, 상기 데이터선은 상기 제2 유지 전극선 사이에 위치하며, 상기 제3 유지 전극선과 상기 데이터선이 교차하는 부분에 형성되어 있는 수리 부재를 포함한다.
이러한 방식으로, 특히 대형 액정 표시 장치에서 수리 구조의 경로를 단축시켜 신호 지연이 없이 단선된 데이터선을 수리할 수 있다.
액정표시장치, 수리, 단선, 데이터선, 데이터구동부, 증폭기

Description

박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 {THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다.

도 5는 도 3에 도시한 박막 트랜지스터 표시판과 도 4에 도시한 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.

도 6은 도 5의 액정 표시 장치를 VI-VI'선을 따라 잘라 도시한 단면도이다.

도 7은 도 5에 도시한 배치도에서 수리된 상태의 한 예를 나타내는 도면이다.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 수리 구조를 나타내는 배치도이다.

도 9는 도 8에 도시한 배치도에서 수리된 상태의 한 예를 나타내는 도면이 다.

본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.

이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.

또한, 액정 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 액정 표시판 조립체, 그리고 표시 신호선 중 데이터선에 데이터 전압을 인가하는 데이터 구동부를 포함한다.

이 때, 신호선은 표시 장치를 제조하는 과정에서 단선될 수 있다. 특히 데이터선이 단선된 경우에는 화소에 데이터 전압을 인가하지 못하여 표시 불량으로 나타나는 경우가 있다.

이러한 데이터선 단선에 대한 수리 구조로서, 데이터선을 표시판 조립체의 가장자리를 따라 고리(ring) 모양으로 형성하는 링 구조를 고려할 수 있다.

하지만, 이 경우 수리선의 경로가 길어지면서 배선 자체의 저항과 여러 결합 용량에 따른 신호 지연이 발생하고, 이로 인해 대형 표시 장치에 적용하기에는 한계가 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 종래 기술의 문제점을 해결할 수 있는 액정 표시 장치를 제공하는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 스위칭 소자를 각각 포함하는 복수의 화소, 가로 방향으로 뻗어 있으며 게이트 신호를 전달하는 게이트선, 세로 방향으로 뻗어 있으며 데이터 신호를 전달하는 데이터선, 상기 게이트선과 나란하게 뻗어 있는 제1 유지 전극선, 상기 데이터선과 나란하게 뻗어 있는 제2 유지 전극선, 그리고 상기 제2 유지 전극선 사이에 연결되어 있는 제3 유지 전극선을 포함하고, 상기 데이터선은 상기 제2 유지 전극선 사이에 위치하며, 상기 제3 유지 전극선과 상기 데이터선이 교차하는 부분에 형성되어 있는 수리 부재를 포함한다.

상기 수리 부재는 접촉 구멍을 통하여 상기 데이터선에 연결되어 있는 것이 바람직하다.

이때, 상기 제2 유지 전극선은 상기 제1 유지 전극선과 유지 전극선 연결 다리를 통하여 연결되어 있을 수 있다.

상기 제3 유지 전극선이 상기 데이터선과 연결되는 경우, 상기 제1 및 제2 유지 전극선의 적어도 일부가 개방되는 것이 바람직하다.

본 발명의 한 실시예에 따른 액정 표시 장치는, 복수의 화소, 게이트선 및 데이터선이 형성되어 있는 표시 영역을 갖는 박막 트랜지스터 표시판을 포함하고,

상기 박막 트랜지스터 표시판은, 상기 게이트선과 나란하게 뻗어 있는 제1 유지 전극선, 상기 데이터선과 나란하게 뻗어 있는 제2 유지 전극선, 상기 제2 유지 전극선 사이에 연결되어 있는 제3 유지 전극선, 상기 제3 유지 전극선과 상기 데이터선이 교차하는 부분에 형성되어 있는 수리 부재, 그리고 상기 게이트선과 나란하게 뻗어 있으며 상기 데이터선과 교차하는 복수의 수리선을 포함한다.

이때, 상기 액정 표시 장치는 상기 데이터선에 데이터 신호를 인가하는 복수의 데이터 구동 집적 회로를 더 포함할 수 있는데, 상기 각 데이터 구동 집적 회로는 제1 연산 증폭기 및 제2 연산 증폭기를 포함하는 것이 바람직하다.

상기 박막 트랜지스터 표시판은 상기 제1 연산 증폭기 및 상기 제2 연산 증폭기의 입력단과 출력단에 각각 연결되며 상기 수리선과 교차하여 형성되어 있는 단자선을 더 포함하는 것이 바람직한데, 상기 단자선은 상기 데이터선과 동일한 층으로 이루어져 있을 수 있고, 상기 수리선은 상기 게이트선과 동일한 층으로 이루어져 있을 수 있다.

상기 수리 부재는 접촉 구멍을 통하여 상기 데이터선에 연결되어 있는 것이 바람직하며, 상기 제2 유지 전극선은 상기 제1 유지 전극선과 유지 전극선 연결 다리를 통하여 연결되어 있을 수 있다.

상기 제3 유지 전극선이 상기 데이터선과 연결되는 경우, 상기 제1 및 제2 유지 전극선의 적어도 일부가 개방되는 것이 바람직하다.

이와는 달리, 상기 제3 유지 전극선이 상기 데이터선과 연결되는 경우, 상기 제1 및 제2 유지 전극선의 적어도 일부가 개방되며, 상기 단자선과 상기 수리선 중 적어도 두 개는 단락되고, 상기 데이터선과 상기 연결된 수리선이 단락되는 것이 바람직하다.

여기서, 상기 수리선 및 상기 데이터선은 상기 단락점 부근에서 개방되는 것이 바람직하다.

한편, 본 발명의 한 실시예에 따른 액정 표시 장치의 수리 방법은, 제1 기판 위에 제1 배선 및 제2 배선을 차례로 형성하는 단계, 상기 제1 배선과 상기 제2 배선이 교차하는 지점에 수리 부재를 형성하는 단계, 상기 제2 배선이 단선된 경우에 상기 교차 지점을 단락시키는 단계, 그리고 상기 제1 배선의 일부를 개방시키는 단계를 포함한다.

본 발명의 다른 실시예에 따른 액정 표시 장치의 수리 방법은, 제1 기판 위에 제1 배선과 수리선을 형성하는 단계, 상기 제1 배선과 수리선 위에 제2 배선과 단자선을 형성하는 단계, 상기 제1 배선과 상기 제2 배선이 교차하는 지점에 수리 부재를 형성하는 단계, 상기 제2 배선에 데이터 신호를 인가하는 데이터 구동 회로 를 형성하는 단계, 상기 제2 배선이 단선된 경우에 상기 교차 지점을 단락시키는 단계, 상기 제1 배선의 일부를 개방시키는 단계, 상기 단자선과 상기 수리선의 일부를 단락시키는 단계, 상기 단락점 부근의 상기 수리선의 일부를 개방시키는 단계를 포함한다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부 (800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.

표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm )을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D 1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.

각 화소는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.

박막 트랜지스터 등 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(C ST)에 연결되어 있다.

액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200) 의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소가 삼원색 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 도 2는 공간 분할의 한 예로서 각 화소가 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.

액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.

계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가하며 통상 복수의 집적 회로로 이루어진다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 통상 복수의 집적 회로로 이루어진다.

복수의 게이트 구동 집적 회로 또는 데이터 구동 집적 회로는 칩의 형태로 TCP(tape carrier package)(도시하지 않음)에 실장하여 TCP를 액정 표시판 조립체(300)에 부착할 수도 있고, TCP를 사용하지 않고 유리 기판 위에 이들 집적 회로 칩을 직접 부착할 수도 있으며(chip on glass, COG 실장 방식), 이들 집적 회로 칩과 같은 기능을 수행하는 회로를 액정 표시판 조립체(300)에 직접 형성할 수도 있다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.

게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 전압(Von)의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.

데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 입력 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대한 영상 데이터(DAT)를 차례로 입력받아 시프트시키고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G 1-Gn)에 연결된 스위칭 소자(Q)를 턴온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.

화소에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.

1 수평 주기(또는 "1H")[수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시 작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: "행 반전", "점 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: "열 반전", "점 반전").

그러면 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도 3 내지 도 8을 참고로 하여 좀더 상세하게 설명한다.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 5는 도 3에 도시한 박막 트랜지스터 표시판과 도 4에 도시한 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 6은 도 5의 액정 표시 장치를 VI-VI'선을 따라 잘라 도시한 단면도이며, 도 7은 도 5에 도시한 배치도에서 데이터선이 단선된 경우 수리된 상태의 한 예를 나타내는 도면이다.

본 발명의 한 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 공통 전극 표시판(200), 그리고 이들 사이에 삽입되어 있으며 두 표시판(100, 200)의 표면에 대하여 거의 수직으로 배향되어 있는 액정 분자(310)를 포함하는 액정층(3)으로 이루어진다.

먼저, 도 3과 도 5 및 도 6을 참고로 하여 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.

투명한 유리등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다

게이트선(121)은 주로 가로 방향으로 뻗어 있고, 서로 분리되어 있으며 게이트 신호를 전달한다. 각 게이트선(121)은 게이트 전극(123)을 이루는 복수의 돌기를 가지며, 게이트선(121)의 한쪽 끝부분(125)은 외부 회로와의 연결을 위하여 면적이 넓다.

각 유지 전극선(131)은 주로 가로 방향으로 뻗어 있고 제1 내지 제6 유지 전극(133a, 133b, 133c, 133d, 133e, 133f)을 이루는 복수 벌의 가지 집합을 포함한다. 제1 유지 전극(133a)과 제2 유지 전극(133b)은 세로 방향으로 뻗어 있고, 제3 및 제4 유지 전극(133c, 133d)은 수평면에 대하여 각각 양과 음의 방향으로 45도 방향으로 뻗어 있다. 제5 유지 전극(133e)은 제3 및 제4 유지 전극(133c, 133d)을 더한 모양이며 꺽이는 부분은 직각을 이룬다. 제6 유지 전극(133f)은 가로 방향으로 뻗어 제2 유지 전극(133b)과 인접한 화소의 제1 유지 전극(133a)을 연결하고 있다. 제1 유지 전극(133a)은 자유단과 유지 전극선(131)에 연결된 고정단을 가지며, 고정단은 돌출부를 가지고 있다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(270)에 인가되는 공통 전압 등 소정의 전압이 인가된다.

게이트선(121)과 유지 전극선(131)은 알루미늄과 알루미늄 합금 등 알루미늄 계열의 금속, 은과 은 합금 등 은 계열의 금속, 구리와 구리 합금 등 구리 계열의 금속, 몰리브덴과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬, 티타늄, 탄탈 륨 따위로 이루어지는 것이 바람직하다. 게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 막, 즉 하부막(도시하지 않음)과 그 위의 상부막(도시하지 않음)을 포함할 수 있다. 상부막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 등으로 이루어진다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.

또한 게이트선(121)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 20-80°이다.

게이트선(121)과 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(도시하지 않음)가 게이트 전극(123)을 향하여 뻗어 나와 있다.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 저항성 접촉 부재(ohmic contact)(161)가 형성되어 있다. 선형 접촉 부재는 복수의 돌출부(도시하지 않음)를 가지고 있으며, 이 돌출부와 섬형 접촉 부재(도시하지 않음)는 쌍을 이루어 반도체(151)의 돌출부 위에 위치한다.

반도체(151)와 저항성 접촉 부재(161)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.

저항성 접촉 부재(161) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 이로부터 분리되어 있는 복수의 드레인 전극(drain electrode)(175) 및 복수의 고립된 금속편(metal piece)(172)이 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압을 전달한다. 각 데이터선(171)은 유지 전극선(131)의 인접한 가지 집합(133a-133f)의 제1 유지 전극(133a)과 제2 유지 전극(133b) 사이에 위치하며, 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 각 드레인 전극(175)의 한쪽 끝 부분은 다른 층과의 접속을 위하여 면적이 넓으며, 각 소스 전극(173)은 드레인 전극(175)의 다른 끝 부분을 감싸도록 휘어져 있다. 게이트 전극(123), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부에 형성된다.

금속편(172)은 제1 유지 전극(133a)의 끝 부분 부근의 게이트선(121) 위에 위치한다.

데이터선(171)과 드레인 전극(175) 및 금속편(172)은 크롬 또는 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 따위의 하부막(도시하지 않음)과 그 위에 위치한 알루미늄 계열 금속인 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다.

데이터선(171)과 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.

저항성 접촉 부재(161)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분의 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수 4.0 이하의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어지는 것이 바람직하다.

보호막(180)에는 드레인 전극(175)의 끝부분 및 데이터선(171)의 끝부분 (179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(181, 183)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝부분(125), 제1 유지 전극(133a) 자유단의 돌출부 및 유지 전극선(131)에서 제1 유지 전극(133a)의 고정단부와 가까운 부분을 각각 노출하는 접촉 구멍(182, 184, 185)이 형성되어 있다. 또한, 제6 유지 전극(133f)과 중첩되는 보호막(180)에는 데이터선(171)을 드러내는 접촉 구멍(186)이 형성되어 있다. 여기서, 접촉 구멍(181-186)은 다각형 또는 원형일 수 있으며, 그 측벽은 비스듬하다.

보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190), 복수의 접촉 보조 부재(contact assistant)(95, 97) 및 복수의 유지 전극선 연결 다리(91)와 섬형 연결 보조 부재(92)가 형성되어 있다.

화소 전극(190)은 접촉 구멍(181)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.

데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들을 재배열 시킨다.

또한 화소 전극(190)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage electrode)라 한다. 유지 축전기는 화소 전극(190) 및 유지 전극(133a-133f)을 포함하는 유지 전극선 (131)의 중첩에 의하여 만들어진다.

각 화소 전극(190)은 세 모퉁이에서 모따기되어 있으며, 모따기된 빗변은 게이트선(121)에 대하여 약 45도의 각도를 이룬다.

화소 전극(190)은 하부 절개부(191), 상하부 연결 절개부(192), 상부 절개부(193), 중앙 절개부(194)를 가지며, 화소 전극(190)은 이들 절개부(191-194)에 의하여 복수의 영역으로 분할된다. 절개부(191-194)는 제6 유지 전극(133f)을 서로 연결한 가상의 선에 대하여 거의 반전 대칭을 이루고 있다.

하부 및 상부 절개부(191, 193)는 대략 화소 전극(190)의 위쪽 변과 아래쪽 변에서부터 각각 왼쪽 변으로 비스듬하게 뻗어 있으며, 제6 유지 전극(133f)을 연장한 가상선으로 나뉘는 화소 전극(190)의 하반면과 상반면에 각각 위치하고 있다. 상하부 연결 절개부(192)는 오른쪽 변의 위쪽과 아래쪽에 각각 출발하여 제6 유지 전극(133f)을 연장한 가상선에서 서로 만난다. 하부 및 상부 절개부(191, 193)는 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있으며, 상하부 연결 절개부(192)는 하부 및 상부 절개부(191, 193)와 소정 거리를 두고 역시 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.

중앙 절개부(194)는 제6 유지 전극(133f)의 반대 방향을 따라 뻗으며 화소 전극(190)의 오른쪽 변 쪽에 입구를 가지고 있다. 중앙 절개부(194)의 입구는 하부 절개부(191)와 상부 절개부(193)에 각각 거의 평행한 한 쌍의 빗변을 가지고 있다.

따라서, 화소 전극(190)의 하반면은 하부 절개부(191) 및 상하부 연결 절개 부(192)에 의하여 세 개의 영역으로 나누어지고, 상반면 또한 상부 절개부(193) 및 상하부 연결 절개부(192)에 의하여 세 개의 영역으로 분할된다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라진다.

접촉 보조 부재(95, 97)는 접촉 구멍(182, 183)을 통하여 게이트선(121)의 끝부분(125) 및 데이터선(171)의 끝부분(179)과 각각 연결된다. 접촉 보조 부재(95, 97)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(125, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.

유지 전극선 연결 다리(91)는 게이트선(121)을 가로 지르며, 접촉 구멍(184, 185)을 통하여 게이트선(121)을 사이에 두고 인접하는 제1 유지 전극(133a)의 고정단 돌출부와 유지 전극선(131)의 노출된 부분에 연결되어 있다. 유지 전극선 연결 다리(91)는 금속편(172)과 중첩하고 있으며, 이들은 서로 전기적으로 연결될 수도 있다. 유지 전극(133a-133f)을 비롯한 유지 전극선(131)은 유지 전극선 연결 다리(91) 및 금속편(172)과 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다. 게이트선(121)을 수리할 때에는 게이트선과 유지 전극선 연결 다리(91)의 교차점을 레이저 조사하여 게이트선(121)과 유지 전극선 연결 다리(91)를 전기적으로 연결함으로써 게이트선(121)과 유지 전극선(131)을 전기적으로 연결시킨다. 이 때 다리부 금속편(172)은 게이트선(121)과 유지 배선 연결 다리(91)의 전기적 연결을 강화하기 위하여 형성한다.

또한, 수리 부재(92)는 제6 유지 전극(133f)과 교차하는 데이터선(171) 영역에 형성되어 있으며, 데이터선(171)의 단선등의 경우에 이를 수리하는데 사용된다.

이에 대하여 도 7을 참고로 하여 좀더 상세하게 설명한다.

여기서, 도 5에 나타낸 배치도에서 박막 트랜지스터 표시판(100)만을 나타내었다.

도 7을 참고하면, 예를 들어 삼각형으로 나타낸 부위가 단선된 경우, 단선 부위를 중심으로 아래위의 수리 부재(92)가 위치한 지점, 즉 원으로 나타낸 지점을 레이저 조사하여 단락시켜 데이터선(171)과 제6 유지 전극(133f)을 전기적으로 연결시킨다. 다음, 데이터 구동부(500)로부터의 데이터 전압(VDATA)이 연결된 유지 전극(133f)으로 전달되는 방지하기 위하여 X 표로 나타낸 지점을 모두 절단한다.

그러면, 데이터 전압(VADTA)은 굵은 실선으로 나타낸 것처럼 데이터선(171), 제6 유지 전극선(133f), 제1 유지 전극선(133a), 유지 전극선 연결 다리(91), 제1 유지 전극선(133a), 제6 유지 전극선(133f) 및 데이터선(171)의 경로를 따라 화소에 인가된다.

이때, 수리 부재(92)는 제6 유지 전극(133f)과 데이터선(171)의 접촉 특성을 향상시킨다.

다음, 도 4 내지 도 6을 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.

투명한 유리등으로 이루어진 절연 기판(210) 위에 빛샘을 방지하기 위한 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있으며 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수도 있다.

기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며 차광 부재(230)로 둘러싸인 영역 내에 대부분 위치한다. 색필터(230)는 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.

색필터(230)의 위에는 덮개막(250)이 형성되어 있다.

덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.

공통 전극(270)은 복수 벌의 절개부(271-274) 집합을 가진다.

한 벌의 절개부(271-274)는 하나의 화소 전극(190)과 마주 보며 하부 절개부(271), 제1 및 제2 중앙 절개부(272, 274) 및 상부 절개부(273)를 포함한다. 절개부(271-274) 각각은 화소 전극(190)의 인접 절개부(191-194) 사이 또는 절개부(191, 193)와 화소 전극(190)의 빗변 사이에 배치되어 있다. 또한, 각 절개부(271-274)는 화소 전극(190)의 하부 절개부(191) 또는 상부 절개부(193)와 평행하게 뻗은 적어도 하나의 사선부를 포함하며, 서로 평행한 인접한 두 절개부(271-274, 191-194) 또는 그 사선부, 빗변 및 화소 전극(190)의 빗변 중 인접한 둘 사이 의 거리는 모두 실질적으로 같다.

하부 및 상부 절개부(271, 273) 각각은 대략 화소 전극(190)의 왼쪽 변에서 위쪽 또는 아래쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.

제1 및 제2 중앙 절개부(272, 274)는 대략 화소 전극(190)의 왼쪽 변에서부터 제6 유지 전극(133f)을 연장한 가상선을 따라 뻗은 중앙 가로부, 이 중앙 가로부의 끝에서 중앙 가로부와 빗각을 이루며 화소 전극(190)의 오른쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 및 횡단 세로부를 포함한다.

절개부(271-274)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(271-274)와 중첩하여 절개부(271-274) 부근의 빛샘을 차단할 수 있다.

표시판(100, 200)의 안쪽 면에는 수직 배향막(11, 21)이 도포되어 있고, 바깥쪽 면에는 편광판(12, 22)이 구비되어 있다. 두 편광판의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.

액정 표시 장치는 액정층(3)의 위상 지연을 보상하기 위한 적어도 하나의 지연 필름을 포함할 수 있다.

액정층(3)의 액정 분자(310)는 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있고, 액정층(3)은 음의 유전율 이방성을 가진다.

절개부(191-194, 271-274)는 액정층(3)의 액정 분자가 기울어지는 방향을 제어한다. 즉 인접하는 절개부(191-194, 271-274)에 의하여 정의되는 각 도메인 내에 있는 액정 분자는 절개부(191-194, 271-274)의 길이 방향에 대하여 수직을 이루는 방향으로 기울어진다. 각 도메인의 가장 긴 변 2개는 거의 나란하고 게이트선(121)과 약 45도를 이룬다.

적어도 하나의 절개부(191-194, 271-274)는 돌기나 함몰부로 대체할 수 있다.

도 3 내지 도 6에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 상세하게 설명한다.

크롬, 몰리브덴 또는 몰리브덴 합금 등으로 이루어진 도전막을 절연 기판(110) 위에 증착하고 사진 식각하여 복수의 게이트 전극(123) 및 끝 부분(125)을 포함하는 게이트선(121)과 복수의 유지 전극(133a-133f)을 포함하는 유지 전극선(131)을 형성한다.

게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 게이트 절연막(140) 위에 복수의 선형 불순물 반도체와 복수의 돌출부(154)를 포함하는 복수의 선형 진성 반도체(151)를 형성한다.

이어 Cr 또는 Mo 합금 또는 알루미늄 또는 알루미늄 합금 등의 도전막을 증착한 다음 사진 식각하여 복수의 소스 전극(173)과 끝 부분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 금속편(172)을 형성한다.

이어, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체 부분을 제거함으로써 복수의 돌출부를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 노출된 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.

a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 질화 규소 등의 무기 절연막을 증착하거나 아크릴계 물질 등의 유기 절연막을 도포하여 보호막(180)을 형성한다. 이 때, a-Si:C:O 막의 경우에는 기체 상태의 SiH(CH3)3, SiO2(CH3)4, (SiH)4O 4(CH3)4, Si(C2H5O)4 등을 기본 소스로 사용하고, N2O 또는 O2 등의 산화제와 Ar 또는 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막의 경우에는 SiH4, SiF4 등에 O2를 첨가한 기체를 흘리면서 증착한다. 이 때, 불소의 보조 소스로서 CF4를 첨가할 수도 있다.

이어, 게이트 절연막(140)과 함께 보호막(180)을 사진 식각하여, 드레인 전극(175), 게이트선(121)의 끝 부분(125), 데이터선(171)의 끝 부분(179), 유지 전극(133a) 및 유지 전극선(131), 그리고 유지 전극(133f)과 데이터선(171)의 교차 부분을 드러내는 접촉 구멍(181-186)을 형성한다.

마지막으로, IZO막 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 보호막(180)과 드레인 전극(175), 끝 부분(125, 179), 유지 전극(133a) 및 유지 전극선(131)의 노출된 부분 위에 복수의 화소 전극(190)과 복수의 접촉 보조 부재(95, 97) 및 복수의 유지 전극 연결 다리(91)와 수리 부재(92)를 형성한다.

접촉 구멍(181-186)을 통해 노출되어 있는 금속막 위에 금속 산화막이 형성되는 것을 방지하기 위하여 ITO나 IZO를 적층하기 전에 질소 따위를 사용하여 박막 트랜지스터 표시판을 예열(pre-heating)할 수 있다.

한편, 도 8은 본 발명의 다른 실시예에 따른 수리 구조의 한 예를 나타내는 배치도이며, 도 9는 도 8에 도시한 배치도에서 수리된 상태의 한 예를 나타내는 도면이다.

여기서, 설명의 편의를 위하여 하나의 데이터선(Dj)을 도시하였다.

도 8을 참고하면, 데이터 구동 집적 회로(510)는 복수의 연산 증폭기(OP1, OP2)를 포함하고, 각 연산 증폭기(OP1, OP2)의 입력단과 출력단에는 세로 방향으로 뻗어 있는 단자선(720a, 720b)이 연결되어 있으며, 이 단자선(720a, 720b)에는 가로 방향으로 뻗어 있는 수리선(710)이 교차하고 있다.

여기서, 수리선(710)은 게이트선(121)과 동일한 층으로 이루어질 수 있으며, 단자선(720a, 720b)은 데이터선(171)과 동일한 층으로 이루어질 수 있다.

또한, 수리선(710)과 단자선(720a, 720b)은 박막 트랜지스터 표시판(100)의 주변 영역, 즉 화소가 형성되어 있는 표시 영역(D) 바깥에 형성되어 있다.

이때, 도 9에 도시한 것처럼 예를 들어, j 번째 데이터선(Dj)이 단선된 경 우, 앞서 설명한 바와 같이, 먼저 단선된 데이터선(Dj) 아래위 부분을 단락 및 절단시킨다. 이어, 단선된 데이터선(Dj)과 수리선(710)의 교차 부분, 예를 들어 증폭기(OP2)의 입력단에 연결되는 단자선(720b)과 수리선(710), 증폭기(OP2)의 출력단과 연결되는 단자선(720b)과 수리선, 그리고 수리선(710)과 데이터선(Dj)을 원으로 나타낸 것처럼 각각 단락시키는 한편, 단락 지점 근방의 수리선(710)과 데이터선(Dj)을 절단하여 데이터 전압(VDATA)이 분산되는 것을 방지한다.

여기서, 이러한 증폭기(OP1, OP2)를 사용하여 데이터 전압(VDATA)을 인가하는 것은 표시 영역(D)의 가장자리 부근에서 데이터선이 단선된 경우에 유용하다. 즉, 예를 들어 표시 영역(D) 가장자리 부근에서 단선되면 앞에서 설명한 단락등으로 인한 접촉 저항이 증가하여 데이터 전압(VDATA)이 지연되는 것은 물론, 처음에 인가한 데이터 전압(VDATA)보다 감소한 전압이 화소에 인가될 수 있다.

이때, 증폭기(OP1, OP2)를 사용하여 데이터 전압(VDATA)을 증폭시켜 내보내면 전압의 감소는 물론 신호의 지연도 방지할 수 있다. 나아가, 하나의 집적 회로에 두 개의 증폭기를 두어 두 개의 데이터선에 대한 수리가 가능하며, 신호선의 경로가 종래의 링 구조에 비하여 상당히 줄어들어 신호 지연을 방지할 수 있다.

이러한 방식으로, 본 발명의 한 실시예에 따른 수리 구조에 따르면 대형 액정 표시 장치에서도 효율적으로 단선된 데이터선을 수리할 수 있음은 물론, 데이터 신호의 지연없이 수리가 가능하다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (17)

  1. 가로 방향으로 뻗어 있으며 게이트 신호를 전달하는 게이트선,
    상기 게이트선과 교차하고, 세로 방향으로 뻗어 있으며 데이터 신호를 전달하는 데이터선,
    상기 게이트선과 나란하게 뻗어 있는 제1 유지 전극선,
    상기 데이터선과 나란하게 뻗어 있는 제2 유지 전극선, 그리고
    상기 제2 유지 전극선 사이에 가로 방향으로 뻗어 있는 제3 유지 전극선,
    상기 제3 유지 전극선과 상기 데이터선이 교차하는 부분에 형성되어 있는 수리 부재를 포함하고,
    상기 데이터선은 상기 제2 유지 전극선 사이에 위치하고,
    상기 수리 부재는 상기 제3 유지 전극선과 상기 데이터선 사이에 위치하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 수리 부재는 접촉 구멍을 통하여 상기 데이터선에 연결되어 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제2 유지 전극선은 상기 제1 유지 전극선과 유지 전극선 연결 다리를 통하여 연결되어 있는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제3 유지 전극선이 상기 데이터선과 연결되는 경우, 상기 제1 유지 전극선 및 상기 제2 유지 전극선이 개방되는 박막 트랜지스터 표시판.
  5. 복수의 화소, 게이트선 및 데이터선이 형성되어 있는 표시 영역을 갖는 박막 트랜지스터 표시판을 포함하는 액정 표시 장치로서,
    상기 박막 트랜지스터 표시판은
    상기 게이트선과 나란하게 뻗어 있는 제1 유지 전극선,
    상기 데이터선과 나란하게 뻗어 있는 제2 유지 전극선,
    상기 제2 유지 전극선 사이에 연결되어 있는 제3 유지 전극선,
    상기 제3 유지 전극선과 상기 데이터선이 교차하는 부분에 형성되어 있는 수리 부재, 그리고
    상기 게이트선과 나란하게 뻗어 있으며 상기 데이터선과 교차하는 복수의 수리선을 포함하고,
    상기 수리 부재는 상기 제3 유지 전극선과 상기 데이터선 사이에 위치하는 액정 표시 장치.
  6. 제5항에서,
    상기 데이터선에 데이터 신호를 인가하는 복수의 데이터 구동 집적 회로를 더 포함하는 액정 표시 장치.
  7. 제6항에서,
    상기 각 데이터 구동 집적 회로는 제1 연산 증폭기 및 제2 연산 증폭기를 포함하는 액정 표시 장치.
  8. 제7항에서,
    상기 박막 트랜지스터 표시판은 상기 제1 연산 증폭기 및 상기 제2 연산 증폭기의 입력단과 출력단에 각각 연결되며 상기 수리선과 교차하여 형성되어 있는 단자선을 더 포함하는 액정 표시 장치.
  9. 제8항에서,
    상기 단자선은 상기 데이터선과 동일한 층으로 이루어져 있는 액정 표시 장치.
  10. 제9항에서,
    상기 수리선은 상기 게이트선과 동일한 층으로 이루어져 있는 액정 표시 장치.
  11. 제10항에서,
    상기 수리 부재는 접촉 구멍을 통하여 상기 데이터선에 연결되어 있는 액정 표시 장치.
  12. 제11항에서,
    상기 제2 유지 전극선은 상기 제1 유지 전극선과 유지 전극선 연결 다리를 통하여 연결되어 있는 액정 표시 장치.
  13. 제12항에서,
    상기 제3 유지 전극선이 상기 데이터선과 연결되는 경우, 상기 제1 유지 전극선 및 상기 제2 유지 전극선이 개방되는 액정 표시 장치.
  14. 제12항에서,
    상기 제3 유지 전극선이 상기 데이터선과 연결되는 경우, 상기 제1 유지 전극선 및 상기 제2 유지 전극선이 개방되며, 상기 단자선과 상기 수리선은 단락되고, 상기 데이터선과 상기 연결된 수리선이 단락되는 액정 표시 장치.
  15. 제14항에서,
    상기 수리선 및 상기 데이터선은 상기 단락점 부근에서 개방되는 액정 표시 장치.
  16. 제1 기판 위에 제1 배선 및 제2 배선을 차례로 형성하는 단계,
    상기 제1 배선과 상기 제2 배선이 교차하는 지점에 수리 부재를 형성하는 단계,
    상기 제2 배선이 단선된 경우에 상기 교차 지점을 단락시키는 단계, 그리고
    상기 제1 배선을 개방시키는 단계를 포함하는 액정 표시 장치의 수리 방법.
  17. 제1 기판 위에 제1 배선과 수리선을 형성하는 단계,
    상기 제1 배선과 수리선 위에 제2 배선과 단자선을 형성하는 단계,
    상기 제1 배선과 상기 제2 배선이 교차하는 지점에 수리 부재를 형성하는 단계,
    상기 제2 배선에 데이터 신호를 인가하는 데이터 구동 회로를 형성하는 단계,
    상기 제2 배선이 단선된 경우에 상기 교차 지점을 단락시키는 단계,
    상기 제1 배선을 개방시키는 단계,
    상기 단자선과 상기 수리선을 단락시키는 단계,
    상기 단락점 부근의 상기 수리선을 개방시키는 단계를 포함하는 액정 표시 장치의 수리 방법.
KR20040079476A 2004-10-06 2004-10-06 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 KR101090253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040079476A KR101090253B1 (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20040079476A KR101090253B1 (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP2005027273A JP4868744B2 (ja) 2004-10-06 2005-02-03 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US11/240,550 US7700949B2 (en) 2004-10-06 2005-10-03 Thin film transistor array substrate, method for manufacturing the same, liquid crystal display having the substrate, and method for manufacturing the liquid crystal display
TW94135028A TWI429083B (zh) 2004-10-06 2005-10-06 薄膜電晶體陣列基板及其製造之方法,具有該基板之液晶顯示器以及製造該液晶顯示器之方法
CN 200510108226 CN1758125A (zh) 2004-10-06 2005-10-08 薄膜晶体管阵列基板和液晶显示器及其制造方法

Publications (2)

Publication Number Publication Date
KR20060030632A KR20060030632A (ko) 2006-04-11
KR101090253B1 true KR101090253B1 (ko) 2011-12-06

Family

ID=36124651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040079476A KR101090253B1 (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Country Status (5)

Country Link
US (1) US7700949B2 (ko)
JP (1) JP4868744B2 (ko)
KR (1) KR101090253B1 (ko)
CN (1) CN1758125A (ko)
TW (1) TWI429083B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI337273B (en) * 2006-06-19 2011-02-11 Au Optronics Corp Repair structrue and active device array substrate
KR101306239B1 (ko) 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
US7884364B2 (en) * 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR101286533B1 (ko) * 2008-02-19 2013-07-16 엘지디스플레이 주식회사 액정표시장치
KR101386189B1 (ko) * 2008-03-20 2014-04-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN101630073B (zh) * 2008-07-18 2011-08-17 群康科技(深圳)有限公司 液晶显示装置
KR100986845B1 (ko) * 2008-08-14 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 배선수리구조 및 그 수리방법
KR20110014428A (ko) * 2009-08-05 2011-02-11 삼성전자주식회사 대칭 계조전압을 출력하는 디스플레이 드라이버 회로
US8493525B2 (en) 2010-10-28 2013-07-23 Samsung Display Co., Ltd. Thin film transistor array panel, liquid crystal display, method for repairing the same, color filter array panel and method for manufacturing the same
KR101856662B1 (ko) * 2010-10-28 2018-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법
KR102086422B1 (ko) 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
CN103676382B (zh) * 2013-12-26 2017-03-08 京东方科技集团股份有限公司 阵列基板及显示装置
CN107367879B (en) * 2017-08-25 2020-06-05 上海天马微电子有限公司 Electrophoresis display panel and data line and scanning line repairing method thereof

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
JPH08179373A (ja) * 1994-12-26 1996-07-12 Sharp Corp 画像表示装置及びその欠陥修正方法
US5631473A (en) * 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
JP3583534B2 (ja) 1995-12-27 2004-11-04 株式会社 日立ディスプレイズ アクティブマトリックス型液晶表示パネル
JP3131821B2 (ja) * 1995-12-27 2001-02-05 松下電器産業株式会社 マトリクス型表示パネル駆動装置
JPH10123563A (ja) * 1996-10-17 1998-05-15 Sharp Corp 液晶表示装置およびその欠陥修正方法
KR100250972B1 (ko) 1996-10-31 2000-04-15 윤종용 액정 표시 장치
JP3272625B2 (ja) * 1997-02-21 2002-04-08 シャープ株式会社 アクティブマトリクス型液晶表示装置および画素欠陥修正方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
CA2242743C (en) * 1998-07-08 2002-12-17 Ftni Inc. Direct conversion digital x-ray detector with inherent high voltage protection for static and dynamic imaging
KR100357213B1 (ko) * 1998-07-23 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP3450195B2 (ja) * 1998-09-07 2003-09-22 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及びその修復方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6441401B1 (en) * 1999-03-19 2002-08-27 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for repairing the same
JP3346354B2 (ja) 1999-10-06 2002-11-18 松下電器産業株式会社 液晶表示パネル
TWI229215B (en) 1999-11-05 2005-03-11 Samsung Electronics Co Ltd Thin film transistor array panel for liquid crystal display
US6403980B1 (en) * 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
JP2001305586A (ja) 2000-02-15 2001-10-31 Matsushita Electric Ind Co Ltd 液晶表示装置、その画素修正方法及びその駆動方法
JP2001281690A (ja) * 2000-03-31 2001-10-10 Fujitsu Ltd 液晶表示装置及びその修復方法
JP4722260B2 (ja) * 2000-07-10 2011-07-13 株式会社日立製作所 液晶表示素子
KR100587366B1 (ko) 2000-08-30 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
TW507189B (en) * 2001-02-23 2002-10-21 Chi Mei Optoelectronics Corp Liquid crystal display capable of repairing the defects of data line
KR100366770B1 (ko) * 2001-04-06 2003-01-06 삼성전자 주식회사 액정 표시 장치
JP4954395B2 (ja) * 2001-07-31 2012-06-13 三菱電機株式会社 表示装置の断線修復方法
KR100740938B1 (ko) * 2001-08-30 2007-07-19 삼성전자주식회사 레이저 조사 표지를 가지는 박막 트랜지스터 기판
KR100840313B1 (ko) 2001-10-12 2008-06-20 삼성전자주식회사 광시야각 액정 표시 장치 및 그 기판
KR20030089926A (ko) 2002-05-20 2003-11-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR20030094452A (ko) * 2002-06-04 2003-12-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
JP4736313B2 (ja) * 2002-09-10 2011-07-27 日本電気株式会社 薄膜半導体装置
KR100919192B1 (ko) 2002-12-28 2009-09-28 엘지디스플레이 주식회사 리페어 배선을 포함하는 액정표시장치와 그 제조방법
KR100920923B1 (ko) 2002-12-31 2009-10-12 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100896950B1 (ko) 2002-12-31 2009-05-14 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
US7019805B2 (en) * 2002-12-31 2006-03-28 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having a multi-domain structure and a manufacturing method for the same
JP4550484B2 (ja) * 2003-05-13 2010-09-22 三星電子株式会社Samsung Electronics Co.,Ltd. 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100987859B1 (ko) * 2003-11-03 2010-10-13 엘지디스플레이 주식회사 다결정실리콘 액정표시소자 및 그 제조방법
KR100970958B1 (ko) * 2003-11-04 2010-07-20 삼성전자주식회사 터치 스크린 기능을 갖는 액정 표시 장치 및 그의 제조 방법
KR101001969B1 (ko) * 2003-12-26 2010-12-17 삼성전자주식회사 광감지 패널과, 이를 갖는 액정 표시 장치
KR100982122B1 (ko) * 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
KR101237011B1 (ko) * 2005-08-02 2013-02-26 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20060030632A (ko) 2006-04-11
JP2006106660A (ja) 2006-04-20
US7700949B2 (en) 2010-04-20
JP4868744B2 (ja) 2012-02-01
TW200633227A (en) 2006-09-16
US20060071212A1 (en) 2006-04-06
TWI429083B (zh) 2014-03-01
CN1758125A (zh) 2006-04-12

Similar Documents

Publication Publication Date Title
US10606133B2 (en) Liquid crystal display device
US10026371B2 (en) Display device
US9618803B2 (en) Liquid crystal display
US10338443B2 (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
US8964140B2 (en) Liquid crystal display
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
US8179350B2 (en) Display device
US7894026B2 (en) Thin film transistor array panel and liquid crystal display including light shield
US7075601B2 (en) Thin film transistor array for a liquid crystal display having a data line cross-connection
US7884365B2 (en) Thin film transistor array panel and manufacturing method thereof
US8956900B2 (en) Liquid crystal display device comprising first and second data link lines electrically connected to odd and even data lines respectively and crossing each other to connect even and odd data pad electrodes respectively
US8259049B2 (en) Liquid crystal display
US7133039B2 (en) Liquid crystal display with a structure for reducing corrosion of display signal lines
JP4647843B2 (ja) 液晶表示装置
US7379142B2 (en) Liquid crystal display
US7796223B2 (en) Liquid crystal display apparatus having data lines with curved portions and method
US6850294B2 (en) Liquid crystal display
US7576723B2 (en) Driving apparatus for display device and display panel thereof
KR101160839B1 (ko) 액정 표시 장치
US7339634B2 (en) Thin film transistor array panel with varying coupling capacitance between the first and second pixel electrode
KR101209050B1 (ko) 액정 표시 장치 및 그 검사 방법
US7433008B2 (en) Liquid crystal display device with data and gate link lines having holes for resistance compensation for providing constant current flow therebetween
US7817123B2 (en) Liquid crystal display and driving method thereof
TWI307803B (en) Transflective liquid crystal display
JP4804106B2 (ja) 多重ドメイン薄膜トランジスタ表示板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 9