JP3756363B2 - 薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP3756363B2 JP3756363B2 JP33059499A JP33059499A JP3756363B2 JP 3756363 B2 JP3756363 B2 JP 3756363B2 JP 33059499 A JP33059499 A JP 33059499A JP 33059499 A JP33059499 A JP 33059499A JP 3756363 B2 JP3756363 B2 JP 3756363B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- film transistor
- transistor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 69
- 239000010409 thin film Substances 0.000 title claims description 110
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 54
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims description 263
- 230000001681 protective effect Effects 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 41
- 230000003287 optical effect Effects 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000002834 transmittance Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 58
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- 238000004380 ashing Methods 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 182
- 239000003990 capacitor Substances 0.000 description 24
- 238000003860 storage Methods 0.000 description 22
- 230000005540 biological transmission Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000011651 chromium Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 241001272720 Medialuna californiensis Species 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスター基板の製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は現在広く用いられている平板表示装置の中の１つであって、電極が形成されている２枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に用いられているのは、２つの基板に電極がそれぞれ形成されており、電極に印加される電圧をスイッチングする薄膜トランジスターを有する液晶表示装置であり、薄膜トランジスターは２枚の基板のうちの１つに形成されるのが一般的である。
【０００３】
【発明が解決しようとする課題】
薄膜トランジスターが形成されている基板はマスクを用いた写真エッチング工程を通じて製造するのが一般的である。この時、生産費用を減らすためには、マスクの数を少なくするのが好ましく、現在は通常５枚または６枚のマスクが用いられている。もちろん、４枚のマスクを用いて薄膜トランジスター基板を製造する方法に関しても公開されたものがあるが、これを実際に適用するのに難しい問題点がある。
【０００４】
４枚のマスクを用いた従来の液晶表示装置用薄膜トランジスター基板の製造方法の１つの例について説明する。
先ず、第１のマスクを用いて基板の上に抵抗が小さいアルミニウムやアルミニウム合金などでゲート配線を形成した後、その上にゲート絶縁膜、非晶質珪素層、ｎ＋非晶質珪素層及び金属層を連続して積層する。
第２のマスクを用いて金属層、ｎ＋非晶質珪素層、非晶質珪素層の三層膜をパターニングする。この時、ゲートパッドの上部には、三層膜パターンが残っておらず、ゲート絶縁膜だけが残っている状態となる。
【０００５】
次に、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）膜を積層し、第３のマスクを用いてパターニングする。この時、ゲートパッドの上部にはＩＴＯ膜が残っていない。ＩＴＯ膜をマスクにして金属層及びｎ＋非晶質珪素層をパターニングした後、保護膜を積層する。
最後に、第４のマスクを用いて保護膜と保護膜下部のゲート絶縁膜とをパターニングすると薄膜トランジスター基板が完成される。ここで、最後の段階である保護膜パターニングの段階でゲートパッド部分のゲート絶縁膜が除去される。
【０００６】
前記のように、従来の４枚のマスクを用いた製造方法においては、アルミニウムまたはアルミニウム合金で作られたゲートパッドがそのまま露出される。しかし、アルミニウムやアルミニウム合金は、抵抗は小さいが物理的、化学的刺激に弱いので損傷されやすい。これを補償するためには、ゲート配線を二重膜にするか、物理的、化学的損傷が少ない金属を用いるべきであるが、前者の場合には工程が複雑になり、後者の場合にはこのような金属の抵抗値が大きいという問題点がある。
【０００７】
本発明の技術的課題は、液晶表示装置用薄膜トランジスタ基板を製造する時、マスクの数を減少できる新しい方法を提供することにあり、ゲートパッドを保護できる液晶表示装置を４枚のマスクを用いて製造する方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記課題を達成するために本発明は、ソース及びドレーン電極を分離する時、他の部分より厚さが薄い感光膜をソース及びドレーン電極の間に形成し、必要によってある膜をエッチングする時には下部膜がエッチングされないように保護する役割をし、他の膜がエッチングされる時には感光膜が共にエッチングされて感光膜の下部の膜を露出する。
本発明によると、先ず、絶縁基板の上にゲート線及びこれと連結されたゲート電極を含むゲート配線とゲート配線を覆うゲート絶縁膜及びその上の半導体パターンと抵抗性接触層パターンを形成し、その上に互いに分離されて形成されており、同一な層で作られたソース電極及びドレーン電極と、ソース電極と連結されたデータ線とを含むデータ配線を形成する。データ配線を覆う保護膜パターンを形成し、ドレーン電極と連結される画素電極を形成する。ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通じて行われ、感光膜パターンはソース電極及びドレーン電極の間に位置し、第１厚さを有する第１部分と第１厚さより厚い厚さを有する第２部分及び厚さがない第３部分を含む。
【０００９】
ここで、写真エッチング工程に用いられるマスクは光が一部だけ透過されることができる第１の部分と光が完全に透過することができない第２の部分及び光が完全に透過することができる第３の部分を含み、感光膜パターンはポジ型感光膜であり、マスクの第１、第２、第３の部分は露光過程で感光膜パターンの第１、第２、第３部分に対応するように整列されるのが好ましい。この時、マスクの第１の部分は半透明膜を含むか、露光段階で用いられる光源の分解能より大きさが小さいパターンを含むことができる。
【００１０】
また、マスクは第１の部分と第３の部分との間に半透明膜を含むか、露光段階で用いられる光源の分解能より大きさが小さいパターンを含む第４の部分をさらに含むことができる。これとは異なって、感光膜パターンの第１部分をリフローを通じて形成することもできる。
一方、感光膜パターンの第１部分の厚さは第２部分の厚さの半分以下であるのが良く、特に、感光膜パターンの第２部分の厚さは１μm乃至２μmであり、第１部分の厚さは４，０００Å以下であるのが好ましい。
【００１１】
本発明の実施例によると、データ配線と接触層パターン及び半導体パターンを一つのマスクを用いて形成することができる。この場合、ゲート絶縁膜、半導体パターン、接触層パターン及びデータ配線は次のような段階を経て形成される。先ず、ゲート絶縁膜、半導体層、接触層及び導電層を蒸着し、その上に感光膜を塗布した後、マスクを通じて露光、現象して第２部分がデータ配線の上部に位置するように感光膜パターンを形成する。次に、第３部分の下の導電層とその下部の接触層及び半導体層、第１部分とその下の金属層及び接触層、そして第２部分の一部の厚さをエッチングして導電層、接触層、半導体層からそれぞれなるデータ配線、接触層パターン、半導体パターンを形成した後、感光膜パターンを除去する。この時、データ配線、接触層パターン、半導体パターンは次の三つの段階を経て形成することができる。
【００１２】
先ず、第３部分の下の導電層を湿式または乾式エッチングして接触層を露出し、次に、第３部分の下の接触層及びその下の半導体層を第１部分と共に導電層を露出すると同時に半導体層からなる半導体パターンを完成する。最後に、第１部分の下の導電層とその下の接触層とをエッチングして除去することによってデータ配線と接触層パターンを完成する。ここで、データ配線を乾式エッチングが可能な物質に形成する場合には第１部分の感光膜パターンの厚さまたは乾式エッチングのエッチング条件を調節し、一度のエッチング段階で半導体層パターン、データ配線及び接触層パターンを完成することもできる。
【００１３】
この時、ソース電極とドレーン電極との間のチャンネル部は直線または湾曲な曲線部を有する鉤または半円状に形成することができ、折れる角部を有するように形成することができる。この時、チャンネル部の角部には半導体層を除去するのが好ましい。また、本発明による製造方法において、第３部分の下部のゲート絶縁膜を一部または全部をエッチングすることもできる。
一方、ゲート配線はゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、データ配線はデータ線に連結されて外部から信号を伝達されるデータパッドをさらに含み、保護膜及びゲート絶縁膜はゲートパッド及びデータパッドを露出する第２及び第３接触孔を有しており、この場合、第２及び第３接触孔を通じてゲートパッド及びデータパッドと連結され、画素電極と同一な層で補助ゲートパッド及び補助データパッドを形成する段階をさらに含むことができる。
【００１４】
本発明の他の実施例によると、保護膜パターンは感光膜パターンで作られることができ、この場合にゲート配線はゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、データ配線はデータ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含む。ここで、ゲート絶縁膜、半導体パターン、接触層パターン、データ配線、保護膜パターン及び画素電極は次のような段階を通じて形成することができる。
先ず、ゲート絶縁膜、半導体層、接触層及び導電体層を蒸着し、導電体層、接触層及び半導体層をパターニングし、データ配線とソース電極及びドレーン電極を連結する連結部と接触層パターン及び連結部の下部の連結部接触層パターン、そして半導体パターンを形成する。感光膜を全面にかけて塗布し、マスクを通じて露光、現象し、第３部分がゲートパッド、データパッド及びドレーン電極の上に位置し、第2部分が連結部の上に位置するように感光膜パターンを形成する。ゲートパッドの上のゲート絶縁膜を除去してゲートパッドを露出した後、感光膜パターンの上にドレーン電極を覆う画素電極、ゲートパッドを覆う補助ゲートパッド及びデータパッドを覆う補助データパッドを形成する。最後に、第１部分をエッチングして連結部を現すと同時に、第２部分をエッチングして厚さを減少し、連結部と連結部の接触層パターンとをエッチングしてデータ配線及び接触層パターンを完成する。
【００１５】
本発明の他の実施例によると、ゲート配線はゲート線に連結されて外部から信号の伝達を受けたゲートパッドをさらに含み、データ配線はデータ線に連結されて外部から信号信号の伝達を受けるデータパッドをさらに含み、ゲート絶縁膜、半導体パターン、接触層パターン、データ配線、保護膜パターン及び画素電極は次のような段階を経て形成する。
先ず、ゲート絶縁膜、半導体層、接触層及び導電体層を蒸着し、導電体層、接触層及び半導体層をパターニングしてデータ配線及びソース電極及びドレーン電極を連結する連結部と連結部の下部の連結部接触層パターン、そして半導体パターンを形成する。保護膜用絶縁層を全面にかけて形成した後、感光膜を絶縁層の上に塗布する。感光膜をマスクを通じて露光、現象して第３部分がゲートパッド、データパッド及びドレーン電極の上部に位置し、第２部分が連結部の上に位置するように感光膜パターンを形成する。その後、ゲートパッドの上の絶縁層とゲート絶縁膜とを第１部分及びその下部の絶縁層と共に除去して絶縁層で作られた保護膜パターンを形成すると同時に、ゲートパッド及び連結部を露出した後、感光膜パターンを除去する。保護膜パターンの上にドレーン電極を覆う画素電極、ゲートパッドを覆う補助ゲートパッド及びデータパッドを覆う補助データパッドを形成した後、連結部と連結部の接触層パターンとをエッチングし、データ配線及び接触層パターンを完成する。
【００１６】
【発明の実施の形態】
以下、添付された図面を参照しながら、本発明の実施例による液晶表示装置及びその製造方法について本発明が属する技術分野において通常の知識を持つ者が容易に実施することができるように詳細に説明する。
上述したように、本発明においては、同一の層で作られるソース電極とドレーン電極とを分離する時、２つの電極の間に厚さが薄い感光膜パターンを形成することによって工程の数を減らす。
【００１７】
先ず、図１から図３を参照しながら、本発明の第１実施例による液晶表示装置用薄膜トランジスター基板の構造について詳しく説明する。
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスター基板の配置図であり、図２及び図３はそれぞれ図１に図示した薄膜トランジスター基板をII−II線及びIII−III'線に沿って切って図示した断面図である。
先ず、絶縁基板１０の上にアルミニウムまたはアルミニウム合金（Ａｌａｌｌｏｙ）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）タンタル（Ｔａ）などの金属または導電体で作られたゲート配線が形成されている。ゲート配線は横方向に伸びている走査信号線またはゲート線２２、ゲート線２２の端に連結されていて外部からの走査信号を印加されてゲート線２２に伝達するゲートパッド２４及びゲート線２２の一部である薄膜トランジスターのゲート電極２６、そしてゲート線２２と平行であり共通電極に入力される共通電極電圧などの電圧を外部から印加される維持電極２８を含む。維持電極２８は後に説明する画素電極８２と連結された維持蓄電器用導電体パターン６８と重なって画素の電荷保存能力を向上させる維持蓄電器をなすものであって、後に説明する画素電極８２とゲート線２２との重畳から発生する維持容量が十分である場合には、省略することも可能である。
【００１８】
ゲート線２２、ゲートパッド２４、ゲート電極２６、維持電極２８で構成されるゲート配線は単一層で形成することも可能であるが、二重層または三重層で形成することもできる。二重層以上からなる場合には、一層は抵抗が小さい物質からなり、他の層は他の物質との接触特性が良い物質で作るのが好ましく、Ｃｒ／Ａｌ（またはＡｌ合金）の二重層またはＡｌ／Ｍｏの二重層がその例である。
ゲート線２２、ゲートパッド２４、ゲート電極２６、維持電極２８でなるゲート配線の上には窒化珪素（ＳｉＮx）などからなるゲート絶縁膜３０が形成されてゲート配線を覆っている。
【００１９】
ゲート絶縁膜３０の上には水素化非晶質珪素（ｈｙｄｒｏｇｅｎａｔｅｄ ａ−ｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）などの半導体からなる半導体パターン４２、４８が形成されており，半導体パターン４２、４８の上にはリン（Ｐ）などのｎ型不純物で高濃度でドーピングされている非晶質珪素などからなる抵抗性接触層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）パターンまたは接触層パターン５５、５６、５８が形成されている。
接触層パターン５５、５６、５８の上にはＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなるデータ配線が形成されている。データ配線は縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号が印加されるデータパッド６４、そしてデータ線６２の分岐である薄膜トランジスターのソース電極６５からなるデータ線部を含み、またデータ線部（６２、６４、６５）と分離されており、ゲート電極２６または薄膜トランジスターのチャンネル部Ｃに対してソース電極６５の反対側に位置する薄膜トランジスターのドレーン電極６６と、維持電極２８の上に位置している維持蓄電器用導電体パターン６８も含む。維持電極２８を形成しない場合、維持蓄電器用導電体パターン６８も形成しない。
【００２０】
データ線６２、データパッド６４、ソース電極６５、ドレーン電極６６、維持蓄電器用導体パターン６８で構成されるデータ配線もゲート配線と同様に単一層に形成することも可能であるが、二重層または三重層で形成することも可能である。もちろん、二重層以上に形成する場合には一層は抵抗が小さい物質で形成し、他の層は他の物質との接触特性が良好な物質で作るのが好ましい。
接触層パターン５５、５６、５８は、その下部の半導体パターン４２、４８とその上部のデータ配線（６２、６４、６５、６６、６８）との接触抵抗を低める役割をし、データ配線（６２、６４、６５、６６、６８）と完全に同一の形態を有する。
【００２１】
つまり、データ線部の接触層パターン５５はデータ線部（６２、６４、６５）と同一形状であり、ドレーン電極用接触層パターン５６はドレーン電極６６と同一形状であり、維持蓄電器用接触層パターン５８は維持蓄電器用導電体パターン６８と同一形状である。
一方、半導体パターン４２、４８は薄膜トランジスターのチャンネル部Ｃを除外するとデータ配線（６２、６４、６５、６６、６８）及び接触層パターン５５、５６、５８と同一の形状をしている。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６８及び維持蓄電器用接触層パターン５８は同一の形状であるが、薄膜トランジスター用半導体パターン４２はデータ配線及び接触層パターンの他の部分と少し異なる。つまり、薄膜トランジスターのチャンネル部Ｃにおいて、ソース電極６５とドレーン電極６６が分離されており、その下部に位置する接触層パターン５５，５６も分離されているが、薄膜トランジスター用半導体パターン４２は分離されずに連結されて薄膜トランジスターのチャンネルを構成する。
【００２２】
データ配線（６２、６４、６５、６６、６８）の上には保護膜７０が形成されており、保護膜７０はドレーン電極６６、データパッド６４及び維持蓄電器用導電体パターン６８を露出する接触孔７１，７３，７４を有しており、ゲートパッド２４を露出する接触孔７２も有する。保護膜７０は、窒化珪素やアクリル系などの有機絶縁物質から構成されることも可能である。
保護膜７０の上には、薄膜トランジスターから画像信号を受けて上部基板の電極と一緒に電気場を生成する画素電極８２が形成されている。画素電極８２はＩＴＯ（ｉ−ｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）などの透明な導電物質からなり、接触孔７１を通じてドレーン電極６６と物理的・電気的に連結されて画像信号を伝達される。
【００２３】
画素電極８２は、また隣接するゲート線２２及びデータ線６２と重なって開口率を高めているが，重ねることは必須ではない。また、画素電極８２は、接触孔７４を通じて維持蓄電器用導電体パターン６８とも連結されて、導電体パターン６８に画像信号を伝達する。
一方、ゲートパッド２４及びデータパッド６４の上には接触孔７２、７３を通じてそれぞれこれらと連結される補助ゲートパッド８４及び補助データパッド８６が形成されており、これらはパッド２４、６４と外部回路装置との接着性を補完し、かつパッドを保護する役割をするもので必須のものではなく、これらの適用有無は選択的である。
【００２４】
ここでは画素電極８２の材料の例として透明なＩＴＯをあげるが、反射形液晶表示装置の場合、不透明な導電物質を用いてもかまわない。
以下、本発明の実施例による液晶表示装置用基板の製造方法について、図４から図２４と前記図１から図３を参照して、詳細に説明する。
先ず、図４から図６に示したように、金属などの導電体層をスパッタリングなどの方法で１０００Å〜３０００Åの厚さで蒸着し、第１のマスクを用いて乾式または湿式エッチングして、基板１０の上にゲート線２２、ゲートパッド２４、ゲート電極２６及び維持電極２８を含むゲート配線を形成する。
【００２５】
次に、図７及び図８に図示したように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相成長法を用いてそれぞれ１５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さで連続蒸着し、また、金属などの導電体層６０をスパッタリングなどの方法で１５００Å〜３０００Åの厚さで蒸着した後、その上に感光膜（ｐｈｏｔｏｒｅｓｉｓｔ ｌａｙｅｒ）１１０を１μm〜２μmの厚さで塗布する。
その後、第２のマスクを通じて感光膜１１０に光を照射した後、現象して図１０及び図１１に示したように、感光膜パターンの第１部分１１４、第２部分１１２を形成する。この時、感光膜パターンの第１部分１１４，第２部分１１２の中で薄膜トランジスターのチャンネル部Ｃ（つまりソース電極６５とドレーン電極６６との間に位置している第１部分１１４）はデータ配線部Ａ（つまりデータ配線６２、６４、６５、６６、６８が形成される部分に位置している第２部分１１２）より厚さが小さくなるようにし、その他の部分Ｂの感光膜は全て除去する。この時、チャンネル部Ｃに残っている感光膜パターンの第１部分１１４の厚さとデータ配線部Ａに残っている感光膜パターンの第２部分１１２の厚さの比は、後述するエッチング工程における工程条件に従って異なるようにしなければならず、第１部分１１４の厚さを第２部分１１２の厚さの１／２の以下にするのが好ましく、たとえば４０００Å以下であるのが好ましい。
【００２６】
前記のように、位置によって感光膜の厚さを異なるようにする方法は様々にあり、ここではポジ型感光膜を用いる場合に対して２つの方法を提供する。
前記方法の中の１つは、図１２及び図１３に示したものであって、マスクに解像度より小さいパターン、たとえばスリット（ｓｌｉｔ）や格子形態のパターンを形成するか半透明膜を設けて光の照射量を調節するものである。
先ず、図１２のように基板１０の上に蒸着されている薄膜３００の上に感光膜２００を塗布する。この場合、感光膜２００の厚さは通常の厚さより厚いのが良く、これは現象の後に残る膜を調節しやすくするためである。
【００２７】
次に、図１３Ａのように、スリット４１０が形成された光マスク４００を用いて光を照射する。この時、スリット４１０の間に位置しているパターン４２０の幅やパターン４２０の間の間隔、つまりスリット４１０の幅が露光器の分解能より小さい。一方、半透明膜を用いる場合にはマスク４００を製作する時に用いられるクロム（Ｃｒ）層（図示せず）を完全に除去せず一定の厚さほど残して、この部分を通って入る光の照射量が減少するようにする。
前記のようなマスクを通じて感光膜２００に光を照射すると、光に露出された感光膜２００の表面から高分子が光によって分解され、光の照射量が増加するほど徐々に下に位置している高分子も分解される。高分子の最下層が光に直接露出されるまでこの工程を実施し、例えば図１３Ａの両端部において一番下の高分子が完全に分解されると、露光を終了する。
【００２８】
しかし、感光膜２００においてスリットパターン４１０を通じて露光されている部分の最下層近傍の高分子は分解されない。なぜなら、スリットパターン４１０を通じて露光される部分は、光に直接さらされる部分に比べて照射量が小さいからである。露光時間を長くしすぎると、全ての高分子が分解されるので、露光時間は厳密に制御する必要がある。図１３Ａにおいて図面符号２１０は分解された部分であり、２２０は分解されていない部分である。
前記感光膜２１０、２２０を現象すると、図１３Ｂに示したように分子が分解されていない部分２２０だけが残り、光が少なく照射された中央部分には光に全く照射されていない部分より薄い厚さの感光膜が残る。
【００２９】
次の方法は感光膜のリフロー（ｒｅｆｌｏｗ）を用いるものである。これを図１４及び図１５とを例として説明する。
図１４Ａに示したように、光を完全に透過することができる部分と光を完全に透過することができない部分に分かれた通常のマスク４００を用いて露光する。通常の場合と同様に、光に照射されて高分子が分解された部分２１０と分解されていない部分２２０とが生じる。これを現像すると、図１４Ｂに示すように、感光膜パターンに厚さのない部分と厚さのある部分が形成される。次に、図１４Ｃに示すように、感光膜パターンをリフローして、残っている感光膜２２０が感光膜のない部分に流れて薄い膜を形成することによって新しい感光膜パターン２５０が形成される。
【００３０】
しかし、前記のようにリフローしても２つの感光膜パターン２２０の間の部分が全て覆われない場合がある。この場合には、図１５Ａのように、露光器に用いられる光源の分解能より小さい大きさの不透明なパターン４３０をマスク４００に形成する。すると、図１５Ｂに示したように、現象後には厚さが厚い部分２２０の間に厚さが薄い小さい部分２３０が形成される。これをリフローすると,図１５Ｃのように、厚さが厚い部分の間に薄い部分がある感光膜パターン２４０が形成される。
【００３１】
前記のような方法を通じて位置によって互いに厚さが異なる感光膜パターンが作られる。
次に、感光膜パターンの第１部分１１４及びその下部の膜、つまり導電体層６０、接触層５０及び半導体層４０に対するエッチングを進める。エッチングの後には、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層だけが残っていなければならず、残りの部分Ｂには上の三つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が現れなければならない。
【００３２】
先ず、図１６及び図１７に示したように、他の部分Ｂに露出されている導電体層６０を除去して、その下部の接触層５０を露出させる。この過程では乾式または湿式の方法をともに用いることができ、この時、導電体層６０はエッチングされて、感光膜パターンの第１部分１１４，第２部分１１２は殆どエッチングされない条件の下で行うのが好ましい。しかし、乾式エッチングの場合、導電体層６０だけをエッチングして感光膜パターンの第１部分１１４、第２部分１１２はエッチングされない条件を探すのが難しいので、感光膜パターンの第１部分１１４、第２部分１１２も一緒にエッチングされてもよいような条件の下で行うこととする。この場合には、湿式エッチングより第１部分１１４の厚さを厚くしてこの過程において第１部分１１４が除去されて下部の導電体層６０が露出しないようにする。
【００３３】
導電体層６０がＭｏまたはＭｏＷ合金、ＡｌまははＡｌ合金、Ｔａの中の１つである場合には、乾式エッチングか湿式エッチングのうちのいずれかを行うことが可能であるが、Ｃｒは乾式エッチング方法ではよく除去されないため、導電体層６０がＣｒである場合には湿式エッチングを用いる方が良い。
導電体層６０がＣｒである湿式エッチングである場合には、エッチング液としてＣｅＮＨＯ3を用いることができる。導電体層６０がＭｏであるかＭｏＷである乾式エッチングの場合のエッチング気体としては、ＣＦ4とＨＣｌとの混合気体かＣＦ4とＯ2との混合気体を用いることができ、後者の場合感光膜に対するエッチング比も殆ど類似している。
【００３４】
前記のようにすると、図１６及び図１７に示されたように、チャンネル部Ｃ及びデータ配線部の導電体層、つまりソース／ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６８だけが残り、他の部分Ｂの導電体層６０は全て除去されてその下部の接触層５０が現れる。この時、残りの導電体パターン６７、６８はソース及びドレーン電極６５、６６が分離されず連結されている点を除外するとデータ配線（６２、６４、６５、６６、６８）の形態と同一である。また、乾式エッチングを用いた場合、感光膜パターンの第１部分１１４、第２部分１１２もある程度の厚さでエッチングされる。
【００３５】
次に、図１８及び図１９に示したように、他の部分Ｂの露出された接触層５０及びその下部の半導体層４０を感光膜の第１部分１１４と一緒に乾式エッチングの方法で同時に除去する。この時のエッチングは感光膜パターンの第１部分１１４、第２部分１１２と接触層５０及び導電体パターン６７の表面に残っている感光膜滓を除去する。アッシングする方法としては、プラスマ気体を用いるかマイクロ波（ｍｉｃｒｏｗａｖｅ）を用いることができ、主に用いる組成物としては酸素が挙げられる。
【００３６】
次に、図２０及び図２１に示したように、チャンネル部Ｃのソース／ドレーン用導電体パターン６７及びその下部のソース／ドレーン用接触層パターン５７をエッチングして除去する。この時、エッチングはソース／ドレーン用導電体パターン６７と接触層パターン５７全てに対して乾式エッチングだけで進めることもでき、ソース／ドレーン用導電体パターン６７に対しては湿式エッチングで、接触層パターン５７に対しては乾式エッチングで行うことも可能である。前者の場合、ソース／ドレーン用導電体パターン６７と接触層パターン５７とのエッチング選択比が大きい条件の下でエッチングを行うのが好ましい。これはエッチング選択比が大きくない場合、エッチング終点を探しにくいので、チャンネル部Ｃに残る半導体パターン４２の厚さを調節し難いためである。
【００３７】
たとえば、ＳＦ6とＯ2との混合気体を用いてソース／ドレーン用導電体パターン６７をエッチングする方法がある。湿式エッチングと乾式エッチングとを交替しながらエッチングを行う後者の場合には、湿式エッチングされるソース／ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７は殆どエッチングされない。ソース／ドレーン用導電体パターン６７と接触層パターン５７の断面は階段状になる。接触層パターン５７及び半導体層４０（半導体層と接触層とはエッチング選択性が殆どない）が同時にエッチングされるので、ゲート絶縁膜３０がエッチングされない条件の下で行う必要があり、特に感光膜パターンの第１部分１１４、第２部分１１２と半導体層４０とに対するエッチング比が殆ど同一の条件でエッチングするのが好ましい。
【００３８】
たとえば、ＳＦ6とＨＣｌとの混合気体か、ＳＦ6とＯ2との混合気体を用いると、殆ど同一の厚さで２つの膜をエッチングすることができる。感光膜パターンの第１部分１１４、第２部分１１２と半導体層４０とに対するエッチング比が同一の場合、第１部分１１４の厚さは半導体層４０と接触層５０との厚さを合わせたのと同様であるか、それより小さいものでなければならない。
前述のようにすることで、図１８及び図１９に示したように、チャンネル部Ｃに位置する感光膜パターンの第１部分１１４が除去されてソース／ドレーン用導電体パターン６７が露出し、他の部分Ｂに位置する接触層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出する。
【００３９】
一方、データ配線部Ａに対応する感光膜パターンの第２部分１１２もやはりエッチングされるので厚さが薄くなる。この段階において半導体パターン４２、４８が完成する。図面符号５７と５８とはそれぞれソース／ドレーン用導電体パターン６７の下部の接触層パターンと維持蓄電器用導電体パターン６８の下部の接触層パターンを示す。
次に、アッシング（ａｓｈｉｎｇ）を通じてチャンネル部Ｃのソース／ドレーン用導電体パターン４２をエッチングする時に用いるエッチング気体の例としては前述したＣＦ4とＨＣｌとの混合気体やＣＦ4とＯ2との混合気体が挙げられ、ＣＦ4とＯ2とを用いると、均一な厚さで半導体パターン４２を残すことができる。この時、図２１に示したように、半導体パターン４２の一部が除去されて、厚さが薄くなる場合があり、感光膜パターンの第２部分１１２もこの時ある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行う必要があり、第２部分１１２がエッチングされて、その下部のデータ配線（６２、６４、６５、６６、６８）が現れることがないように感光膜パターンを厚くすることが好ましい。
【００４０】
前述のようにすることで、ソース電極６５とドレーン電極６６とを分離するとともに、データ配線（６２、６４、６５、６６、６８）とその下部に位置する接触層パターン５５、５６、５８が完成する。
最後に、データ配線部Ａに残っている感光膜パターンの第２部分１１２を除去する。第２部分１１２の除去はチャンネル部Ｃに位置するソース／ドレーン用導電体パターン６７を除去した後、その下の接触層パターン５７を除去する前に行うことも可能である。
【００４１】
また、データ配線を乾式エッチングの可能な物質で形成する場合には、感光膜パターンの厚さを調節して、上述したように幾度の中間工程を通らず一度のエッチング工程で接触層パターン、半導体パターン、データ配線を形成することができる。つまり、Ｂ部分の金属層６０、接触層５０及び半導体層４０をエッチングする間にＣ部分においては感光膜パターンの第１部分１１４とその下部の金属層６０、接触層５０とをエッチングし、Ａ部分においては感光膜パターンの第２部分１１２の一部だけをエッチングする条件を選択して一度の工程で形成することができる。
【００４２】
上述したように、湿式エッチングと乾式エッチングとを交代に行うか、乾式エッチングだけを用いることができる。後者の場合には一種類のエッチングだけを用いるので工程が比較的に簡単であるが、適当なエッチング条件を探しにくい。反面、前者の場合にはエッチング条件を探すことが比較的簡単であるが、工程が後者に比べて厄介なところがある。
前述のようにしてデータ配線（６２、６４、６５、６６、６８）を形成した後、図２２から図２４に示したように窒化珪素をＣＶＤ方法で蒸着するか、有機絶縁物質をスピンコーティングして３０００Å以上の厚さを有する保護膜７０を形成する。次に、第３のマスクを用いて保護膜７０及びゲート絶縁膜３０をエッチングしてドレーン電極６６、ゲートパッド２４、データパッド６４及び維持蓄電器用導電体パターン６８をそれぞれ露出する接触孔７１、７２、７３、７４を形成する。
【００４３】
最後に、図１〜３に示したように、４００Å〜５００Å厚さのＩＴＯ層を蒸着し、第４のマスクを用いてエッチングして画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。
前記のように本実施例においてはデータ配線（６２、６４、６５、６６、６８）とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を１つのマスクを用いて形成し、この過程でソース電極６５とドレーン電極６６とが分離されるが、次の第２及び３実施例においては保護膜の形成段階でソース電極とドレーン電極との分離が行われる。
【００４４】
では、本発明の第２実施例による液晶表示装置及びその製造方法について図２５から図３９を参照しながら説明する。
図２５は本発明の第２実施例による液晶表示装置用薄膜トランジスター基板の配置図であり、図２６及び図２７はそれぞれ図２５に示した薄膜トランジスター基板をXV−XV'線及びXVI−XVI'線に沿って切って示した断面図である。
図２５から図２７に示したように、本実施例による薄膜トランジスター基板の構造は第１実施例と類似している。ただし、保護膜７０がソース電極６５とドレーン電極６６との間に位置する半導体パターン４２を露出する開口部７５を有しているという点と画素電極８２、補助ゲートパッド８４及び補助データパッド８６で覆うことができない保護膜７０の部分の一定の深さがエッチングされたという点とが異なる。ここで、開口部７５はソース電極６５とドレーン電極６６との間を完全に貫通しており、開口部７５によって露出された半導体パターン４２は後に形成される配向膜で覆われて保護される。
【００４５】
以下、本発明の実施例による液晶表示装置用基板の製造方法について図２８から図３９と前記図２５から図２７を参照しながら詳細に説明する。
先ず、図２８から図３０に示したように、第１のマスクを用いて基板１０の上にゲート線２２、ゲートパッド２４、ゲート電極２６及び維持電極２８を含むゲート配線を形成する。
次に、図３１から図３３に示したように、ゲート絶縁膜３０、半導体層４０、接触層５０を化学気相成長法を用いて連続蒸着し、続いて金属などの導電体層６０をスパッタリングなどの方法で蒸着した後、第２のマスクを用いて順にパターニングしてソース／ドレーン用導電体パターン６７とその下部のソース／ドレーン用接触層パターン５７及び薄膜トランジスター用半導体パターン４２と維持蓄電器用導電体パターン６８とその下部の維持蓄電器用接触層パターン５８及び維持蓄電器用半導体パターン４８を形成する。この時、ソースドレーン用導電体パターン６７はソース電極とドレーン電極とが連結されているということを除外すると最終構造と同一である。
【００４６】
次に、保護膜用感光膜をコーティングして第３のマスクを用いて露光した後現象し、図３４から図３６に示したように接触孔７１、７２、７３、７４及び開口部７５を有する保護膜７０を形成する。この時、保護膜７０の厚さは位置によって異なり、保護膜７０の中で薄膜トランジスターのチャンネル部Ｃ、つまりソース電極６５とドレーン電極６６との間に位置する部分は他の部分Ａより厚さが小さいようにする。
図３５から図３６においてＢ部分は接触孔７１、７２、７３、７４と開口部７５とが形成されている部分になる。このように互いに異なる厚さの保護膜７０を形成する方法は第１実施例において互いに異なる厚さを有する感光膜パターンの第１部分１１４、第２部分１１２の形成方法と同一である。しかし、第１実施例で用いられた感光膜パターンの第１部分１１４、第２部分１１２は除去されるが、本実施例において厚さが位置によって互いに異なる保護膜７０は薄膜トランジスター基板の一部をなす。
【００４７】
次に、図３７に示したように、接触孔７２の下のゲート絶縁膜３０をエッチングしてゲートパッド２４を露出する。この時、エッチングは保護膜７０及び導電体パターン６７、６８はエッチングせず、ゲート絶縁膜３０だけをエッチングする条件で行うのが好ましく、このためには保護膜７０とゲート絶縁膜３０を互いに異なる物質で形成するのが良い。保護膜７０も一緒にエッチングされるような条件であれば、保護膜７０を前もって通常より厚くして形成するのが好ましい。
次に、図２５、図３８及び図３９に示したように、導電体層を蒸着し、第４のマスクを用いてエッチングして画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。
【００４８】
続いて、図２６及び図２７に示したように、画素電極８２、補助ゲートパッド８４及び補助データパッド８６をエッチングマスクとし、保護膜７０を乾式エッチングして開口部７５を形成する。この時、エッチング条件は保護膜７０だけがエッチングされるように設定しなければならず、エッチング終点は保護膜７０の厚さが薄い部分、つまりチャンネル部の保護膜７０が完全に除去されて、チャンネル部のソース／ドレーン用導電体パターン６７が現れる時である。
ここで、画素電極８２、補助ゲートパッド８４及び補助データパッド８６を直接エッチングマスクとする代わりに、これらを写真エッチングする時形成する感光膜パターンを除去せずに、これらの上に置いたままエッチングすることもでき、この感光膜パターンは後続段階の中のどの段階においても除去できる。
【００４９】
以下、チャンネル部のソース／ドレーン用導電体パターン６７とその下部の接触層パターン５７とをエッチングしてソース電極６５及びドレーン電極６６を分離する方法は第１実施例と同一である。
しかし、本実施例においては第１実施例とは異なって、補助ゲートパッド８４と補助データパッド８６とが必ず必要であり、これらが無ければゲートパッド２４かデータパッド６４が露出されている場合、ソース電極６５とドレーン電極６６とを分離する時このパッド２４、６４がエッチングされるためである。
【００５０】
次に、本発明の第３実施例による液晶表示装置及びその製造方法について図４０から図４７を参照しながら説明する。第２実施例においては保護膜を感光膜に形成して、別に保護膜を形成するための感光膜は置かないが、本実施例においては保護膜を形成する時に別に感光膜を用いる。
本実施例による薄膜トランジスター基板の配置図は図２５と同一であるので、図２５においてXV−XV'線とXVI-XVI´線とに沿って切ってそれぞれ図示した断面図である図４０及び図４１を図２５と一緒に参照しながら本実施例による薄膜トランジスター基板の構造について説明する。
【００５１】
図２５、図４０及び図４１に示したように、本実施例による薄膜トランジスター基板の構造は第２実施例と非常に類似している。ただし、本実施例では画素電極８２、補助ゲートパッド８４及び補助データパッド８６で覆われない保護膜７０の部分がエッチングされていない点で第２実施例と異なっている。
では、本発明の実施例による液晶表示装置用基板の製造方法について図４２から図４７と前記図２５、図４０及び図４１を参照しながら詳細に説明する。
先ず、第２実施例と同様な方法でゲート配線２２、２４、２６、２８、ゲート絶縁膜３０、ソース／ドレーン用導電体パターン６７とその下部のソース／ドレーン接触層パターン５７及び薄膜トランジスター用半導体パターン４２、そして維持蓄電器用導電体パターン６８とその下部の維持蓄電器用接触層パターン５８及び維持蓄電器用半導体パターン４８を形成する。
【００５２】
次に、図４２及び図４３に示したように、保護膜７０を蒸着またはコーティングした後、その上に感光膜をコーティングして第３のマスクを用いて露光した後現象し、感光膜パターン１２２、１２４を形成する。この時、感光膜パターン１２２、１２４の厚さは位置によって異なり、感光膜パターン１２２、１２４の中で接触孔７１、７２、７３、７４が形成される部分は厚さがなく、開口部７５が形成される部分１２４は他の部分１２２より厚さが小さくなるようにする。このように互いに異なる厚さの感光膜７０を形成する方法は第１実施例と同一である。
【００５３】
続いて、図４４及び図４５に示したように、露出された保護膜７０とその下部のゲート絶縁膜３０を乾式エッチングすると同時に、チャンネル部に位置している薄い感光膜部分１２４とその下部の保護膜７０とをエッチングする。この時のエッチングの条件は保護膜１２４及びゲート絶縁膜３０と感光膜とが同時にエッチングされるように設定しなければならず、このためには保護膜７０とゲート絶縁膜３０を同一の物質に形成するのが好ましい。
前述のようにすることで、接触孔７１、７２、７３、７４及び開口部７５が完成し、開口部７５のソース／ドレーン用導電体パターン６７が現れる。
【００５４】
次に、図２７、図４６及び図４７に示したように、感光膜パターン１２２を除去した後、蒸着し、第４のマスクを用いてエッチングし、画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。第２実施例と同様な理由で補助ゲートパッド８４及び補助データパッド８６は必ず形成しなければならない。
続いて、図２５、図４０及び図４１に示したように、現れている開口部７５のソース／ドレーン用導電体パターン６７とその下部の接触層パターン５７とをエッチングしてソース電極６５とドレーン電極６６とを分離する。この過程は第１実施例と同一である。
【００５５】
次は第１または３実施例と異なって、第４実施例を通じて鉤または半月形のチャンネル部Ｃを有する本発明の実施例による薄膜トランジスター基板及びその製造方法について詳細に説明する。
図４８は本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の構造を図示した配置図である。
図４８のように、殆どの構造は第１実施例と同一である。
しかし、ソース電極６５が´Ｕ´または´Ｊ´の形に形成されてゲート電極２６を中心に上部及び下部にデータ線６０の分に伸びており、ソース電極６５及びドレーン電極６６の間のチャンネル部Ｃが半月形または鉤に形成されている。このような構造は狭い面積でもチャンネル部の幅を広く有することができる。
【００５６】
前記のような本発明の第４実施例に薄膜トランジスター基板の断面構造及びそれによる製造方法は殆ど第１実施例と同一であるので、詳細な説明は省略する。
しかし、第１〜４実施例のようにチャンネル部Ｃが直線または四角形または曲線部を有する半月形または鉤でなく、折曲した角部を有する場合には露光の時角部から発生する光の回折現象によってチャンネル部Ｃに走査される光の強さを均一に調節することができず、チャンネル部Ｃの感光膜パターン１１４を均一な厚さで残すのが難しい。
【００５７】
つまり、チャンネル部Ｃを角部を有する'コ'の字型に形成する場合には、チャンネル部Ｃの中の急激に折曲した角部では光の回折現象などによって露光時に走査される光の量がチャンネル部Ｃの他の部分と異なるようになる。これによって現象した後にチャンネル部Ｃの感光膜パターン１１４が均一な厚さに形成されなくなる。コの時、感光膜パターン１１４がチャンネル部Ｃのほかの部分より薄く形成される場合には薄膜トランジスターが低下されることもあり、感光膜パターン１１４がチャンネル部Ｃのほかの部分より厚く残る場合にはソース電極６５とドレーン電極６６またはその下部の接触層パターン５５、５６が完全に分離されず、短絡された薄膜トランジスターが作られることもある。
【００５８】
したがって、チャンネル部Ｃの中の折曲する部分には、感光膜パターンを第１実施例のＢ部分のように残さないようにして半導体パターンを除去するのが好ましいが、次の第３実施例を通じて詳細に説明する。
本発明の第５実施例による液晶表示装置及びその製造方法について図４９から図５１を参照しながら説明する。
図４９は本発明の第５実施例による液晶表示装置用薄膜トランジスター基板の配置図であり、図５０は図４９でＴ部分を詳細に図示した拡大図である。また、図５１は図５０でXXX−XXX'線に沿って切断した断面図である。
【００５９】
図４９及び図５１に示したように、本実施例による薄膜トランジスター基板の構造は第４実施例と類似している。
しかし、ソース電極６５が'コ'の字型に形成されてチャンネル部Ｃが急激に折曲する部分Ｄで、半導体パターン４２がゲート絶縁膜３０を現す開口部４５を有しているという点が異なる。ここで、開口部４５には半導体パターンが完全に除去された状態である。
では、本発明の実施例による液晶表示装置用基板の製造方法について図５２と図４９から図５１を参照しながら詳細に説明する。
【００６０】
図５２は本発明の第５実施例による液晶表示装置用薄膜トランジスター基板の製造工程を図示した図面であって、図５０でXXX−XXX'線に沿って切断した断面図である。
本発明の第５実施例による製造方法の殆どが第１実施例の製造方法と類似している。
他には、図５２に示すように、感光膜１１０を塗布して第２のマスクを用いた写真工程で感光膜パターンの第１部分１１４、第２部分１１２を形成するが、薄膜トランジスターのチャンネル部Ｃの中で折曲する部分Ｄにおいては他の部分Ｂのように感光膜を全て完全に除去する。これは上述したようにチャンネル部Ｃのうち折曲する部分Ｄには、露光工程における光の回折現象によってチャンネル部Ｃの他の部分と走査される光の強さが異なっており、ソース及びドレーン電極６５、６６とその下部の接触層パターン５５、５６が完全に分離されないか、チャンネル部Ｃの半導体パターン４２を均一な厚さに形成することができないために、Ｂ部分のように光の走査量を十分にして感光膜を除去して半導体パターンを残さないのが好ましいためである。ここで、データ配線部Ａに位置した感光膜パターンの第２部分１１２は'コ'の字型のソース電極６５を含むデータ配線（６２、６４、６５、６６、６８）の形を有する。
【００６１】
続いて、第１実施例に類似するように、他の部分Ｂ及びチャンネル部Ｃのうちの折曲する部分Ｃの露出された導電体層６０をエッチングした後、その下部の接触層５０及び半導体層４０を感光膜の第１部分１１４と一緒に乾式エッチングで除去し、ソース電極６５とドレーン電極との間の半導体パターン４２を露出する。
前記のように、チャンネル部Ｃのうちの折曲する角部における半導体層を除去すると、チャンネル部Ｃの半導体パターン４２を均一な厚さに形成することができる。
【００６２】
本実施例では、ソース電極６５の内側にドレーン電極６６を延長するように形成したが、反対に形成することもできる。例外としてチャンネル部Ｃに角部Ｄが形成されないように第４実施例と同様に湾曲する曲線部を有する'Ｕ'字型または'Ｊ'字型に湾曲して形成しチャンネル部Ｃを形成する場合には、チャンネル部Ｃに走査される光の強さを均一に調節するのが容易であるので、ソース電極６５とドレーン電極６６との間の半導体層の一部を除去しないこともできる。チャンネル部Ｃの感光膜パターン１１４を均一な厚さに形成するための光マスクの構造については以降に詳細に説明する。
【００６３】
第１実施例では、Ｂ部分で導電体層６０、接触層５０及び半導体層４０だけをエッチングして、ゲート絶縁膜３０は残したが、ゲート絶縁膜３０の一部または全部をエッチングすることもできる。第６実施例を通じてＢ部分でゲート絶縁膜３０まで除去する製造方法について詳細に説明する。
図５３及び図５４は本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の図面であって、それぞれ図１でII−II´及びIII−III´線に沿って切断した断面図である。
【００６４】
殆どの構造は第１実施例と類似している。しかし、図５３及び図５４のように、半導体層パターン４２、４８の下部にゲート絶縁膜パターン３２、３８が残っており、保護膜７０がゲート絶縁膜パターン３２、３８で遮られない基板１０及びゲート配線２２、２４、２６、２８を覆っている。
本発明の第６実施例による液晶表示装置用基板の製造方法について図５５及び図５６と前記図５３及び５４とを参照しながら詳細に説明する。
図５５及び図５６は本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の製造工程を工程順にしたがって図示した図面であって、図５５は図９でVIｂ―VIｂ´線に沿って切って図示した図面であり、図５６は図９でVIｃ−VIｃ´線に沿って切って図示した断面図である。ここで、図５５及び図５６は図１６及び図１７の次の段階を図示した図面である。
【００６５】
本発明の第６実施例による製造方法において、図１６及び図１７のようにＢ部分に露出されている導電体層６０を除去してその下部の接触層５０を露出させる工程までは第１実施例の製造方法と同一である。
他には、図５５及び図５６のように、他の部分Ｂの露出された接触層５０及びその下部の半導体層４０及びゲート絶縁膜３０を感光膜の第１部分１１４と一緒に除去して、チャンネル部Ｃのソース／ドレーン用導電体パターン６７を露出しながらゲート絶縁膜パターン３２、３８及び半導体層パターン４２、４８を形成する。
【００６６】
続いて、第１実施例と同様にソース電極６５とドレーン電極６６を分離しながらデータ配線（６２、６４、６５、６６、６８）とその下部の接触層パターン５５、５６、５８を完成し、ドレーン電極６６、ゲートパッド２４、データパッド６４及び維持蓄電器用導電体パターン６８をそれぞれ露出する接触孔７１、７２、７３、７４を有する保護膜７０を窒化珪素または有機絶縁物質により形成し、ＩＴＯの画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成して液晶表示装置用薄膜トランジスター基板を完成する。
【００６７】
次に、上述したように本発明の実施例による製造方法で部分的に異なる厚さを有する感光膜パターンを形成するために用いた光マスクの構造、特に微細パターンが形成されている光マスクのチャンネル部Ｃの構造について詳細に説明する。
図５７ＡからＣは本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において用いられる第２光マスクの微細パターン構造を図示した配置図であって、直線または四角形のチャンネル部Ｃを形成するための光マスクの図面である。ここで、スリットパターンを中心に両側にはソース及びドレーン用マスクパターンが形成されており、スリットパターンが形成されている部分はチャンネル部Ｃに説明する。
【００６８】
光マスクを製造する方法としては、電子ビーム（ｅｌｅｃｔｒｏｎ ｂｅａｍ）を用いるか、短波長を有するレーザー（ｌａｓｅｒ）を用いる。この時、光マスクの微細パターンの間の間隔または微細パターンの幅は精密度が高い１μｍ以上に形成するのが好ましい。
また、露光時に光の透過量を調節することができる微細パターンの間の間隔及び微細パターンの幅は露光器の分解能より小さいものでなければならず、好ましくは半分以下であるのが好ましい。したがって、露光器の分解能が３μｍ乃至４μｍである場合には微細パターンの間隔及び微細パターンの幅は１μｍ〜２μｍであるのが好ましい。この時、光マスク４００のチャンネル部Ｃには図５７Ａのように１つ以上のスリットパターン４１０を形成することができ、図５７Ｂのように光マスク４００のチャンネル部Ｃをスリットパターンに形成することができ、図５７Ｃのようにチャンネル部Ｃの中央にチャンネル部Ｃの形で棒形のバー４１０を用いてスリットパターンを形成することができる。
【００６９】
しかし、図５７Ａ〜図５７Ｃで提示したマスクを用いて感光膜を露光し、４０００〜２０００Å程度の厚さを有する感光膜パターンを形成する場合には感光膜パターンの厚さが不均一に形成されることもある。
図５８Ａ及び図５８Ｂは図５７Ａ〜図５７Ｃのマスクを用いて形成された感光膜パターンを図示した図面であって、図５８Ｂは図５８ＡでXXXVIｂ−XXXVIｂ'線に沿って切断した断面図である。
図５８Ａ及び図５８Ｂのように、チャンネル部Ｃの中央部には感光膜パターン１００が均一に残るが、チャンネル部Ｃの端部は中央部より厚く形成される。これはチャンネル部Ｃの端部の境界部分では光の回折条件が異なって、感光膜がチャンネル部Ｃの中央部より露光されないためであり、これを境界条件（ｂｏｕｎｄａｒｙ ｃｏｎｄｉｔｉｏｎ）と言う。
【００７０】
したがって、チャンネル部Ｃの端部で境界条件を除去して、本発明の実施例のように、第２のマスクを写真エッチング工程で露光する工程において、厚さが異なる３つの部分を有する感光膜パターンを各部分の厚さが均一になるように形成するためには、特に中間の厚さを有する感光膜パターン（第１実施例の１１４または図５８Ｂの１００参照）の厚さを均一にするためには、光マスクの構造は光の殆どを透過させる第１領域、光の殆どを遮断する第２領域、光の透過量を調節することができる第３領域と、第３領域と第１領域との間に位置しており、これらの間の透過量を有する境界領域である第４領域を有するのが好ましい。この時、第３及び４領域のように光の透過量を調節するためには、上述したように光マスクに形成されたスリット或はモザイクの形を有する微細パターンを形成する。ただし、微細パターンの間の開口部の大きさを露光器の分解能以下にするか、開口部の大きさを露光器の分解能以下にしながら微細パターンの幅も露光器の分解能以下にする場合と、微細パターンの代わりに第２領域より高い透過率を有する半透明膜を第３及び４領域に形成する場合とがあり、２つを組合わせることも可能である。これは光マスクと液晶表示装置用薄膜トランジスター基板の間の倍率が１：１に用いられる露光器において、露光器が３〜４μｍ以下であるのを意味する。
【００７１】
もちろん、分解能以下の微細パターンの幅及びこれらの間の間隔を調節して、透過率を調節することができるので感光膜パターンの厚さも調節することができる。前者の場合は図５９から図６１に詳細に図示されており、後者の場合は図６２及び図６３に詳細に図示されている。
図５９Ａから図５９Ｃは本発明の実施例による改善された光マスクの構造を図示した配置図である。
図５９Ａのように、光マスク４００のチャンネル部Ｃの端部のスリットパターン４１２が中央部のスリットパターン４１１より長く形成されており、スリットパターン４１２の外側にはスリットパターン４１３は棒形に形成されている。これはチャンネル部Ｃの端部の境界部分に光の透過量を増加させるためである。コの時、棒形のスリットパターン４１３の幅Ｌ３は中央部のスリットパターン４１１の幅Ｌ１より狭いのが好ましく、さらに好ましくは８０％程度に形成する。
【００７２】
図５９Ｂ及び図５９Ｃでは光マスク４００は図５７Ｂ及び図５７Ｃと類似している構造を有しているが、チャンネル部Ｃの中央部の間隔Ｌ１より端部の間隔Ｌ２が長くまたは広く形成されている。
図６０Ａ及び図６０Ｂは図５９Ａ〜図５９Ｃのマスクを用いて形成された感光膜パターンを図示した図面であって、図６０Ｂは図６０ＡでXXXVIIIｂ−XXXVIIIｂ'線に沿って切断した断面図である。
図５９Ａ及び図５９Ｂのように、チャンネル部Ｃの端部におけるスリットパターンを長く形成するか、スリットパターンの幅を長く形成して感光膜を露光すると、図６０Ａ及び図６０Ｂのように均一な厚さを有する感光膜パターン１１０を形成することができる。
【００７３】
図６１Ａ〜図６１Ｃは本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法においてチャンネル部を鉤に形成するためのマスクの微細パターン構造を図示した配置図である。ここでも、チャンネル部Ｃを中心に対向する両側にはソース及びドレーン用マスクパターンが形成されている。
図６１Ａ〜図６１Ｃのように、チャンネル部Ｃは鉤または半月形に形成されている。また、境界条件を除去するためにチャンネル部Ｃが終わる境界部分には光透過量を増加させるためにスリットパターンの間隔を広げるか、棒形のスリットパターンが形成されている。
【００７４】
図６１Ａのチャンネル部Ｃには図５９Ｃに示したように、チャンネル部Ｃの形に沿って棒形のバー４１０が形成されており、チャンネル部Ｃが終わる境界部分には光の透過量を増加させるために図５９Ｂのようにチャンネル部Ｃの端部のマスク４００に凹部４２０が追加されてチャンネル部Ｃの幅が他の部分より長く形成されている。
図６１Ｂは図５９Ａのように、光マスク４００のチャンネル部Ｃに多数のスリットパターン４１１が形成されている。ここでも、チャンネル部Ｃが終わる端部には中央部より広くまたは長く形成されており、チャンネル部Ｃの両端にはスリットパターン４１１より小さいスリットパターン４１３が棒形に形成されている。
【００７５】
図６１Ｃは図６１Ｂと類似しているが、チャンネル部Ｃの端部を湾曲して形成し感光膜パターンを均一な厚さに形成するために提案された構造である。
図６２及び図６３は本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において、半透明膜を有する第２のマスクの構造を示した図面であって、図６２Ｂ、図６３Ａ〜図６３Ｃは多様な第２のマスクの構造を図示した配置図であり、図６２Ａは図６２Ｂの断面図である。
図６２Ａ及びＢのように、マスク用基板５００の上部ＭｇＯ、ａ−Ｓｉ、ＭｏＳｉなどからなる半透明膜５１０が形成されており、チャンネル部Ｃの半透明膜５１０を露出する開口部を有し、クロムなどからなる不透明パターン５２０が形成されている。この時、半透明膜５１０が終わるチャンネル部Ｃの両端には境界条件を除去するために棒形の半透明膜５１１が追加に形成されている。この時、半透明膜５１１の幅は露光器の分解能の１／２より小さいのが好ましい。
【００７６】
前記において、チャンネル部Ｃの境界領域Ｅである端部で光の透過量を増加させるために図６３Ａ〜図６３Ｃのように、半透明膜５１０、５２０またはマスク用基板５００の構造を多様に変化させることができる。
図６３Ａは境界領域Ｅの半透明膜５２０は他の部分５１０より狭く形成した場合であり、図６３Ｂは境界領域Ｅにおいてマスク用基板５００の間隔を広く形成して、棒形の半透明膜５２０を形成した場合である。
図６３Ｃは境界領域Ｅにおいてマスク用基板５００の間隔を広く形成して、境界領域Ｅにおいて半透明膜５２０を他の部分５１０より広く形成した場合である。もちろん、チャンネル部Ｃと半透明膜５１０、５２０を他の多様な形に形成することはできる。
【００７７】
前記のような図面から分かるように、均一な異なる厚さの３つの部分を有する感光膜パターンを形成するために、光マスクは異なる透過率を有する４つの領域を有しなければならない。
つまり、光マスクは露光器の分解能以上に遮光層パターンが形成されている第１領域、開口部が露光器の分解能以上の大きさに形成されている第２領域、分解能以下の微細パターンが形成されていて、中間程度の光透過量を有する中間領域である第３領域及び第２及び３領域の間に位置する境界領域であり、第３領域の透過量より大きく、分解能より小さい微細パターンが形成されている第４領域からならなければならない。
【００７８】
感光膜パターンが陽性である場合に第１領域、第３領域及び第４領域のそれぞれはデータ配線部、チャンネル部及びチャンネル部の境界領域に整列され、反対に、感光膜パターンが陰性である場合には第２領域、第３領域及び第４領域のそれぞれはデータ配線部、チャンネル部の境界領域およびチャンネル部にそれぞれ整列される。
前記において、用いる露光器の分解能が３μmである場合を考慮して、スリットパターンの幅及びこれらの間隔を１μm程度に設計した。
【００７９】
図５９Ａは境界領域において、スリットパターン４１２、４１３の間に形成された開口部の大きさを広くして、光の透過率を増加させた場合であり、図５９Ｂ及び図５９Ｃは境界領域においてスリットパターン４００の間の大きさを分解能以下にし、中間領域より境界領域を広く形成して境界領域の光透過率を増加させた場合であり、図６１Ａ〜図６１Ｃはチャンネル部Ｃを多様な形態に変えながら上述した方法を用いて光マスクを設計した例である。
次に、チャンネル部を湾曲な曲線部を有する開いた鉤または半月形に形成する場合に感光膜パターンの厚さを均一に形成するために光マスクに形成されたスリットパターンの間隔または幅のデザインルールについて詳細に説明する。
【００８０】
図６４及び図６５は本発明の第４実施例による液晶表示装置よう薄膜トランジスター基板の製造方法で用いる第２のマスクにおいてチャンネル部の構造だけを図示した配置図である。
図６４はスリットパターン４１０がチャンネル部Ｃの形に沿って棒形に形成された構造であって、図６１Ａと類似しており、図６５はチャンネル部Ｃをスリットパターンに形成した場合である。
しかし、図６１Ａと異なって、チャンネル部Ｃが９０゜程度に折曲する角部を無くして、折曲する部分Ｄを４５゜程度に湾曲な曲線部を有するようにチャンネル部Ｃが'Ｕ'字型または'Ｊ'字型に形成した。ここでも、チャンネル部Ｃが終わる部分Ｅには光透過量を増加させて感光膜パターンの厚さを均一に形成するために他の部分よりチャンネル部Ｃが長く、または広く形成されている。
【００８１】
前記において、図６４のように折曲する部分Ｄでスリットパターン４１０の幅や、スリットパターン４１０とソース及びドレーン用マスクパターン４００との間の間隔はＤ部分を除外した部分より光の透過量を増加するために広く形成するのが良く、チャンネル部Ｃが終わる境界領域Ｅにおいては他の部分より広く形成するのが好ましい。ここで、Ｄ部分のデザインルールは１．４１±０．０５〜１．２４±０．０５μｍ範囲で設計するのが好ましく、直線に形成された部分におけるデザインルールは１．２５±０．０５μｍ範囲で設計するのが好ましい。この時、露光器は分解能３μｍを有するレンズ形露光器である。
【００８２】
また、図６５のように、Ｅ部分のマスクパターン４００の間隔Ｌ１は１．５〜０．２５μｍ程度の範囲に形成し、他の部分の間隔Ｌ２より０．１〜０．２５μｍ広く形成するのが好ましい。もちろん、図面から分かるように、Ｅ部分でない他の部分にも部分的に光の透過率を増加して感光膜の厚さを均一にするためにＬ２の幅を有するように形成することができる。
上述した本発明の実施例による製造方法は画素電極だけが薄膜トランジスター基板に形成されている場合を例にあげたが、液晶分子を駆動するための２つの電極である共通電極と画素電極とが全て薄膜トランジスター基板に形成する場合にも適用することができる。この時、共通電極はゲート配線と一緒に形成することができ、画素電極はデータ配線と一緒に形成することができる。
【００８３】
前記のような、薄膜トランジスター基板は他にも様々な変形された形態及び方法で製造することができる。
【００８４】
【発明の効果】
前記のように、本発明によると、液晶表示装置用薄膜トランジスター基板を製造する時、マスクの数を効果的に減少させながらゲートパッド及びデータパッドを保護することができる。また、チャンネル分の中の角部がある部分には感光膜パターンを完全に除去するか、湾曲した曲線部を有するチャンネル部を形成するか、チャンネル部が終わる端部境界部分に光の透過量を増加させることによって、ソース及びドレーン電極とその下部の接触層パターンを完全に分離しながらチャンネル部の半導体パターンを均一に形成することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例による液晶表示装置用薄膜トランジスター基板の配置図である。
【図２】 図１に示した薄膜トランジスター基板をII−II'線及びIII−III'線に沿って切って図示した断面図である。
【図３】 図１に示した薄膜トランジスター基板をIII−III'線に沿って切って図示した断面図である。
【図４】 本発明の第１実施例によって製造する第１の段階における薄膜トランジスター基板の配置図である。
【図５】 図４においてIVｂ−IVｂ'線に沿って切って図示した断面図である。
【図６】 図４においてIVｃ−IVｃ'線に沿って切って図示した断面図である。
【図７】 図５の次の段階における断面図であり、図４のIVｂ−IVｂ'線に沿って切って図示した断面図である。
【図８】 図６の次の段階における断面図であり、図４のIVｃ−IVｃ'線に沿って切って図示した断面図である。
【図９】 図７及び図８の次の段階における薄膜トランジスター基板の配置図である。
【図１０】 図９においてVIｂ−VIｂ'線を切って図示した断面図である。
【図１１】 図９においてVIｃ−VIｃ'線を切って図示した断面図である。
【図１２】 厚さが異なる感光膜を形成する例を図示した断面図である。
【図１３】 厚さが異なる感光膜を形成する例を図示した断面図である。
【図１４】 厚さが異なる感光膜を形成する例を図示した断面図である。
【図１５】 厚さが異なる感光膜を形成する例を図示した断面図である。
【図１６】 図１０の次の段階における断面図であり、図９のVIｂ−VIｂ'線に沿って切って図示した断面図である。
【図１７】 図１１の次の段階における断面図であり、図９のVIｃ−VIｃ'線に沿って切って図示した断面図である。
【図１８】 図１６の次の段階における断面図であり、図９のVIｂ−VIｂ'線に沿って切って図示した断面図である。
【図１９】 図１７の次の段階における断面図であり、図９のVIｃ−VIｃ'線に沿って切って図示した断面図である。
【図２０】 図１８の次の段階における断面図であり、図９のVIｂ−VIｂ'線に沿って切って図示した断面図である。
【図２１】 図１９の次の段階における断面図であり、図９のVIｃ−VIｃ'線に沿って切って図示した断面図である。
【図２２】 図２０及び図２１の次の段階における薄膜トランジスター基板の配置図である。
【図２３】 図２２においてXIIIｂ−XIIIｂ'線線に沿って切って図示した断面図である。
【図２４】 図２２においてXIIIｃ−XIIIｃ'線に沿って切って図示した断面図である。
【図２５】 本発明の第２実施例による液晶表示装置用薄膜トランジスター基板の配置図である。
【図２６】 図２５に図示した薄膜トランジスター基板をXV−XV'線に沿って切って図示した断面図である。
【図２７】 図２５に図示した薄膜トランジスター基板をXVI−XVI'に沿って切って図示した断面図である。
【図２８】 本発明の第２実施例にしたがって製造する第１段階における薄膜トランジスター基板の配置図である。
【図２９】 図２８においてXVIIｂ−XVIIｂ'線に沿って切って図示した断面図である。
【図３０】 図２８においてXVIIｃ−XVIIｃ'線に沿って切って図示した断面図である。
【図３１】 図２８から図３０の次の段階における薄膜トランジスター基板の配置図である。
【図３２】 図３１においてXVIIIｂ−XVIIIｂ'線に沿って切って図示した断面図である。
【図３３】 図３１においてXVIIIｃ−XVIIIｃ'線に沿って切って図示した断面図である。
【図３４】 図３１から図３３の次の段階における薄膜トランジスター基板の配置図である。
【図３５】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図である。
【図３６】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図である。
【図３７】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図であって、図３５の次の段階における断面図である。
【図３８】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図であって、図３７の次の段階における断面図である。
【図３９】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図であって、図３７の次の段階における断面図である。
【図４０】 本発明の第３実施例による薄膜トランジスター基板の断面図であって、図２５に図示した薄膜トランジスター基板をXV−XV'線に沿って切って図示した断面図である。
【図４１】 本発明の第３実施例による薄膜トランジスター基板の断面図であって、図２５に図示した薄膜トランジスター基板をXVI−XVI'線に沿って切って図示した断面図である。
【図４２】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図である。
【図４３】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図である。
【図４４】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図であって、第３実施例によって図４２の次の段階を工程順にしたがって示した図である。
【図４５】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図であって、第３実施例によって図４３の次の段階を工程順にしたがって示した図である。
【図４６】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図であって、第３実施例によって図４４の次の段階を行程順にしたがって示した図である。
【図４７】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図であって、第３実施例によって図４５の次の段階を行程順にしたがって示した図である。
【図４８】 本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の構造を図示した配置図である。
【図４９】 本発明の第５実施例による液晶表示装置用薄膜トランジスター基板の構造を図示した配置図である。
【図５０】 図４９においてＴ部分を詳細に図示した拡大図である。
【図５１】 図５０においてXXX−XXX'線に沿って切って図示した断面図である。
【図５２】 本発明の第５実施例による液晶表示装置用薄膜トランジスター基板の製造工程を示した図面であって、図５０においてXXX−XXX'線に沿って切って示した断面図である。
【図５３】 本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の構造を示した断面図であって、それぞれ図１においてII−II'に沿って切断した断面図である。
【図５４】 本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の構造を示した断面図であって、それぞれ図１においてIII−III'線に沿って切断した断面図である。
【図５５】 本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の製造工程順にしたがって図示した断面図であって、図９においてVIｂ−VIｂ'線に沿って切って図示した断面図である。図１６次の段階を示した図面である。
【図５６】 本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の製造工程順にしたがって図示した断面図であって、図９においてVIｃ−VIｃ'線に沿って切って図示した断面図である。図１７の次の段階を示した図面である。
【図５７】 本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において用いられる第２のマスクの微細パターン構造を図示した配置図である。
【図５８】 図５７ＡからＣのマスクを用いて形成された感光膜パターンを図示した図面であって、図５８ｂは図５８ａにおいてXXXVIｂ−XXXVIｂ'線に沿って切断した断面図である。
【図５９】 本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法で用いられる改善された光マスクの構造を示した配置図である。
【図６０】 図５９ＡからＣのマスクを用いて形成された感光膜パターンを示した図面であって、図６０Ｂは図６０ＡにおいてXXXVIIIｂ−XXXVIIIｂ'線に沿って切断した断面図である。
【図６１】 本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の製造方法においてチャンネル部を鉤に形成するためのマスクの微細パターン構造を図示した配置図である。
【図６２】 本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において、半透明膜を有する第２のマスクの構造を示した配置図である。
【図６３】 本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において、半透明膜を有する第２のマスクの構造を示した配置図である。
【図６４】 本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の製造方法に用いる第２のマスクでチャンネル部の構造だけを示した配置図である。
【図６５】 本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の製造方法に用いる第２のマスクでチャンネル部の構造だけを示した配置図である。
【符号の説明】
１０ 絶縁基板
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
２８ 維持電極
３０ ゲート絶縁膜
４０ 半導体層
５０ 接触層
４２ 薄膜トランジスター用半導体パターン
４８ 半導体パターン
５５、５６、５８ 接触層パターン
５７ 接触層パターン
６０ 導電体層
６２ データ線
６４ データパッド
６５ ソース電極
６６ ドレーン電極
６７ ソースドレーン用導電体パターン
６８ 維持蓄電器用導電体パターン
７０ 保護膜
７１、７２、７３、７４ 接触孔
８２ 画素電極
８４、８６ 補助ゲートパッド
１１２ 第２部分
１１０、１１４、２００、２１０、２２０ 感光膜
１２２、１２４、２５０ 感光膜パターン
３００ 薄膜
４１０ スリット
４１１、４１２、４１３ スリットパターン
４２０ パターン
４３０ 不透明なパターン
５００ マスク用基板
５１０、５１１ 半透明膜
５２０ 不透明パターン
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスター基板の製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は現在広く用いられている平板表示装置の中の１つであって、電極が形成されている２枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に用いられているのは、２つの基板に電極がそれぞれ形成されており、電極に印加される電圧をスイッチングする薄膜トランジスターを有する液晶表示装置であり、薄膜トランジスターは２枚の基板のうちの１つに形成されるのが一般的である。
【０００３】
【発明が解決しようとする課題】
薄膜トランジスターが形成されている基板はマスクを用いた写真エッチング工程を通じて製造するのが一般的である。この時、生産費用を減らすためには、マスクの数を少なくするのが好ましく、現在は通常５枚または６枚のマスクが用いられている。もちろん、４枚のマスクを用いて薄膜トランジスター基板を製造する方法に関しても公開されたものがあるが、これを実際に適用するのに難しい問題点がある。
【０００４】
４枚のマスクを用いた従来の液晶表示装置用薄膜トランジスター基板の製造方法の１つの例について説明する。
先ず、第１のマスクを用いて基板の上に抵抗が小さいアルミニウムやアルミニウム合金などでゲート配線を形成した後、その上にゲート絶縁膜、非晶質珪素層、ｎ＋非晶質珪素層及び金属層を連続して積層する。
第２のマスクを用いて金属層、ｎ＋非晶質珪素層、非晶質珪素層の三層膜をパターニングする。この時、ゲートパッドの上部には、三層膜パターンが残っておらず、ゲート絶縁膜だけが残っている状態となる。
【０００５】
次に、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）膜を積層し、第３のマスクを用いてパターニングする。この時、ゲートパッドの上部にはＩＴＯ膜が残っていない。ＩＴＯ膜をマスクにして金属層及びｎ＋非晶質珪素層をパターニングした後、保護膜を積層する。
最後に、第４のマスクを用いて保護膜と保護膜下部のゲート絶縁膜とをパターニングすると薄膜トランジスター基板が完成される。ここで、最後の段階である保護膜パターニングの段階でゲートパッド部分のゲート絶縁膜が除去される。
【０００６】
前記のように、従来の４枚のマスクを用いた製造方法においては、アルミニウムまたはアルミニウム合金で作られたゲートパッドがそのまま露出される。しかし、アルミニウムやアルミニウム合金は、抵抗は小さいが物理的、化学的刺激に弱いので損傷されやすい。これを補償するためには、ゲート配線を二重膜にするか、物理的、化学的損傷が少ない金属を用いるべきであるが、前者の場合には工程が複雑になり、後者の場合にはこのような金属の抵抗値が大きいという問題点がある。
【０００７】
本発明の技術的課題は、液晶表示装置用薄膜トランジスタ基板を製造する時、マスクの数を減少できる新しい方法を提供することにあり、ゲートパッドを保護できる液晶表示装置を４枚のマスクを用いて製造する方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記課題を達成するために本発明は、ソース及びドレーン電極を分離する時、他の部分より厚さが薄い感光膜をソース及びドレーン電極の間に形成し、必要によってある膜をエッチングする時には下部膜がエッチングされないように保護する役割をし、他の膜がエッチングされる時には感光膜が共にエッチングされて感光膜の下部の膜を露出する。
本発明によると、先ず、絶縁基板の上にゲート線及びこれと連結されたゲート電極を含むゲート配線とゲート配線を覆うゲート絶縁膜及びその上の半導体パターンと抵抗性接触層パターンを形成し、その上に互いに分離されて形成されており、同一な層で作られたソース電極及びドレーン電極と、ソース電極と連結されたデータ線とを含むデータ配線を形成する。データ配線を覆う保護膜パターンを形成し、ドレーン電極と連結される画素電極を形成する。ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通じて行われ、感光膜パターンはソース電極及びドレーン電極の間に位置し、第１厚さを有する第１部分と第１厚さより厚い厚さを有する第２部分及び厚さがない第３部分を含む。
【０００９】
ここで、写真エッチング工程に用いられるマスクは光が一部だけ透過されることができる第１の部分と光が完全に透過することができない第２の部分及び光が完全に透過することができる第３の部分を含み、感光膜パターンはポジ型感光膜であり、マスクの第１、第２、第３の部分は露光過程で感光膜パターンの第１、第２、第３部分に対応するように整列されるのが好ましい。この時、マスクの第１の部分は半透明膜を含むか、露光段階で用いられる光源の分解能より大きさが小さいパターンを含むことができる。
【００１０】
また、マスクは第１の部分と第３の部分との間に半透明膜を含むか、露光段階で用いられる光源の分解能より大きさが小さいパターンを含む第４の部分をさらに含むことができる。これとは異なって、感光膜パターンの第１部分をリフローを通じて形成することもできる。
一方、感光膜パターンの第１部分の厚さは第２部分の厚さの半分以下であるのが良く、特に、感光膜パターンの第２部分の厚さは１μm乃至２μmであり、第１部分の厚さは４，０００Å以下であるのが好ましい。
【００１１】
本発明の実施例によると、データ配線と接触層パターン及び半導体パターンを一つのマスクを用いて形成することができる。この場合、ゲート絶縁膜、半導体パターン、接触層パターン及びデータ配線は次のような段階を経て形成される。先ず、ゲート絶縁膜、半導体層、接触層及び導電層を蒸着し、その上に感光膜を塗布した後、マスクを通じて露光、現象して第２部分がデータ配線の上部に位置するように感光膜パターンを形成する。次に、第３部分の下の導電層とその下部の接触層及び半導体層、第１部分とその下の金属層及び接触層、そして第２部分の一部の厚さをエッチングして導電層、接触層、半導体層からそれぞれなるデータ配線、接触層パターン、半導体パターンを形成した後、感光膜パターンを除去する。この時、データ配線、接触層パターン、半導体パターンは次の三つの段階を経て形成することができる。
【００１２】
先ず、第３部分の下の導電層を湿式または乾式エッチングして接触層を露出し、次に、第３部分の下の接触層及びその下の半導体層を第１部分と共に導電層を露出すると同時に半導体層からなる半導体パターンを完成する。最後に、第１部分の下の導電層とその下の接触層とをエッチングして除去することによってデータ配線と接触層パターンを完成する。ここで、データ配線を乾式エッチングが可能な物質に形成する場合には第１部分の感光膜パターンの厚さまたは乾式エッチングのエッチング条件を調節し、一度のエッチング段階で半導体層パターン、データ配線及び接触層パターンを完成することもできる。
【００１３】
この時、ソース電極とドレーン電極との間のチャンネル部は直線または湾曲な曲線部を有する鉤または半円状に形成することができ、折れる角部を有するように形成することができる。この時、チャンネル部の角部には半導体層を除去するのが好ましい。また、本発明による製造方法において、第３部分の下部のゲート絶縁膜を一部または全部をエッチングすることもできる。
一方、ゲート配線はゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、データ配線はデータ線に連結されて外部から信号を伝達されるデータパッドをさらに含み、保護膜及びゲート絶縁膜はゲートパッド及びデータパッドを露出する第２及び第３接触孔を有しており、この場合、第２及び第３接触孔を通じてゲートパッド及びデータパッドと連結され、画素電極と同一な層で補助ゲートパッド及び補助データパッドを形成する段階をさらに含むことができる。
【００１４】
本発明の他の実施例によると、保護膜パターンは感光膜パターンで作られることができ、この場合にゲート配線はゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、データ配線はデータ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含む。ここで、ゲート絶縁膜、半導体パターン、接触層パターン、データ配線、保護膜パターン及び画素電極は次のような段階を通じて形成することができる。
先ず、ゲート絶縁膜、半導体層、接触層及び導電体層を蒸着し、導電体層、接触層及び半導体層をパターニングし、データ配線とソース電極及びドレーン電極を連結する連結部と接触層パターン及び連結部の下部の連結部接触層パターン、そして半導体パターンを形成する。感光膜を全面にかけて塗布し、マスクを通じて露光、現象し、第３部分がゲートパッド、データパッド及びドレーン電極の上に位置し、第2部分が連結部の上に位置するように感光膜パターンを形成する。ゲートパッドの上のゲート絶縁膜を除去してゲートパッドを露出した後、感光膜パターンの上にドレーン電極を覆う画素電極、ゲートパッドを覆う補助ゲートパッド及びデータパッドを覆う補助データパッドを形成する。最後に、第１部分をエッチングして連結部を現すと同時に、第２部分をエッチングして厚さを減少し、連結部と連結部の接触層パターンとをエッチングしてデータ配線及び接触層パターンを完成する。
【００１５】
本発明の他の実施例によると、ゲート配線はゲート線に連結されて外部から信号の伝達を受けたゲートパッドをさらに含み、データ配線はデータ線に連結されて外部から信号信号の伝達を受けるデータパッドをさらに含み、ゲート絶縁膜、半導体パターン、接触層パターン、データ配線、保護膜パターン及び画素電極は次のような段階を経て形成する。
先ず、ゲート絶縁膜、半導体層、接触層及び導電体層を蒸着し、導電体層、接触層及び半導体層をパターニングしてデータ配線及びソース電極及びドレーン電極を連結する連結部と連結部の下部の連結部接触層パターン、そして半導体パターンを形成する。保護膜用絶縁層を全面にかけて形成した後、感光膜を絶縁層の上に塗布する。感光膜をマスクを通じて露光、現象して第３部分がゲートパッド、データパッド及びドレーン電極の上部に位置し、第２部分が連結部の上に位置するように感光膜パターンを形成する。その後、ゲートパッドの上の絶縁層とゲート絶縁膜とを第１部分及びその下部の絶縁層と共に除去して絶縁層で作られた保護膜パターンを形成すると同時に、ゲートパッド及び連結部を露出した後、感光膜パターンを除去する。保護膜パターンの上にドレーン電極を覆う画素電極、ゲートパッドを覆う補助ゲートパッド及びデータパッドを覆う補助データパッドを形成した後、連結部と連結部の接触層パターンとをエッチングし、データ配線及び接触層パターンを完成する。
【００１６】
【発明の実施の形態】
以下、添付された図面を参照しながら、本発明の実施例による液晶表示装置及びその製造方法について本発明が属する技術分野において通常の知識を持つ者が容易に実施することができるように詳細に説明する。
上述したように、本発明においては、同一の層で作られるソース電極とドレーン電極とを分離する時、２つの電極の間に厚さが薄い感光膜パターンを形成することによって工程の数を減らす。
【００１７】
先ず、図１から図３を参照しながら、本発明の第１実施例による液晶表示装置用薄膜トランジスター基板の構造について詳しく説明する。
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスター基板の配置図であり、図２及び図３はそれぞれ図１に図示した薄膜トランジスター基板をII−II線及びIII−III'線に沿って切って図示した断面図である。
先ず、絶縁基板１０の上にアルミニウムまたはアルミニウム合金（Ａｌａｌｌｏｙ）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）タンタル（Ｔａ）などの金属または導電体で作られたゲート配線が形成されている。ゲート配線は横方向に伸びている走査信号線またはゲート線２２、ゲート線２２の端に連結されていて外部からの走査信号を印加されてゲート線２２に伝達するゲートパッド２４及びゲート線２２の一部である薄膜トランジスターのゲート電極２６、そしてゲート線２２と平行であり共通電極に入力される共通電極電圧などの電圧を外部から印加される維持電極２８を含む。維持電極２８は後に説明する画素電極８２と連結された維持蓄電器用導電体パターン６８と重なって画素の電荷保存能力を向上させる維持蓄電器をなすものであって、後に説明する画素電極８２とゲート線２２との重畳から発生する維持容量が十分である場合には、省略することも可能である。
【００１８】
ゲート線２２、ゲートパッド２４、ゲート電極２６、維持電極２８で構成されるゲート配線は単一層で形成することも可能であるが、二重層または三重層で形成することもできる。二重層以上からなる場合には、一層は抵抗が小さい物質からなり、他の層は他の物質との接触特性が良い物質で作るのが好ましく、Ｃｒ／Ａｌ（またはＡｌ合金）の二重層またはＡｌ／Ｍｏの二重層がその例である。
ゲート線２２、ゲートパッド２４、ゲート電極２６、維持電極２８でなるゲート配線の上には窒化珪素（ＳｉＮx）などからなるゲート絶縁膜３０が形成されてゲート配線を覆っている。
【００１９】
ゲート絶縁膜３０の上には水素化非晶質珪素（ｈｙｄｒｏｇｅｎａｔｅｄ ａ−ｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）などの半導体からなる半導体パターン４２、４８が形成されており，半導体パターン４２、４８の上にはリン（Ｐ）などのｎ型不純物で高濃度でドーピングされている非晶質珪素などからなる抵抗性接触層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）パターンまたは接触層パターン５５、５６、５８が形成されている。
接触層パターン５５、５６、５８の上にはＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなるデータ配線が形成されている。データ配線は縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号が印加されるデータパッド６４、そしてデータ線６２の分岐である薄膜トランジスターのソース電極６５からなるデータ線部を含み、またデータ線部（６２、６４、６５）と分離されており、ゲート電極２６または薄膜トランジスターのチャンネル部Ｃに対してソース電極６５の反対側に位置する薄膜トランジスターのドレーン電極６６と、維持電極２８の上に位置している維持蓄電器用導電体パターン６８も含む。維持電極２８を形成しない場合、維持蓄電器用導電体パターン６８も形成しない。
【００２０】
データ線６２、データパッド６４、ソース電極６５、ドレーン電極６６、維持蓄電器用導体パターン６８で構成されるデータ配線もゲート配線と同様に単一層に形成することも可能であるが、二重層または三重層で形成することも可能である。もちろん、二重層以上に形成する場合には一層は抵抗が小さい物質で形成し、他の層は他の物質との接触特性が良好な物質で作るのが好ましい。
接触層パターン５５、５６、５８は、その下部の半導体パターン４２、４８とその上部のデータ配線（６２、６４、６５、６６、６８）との接触抵抗を低める役割をし、データ配線（６２、６４、６５、６６、６８）と完全に同一の形態を有する。
【００２１】
つまり、データ線部の接触層パターン５５はデータ線部（６２、６４、６５）と同一形状であり、ドレーン電極用接触層パターン５６はドレーン電極６６と同一形状であり、維持蓄電器用接触層パターン５８は維持蓄電器用導電体パターン６８と同一形状である。
一方、半導体パターン４２、４８は薄膜トランジスターのチャンネル部Ｃを除外するとデータ配線（６２、６４、６５、６６、６８）及び接触層パターン５５、５６、５８と同一の形状をしている。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６８及び維持蓄電器用接触層パターン５８は同一の形状であるが、薄膜トランジスター用半導体パターン４２はデータ配線及び接触層パターンの他の部分と少し異なる。つまり、薄膜トランジスターのチャンネル部Ｃにおいて、ソース電極６５とドレーン電極６６が分離されており、その下部に位置する接触層パターン５５，５６も分離されているが、薄膜トランジスター用半導体パターン４２は分離されずに連結されて薄膜トランジスターのチャンネルを構成する。
【００２２】
データ配線（６２、６４、６５、６６、６８）の上には保護膜７０が形成されており、保護膜７０はドレーン電極６６、データパッド６４及び維持蓄電器用導電体パターン６８を露出する接触孔７１，７３，７４を有しており、ゲートパッド２４を露出する接触孔７２も有する。保護膜７０は、窒化珪素やアクリル系などの有機絶縁物質から構成されることも可能である。
保護膜７０の上には、薄膜トランジスターから画像信号を受けて上部基板の電極と一緒に電気場を生成する画素電極８２が形成されている。画素電極８２はＩＴＯ（ｉ−ｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）などの透明な導電物質からなり、接触孔７１を通じてドレーン電極６６と物理的・電気的に連結されて画像信号を伝達される。
【００２３】
画素電極８２は、また隣接するゲート線２２及びデータ線６２と重なって開口率を高めているが，重ねることは必須ではない。また、画素電極８２は、接触孔７４を通じて維持蓄電器用導電体パターン６８とも連結されて、導電体パターン６８に画像信号を伝達する。
一方、ゲートパッド２４及びデータパッド６４の上には接触孔７２、７３を通じてそれぞれこれらと連結される補助ゲートパッド８４及び補助データパッド８６が形成されており、これらはパッド２４、６４と外部回路装置との接着性を補完し、かつパッドを保護する役割をするもので必須のものではなく、これらの適用有無は選択的である。
【００２４】
ここでは画素電極８２の材料の例として透明なＩＴＯをあげるが、反射形液晶表示装置の場合、不透明な導電物質を用いてもかまわない。
以下、本発明の実施例による液晶表示装置用基板の製造方法について、図４から図２４と前記図１から図３を参照して、詳細に説明する。
先ず、図４から図６に示したように、金属などの導電体層をスパッタリングなどの方法で１０００Å〜３０００Åの厚さで蒸着し、第１のマスクを用いて乾式または湿式エッチングして、基板１０の上にゲート線２２、ゲートパッド２４、ゲート電極２６及び維持電極２８を含むゲート配線を形成する。
【００２５】
次に、図７及び図８に図示したように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相成長法を用いてそれぞれ１５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さで連続蒸着し、また、金属などの導電体層６０をスパッタリングなどの方法で１５００Å〜３０００Åの厚さで蒸着した後、その上に感光膜（ｐｈｏｔｏｒｅｓｉｓｔ ｌａｙｅｒ）１１０を１μm〜２μmの厚さで塗布する。
その後、第２のマスクを通じて感光膜１１０に光を照射した後、現象して図１０及び図１１に示したように、感光膜パターンの第１部分１１４、第２部分１１２を形成する。この時、感光膜パターンの第１部分１１４，第２部分１１２の中で薄膜トランジスターのチャンネル部Ｃ（つまりソース電極６５とドレーン電極６６との間に位置している第１部分１１４）はデータ配線部Ａ（つまりデータ配線６２、６４、６５、６６、６８が形成される部分に位置している第２部分１１２）より厚さが小さくなるようにし、その他の部分Ｂの感光膜は全て除去する。この時、チャンネル部Ｃに残っている感光膜パターンの第１部分１１４の厚さとデータ配線部Ａに残っている感光膜パターンの第２部分１１２の厚さの比は、後述するエッチング工程における工程条件に従って異なるようにしなければならず、第１部分１１４の厚さを第２部分１１２の厚さの１／２の以下にするのが好ましく、たとえば４０００Å以下であるのが好ましい。
【００２６】
前記のように、位置によって感光膜の厚さを異なるようにする方法は様々にあり、ここではポジ型感光膜を用いる場合に対して２つの方法を提供する。
前記方法の中の１つは、図１２及び図１３に示したものであって、マスクに解像度より小さいパターン、たとえばスリット（ｓｌｉｔ）や格子形態のパターンを形成するか半透明膜を設けて光の照射量を調節するものである。
先ず、図１２のように基板１０の上に蒸着されている薄膜３００の上に感光膜２００を塗布する。この場合、感光膜２００の厚さは通常の厚さより厚いのが良く、これは現象の後に残る膜を調節しやすくするためである。
【００２７】
次に、図１３Ａのように、スリット４１０が形成された光マスク４００を用いて光を照射する。この時、スリット４１０の間に位置しているパターン４２０の幅やパターン４２０の間の間隔、つまりスリット４１０の幅が露光器の分解能より小さい。一方、半透明膜を用いる場合にはマスク４００を製作する時に用いられるクロム（Ｃｒ）層（図示せず）を完全に除去せず一定の厚さほど残して、この部分を通って入る光の照射量が減少するようにする。
前記のようなマスクを通じて感光膜２００に光を照射すると、光に露出された感光膜２００の表面から高分子が光によって分解され、光の照射量が増加するほど徐々に下に位置している高分子も分解される。高分子の最下層が光に直接露出されるまでこの工程を実施し、例えば図１３Ａの両端部において一番下の高分子が完全に分解されると、露光を終了する。
【００２８】
しかし、感光膜２００においてスリットパターン４１０を通じて露光されている部分の最下層近傍の高分子は分解されない。なぜなら、スリットパターン４１０を通じて露光される部分は、光に直接さらされる部分に比べて照射量が小さいからである。露光時間を長くしすぎると、全ての高分子が分解されるので、露光時間は厳密に制御する必要がある。図１３Ａにおいて図面符号２１０は分解された部分であり、２２０は分解されていない部分である。
前記感光膜２１０、２２０を現象すると、図１３Ｂに示したように分子が分解されていない部分２２０だけが残り、光が少なく照射された中央部分には光に全く照射されていない部分より薄い厚さの感光膜が残る。
【００２９】
次の方法は感光膜のリフロー（ｒｅｆｌｏｗ）を用いるものである。これを図１４及び図１５とを例として説明する。
図１４Ａに示したように、光を完全に透過することができる部分と光を完全に透過することができない部分に分かれた通常のマスク４００を用いて露光する。通常の場合と同様に、光に照射されて高分子が分解された部分２１０と分解されていない部分２２０とが生じる。これを現像すると、図１４Ｂに示すように、感光膜パターンに厚さのない部分と厚さのある部分が形成される。次に、図１４Ｃに示すように、感光膜パターンをリフローして、残っている感光膜２２０が感光膜のない部分に流れて薄い膜を形成することによって新しい感光膜パターン２５０が形成される。
【００３０】
しかし、前記のようにリフローしても２つの感光膜パターン２２０の間の部分が全て覆われない場合がある。この場合には、図１５Ａのように、露光器に用いられる光源の分解能より小さい大きさの不透明なパターン４３０をマスク４００に形成する。すると、図１５Ｂに示したように、現象後には厚さが厚い部分２２０の間に厚さが薄い小さい部分２３０が形成される。これをリフローすると,図１５Ｃのように、厚さが厚い部分の間に薄い部分がある感光膜パターン２４０が形成される。
【００３１】
前記のような方法を通じて位置によって互いに厚さが異なる感光膜パターンが作られる。
次に、感光膜パターンの第１部分１１４及びその下部の膜、つまり導電体層６０、接触層５０及び半導体層４０に対するエッチングを進める。エッチングの後には、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層だけが残っていなければならず、残りの部分Ｂには上の三つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が現れなければならない。
【００３２】
先ず、図１６及び図１７に示したように、他の部分Ｂに露出されている導電体層６０を除去して、その下部の接触層５０を露出させる。この過程では乾式または湿式の方法をともに用いることができ、この時、導電体層６０はエッチングされて、感光膜パターンの第１部分１１４，第２部分１１２は殆どエッチングされない条件の下で行うのが好ましい。しかし、乾式エッチングの場合、導電体層６０だけをエッチングして感光膜パターンの第１部分１１４、第２部分１１２はエッチングされない条件を探すのが難しいので、感光膜パターンの第１部分１１４、第２部分１１２も一緒にエッチングされてもよいような条件の下で行うこととする。この場合には、湿式エッチングより第１部分１１４の厚さを厚くしてこの過程において第１部分１１４が除去されて下部の導電体層６０が露出しないようにする。
【００３３】
導電体層６０がＭｏまたはＭｏＷ合金、ＡｌまははＡｌ合金、Ｔａの中の１つである場合には、乾式エッチングか湿式エッチングのうちのいずれかを行うことが可能であるが、Ｃｒは乾式エッチング方法ではよく除去されないため、導電体層６０がＣｒである場合には湿式エッチングを用いる方が良い。
導電体層６０がＣｒである湿式エッチングである場合には、エッチング液としてＣｅＮＨＯ3を用いることができる。導電体層６０がＭｏであるかＭｏＷである乾式エッチングの場合のエッチング気体としては、ＣＦ4とＨＣｌとの混合気体かＣＦ4とＯ2との混合気体を用いることができ、後者の場合感光膜に対するエッチング比も殆ど類似している。
【００３４】
前記のようにすると、図１６及び図１７に示されたように、チャンネル部Ｃ及びデータ配線部の導電体層、つまりソース／ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６８だけが残り、他の部分Ｂの導電体層６０は全て除去されてその下部の接触層５０が現れる。この時、残りの導電体パターン６７、６８はソース及びドレーン電極６５、６６が分離されず連結されている点を除外するとデータ配線（６２、６４、６５、６６、６８）の形態と同一である。また、乾式エッチングを用いた場合、感光膜パターンの第１部分１１４、第２部分１１２もある程度の厚さでエッチングされる。
【００３５】
次に、図１８及び図１９に示したように、他の部分Ｂの露出された接触層５０及びその下部の半導体層４０を感光膜の第１部分１１４と一緒に乾式エッチングの方法で同時に除去する。この時のエッチングは感光膜パターンの第１部分１１４、第２部分１１２と接触層５０及び導電体パターン６７の表面に残っている感光膜滓を除去する。アッシングする方法としては、プラスマ気体を用いるかマイクロ波（ｍｉｃｒｏｗａｖｅ）を用いることができ、主に用いる組成物としては酸素が挙げられる。
【００３６】
次に、図２０及び図２１に示したように、チャンネル部Ｃのソース／ドレーン用導電体パターン６７及びその下部のソース／ドレーン用接触層パターン５７をエッチングして除去する。この時、エッチングはソース／ドレーン用導電体パターン６７と接触層パターン５７全てに対して乾式エッチングだけで進めることもでき、ソース／ドレーン用導電体パターン６７に対しては湿式エッチングで、接触層パターン５７に対しては乾式エッチングで行うことも可能である。前者の場合、ソース／ドレーン用導電体パターン６７と接触層パターン５７とのエッチング選択比が大きい条件の下でエッチングを行うのが好ましい。これはエッチング選択比が大きくない場合、エッチング終点を探しにくいので、チャンネル部Ｃに残る半導体パターン４２の厚さを調節し難いためである。
【００３７】
たとえば、ＳＦ6とＯ2との混合気体を用いてソース／ドレーン用導電体パターン６７をエッチングする方法がある。湿式エッチングと乾式エッチングとを交替しながらエッチングを行う後者の場合には、湿式エッチングされるソース／ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７は殆どエッチングされない。ソース／ドレーン用導電体パターン６７と接触層パターン５７の断面は階段状になる。接触層パターン５７及び半導体層４０（半導体層と接触層とはエッチング選択性が殆どない）が同時にエッチングされるので、ゲート絶縁膜３０がエッチングされない条件の下で行う必要があり、特に感光膜パターンの第１部分１１４、第２部分１１２と半導体層４０とに対するエッチング比が殆ど同一の条件でエッチングするのが好ましい。
【００３８】
たとえば、ＳＦ6とＨＣｌとの混合気体か、ＳＦ6とＯ2との混合気体を用いると、殆ど同一の厚さで２つの膜をエッチングすることができる。感光膜パターンの第１部分１１４、第２部分１１２と半導体層４０とに対するエッチング比が同一の場合、第１部分１１４の厚さは半導体層４０と接触層５０との厚さを合わせたのと同様であるか、それより小さいものでなければならない。
前述のようにすることで、図１８及び図１９に示したように、チャンネル部Ｃに位置する感光膜パターンの第１部分１１４が除去されてソース／ドレーン用導電体パターン６７が露出し、他の部分Ｂに位置する接触層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出する。
【００３９】
一方、データ配線部Ａに対応する感光膜パターンの第２部分１１２もやはりエッチングされるので厚さが薄くなる。この段階において半導体パターン４２、４８が完成する。図面符号５７と５８とはそれぞれソース／ドレーン用導電体パターン６７の下部の接触層パターンと維持蓄電器用導電体パターン６８の下部の接触層パターンを示す。
次に、アッシング（ａｓｈｉｎｇ）を通じてチャンネル部Ｃのソース／ドレーン用導電体パターン４２をエッチングする時に用いるエッチング気体の例としては前述したＣＦ4とＨＣｌとの混合気体やＣＦ4とＯ2との混合気体が挙げられ、ＣＦ4とＯ2とを用いると、均一な厚さで半導体パターン４２を残すことができる。この時、図２１に示したように、半導体パターン４２の一部が除去されて、厚さが薄くなる場合があり、感光膜パターンの第２部分１１２もこの時ある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行う必要があり、第２部分１１２がエッチングされて、その下部のデータ配線（６２、６４、６５、６６、６８）が現れることがないように感光膜パターンを厚くすることが好ましい。
【００４０】
前述のようにすることで、ソース電極６５とドレーン電極６６とを分離するとともに、データ配線（６２、６４、６５、６６、６８）とその下部に位置する接触層パターン５５、５６、５８が完成する。
最後に、データ配線部Ａに残っている感光膜パターンの第２部分１１２を除去する。第２部分１１２の除去はチャンネル部Ｃに位置するソース／ドレーン用導電体パターン６７を除去した後、その下の接触層パターン５７を除去する前に行うことも可能である。
【００４１】
また、データ配線を乾式エッチングの可能な物質で形成する場合には、感光膜パターンの厚さを調節して、上述したように幾度の中間工程を通らず一度のエッチング工程で接触層パターン、半導体パターン、データ配線を形成することができる。つまり、Ｂ部分の金属層６０、接触層５０及び半導体層４０をエッチングする間にＣ部分においては感光膜パターンの第１部分１１４とその下部の金属層６０、接触層５０とをエッチングし、Ａ部分においては感光膜パターンの第２部分１１２の一部だけをエッチングする条件を選択して一度の工程で形成することができる。
【００４２】
上述したように、湿式エッチングと乾式エッチングとを交代に行うか、乾式エッチングだけを用いることができる。後者の場合には一種類のエッチングだけを用いるので工程が比較的に簡単であるが、適当なエッチング条件を探しにくい。反面、前者の場合にはエッチング条件を探すことが比較的簡単であるが、工程が後者に比べて厄介なところがある。
前述のようにしてデータ配線（６２、６４、６５、６６、６８）を形成した後、図２２から図２４に示したように窒化珪素をＣＶＤ方法で蒸着するか、有機絶縁物質をスピンコーティングして３０００Å以上の厚さを有する保護膜７０を形成する。次に、第３のマスクを用いて保護膜７０及びゲート絶縁膜３０をエッチングしてドレーン電極６６、ゲートパッド２４、データパッド６４及び維持蓄電器用導電体パターン６８をそれぞれ露出する接触孔７１、７２、７３、７４を形成する。
【００４３】
最後に、図１〜３に示したように、４００Å〜５００Å厚さのＩＴＯ層を蒸着し、第４のマスクを用いてエッチングして画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。
前記のように本実施例においてはデータ配線（６２、６４、６５、６６、６８）とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を１つのマスクを用いて形成し、この過程でソース電極６５とドレーン電極６６とが分離されるが、次の第２及び３実施例においては保護膜の形成段階でソース電極とドレーン電極との分離が行われる。
【００４４】
では、本発明の第２実施例による液晶表示装置及びその製造方法について図２５から図３９を参照しながら説明する。
図２５は本発明の第２実施例による液晶表示装置用薄膜トランジスター基板の配置図であり、図２６及び図２７はそれぞれ図２５に示した薄膜トランジスター基板をXV−XV'線及びXVI−XVI'線に沿って切って示した断面図である。
図２５から図２７に示したように、本実施例による薄膜トランジスター基板の構造は第１実施例と類似している。ただし、保護膜７０がソース電極６５とドレーン電極６６との間に位置する半導体パターン４２を露出する開口部７５を有しているという点と画素電極８２、補助ゲートパッド８４及び補助データパッド８６で覆うことができない保護膜７０の部分の一定の深さがエッチングされたという点とが異なる。ここで、開口部７５はソース電極６５とドレーン電極６６との間を完全に貫通しており、開口部７５によって露出された半導体パターン４２は後に形成される配向膜で覆われて保護される。
【００４５】
以下、本発明の実施例による液晶表示装置用基板の製造方法について図２８から図３９と前記図２５から図２７を参照しながら詳細に説明する。
先ず、図２８から図３０に示したように、第１のマスクを用いて基板１０の上にゲート線２２、ゲートパッド２４、ゲート電極２６及び維持電極２８を含むゲート配線を形成する。
次に、図３１から図３３に示したように、ゲート絶縁膜３０、半導体層４０、接触層５０を化学気相成長法を用いて連続蒸着し、続いて金属などの導電体層６０をスパッタリングなどの方法で蒸着した後、第２のマスクを用いて順にパターニングしてソース／ドレーン用導電体パターン６７とその下部のソース／ドレーン用接触層パターン５７及び薄膜トランジスター用半導体パターン４２と維持蓄電器用導電体パターン６８とその下部の維持蓄電器用接触層パターン５８及び維持蓄電器用半導体パターン４８を形成する。この時、ソースドレーン用導電体パターン６７はソース電極とドレーン電極とが連結されているということを除外すると最終構造と同一である。
【００４６】
次に、保護膜用感光膜をコーティングして第３のマスクを用いて露光した後現象し、図３４から図３６に示したように接触孔７１、７２、７３、７４及び開口部７５を有する保護膜７０を形成する。この時、保護膜７０の厚さは位置によって異なり、保護膜７０の中で薄膜トランジスターのチャンネル部Ｃ、つまりソース電極６５とドレーン電極６６との間に位置する部分は他の部分Ａより厚さが小さいようにする。
図３５から図３６においてＢ部分は接触孔７１、７２、７３、７４と開口部７５とが形成されている部分になる。このように互いに異なる厚さの保護膜７０を形成する方法は第１実施例において互いに異なる厚さを有する感光膜パターンの第１部分１１４、第２部分１１２の形成方法と同一である。しかし、第１実施例で用いられた感光膜パターンの第１部分１１４、第２部分１１２は除去されるが、本実施例において厚さが位置によって互いに異なる保護膜７０は薄膜トランジスター基板の一部をなす。
【００４７】
次に、図３７に示したように、接触孔７２の下のゲート絶縁膜３０をエッチングしてゲートパッド２４を露出する。この時、エッチングは保護膜７０及び導電体パターン６７、６８はエッチングせず、ゲート絶縁膜３０だけをエッチングする条件で行うのが好ましく、このためには保護膜７０とゲート絶縁膜３０を互いに異なる物質で形成するのが良い。保護膜７０も一緒にエッチングされるような条件であれば、保護膜７０を前もって通常より厚くして形成するのが好ましい。
次に、図２５、図３８及び図３９に示したように、導電体層を蒸着し、第４のマスクを用いてエッチングして画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。
【００４８】
続いて、図２６及び図２７に示したように、画素電極８２、補助ゲートパッド８４及び補助データパッド８６をエッチングマスクとし、保護膜７０を乾式エッチングして開口部７５を形成する。この時、エッチング条件は保護膜７０だけがエッチングされるように設定しなければならず、エッチング終点は保護膜７０の厚さが薄い部分、つまりチャンネル部の保護膜７０が完全に除去されて、チャンネル部のソース／ドレーン用導電体パターン６７が現れる時である。
ここで、画素電極８２、補助ゲートパッド８４及び補助データパッド８６を直接エッチングマスクとする代わりに、これらを写真エッチングする時形成する感光膜パターンを除去せずに、これらの上に置いたままエッチングすることもでき、この感光膜パターンは後続段階の中のどの段階においても除去できる。
【００４９】
以下、チャンネル部のソース／ドレーン用導電体パターン６７とその下部の接触層パターン５７とをエッチングしてソース電極６５及びドレーン電極６６を分離する方法は第１実施例と同一である。
しかし、本実施例においては第１実施例とは異なって、補助ゲートパッド８４と補助データパッド８６とが必ず必要であり、これらが無ければゲートパッド２４かデータパッド６４が露出されている場合、ソース電極６５とドレーン電極６６とを分離する時このパッド２４、６４がエッチングされるためである。
【００５０】
次に、本発明の第３実施例による液晶表示装置及びその製造方法について図４０から図４７を参照しながら説明する。第２実施例においては保護膜を感光膜に形成して、別に保護膜を形成するための感光膜は置かないが、本実施例においては保護膜を形成する時に別に感光膜を用いる。
本実施例による薄膜トランジスター基板の配置図は図２５と同一であるので、図２５においてXV−XV'線とXVI-XVI´線とに沿って切ってそれぞれ図示した断面図である図４０及び図４１を図２５と一緒に参照しながら本実施例による薄膜トランジスター基板の構造について説明する。
【００５１】
図２５、図４０及び図４１に示したように、本実施例による薄膜トランジスター基板の構造は第２実施例と非常に類似している。ただし、本実施例では画素電極８２、補助ゲートパッド８４及び補助データパッド８６で覆われない保護膜７０の部分がエッチングされていない点で第２実施例と異なっている。
では、本発明の実施例による液晶表示装置用基板の製造方法について図４２から図４７と前記図２５、図４０及び図４１を参照しながら詳細に説明する。
先ず、第２実施例と同様な方法でゲート配線２２、２４、２６、２８、ゲート絶縁膜３０、ソース／ドレーン用導電体パターン６７とその下部のソース／ドレーン接触層パターン５７及び薄膜トランジスター用半導体パターン４２、そして維持蓄電器用導電体パターン６８とその下部の維持蓄電器用接触層パターン５８及び維持蓄電器用半導体パターン４８を形成する。
【００５２】
次に、図４２及び図４３に示したように、保護膜７０を蒸着またはコーティングした後、その上に感光膜をコーティングして第３のマスクを用いて露光した後現象し、感光膜パターン１２２、１２４を形成する。この時、感光膜パターン１２２、１２４の厚さは位置によって異なり、感光膜パターン１２２、１２４の中で接触孔７１、７２、７３、７４が形成される部分は厚さがなく、開口部７５が形成される部分１２４は他の部分１２２より厚さが小さくなるようにする。このように互いに異なる厚さの感光膜７０を形成する方法は第１実施例と同一である。
【００５３】
続いて、図４４及び図４５に示したように、露出された保護膜７０とその下部のゲート絶縁膜３０を乾式エッチングすると同時に、チャンネル部に位置している薄い感光膜部分１２４とその下部の保護膜７０とをエッチングする。この時のエッチングの条件は保護膜１２４及びゲート絶縁膜３０と感光膜とが同時にエッチングされるように設定しなければならず、このためには保護膜７０とゲート絶縁膜３０を同一の物質に形成するのが好ましい。
前述のようにすることで、接触孔７１、７２、７３、７４及び開口部７５が完成し、開口部７５のソース／ドレーン用導電体パターン６７が現れる。
【００５４】
次に、図２７、図４６及び図４７に示したように、感光膜パターン１２２を除去した後、蒸着し、第４のマスクを用いてエッチングし、画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。第２実施例と同様な理由で補助ゲートパッド８４及び補助データパッド８６は必ず形成しなければならない。
続いて、図２５、図４０及び図４１に示したように、現れている開口部７５のソース／ドレーン用導電体パターン６７とその下部の接触層パターン５７とをエッチングしてソース電極６５とドレーン電極６６とを分離する。この過程は第１実施例と同一である。
【００５５】
次は第１または３実施例と異なって、第４実施例を通じて鉤または半月形のチャンネル部Ｃを有する本発明の実施例による薄膜トランジスター基板及びその製造方法について詳細に説明する。
図４８は本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の構造を図示した配置図である。
図４８のように、殆どの構造は第１実施例と同一である。
しかし、ソース電極６５が´Ｕ´または´Ｊ´の形に形成されてゲート電極２６を中心に上部及び下部にデータ線６０の分に伸びており、ソース電極６５及びドレーン電極６６の間のチャンネル部Ｃが半月形または鉤に形成されている。このような構造は狭い面積でもチャンネル部の幅を広く有することができる。
【００５６】
前記のような本発明の第４実施例に薄膜トランジスター基板の断面構造及びそれによる製造方法は殆ど第１実施例と同一であるので、詳細な説明は省略する。
しかし、第１〜４実施例のようにチャンネル部Ｃが直線または四角形または曲線部を有する半月形または鉤でなく、折曲した角部を有する場合には露光の時角部から発生する光の回折現象によってチャンネル部Ｃに走査される光の強さを均一に調節することができず、チャンネル部Ｃの感光膜パターン１１４を均一な厚さで残すのが難しい。
【００５７】
つまり、チャンネル部Ｃを角部を有する'コ'の字型に形成する場合には、チャンネル部Ｃの中の急激に折曲した角部では光の回折現象などによって露光時に走査される光の量がチャンネル部Ｃの他の部分と異なるようになる。これによって現象した後にチャンネル部Ｃの感光膜パターン１１４が均一な厚さに形成されなくなる。コの時、感光膜パターン１１４がチャンネル部Ｃのほかの部分より薄く形成される場合には薄膜トランジスターが低下されることもあり、感光膜パターン１１４がチャンネル部Ｃのほかの部分より厚く残る場合にはソース電極６５とドレーン電極６６またはその下部の接触層パターン５５、５６が完全に分離されず、短絡された薄膜トランジスターが作られることもある。
【００５８】
したがって、チャンネル部Ｃの中の折曲する部分には、感光膜パターンを第１実施例のＢ部分のように残さないようにして半導体パターンを除去するのが好ましいが、次の第３実施例を通じて詳細に説明する。
本発明の第５実施例による液晶表示装置及びその製造方法について図４９から図５１を参照しながら説明する。
図４９は本発明の第５実施例による液晶表示装置用薄膜トランジスター基板の配置図であり、図５０は図４９でＴ部分を詳細に図示した拡大図である。また、図５１は図５０でXXX−XXX'線に沿って切断した断面図である。
【００５９】
図４９及び図５１に示したように、本実施例による薄膜トランジスター基板の構造は第４実施例と類似している。
しかし、ソース電極６５が'コ'の字型に形成されてチャンネル部Ｃが急激に折曲する部分Ｄで、半導体パターン４２がゲート絶縁膜３０を現す開口部４５を有しているという点が異なる。ここで、開口部４５には半導体パターンが完全に除去された状態である。
では、本発明の実施例による液晶表示装置用基板の製造方法について図５２と図４９から図５１を参照しながら詳細に説明する。
【００６０】
図５２は本発明の第５実施例による液晶表示装置用薄膜トランジスター基板の製造工程を図示した図面であって、図５０でXXX−XXX'線に沿って切断した断面図である。
本発明の第５実施例による製造方法の殆どが第１実施例の製造方法と類似している。
他には、図５２に示すように、感光膜１１０を塗布して第２のマスクを用いた写真工程で感光膜パターンの第１部分１１４、第２部分１１２を形成するが、薄膜トランジスターのチャンネル部Ｃの中で折曲する部分Ｄにおいては他の部分Ｂのように感光膜を全て完全に除去する。これは上述したようにチャンネル部Ｃのうち折曲する部分Ｄには、露光工程における光の回折現象によってチャンネル部Ｃの他の部分と走査される光の強さが異なっており、ソース及びドレーン電極６５、６６とその下部の接触層パターン５５、５６が完全に分離されないか、チャンネル部Ｃの半導体パターン４２を均一な厚さに形成することができないために、Ｂ部分のように光の走査量を十分にして感光膜を除去して半導体パターンを残さないのが好ましいためである。ここで、データ配線部Ａに位置した感光膜パターンの第２部分１１２は'コ'の字型のソース電極６５を含むデータ配線（６２、６４、６５、６６、６８）の形を有する。
【００６１】
続いて、第１実施例に類似するように、他の部分Ｂ及びチャンネル部Ｃのうちの折曲する部分Ｃの露出された導電体層６０をエッチングした後、その下部の接触層５０及び半導体層４０を感光膜の第１部分１１４と一緒に乾式エッチングで除去し、ソース電極６５とドレーン電極との間の半導体パターン４２を露出する。
前記のように、チャンネル部Ｃのうちの折曲する角部における半導体層を除去すると、チャンネル部Ｃの半導体パターン４２を均一な厚さに形成することができる。
【００６２】
本実施例では、ソース電極６５の内側にドレーン電極６６を延長するように形成したが、反対に形成することもできる。例外としてチャンネル部Ｃに角部Ｄが形成されないように第４実施例と同様に湾曲する曲線部を有する'Ｕ'字型または'Ｊ'字型に湾曲して形成しチャンネル部Ｃを形成する場合には、チャンネル部Ｃに走査される光の強さを均一に調節するのが容易であるので、ソース電極６５とドレーン電極６６との間の半導体層の一部を除去しないこともできる。チャンネル部Ｃの感光膜パターン１１４を均一な厚さに形成するための光マスクの構造については以降に詳細に説明する。
【００６３】
第１実施例では、Ｂ部分で導電体層６０、接触層５０及び半導体層４０だけをエッチングして、ゲート絶縁膜３０は残したが、ゲート絶縁膜３０の一部または全部をエッチングすることもできる。第６実施例を通じてＢ部分でゲート絶縁膜３０まで除去する製造方法について詳細に説明する。
図５３及び図５４は本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の図面であって、それぞれ図１でII−II´及びIII−III´線に沿って切断した断面図である。
【００６４】
殆どの構造は第１実施例と類似している。しかし、図５３及び図５４のように、半導体層パターン４２、４８の下部にゲート絶縁膜パターン３２、３８が残っており、保護膜７０がゲート絶縁膜パターン３２、３８で遮られない基板１０及びゲート配線２２、２４、２６、２８を覆っている。
本発明の第６実施例による液晶表示装置用基板の製造方法について図５５及び図５６と前記図５３及び５４とを参照しながら詳細に説明する。
図５５及び図５６は本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の製造工程を工程順にしたがって図示した図面であって、図５５は図９でVIｂ―VIｂ´線に沿って切って図示した図面であり、図５６は図９でVIｃ−VIｃ´線に沿って切って図示した断面図である。ここで、図５５及び図５６は図１６及び図１７の次の段階を図示した図面である。
【００６５】
本発明の第６実施例による製造方法において、図１６及び図１７のようにＢ部分に露出されている導電体層６０を除去してその下部の接触層５０を露出させる工程までは第１実施例の製造方法と同一である。
他には、図５５及び図５６のように、他の部分Ｂの露出された接触層５０及びその下部の半導体層４０及びゲート絶縁膜３０を感光膜の第１部分１１４と一緒に除去して、チャンネル部Ｃのソース／ドレーン用導電体パターン６７を露出しながらゲート絶縁膜パターン３２、３８及び半導体層パターン４２、４８を形成する。
【００６６】
続いて、第１実施例と同様にソース電極６５とドレーン電極６６を分離しながらデータ配線（６２、６４、６５、６６、６８）とその下部の接触層パターン５５、５６、５８を完成し、ドレーン電極６６、ゲートパッド２４、データパッド６４及び維持蓄電器用導電体パターン６８をそれぞれ露出する接触孔７１、７２、７３、７４を有する保護膜７０を窒化珪素または有機絶縁物質により形成し、ＩＴＯの画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成して液晶表示装置用薄膜トランジスター基板を完成する。
【００６７】
次に、上述したように本発明の実施例による製造方法で部分的に異なる厚さを有する感光膜パターンを形成するために用いた光マスクの構造、特に微細パターンが形成されている光マスクのチャンネル部Ｃの構造について詳細に説明する。
図５７ＡからＣは本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において用いられる第２光マスクの微細パターン構造を図示した配置図であって、直線または四角形のチャンネル部Ｃを形成するための光マスクの図面である。ここで、スリットパターンを中心に両側にはソース及びドレーン用マスクパターンが形成されており、スリットパターンが形成されている部分はチャンネル部Ｃに説明する。
【００６８】
光マスクを製造する方法としては、電子ビーム（ｅｌｅｃｔｒｏｎ ｂｅａｍ）を用いるか、短波長を有するレーザー（ｌａｓｅｒ）を用いる。この時、光マスクの微細パターンの間の間隔または微細パターンの幅は精密度が高い１μｍ以上に形成するのが好ましい。
また、露光時に光の透過量を調節することができる微細パターンの間の間隔及び微細パターンの幅は露光器の分解能より小さいものでなければならず、好ましくは半分以下であるのが好ましい。したがって、露光器の分解能が３μｍ乃至４μｍである場合には微細パターンの間隔及び微細パターンの幅は１μｍ〜２μｍであるのが好ましい。この時、光マスク４００のチャンネル部Ｃには図５７Ａのように１つ以上のスリットパターン４１０を形成することができ、図５７Ｂのように光マスク４００のチャンネル部Ｃをスリットパターンに形成することができ、図５７Ｃのようにチャンネル部Ｃの中央にチャンネル部Ｃの形で棒形のバー４１０を用いてスリットパターンを形成することができる。
【００６９】
しかし、図５７Ａ〜図５７Ｃで提示したマスクを用いて感光膜を露光し、４０００〜２０００Å程度の厚さを有する感光膜パターンを形成する場合には感光膜パターンの厚さが不均一に形成されることもある。
図５８Ａ及び図５８Ｂは図５７Ａ〜図５７Ｃのマスクを用いて形成された感光膜パターンを図示した図面であって、図５８Ｂは図５８ＡでXXXVIｂ−XXXVIｂ'線に沿って切断した断面図である。
図５８Ａ及び図５８Ｂのように、チャンネル部Ｃの中央部には感光膜パターン１００が均一に残るが、チャンネル部Ｃの端部は中央部より厚く形成される。これはチャンネル部Ｃの端部の境界部分では光の回折条件が異なって、感光膜がチャンネル部Ｃの中央部より露光されないためであり、これを境界条件（ｂｏｕｎｄａｒｙ ｃｏｎｄｉｔｉｏｎ）と言う。
【００７０】
したがって、チャンネル部Ｃの端部で境界条件を除去して、本発明の実施例のように、第２のマスクを写真エッチング工程で露光する工程において、厚さが異なる３つの部分を有する感光膜パターンを各部分の厚さが均一になるように形成するためには、特に中間の厚さを有する感光膜パターン（第１実施例の１１４または図５８Ｂの１００参照）の厚さを均一にするためには、光マスクの構造は光の殆どを透過させる第１領域、光の殆どを遮断する第２領域、光の透過量を調節することができる第３領域と、第３領域と第１領域との間に位置しており、これらの間の透過量を有する境界領域である第４領域を有するのが好ましい。この時、第３及び４領域のように光の透過量を調節するためには、上述したように光マスクに形成されたスリット或はモザイクの形を有する微細パターンを形成する。ただし、微細パターンの間の開口部の大きさを露光器の分解能以下にするか、開口部の大きさを露光器の分解能以下にしながら微細パターンの幅も露光器の分解能以下にする場合と、微細パターンの代わりに第２領域より高い透過率を有する半透明膜を第３及び４領域に形成する場合とがあり、２つを組合わせることも可能である。これは光マスクと液晶表示装置用薄膜トランジスター基板の間の倍率が１：１に用いられる露光器において、露光器が３〜４μｍ以下であるのを意味する。
【００７１】
もちろん、分解能以下の微細パターンの幅及びこれらの間の間隔を調節して、透過率を調節することができるので感光膜パターンの厚さも調節することができる。前者の場合は図５９から図６１に詳細に図示されており、後者の場合は図６２及び図６３に詳細に図示されている。
図５９Ａから図５９Ｃは本発明の実施例による改善された光マスクの構造を図示した配置図である。
図５９Ａのように、光マスク４００のチャンネル部Ｃの端部のスリットパターン４１２が中央部のスリットパターン４１１より長く形成されており、スリットパターン４１２の外側にはスリットパターン４１３は棒形に形成されている。これはチャンネル部Ｃの端部の境界部分に光の透過量を増加させるためである。コの時、棒形のスリットパターン４１３の幅Ｌ３は中央部のスリットパターン４１１の幅Ｌ１より狭いのが好ましく、さらに好ましくは８０％程度に形成する。
【００７２】
図５９Ｂ及び図５９Ｃでは光マスク４００は図５７Ｂ及び図５７Ｃと類似している構造を有しているが、チャンネル部Ｃの中央部の間隔Ｌ１より端部の間隔Ｌ２が長くまたは広く形成されている。
図６０Ａ及び図６０Ｂは図５９Ａ〜図５９Ｃのマスクを用いて形成された感光膜パターンを図示した図面であって、図６０Ｂは図６０ＡでXXXVIIIｂ−XXXVIIIｂ'線に沿って切断した断面図である。
図５９Ａ及び図５９Ｂのように、チャンネル部Ｃの端部におけるスリットパターンを長く形成するか、スリットパターンの幅を長く形成して感光膜を露光すると、図６０Ａ及び図６０Ｂのように均一な厚さを有する感光膜パターン１１０を形成することができる。
【００７３】
図６１Ａ〜図６１Ｃは本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法においてチャンネル部を鉤に形成するためのマスクの微細パターン構造を図示した配置図である。ここでも、チャンネル部Ｃを中心に対向する両側にはソース及びドレーン用マスクパターンが形成されている。
図６１Ａ〜図６１Ｃのように、チャンネル部Ｃは鉤または半月形に形成されている。また、境界条件を除去するためにチャンネル部Ｃが終わる境界部分には光透過量を増加させるためにスリットパターンの間隔を広げるか、棒形のスリットパターンが形成されている。
【００７４】
図６１Ａのチャンネル部Ｃには図５９Ｃに示したように、チャンネル部Ｃの形に沿って棒形のバー４１０が形成されており、チャンネル部Ｃが終わる境界部分には光の透過量を増加させるために図５９Ｂのようにチャンネル部Ｃの端部のマスク４００に凹部４２０が追加されてチャンネル部Ｃの幅が他の部分より長く形成されている。
図６１Ｂは図５９Ａのように、光マスク４００のチャンネル部Ｃに多数のスリットパターン４１１が形成されている。ここでも、チャンネル部Ｃが終わる端部には中央部より広くまたは長く形成されており、チャンネル部Ｃの両端にはスリットパターン４１１より小さいスリットパターン４１３が棒形に形成されている。
【００７５】
図６１Ｃは図６１Ｂと類似しているが、チャンネル部Ｃの端部を湾曲して形成し感光膜パターンを均一な厚さに形成するために提案された構造である。
図６２及び図６３は本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において、半透明膜を有する第２のマスクの構造を示した図面であって、図６２Ｂ、図６３Ａ〜図６３Ｃは多様な第２のマスクの構造を図示した配置図であり、図６２Ａは図６２Ｂの断面図である。
図６２Ａ及びＢのように、マスク用基板５００の上部ＭｇＯ、ａ−Ｓｉ、ＭｏＳｉなどからなる半透明膜５１０が形成されており、チャンネル部Ｃの半透明膜５１０を露出する開口部を有し、クロムなどからなる不透明パターン５２０が形成されている。この時、半透明膜５１０が終わるチャンネル部Ｃの両端には境界条件を除去するために棒形の半透明膜５１１が追加に形成されている。この時、半透明膜５１１の幅は露光器の分解能の１／２より小さいのが好ましい。
【００７６】
前記において、チャンネル部Ｃの境界領域Ｅである端部で光の透過量を増加させるために図６３Ａ〜図６３Ｃのように、半透明膜５１０、５２０またはマスク用基板５００の構造を多様に変化させることができる。
図６３Ａは境界領域Ｅの半透明膜５２０は他の部分５１０より狭く形成した場合であり、図６３Ｂは境界領域Ｅにおいてマスク用基板５００の間隔を広く形成して、棒形の半透明膜５２０を形成した場合である。
図６３Ｃは境界領域Ｅにおいてマスク用基板５００の間隔を広く形成して、境界領域Ｅにおいて半透明膜５２０を他の部分５１０より広く形成した場合である。もちろん、チャンネル部Ｃと半透明膜５１０、５２０を他の多様な形に形成することはできる。
【００７７】
前記のような図面から分かるように、均一な異なる厚さの３つの部分を有する感光膜パターンを形成するために、光マスクは異なる透過率を有する４つの領域を有しなければならない。
つまり、光マスクは露光器の分解能以上に遮光層パターンが形成されている第１領域、開口部が露光器の分解能以上の大きさに形成されている第２領域、分解能以下の微細パターンが形成されていて、中間程度の光透過量を有する中間領域である第３領域及び第２及び３領域の間に位置する境界領域であり、第３領域の透過量より大きく、分解能より小さい微細パターンが形成されている第４領域からならなければならない。
【００７８】
感光膜パターンが陽性である場合に第１領域、第３領域及び第４領域のそれぞれはデータ配線部、チャンネル部及びチャンネル部の境界領域に整列され、反対に、感光膜パターンが陰性である場合には第２領域、第３領域及び第４領域のそれぞれはデータ配線部、チャンネル部の境界領域およびチャンネル部にそれぞれ整列される。
前記において、用いる露光器の分解能が３μmである場合を考慮して、スリットパターンの幅及びこれらの間隔を１μm程度に設計した。
【００７９】
図５９Ａは境界領域において、スリットパターン４１２、４１３の間に形成された開口部の大きさを広くして、光の透過率を増加させた場合であり、図５９Ｂ及び図５９Ｃは境界領域においてスリットパターン４００の間の大きさを分解能以下にし、中間領域より境界領域を広く形成して境界領域の光透過率を増加させた場合であり、図６１Ａ〜図６１Ｃはチャンネル部Ｃを多様な形態に変えながら上述した方法を用いて光マスクを設計した例である。
次に、チャンネル部を湾曲な曲線部を有する開いた鉤または半月形に形成する場合に感光膜パターンの厚さを均一に形成するために光マスクに形成されたスリットパターンの間隔または幅のデザインルールについて詳細に説明する。
【００８０】
図６４及び図６５は本発明の第４実施例による液晶表示装置よう薄膜トランジスター基板の製造方法で用いる第２のマスクにおいてチャンネル部の構造だけを図示した配置図である。
図６４はスリットパターン４１０がチャンネル部Ｃの形に沿って棒形に形成された構造であって、図６１Ａと類似しており、図６５はチャンネル部Ｃをスリットパターンに形成した場合である。
しかし、図６１Ａと異なって、チャンネル部Ｃが９０゜程度に折曲する角部を無くして、折曲する部分Ｄを４５゜程度に湾曲な曲線部を有するようにチャンネル部Ｃが'Ｕ'字型または'Ｊ'字型に形成した。ここでも、チャンネル部Ｃが終わる部分Ｅには光透過量を増加させて感光膜パターンの厚さを均一に形成するために他の部分よりチャンネル部Ｃが長く、または広く形成されている。
【００８１】
前記において、図６４のように折曲する部分Ｄでスリットパターン４１０の幅や、スリットパターン４１０とソース及びドレーン用マスクパターン４００との間の間隔はＤ部分を除外した部分より光の透過量を増加するために広く形成するのが良く、チャンネル部Ｃが終わる境界領域Ｅにおいては他の部分より広く形成するのが好ましい。ここで、Ｄ部分のデザインルールは１．４１±０．０５〜１．２４±０．０５μｍ範囲で設計するのが好ましく、直線に形成された部分におけるデザインルールは１．２５±０．０５μｍ範囲で設計するのが好ましい。この時、露光器は分解能３μｍを有するレンズ形露光器である。
【００８２】
また、図６５のように、Ｅ部分のマスクパターン４００の間隔Ｌ１は１．５〜０．２５μｍ程度の範囲に形成し、他の部分の間隔Ｌ２より０．１〜０．２５μｍ広く形成するのが好ましい。もちろん、図面から分かるように、Ｅ部分でない他の部分にも部分的に光の透過率を増加して感光膜の厚さを均一にするためにＬ２の幅を有するように形成することができる。
上述した本発明の実施例による製造方法は画素電極だけが薄膜トランジスター基板に形成されている場合を例にあげたが、液晶分子を駆動するための２つの電極である共通電極と画素電極とが全て薄膜トランジスター基板に形成する場合にも適用することができる。この時、共通電極はゲート配線と一緒に形成することができ、画素電極はデータ配線と一緒に形成することができる。
【００８３】
前記のような、薄膜トランジスター基板は他にも様々な変形された形態及び方法で製造することができる。
【００８４】
【発明の効果】
前記のように、本発明によると、液晶表示装置用薄膜トランジスター基板を製造する時、マスクの数を効果的に減少させながらゲートパッド及びデータパッドを保護することができる。また、チャンネル分の中の角部がある部分には感光膜パターンを完全に除去するか、湾曲した曲線部を有するチャンネル部を形成するか、チャンネル部が終わる端部境界部分に光の透過量を増加させることによって、ソース及びドレーン電極とその下部の接触層パターンを完全に分離しながらチャンネル部の半導体パターンを均一に形成することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例による液晶表示装置用薄膜トランジスター基板の配置図である。
【図２】 図１に示した薄膜トランジスター基板をII−II'線及びIII−III'線に沿って切って図示した断面図である。
【図３】 図１に示した薄膜トランジスター基板をIII−III'線に沿って切って図示した断面図である。
【図４】 本発明の第１実施例によって製造する第１の段階における薄膜トランジスター基板の配置図である。
【図５】 図４においてIVｂ−IVｂ'線に沿って切って図示した断面図である。
【図６】 図４においてIVｃ−IVｃ'線に沿って切って図示した断面図である。
【図７】 図５の次の段階における断面図であり、図４のIVｂ−IVｂ'線に沿って切って図示した断面図である。
【図８】 図６の次の段階における断面図であり、図４のIVｃ−IVｃ'線に沿って切って図示した断面図である。
【図９】 図７及び図８の次の段階における薄膜トランジスター基板の配置図である。
【図１０】 図９においてVIｂ−VIｂ'線を切って図示した断面図である。
【図１１】 図９においてVIｃ−VIｃ'線を切って図示した断面図である。
【図１２】 厚さが異なる感光膜を形成する例を図示した断面図である。
【図１３】 厚さが異なる感光膜を形成する例を図示した断面図である。
【図１４】 厚さが異なる感光膜を形成する例を図示した断面図である。
【図１５】 厚さが異なる感光膜を形成する例を図示した断面図である。
【図１６】 図１０の次の段階における断面図であり、図９のVIｂ−VIｂ'線に沿って切って図示した断面図である。
【図１７】 図１１の次の段階における断面図であり、図９のVIｃ−VIｃ'線に沿って切って図示した断面図である。
【図１８】 図１６の次の段階における断面図であり、図９のVIｂ−VIｂ'線に沿って切って図示した断面図である。
【図１９】 図１７の次の段階における断面図であり、図９のVIｃ−VIｃ'線に沿って切って図示した断面図である。
【図２０】 図１８の次の段階における断面図であり、図９のVIｂ−VIｂ'線に沿って切って図示した断面図である。
【図２１】 図１９の次の段階における断面図であり、図９のVIｃ−VIｃ'線に沿って切って図示した断面図である。
【図２２】 図２０及び図２１の次の段階における薄膜トランジスター基板の配置図である。
【図２３】 図２２においてXIIIｂ−XIIIｂ'線線に沿って切って図示した断面図である。
【図２４】 図２２においてXIIIｃ−XIIIｃ'線に沿って切って図示した断面図である。
【図２５】 本発明の第２実施例による液晶表示装置用薄膜トランジスター基板の配置図である。
【図２６】 図２５に図示した薄膜トランジスター基板をXV−XV'線に沿って切って図示した断面図である。
【図２７】 図２５に図示した薄膜トランジスター基板をXVI−XVI'に沿って切って図示した断面図である。
【図２８】 本発明の第２実施例にしたがって製造する第１段階における薄膜トランジスター基板の配置図である。
【図２９】 図２８においてXVIIｂ−XVIIｂ'線に沿って切って図示した断面図である。
【図３０】 図２８においてXVIIｃ−XVIIｃ'線に沿って切って図示した断面図である。
【図３１】 図２８から図３０の次の段階における薄膜トランジスター基板の配置図である。
【図３２】 図３１においてXVIIIｂ−XVIIIｂ'線に沿って切って図示した断面図である。
【図３３】 図３１においてXVIIIｃ−XVIIIｃ'線に沿って切って図示した断面図である。
【図３４】 図３１から図３３の次の段階における薄膜トランジスター基板の配置図である。
【図３５】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図である。
【図３６】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図である。
【図３７】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図であって、図３５の次の段階における断面図である。
【図３８】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図であって、図３７の次の段階における断面図である。
【図３９】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図であって、図３７の次の段階における断面図である。
【図４０】 本発明の第３実施例による薄膜トランジスター基板の断面図であって、図２５に図示した薄膜トランジスター基板をXV−XV'線に沿って切って図示した断面図である。
【図４１】 本発明の第３実施例による薄膜トランジスター基板の断面図であって、図２５に図示した薄膜トランジスター基板をXVI−XVI'線に沿って切って図示した断面図である。
【図４２】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図である。
【図４３】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図である。
【図４４】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図であって、第３実施例によって図４２の次の段階を工程順にしたがって示した図である。
【図４５】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図であって、第３実施例によって図４３の次の段階を工程順にしたがって示した図である。
【図４６】 図３４においてXIXｂ−XIXｂ'線に沿って切って図示した断面図であって、第３実施例によって図４４の次の段階を行程順にしたがって示した図である。
【図４７】 図３４においてXIXｃ−XIXｃ'線に沿って切って図示した断面図であって、第３実施例によって図４５の次の段階を行程順にしたがって示した図である。
【図４８】 本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の構造を図示した配置図である。
【図４９】 本発明の第５実施例による液晶表示装置用薄膜トランジスター基板の構造を図示した配置図である。
【図５０】 図４９においてＴ部分を詳細に図示した拡大図である。
【図５１】 図５０においてXXX−XXX'線に沿って切って図示した断面図である。
【図５２】 本発明の第５実施例による液晶表示装置用薄膜トランジスター基板の製造工程を示した図面であって、図５０においてXXX−XXX'線に沿って切って示した断面図である。
【図５３】 本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の構造を示した断面図であって、それぞれ図１においてII−II'に沿って切断した断面図である。
【図５４】 本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の構造を示した断面図であって、それぞれ図１においてIII−III'線に沿って切断した断面図である。
【図５５】 本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の製造工程順にしたがって図示した断面図であって、図９においてVIｂ−VIｂ'線に沿って切って図示した断面図である。図１６次の段階を示した図面である。
【図５６】 本発明の第６実施例による液晶表示装置用薄膜トランジスター基板の製造工程順にしたがって図示した断面図であって、図９においてVIｃ−VIｃ'線に沿って切って図示した断面図である。図１７の次の段階を示した図面である。
【図５７】 本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において用いられる第２のマスクの微細パターン構造を図示した配置図である。
【図５８】 図５７ＡからＣのマスクを用いて形成された感光膜パターンを図示した図面であって、図５８ｂは図５８ａにおいてXXXVIｂ−XXXVIｂ'線に沿って切断した断面図である。
【図５９】 本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法で用いられる改善された光マスクの構造を示した配置図である。
【図６０】 図５９ＡからＣのマスクを用いて形成された感光膜パターンを示した図面であって、図６０Ｂは図６０ＡにおいてXXXVIIIｂ−XXXVIIIｂ'線に沿って切断した断面図である。
【図６１】 本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の製造方法においてチャンネル部を鉤に形成するためのマスクの微細パターン構造を図示した配置図である。
【図６２】 本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において、半透明膜を有する第２のマスクの構造を示した配置図である。
【図６３】 本発明の実施例による液晶表示装置用薄膜トランジスター基板の製造方法において、半透明膜を有する第２のマスクの構造を示した配置図である。
【図６４】 本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の製造方法に用いる第２のマスクでチャンネル部の構造だけを示した配置図である。
【図６５】 本発明の第４実施例による液晶表示装置用薄膜トランジスター基板の製造方法に用いる第２のマスクでチャンネル部の構造だけを示した配置図である。
【符号の説明】
１０ 絶縁基板
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
２８ 維持電極
３０ ゲート絶縁膜
４０ 半導体層
５０ 接触層
４２ 薄膜トランジスター用半導体パターン
４８ 半導体パターン
５５、５６、５８ 接触層パターン
５７ 接触層パターン
６０ 導電体層
６２ データ線
６４ データパッド
６５ ソース電極
６６ ドレーン電極
６７ ソースドレーン用導電体パターン
６８ 維持蓄電器用導電体パターン
７０ 保護膜
７１、７２、７３、７４ 接触孔
８２ 画素電極
８４、８６ 補助ゲートパッド
１１２ 第２部分
１１０、１１４、２００、２１０、２２０ 感光膜
１２２、１２４、２５０ 感光膜パターン
３００ 薄膜
４１０ スリット
４１１、４１２、４１３ スリットパターン
４２０ パターン
４３０ 不透明なパターン
５００ マスク用基板
５１０、５１１ 半透明膜
５２０ 不透明パターン
Claims (25)
- 絶縁基板の上にゲート線およびこれと連結されたゲート電極を含むゲート配線を形成する段階、
前記ゲート配線を覆うゲート絶縁膜を形成する段階、
前記ゲート絶縁膜の上に半導体パターンを形成する段階、
前記半導体パターンの上に抵抗性接触層パターンを形成する段階、
前記接触層の上に互いに分離されて形成されており、同一な層で作られたソース電極およびドレーン電極と、前記ソース電極と連結されたデータ線とを含むデータ配線を形成する段階、
前記データ配線を覆う保護膜パターンを形成する段階、
前記保護膜パターンと前記ゲート絶縁膜とをパターニングして前記ゲート配線の一部を露出させる接触孔を形成する段階とを含み、
前記ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通じて行われ、前記感光膜パターンは光源の分解能より大きさが小さい多数のスリットパターンを含む光マスクを用いることにより、少なくとも前記ソース電極及びドレーン電極の間に位置し第１厚さを有する第１部分と、前記第１厚さより厚い第２厚さを有する第２部分及び第１部分より厚さが薄い第３厚さを有する第３部分を含むように形成される薄膜トランジスタ基板の製造方法。 - 前記ドレーン電極と連結された画素電極を形成する段階をさらに含む請求項１に記載の薄膜トランジスタ基板の製造方法。
- 前記薄膜トランジスタ基板は液晶表示装置用である、
請求項１または２に記載の薄膜トランジスタ基板の製造方法。 - 前記第３厚さは厚さがない請求項１に記載の薄膜トランジスタ基板の製造方法。
- 前記写真エッチング工程に用いられるマスクは、第１の部分と、前記第１の部分より少ない光を透過させる第２の部分と、前記第１及び第２の部分より多い量の光を透過させる第３の部分を含み、
前記感光膜パターンはポジ型感光膜であり、前記マスクの第１、第２、第３の部分は露光過程で前記感光膜パターンの第１、第２、第３の部分にそれぞれ対応するように整列される、
請求項１から４のいずれかに記載の薄膜トランジスタ基板の製造方法。 - 前記マスクの第１の部分は光を一部透過し、前記第２の部分は光を殆ど遮断し、前記第３の部分は光を殆ど透過する、
請求項５に記載の薄膜トランジスタ基板の製造方法。 - 前記マスクは、第１の部分と前記第３の部分との間に位置しており、前記第１の部分と前記第３の部分との間の光透過率を有する第４の部分をさらに含む、
請求項５または６に記載の薄膜トランジスタ基板の製造方法。 - 前記マスクの第１の部分と第４の部分とは半透明膜を含む、
請求項７に記載の薄膜トランジスタ基板の製造方法。 - 前記第１の部分と前記第４の部分との半透明膜は異なる幅または長さに形成される、
請求項８に記載の薄膜トランジスタ基板の製造方法。 - 前記マスクの第１の部分と第４の部分とは前記露光段階で用いられる光源の分解能より大きさが小さい多数のスリットパターンを含む請求項７に記載の薄膜トランジスタ基板の製造方法。
- 前記第４の部分の前記スリットパターンの幅は前記第１の部分より小さいか同様であり、前記第４の部分の前記スリットパターンの間の間隔は前記第１の部分より大きいか同様である請求項１０に記載の薄膜トランジスタ基板の製造方法。
- 前記第４部分の間隔は前記第１部分の間隔より広い、
請求項７に記載の薄膜トランジスタ基板の製造方法。 - 前記第１の部分と第４の部分とはスリットパターンであり、前記第１の部分の間隔は前記第４の部分の間隔より小さい、
請求項７に記載の薄膜トランジスタ基板の製造方法。 - 前記第１の部分と第４の部分とはバー模様のスリットパターンを含む、
請求項７に記載の薄膜トランジスタ基板の製造方法。 - 前記第１及び第４の部分には、前記第１及び第４の他の部分より広い幅に形成されている第５の部分をさらに含む、
請求項７に記載の薄膜トランジスタ基板の製造方法。 - 前記感光膜パターンの第１の部分の厚さは前記第２の部分の厚さの半分以下である、
請求項１から６のいずれかに記載の薄膜トランジスタ基板の製造方法。 - 前記感光膜パターンの第２部分の厚さは１μm〜２μmである、
請求項１６に記載の薄膜トランジスタ基板の製造方法。 - 前記感光膜パターンの第１部分の厚さは６０００Å以下である、
請求項１７に記載の薄膜トランジスタ基板の製造方法。 - 前記ゲート絶縁膜、前記半導体パターン、前記接触層パターン及び前記データ配線の形成段階は、
前記ゲート絶縁膜、半導体層、接触層及び導電層を蒸着する段階、
前記導電層の上に感光膜を塗布する段階、
前記感光膜を前記マスクを通じて露光する段階、
前記感光膜を現象し、前記第２部分が前記データ配線の上部に位置するように前記感光膜パターンを形成する段階、
前記第３部分の下の前記導電層とその下部の接触層及び半導体層、前記第１部分とその下の前記金属層及び接触層、そして前記第２部分の一部の厚さをエッチングし、前記導電層、前記接触層、前記半導体層からなる前記データ配線、前記接触層パターン、前記半導体パターンを形成する段階、
前記感光膜パターンを除去する段階
とを含む請求項１に記載の薄膜トランジスタ基板の製造方法。 - 前記データ配線、前記接触層パターン、前記半導体パターンの形成段階は、
前記第３の部分の下の前記導電層を湿式または乾式エッチングし、前記接触層を露出する段階と、
前記第３部分の下の接触層及びその下の前記半導体層を前記第１の部分と共に乾式エッチングし、前記第３の部分の下の前記ゲート絶縁膜と前記第１部分の下の前記導電層を露出すると同時に、前記半導体層からなる前記半導体パターンを完成する段階と、
前記第１の部分の下の前記導電層とその下の前記接触層とをエッチングして除去することによって、前記データ配線と前記接触層パターンとを完成する段階と、
を含む請求項１に記載の薄膜トランジスタ基板の製造方法。 - 前記データ配線、前記接触層パターン及び前記半導体層パターンを形成する段階において、前記第３部分の下の前記ゲート絶縁膜をエッチングする段階をさらに含む、
請求項１９または２０に記載の薄膜トランジスタ基板の製造方法。 - 前記ソース電極とドレーン電極とを分離した後の前記ソース電極およびドレーン電極間の形状は、直線、ゆるやかな曲線を有する半円状または角張った角部を有する鉤形である、
請求項１に記載の薄膜トランジスタ基板の製造方法。 - 前記導電層及びその下部の前記半導体層及び抵抗接触層を、前記ソース電極およびドレーン電極間の形状に沿って除去する、
請求項２２に記載の薄膜トランジスタ基板の製造方法。 - 前記ゲート配線は、前記ゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、
前記データ配線は、前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、
前記保護膜パターン及び前記ゲート絶縁膜は、前記ゲートパッド及び前記データパッドを露出する第２及び第３接触孔を有しており、
前記第２及び第３接触孔を通じて前記ゲートパッド及び前記データパッドと連結される補助ゲートパッド及び補助データパッドを前記画素電極と同一な層で形成する段階をさらに含む、
請求項１に記載の薄膜トランジスタ基板の製造方法。 - 前記保護膜パターンは前記感光膜パターンで作られる、
請求項１に記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0049710A KR100372306B1 (ko) | 1998-11-19 | 1998-11-19 | 박막트랜지스터의제조방법 |
| KR1998P49710 | 1999-05-13 | ||
| KR1999P17189 | 1999-05-13 | ||
| KR1019990017189A KR100601168B1 (ko) | 1999-05-13 | 1999-05-13 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005110152A Division JP4624161B2 (ja) | 1998-11-19 | 2005-04-06 | 薄膜トランジスター基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164886A JP2000164886A (ja) | 2000-06-16 |
| JP3756363B2 true JP3756363B2 (ja) | 2006-03-15 |
Family
ID=26634346
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33059499A Expired - Lifetime JP3756363B2 (ja) | 1998-11-19 | 1999-11-19 | 薄膜トランジスタ基板の製造方法 |
| JP2005110152A Expired - Lifetime JP4624161B2 (ja) | 1998-11-19 | 2005-04-06 | 薄膜トランジスター基板及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005110152A Expired - Lifetime JP4624161B2 (ja) | 1998-11-19 | 2005-04-06 | 薄膜トランジスター基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6255130B1 (ja) |
| JP (2) | JP3756363B2 (ja) |
| CN (1) | CN1152420C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7972949B2 (en) | 2007-08-31 | 2011-07-05 | Nec Corporation | Electronic component and display device and a method of manufacturing the same |
| WO2011148537A1 (ja) | 2010-05-24 | 2011-12-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
Families Citing this family (133)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6185473B1 (en) * | 1998-01-08 | 2001-02-06 | Micron Technology, Inc. | Optical pattern transfer tool |
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| KR100333274B1 (ko) | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| US6287899B1 (en) | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US6759281B1 (en) | 1999-04-26 | 2004-07-06 | Samsung Electronics Co., Ltd. | Method of making a display switch having a contact hole through a passivation layer and a color filter |
| US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
| KR100299537B1 (ko) * | 1999-08-31 | 2001-11-01 | 남상희 | 엑스-선 검출용 박막트랜지스터 기판 제조방법 |
| KR100500684B1 (ko) * | 1999-12-29 | 2005-07-12 | 비오이 하이디스 테크놀로지 주식회사 | ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법 |
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| KR100364832B1 (ko) * | 2000-05-18 | 2002-12-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 |
| KR100848099B1 (ko) * | 2002-05-27 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| JP3564417B2 (ja) | 2000-05-31 | 2004-09-08 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
| JP2002122887A (ja) | 2000-06-12 | 2002-04-26 | Nec Corp | 液晶表示装置及びその製造方法 |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100672622B1 (ko) * | 2000-07-26 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 패드 및 그 제조방법 |
| JP4954401B2 (ja) * | 2000-08-11 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US7223643B2 (en) | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4789915B2 (ja) * | 2000-08-28 | 2011-10-12 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| KR100685914B1 (ko) * | 2000-09-05 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 멀티 도메인 액정표시소자 및 그 제조방법 |
| JP4342711B2 (ja) * | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| TWI220029B (en) * | 2000-10-12 | 2004-08-01 | Au Optronics Corp | Thin film transistor liquid crystal display and its manufacturing method |
| JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| KR100710149B1 (ko) * | 2000-12-28 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
| KR100704510B1 (ko) * | 2001-02-12 | 2007-04-09 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법 |
| JP4410951B2 (ja) * | 2001-02-27 | 2010-02-10 | Ｎｅｃ液晶テクノロジー株式会社 | パターン形成方法および液晶表示装置の製造方法 |
| KR100413668B1 (ko) * | 2001-03-29 | 2003-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR20020083249A (ko) * | 2001-04-26 | 2002-11-02 | 삼성전자 주식회사 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
| JP4920140B2 (ja) | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| KR100433805B1 (ko) * | 2001-10-11 | 2004-06-02 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| CN100378551C (zh) * | 2001-10-22 | 2008-04-02 | 三星电子株式会社 | 液晶显示器及其制造方法 |
| KR100796795B1 (ko) | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100391157B1 (ko) * | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| US7569153B2 (en) * | 2002-05-23 | 2009-08-04 | Lg Display Co., Ltd. | Fabrication method of liquid crystal display device |
| TWI261135B (en) * | 2002-05-28 | 2006-09-01 | Chi Mei Optoelectronics Corp | Method for fabricating thin film transistors of a TFT-LCD |
| JP4565799B2 (ja) | 2002-07-01 | 2010-10-20 | 大林精工株式会社 | 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置 |
| JP4066731B2 (ja) * | 2002-07-09 | 2008-03-26 | セイコーエプソン株式会社 | カラーフィルタ基板及びその製造方法、電気光学装置並びに電子機器 |
| EP1394597B1 (en) * | 2002-09-02 | 2011-03-23 | Samsung Electronics Co., Ltd. | Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof |
| KR100890024B1 (ko) * | 2002-09-18 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치 |
| US7133098B2 (en) * | 2002-10-16 | 2006-11-07 | Chi Mei Optoelectronics Corp. | Liquid crystal display including array of protrusions in a broken zigzag pattern all formed within area of light-shielding matrix |
| GB2396244B (en) * | 2002-12-09 | 2006-03-22 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same |
| KR100905472B1 (ko) | 2002-12-17 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
| KR100492731B1 (ko) * | 2002-12-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 다 모델 액정표시장치 제조방법 |
| KR20040061195A (ko) * | 2002-12-30 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조방법 |
| KR100640210B1 (ko) * | 2002-12-31 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100925458B1 (ko) | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI315543B (en) * | 2003-02-11 | 2009-10-01 | Chunghwa Picture Tubes Ltd | Lithoraphic process for multi-etching steps by using single reticle |
| TW588462B (en) * | 2003-03-31 | 2004-05-21 | Quanta Display Inc | Method of fabricating a thin film transistor array panel |
| KR100531410B1 (ko) * | 2003-04-15 | 2005-11-28 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치의 어레이 기판 및 그의 제조 방법 |
| CN1324359C (zh) * | 2003-05-28 | 2007-07-04 | 友达光电股份有限公司 | 平面显示器及其制造方法 |
| US7023016B2 (en) * | 2003-07-02 | 2006-04-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR20050004410A (ko) * | 2003-07-02 | 2005-01-12 | 삼성전자주식회사 | 색 필터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR100523141B1 (ko) * | 2003-07-18 | 2005-10-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선층 형성방법 |
| US20050017244A1 (en) * | 2003-07-25 | 2005-01-27 | Randy Hoffman | Semiconductor device |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| CN1333432C (zh) * | 2003-08-21 | 2007-08-22 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| KR100980020B1 (ko) * | 2003-08-28 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
| JP4399217B2 (ja) * | 2003-09-10 | 2010-01-13 | 三菱電機株式会社 | Ｔｆｔアレイ基板の製造方法 |
| JP4746832B2 (ja) * | 2003-09-12 | 2011-08-10 | Ｎｅｃ液晶テクノロジー株式会社 | パターン形成方法 |
| US7894026B2 (en) * | 2003-10-01 | 2011-02-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including light shield |
| US7279370B2 (en) * | 2003-10-11 | 2007-10-09 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
| KR100997968B1 (ko) * | 2003-10-13 | 2010-12-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| TWI261927B (en) * | 2003-12-03 | 2006-09-11 | Quanta Display Inc | Method of manufacturing a thin film transistor array |
| KR20050060963A (ko) * | 2003-12-17 | 2005-06-22 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| KR101003577B1 (ko) * | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
| CN100397213C (zh) * | 2003-12-31 | 2008-06-25 | 友达光电股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| JP4221314B2 (ja) | 2004-02-10 | 2009-02-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
| US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7557373B2 (en) * | 2004-03-30 | 2009-07-07 | Toshiba Matsushita Display Technology Co., Ltd. | Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith |
| KR101112537B1 (ko) * | 2004-06-03 | 2012-02-29 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101090253B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR20060069081A (ko) * | 2004-12-17 | 2006-06-21 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR101085141B1 (ko) * | 2004-12-17 | 2011-11-21 | 엘지디스플레이 주식회사 | 단차가 있는 패턴 형성방법, 그를 이용한 박막트랜지스터형성방법 및 액정표시소자 제조방법 |
| KR100726090B1 (ko) * | 2004-12-30 | 2007-06-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US8305507B2 (en) * | 2005-02-25 | 2012-11-06 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
| US7796223B2 (en) * | 2005-03-09 | 2010-09-14 | Samsung Electronics Co., Ltd. | Liquid crystal display apparatus having data lines with curved portions and method |
| KR20060111265A (ko) * | 2005-04-22 | 2006-10-26 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치 |
| CN100399134C (zh) * | 2005-04-22 | 2008-07-02 | 友达光电股份有限公司 | 阵列基板与薄膜晶体管阵列面板的制造方法 |
| KR101136298B1 (ko) * | 2005-05-13 | 2012-04-19 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR101172498B1 (ko) * | 2005-06-01 | 2012-08-10 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법, 액정 표시 장치 및 에이징시스템 |
| US7719008B2 (en) * | 2006-02-03 | 2010-05-18 | Samsung Electronics Co., | Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate |
| KR101261450B1 (ko) * | 2006-02-06 | 2013-05-10 | 삼성디스플레이 주식회사 | 액정 표시 장치와 그 제조 방법 |
| JP4999335B2 (ja) * | 2006-03-07 | 2012-08-15 | 株式会社アルバック | 金属膜、液晶表示装置、金属膜の製造方法 |
| TWI322288B (en) * | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
| JP4962838B2 (ja) * | 2006-03-28 | 2012-06-27 | カシオ計算機株式会社 | 表示装置の製造方法 |
| US8906490B2 (en) * | 2006-05-19 | 2014-12-09 | Eastman Kodak Company | Multicolor mask |
| KR20070112954A (ko) * | 2006-05-24 | 2007-11-28 | 엘지.필립스 엘시디 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| KR101264688B1 (ko) * | 2006-06-23 | 2013-05-16 | 엘지디스플레이 주식회사 | 박막 패턴의 제조장치 및 방법 |
| KR20080000788A (ko) * | 2006-06-28 | 2008-01-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US20080032431A1 (en) * | 2006-08-03 | 2008-02-07 | Tpo Displays Corp. | Method for fabricating a system for displaying images |
| DE102006037433B4 (de) | 2006-08-09 | 2010-08-19 | Ovd Kinegram Ag | Verfahren zur Herstellung eines Mehrschichtkörpers sowie Mehrschichtkörper |
| KR101431136B1 (ko) * | 2007-03-08 | 2014-08-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| TWI325639B (en) * | 2007-03-15 | 2010-06-01 | Au Optronics Corp | Semiconductor structure and fabricating method thereof for liquid crystal display device |
| US8139199B2 (en) * | 2007-04-02 | 2012-03-20 | Nikon Corporation | Exposure method, exposure apparatus, light converging pattern formation member, mask, and device manufacturing method |
| CN101315517A (zh) * | 2007-05-30 | 2008-12-03 | 北京京东方光电科技有限公司 | 像素沟道区的掩模版及用该掩模版形成的薄膜晶体管 |
| KR101055211B1 (ko) * | 2007-07-11 | 2011-08-08 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| CN101382728B (zh) * | 2007-09-07 | 2010-07-28 | 北京京东方光电科技有限公司 | 灰阶掩膜版结构 |
| CN101387825B (zh) * | 2007-09-10 | 2011-04-06 | 北京京东方光电科技有限公司 | 补偿型灰阶掩膜版结构 |
| JP2008022028A (ja) * | 2007-09-18 | 2008-01-31 | Nec Lcd Technologies Ltd | 薄膜トランジスタの製造方法 |
| TWI371640B (en) | 2008-01-25 | 2012-09-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
| JP5217558B2 (ja) * | 2008-03-27 | 2013-06-19 | 三菱電機株式会社 | 薄膜トランジスタ基板 |
| TWI374510B (en) * | 2008-04-18 | 2012-10-11 | Au Optronics Corp | Gate driver on array of a display and method of making device of a display |
| JP5236370B2 (ja) * | 2008-07-10 | 2013-07-17 | 三菱電機株式会社 | Ｔｆｔ基板の製造方法及びｔｆｔ基板 |
| JP5019299B2 (ja) * | 2008-10-31 | 2012-09-05 | 栄 田中 | 低コスト表示装置を製造するためのホトマスク構造 |
| US7910267B1 (en) * | 2008-12-12 | 2011-03-22 | Western Digital (Fremont), Llc | Method and system for providing optical proximity correction for structures such as a PMR nose |
| TWI444758B (zh) * | 2009-06-19 | 2014-07-11 | Au Optronics Corp | 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法 |
| US20110006998A1 (en) * | 2009-07-10 | 2011-01-13 | Sunggu Kang | Patterning of thin film conductive and passivation layers |
| WO2011010545A1 (en) * | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| RU2491678C1 (ru) | 2009-07-24 | 2013-08-27 | Шарп Кабусики Кайся | Способ изготовления подложки со структурой тонкопленочных транзисторов |
| US8475872B2 (en) * | 2009-08-19 | 2013-07-02 | Apple Inc. | Patterning of thin film layers |
| TWI390339B (zh) * | 2009-08-31 | 2013-03-21 | Au Optronics Corp | 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極／汲極的方法 |
| TWI418952B (zh) * | 2010-03-15 | 2013-12-11 | Au Optronics Corp | 曝光機台、圖案化薄膜的形成方法、圖案化光阻層的形成方法、主動元件陣列基板以及圖案化薄膜 |
| CN102109721B (zh) * | 2010-11-22 | 2013-04-24 | 深圳市华星光电技术有限公司 | 液晶显示器的像素阵列制造方法 |
| JP5284545B2 (ja) * | 2010-12-27 | 2013-09-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR101908492B1 (ko) * | 2011-04-12 | 2018-10-17 | 엘지디스플레이 주식회사 | 터치 패널 일체형 표시 장치 |
| TWI424507B (zh) * | 2011-04-15 | 2014-01-21 | Chunghwa Picture Tubes Ltd | 薄膜電晶體陣列基板的製造方法 |
| JP5209754B2 (ja) * | 2011-04-22 | 2013-06-12 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| JP5538331B2 (ja) * | 2011-08-24 | 2014-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI489560B (zh) | 2011-11-24 | 2015-06-21 | Au Optronics Corp | 畫素結構及其製作方法 |
| CN102655175B (zh) * | 2012-04-06 | 2014-07-02 | 京东方科技集团股份有限公司 | Tft、阵列基板及显示装置、制备该tft的掩模板 |
| CN103744236B (zh) * | 2013-12-27 | 2016-02-24 | 深圳市华星光电技术有限公司 | 像素结构 |
| CN104465674B (zh) * | 2014-12-31 | 2018-01-02 | 深圳市华星光电技术有限公司 | 低温多晶硅(ltps)产品结构及制造方法 |
| CN104716145B (zh) * | 2015-03-27 | 2018-03-20 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法、显示装置 |
| TW202316486A (zh) | 2015-03-30 | 2023-04-16 | 日商半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| KR102462070B1 (ko) * | 2015-12-31 | 2022-11-01 | 엘지디스플레이 주식회사 | 디스플레이패널 및 그 검사 방법 |
| CN106298956A (zh) * | 2016-09-08 | 2017-01-04 | 武汉华星光电技术有限公司 | 氧化物薄膜晶体管的制备方法 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| WO2019012631A1 (ja) * | 2017-07-12 | 2019-01-17 | 堺ディスプレイプロダクト株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247194A (en) * | 1991-05-24 | 1993-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor with an increased switching rate |
| JP3094610B2 (ja) * | 1991-12-13 | 2000-10-03 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP2814161B2 (ja) * | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
| JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| JPH0792493A (ja) * | 1993-09-20 | 1995-04-07 | Dainippon Printing Co Ltd | アクティブマトリクス基板およびその製造方法 |
| KR0139346B1 (ko) | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
| US5668649A (en) * | 1994-03-07 | 1997-09-16 | Hitachi, Ltd. | Structure of liquid crystal display device for antireflection |
| JP3081474B2 (ja) * | 1994-11-11 | 2000-08-28 | 三洋電機株式会社 | 液晶表示装置 |
| JP2933879B2 (ja) * | 1995-08-11 | 1999-08-16 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
| JP3410617B2 (ja) * | 1996-11-29 | 2003-05-26 | シャープ株式会社 | 薄膜のパターニング方法 |
| KR100502797B1 (ko) * | 1997-12-01 | 2005-10-19 | 삼성전자주식회사 | 액정 표시 장치 및 그의 제조 방법 |
| KR100276442B1 (ko) * | 1998-02-20 | 2000-12-15 | 구본준 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
| JP3190878B2 (ja) * | 1998-04-27 | 2001-07-23 | 鹿児島日本電気株式会社 | 薄膜トランジスタの製造方法 |
| KR100453176B1 (ko) * | 1998-06-13 | 2005-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
| JP4264675B2 (ja) * | 1998-08-17 | 2009-05-20 | 栄 田中 | 液晶表示装置とその製造方法 |
-
1999
- 1999-09-07 US US09/391,661 patent/US6255130B1/en not_active Expired - Lifetime
- 1999-11-19 JP JP33059499A patent/JP3756363B2/ja not_active Expired - Lifetime
- 1999-11-19 CN CNB99124852XA patent/CN1152420C/zh not_active Expired - Lifetime
-
2005
- 2005-04-06 JP JP2005110152A patent/JP4624161B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7972949B2 (en) | 2007-08-31 | 2011-07-05 | Nec Corporation | Electronic component and display device and a method of manufacturing the same |
| WO2011148537A1 (ja) | 2010-05-24 | 2011-12-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
| US9142573B1 (en) | 2010-05-24 | 2015-09-22 | Sharp Kabushiki Kaisha | Thin film transistor substrate and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4624161B2 (ja) | 2011-02-02 |
| JP2005277428A (ja) | 2005-10-06 |
| US6255130B1 (en) | 2001-07-03 |
| CN1254948A (zh) | 2000-05-31 |
| JP2000164886A (ja) | 2000-06-16 |
| CN1152420C (zh) | 2004-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3756363B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4761600B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP5268211B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP4373789B2 (ja) | 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法 | |
| JP5096006B2 (ja) | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| JP2004163969A (ja) | 液晶表示装置の製造方法 | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2004226975A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4996789B2 (ja) | 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法 | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR20070006070A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100601168B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100312757B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100686236B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20000073181A (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100315914B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20010017526A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040427 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040727 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040728 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040729 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3756363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |