JP5268211B2 - 薄膜トランジスタ基板及びその製造方法 - Google Patents

薄膜トランジスタ基板及びその製造方法 Download PDF

Info

Publication number
JP5268211B2
JP5268211B2 JP2001135015A JP2001135015A JP5268211B2 JP 5268211 B2 JP5268211 B2 JP 5268211B2 JP 2001135015 A JP2001135015 A JP 2001135015A JP 2001135015 A JP2001135015 A JP 2001135015A JP 5268211 B2 JP5268211 B2 JP 5268211B2
Authority
JP
Japan
Prior art keywords
gate
thin film
layer
film transistor
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001135015A
Other languages
English (en)
Other versions
JP2002246607A (ja
Inventor
春 基 柳
香 植 孔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020010005392A external-priority patent/KR100750919B1/ko
Priority claimed from KR1020010005847A external-priority patent/KR100670064B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2002246607A publication Critical patent/JP2002246607A/ja
Application granted granted Critical
Publication of JP5268211B2 publication Critical patent/JP5268211B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は薄膜トランジスタ基板及びその製造方法に関するものである。
液晶表示装置は、現在最も広く用いられている平板表示装置のうちの一つであり、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に用いられるのは、二つの基板に電極が各々形成されており、電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、薄膜トランジスタは二つの基板のうちの一つに形成されるのが一般的である。
薄膜トランジスタが形成されている基板はマスクを用いた写真エッチング工程を用いて製造するのが一般的である。この時、生産費用を節減するためにはマスクの数を減少させるのが好ましい。
一方、信号遅延を防止するためには、配線に低抵抗を有するアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ ａｌｌｏｙ）などのような低抵抗物質を用いることが望ましい。しかし、液晶表示装置のようにパッド部にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）を用いてパッド部の信頼性を確保する場合、アルミニウムまたはアルミニウム合金とＩＴＯとの接触特性がよくないためにモリブデン系列またはクロムなどの他の金属を介在させ、パッド部のアルミニウムまたはアルミニウム合金を除去しなければならないので製造工程が複雑になる。このような問題点を解決するためにパッド部にＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）を用いてパッド部の信頼性を確保する技術が開発された。しかしながら、パッド部の接触抵抗が増加して液晶表示装置の表示特性が低下するという問題点が発生する。
 発明が解決しようとする課題
本発明が目的とする技術的課題は、低抵抗物質からなる信号配線を用いると同時にパッド部の信頼性を確保することができる薄膜トランジスタ基板及びその製造方法を提供することにある。
また、本発明の他の技術的課題は、製造工程を単純化することができる薄膜トランジスタ基板及びその製造方法を提供することにある。
課題を解決するための手段
このような技術的課題を解決するために、本発明では、導電層間の接触抵抗を低くするために、アルミニウム系列の金属層と導電性バッファー層とを連続して積層し、アニーリングすることにより金層層とバッファー層との間に少なくともバッファー層の導電物質を含むインターメタリックコンパウンド（ｉｎｔｅｒｍｅｔａｌｌｉｃ ｃｏｍｐｏｕｎｄ）を形成する。このことにより、ＩＺＯで形成された画素電極がインターメタリックコンパウンドを介してアルミニウム系列で形成された配線と電気的に連結されるようにする。
本発明による薄膜トランジスタ基板には、基板上にゲート線及びゲート電極を含むゲート配線が形成されており、ゲート絶縁膜がゲート配線を覆っている。ゲート絶縁膜上には半導体からなる半導体パターンが形成されており、半導体パターン及びゲート絶縁膜上には第１金属層及びインターメタリックコンパウンド層を含む多層構造を有するデータ線と、ソース電極及びドレーン電極とを含むデータ配線が形成されている。データ配線及び及び半導体パターン上に保護膜が形成されており、第１接触孔がドレーン電極を露出しており、画素電極が第１接触孔を介してドレーン電極に接触している。ここで、インターメタリックコンパウンド層は第１金属層上に形成することができ、インターメタリックコンパウンド層を覆う第２金属層をさらに含むように構成できる。
第１金属層はアルミニウム系列の金属で形成することができ、第２金属層はモリブデン、チタニウム、タンタルまたはクロムで形成することができ、インターメタリックコンパウンド層はクロム、モリブデンまたはモリブデン合金を含む構成とすることができる。
この時、第１接触孔を保護膜に形成することで、画素電極をドレーン電極のインターメタリックコンパウンド層に接触させることができる。また、第１接触孔を保護膜に形成して、画素電極をドレーン電極の第２金属層に接触させることができる。
また、本発明による薄膜トランジスタ基板を製造するために、絶縁基板上にゲート配線用導電物質層を積層した後にパターニングして、ゲート線及びゲート電極を含むゲート配線を形成した後、ゲート配線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜の上部に半導体層を形成した後、ゲート絶縁膜の上部にデータ配線用導電物質層及び金属層を順次に積層し、アニーリングを行った後、金属層を除去する。次に、データ配線用導電物質層をパターニングしてデータ線、ソース電極及びドレーン電極を含むデータ配線を形成した後、データ配線を覆う保護膜を積層する。次に、ドレーン電極を露出する第１接触孔を形成した後、ドレーン電極と電気的に連結される画素電極を形成する。この時、アニーリングを中にデータ配線用導電物質層と金層層との間にインターメタリックコンパウンド層を形成することができる。
また、本発明による薄膜トランジスタ基板を製造するために、基板上にゲート配線用導電物質層を蒸着した後にパターニングして、ゲート線及びゲート電極を含むゲート配線を形成した後、ゲート配線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜上に半導体パターンを形成した後、ゲート絶縁膜及び半導体パターン上にデータ配線用導電物質層と金層層とを連続して蒸着する。次に、データ配線用導電物質層及び金属層を含む多重層をパターニングして、データ線、ソース電極、ドレーン電極を含むデータ配線を形成した後、半導体パターンを覆う保護膜を形成する。次に、ドレーン電極を露出する第１接触孔を形成した後、保護膜に第１接触孔を介してドレーン電極に連結される画素電極を形成する。この時、金属層を１５０℃以上の高温で蒸着することにより、データ配線用導電物質層と金層層との間にインターメタリックコンパウンドを共に形成することができる。
以下、添付した図面を参考にして本発明の実施例による薄膜トランジスタ基板及びその製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施できるように詳細に説明する。
まず、図１及び図２を参考にして、本発明の第１実施例による薄膜トランジスタ基板の構造について詳細に説明する。
図１は本発明の第１実施例による薄膜トランジスタ基板の配置図であり、図２は図１に示した薄膜トランジスタ基板の切断線II−IIによる断面図である。
絶縁基板１０上に低抵抗を有するアルミニウム系列の金属物質からなるゲート配線２２、２４、２６が形成されている。ゲート配線２２、２４、２６は横方向に伸びているゲート線２２と、ゲート線２２の端に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６とを含む。
基板１０上には窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っており、ゲート絶縁膜３０は以後に形成される保護膜７０と共にゲートパッド２４の上部を露出する接触孔７４を有する。
ゲート電極２４のゲート絶縁膜３０の上部には非晶質ケイ素などの半導体からなる半導体層４２が形成されており、半導体層４２の上部にはシリサイド（ｓｉｌｉｃｉｄｅ）または導電型不純物が高濃度にドーピングされている非晶質ケイ素などからなる抵抗性接触層５５、５６が各々形成されている。
抵抗性接触層５５、５６及びゲート絶縁膜３０上にはアルミニウム（Ａｌ）若しくはアルミニウム合金（Ａｌ ａｌｌｏｙ）、モリブデン（Ｍｏ）若しくはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）及びタンタル（Ｔａ）などの金属または導電体からなるデータ配線６２、６４、６５、６６が形成されている。データ配線６２、６４、６５、６６は、縦方向に形成されゲート線２２と交差して画素を定義するデータ線６２と、データ線６２の分枝であり抵抗性接触層５５の上部まで延長しているソース電極６５と、データ線６２の一端部に連結されており外部からの画像信号の印加を受けるデータパッド６４と、ソース電極６５から分離されておりゲート電極２６に対してソース電極６５の反対側（図の上側）抵抗性接触層５６の上部に形成されているドレーン電極６６とを含む。
データ配線６２、６４、６５、６６はアルミニウム系列の単一膜で形成するのが好ましいが、二重以上の層で形成することもできる。二重以上の層で形成する場合には一つの層は抵抗が小さい物質で形成し、他の層は他の物質との接触特性が良い物質で作るのが好ましい。この場合、データ配線６２、６４、６５、６６はモリブデン（Ｍｏ）若しくはモリブデン−タングステン（ＭｏＷ）合金のようなモリブデン系列、クロム（Ｃｒ）系列、チタニウム系列またはタンタル系列からなる下部膜６０１と、アルミニウム系列からなる上部膜６０２とで形成することができる。
データ配線６２、６４、６５、６６の上部には、これらと以後に形成されるＩＺＯの画素電極８２または補助データパッド８６との接触抵抗を最少化するためのインターメタリックコンパウンド６１０が形成されている。ここで、インターメタリックコンパウンド６１０は互いに異なる物質からなる二つの導電層間の接触特性を向上させるためのものであり、少なくともデータ配線６２、６４、６５、６６の上部膜６０２と同一なアルミニウム系列の導電物質を含み、クロム、モリブデン若しくはモリブデン合金の導電物質を含むことができる。更に、インターメタリックコンパウンド６１０をアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成することもできる。
データ配線６２、６４、６５、６６及びこれらによって覆われない半導体層４２の上部には保護膜７０が形成されている。保護膜７０は有機絶縁物質、例えば、アクリルレジン（Ａｃｒｙｌｉｃ ｒｅｓｉｎ）やＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔａｎｅ）あるいは無機絶縁物質、例えば、窒化ケイ素で形成される。
保護膜７０にはドレーン電極６６及びデータパッド６４の上部のインターメタリックコンパウンド６１０を各々露出する第１及び第３接触孔７２、７６が各々形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する第２接触孔７４が形成されている。
保護膜７０上には、第１接触孔７２を介してドレーン電極６６の上部のインターメタリックコンパウンド６１０と接触しドレーン電極６６と電気的に連結される画素電極８２と、第２及び第３接触孔７４、７６を介して各々ゲートパッド２４及びデータパッド６４の上部のインターメタリックコンパウンド６１０と連結されている補助ゲートパッド８４及び補助データパッド８６とが形成されている。
ここで、画素電極８２は図１及び図２のように、保護膜７０及びゲート絶縁膜３０を介して、ゲート線２２と重なって維持蓄電器をなし、維持容量が不足した場合にはゲート配線２２、２４、２６と同一な層に維持容量用配線を追加することもできる。また、画素電極８２は開口率を向上させるために、図１に示したように薄膜トランジスタの上部及び下部のゲート線２２の部分にも重なるように形成されることができる。
このような本発明の実施例による構造では、低抵抗のアルミニウム系列金属か、らなるゲート配線２２、２４、２６及びデータ配線６２、６４、６５、６６を含んでいるので大画面高精細の液晶表示装置に適用することができる。また、同時にデータパッド６４及びドレーン電極６６とＩＺＯからなる補助データパッド８６及び画素電極８２は、各々これらの接触抵抗を最少化するためのインターメタリックコンパウンド６１０を介して互いに接触されているので液晶表示装置の表示特性を向上させることができる。
以下では、このような本発明の第１実施例による構造の薄膜トランジスタ基板の製造方法について、図１及び図２と図３ａ乃至図７ｂを参考にして詳細に説明する。
まず、図３ａ及び３ｂに示したように、基板１０上に低抵抗を有するアルミニウム系列の導電膜を２、５００Å程度の厚さに積層しパターニングして、ゲート線２２、ゲート電極２６及びゲートパッド２４を含む横方向のゲート配線２２、２４、２６を形成する。
次に、図４ａ及び図４ｂに示したように、ゲート絶縁膜３０と、非晶質ケイ素からなる半導体層４２と、導電性不純物がドーピングされた非晶質ケイ素層との三層を連続して積層し、マスクを利用した写真エッチング工程でパターニングして、ゲート電極２４と対向するゲート絶縁膜３０の上部に半導体層４２と抵抗性接触層５２とを形成する。
次に、図５に示したように、モリブデン系列、クロム系列、チタニウム系列またはタンタル系列などからなる下部膜６０１を３００Å程度の厚さに、低抵抗を有するアルミニウム系列の金属からなる上部膜６０２を２５００Å程度の厚さに、モリブデン系列、クロム系列、チタニウム系列またはタンタル系列などからなるバッファー膜６０３を、真空状態を解除させずに連続して積層する。ここで、上部膜６０２上にバッファー膜６０３を真空状態で連続して積層することにより、大気中でアルミニウム系列の上部膜６０２上に形成され得るＡｌ2Ｏ3のように以後の工程で接触部の接触抵抗を増加させる原因となる高抵抗の残留膜が形成されることを防止することができる。
次に、アニーリングを行ってアルミニウム系列の上部膜６０２とバッファー膜６０３、つまり、導電物質からなる二つの層の間にインターメタリックコンパウンド６１０を形成する。この時、インターメタリックコンパウンド６１０は少なくともバッファー膜６０３の導伝性物質を含む。インターメタリックコンパウンド６１０は上部膜６０２を構成する物質とバッファー膜６０３を構成する物質とが合金されてなった物質、例えば、アルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成することができる。もちろん、このようなインターメタリックコンパウンド６１０はゲート配線２２、２４、２６の上部にも形成することができる。
次に、図６ａ及び図６ｂのように未反応のバッファー膜６０３を除去した後、マスクを用いた写真エッチング工程で下部膜６０１及び上部膜６０２をパターニングすることにより、ゲート線２２と交差するデータ線６２と、データ線６２と連結されてゲート電極２６の上部まで延長されているソース電極６５と、データ線６２の一端部に連結されているデータパッド６４及びソース電極６５と分離されておりゲート電極２６を中心としてソース電極６５と対向するドレーン電極６６とを含むデータ配線を形成する。ここで、上部膜６０２及び下部膜６０１は全て湿式でエッチングすることができ、上部膜６０２は湿式でエッチングし下部膜６０１は乾式でエッチングすることもできる。
バッファー膜６０３を除去する際、インターメタリックコンパウンド６１０は除去されずにデータ配線６２、６４、６５、６６の上部に残るようになる。
次に、データ配線６２、６４、６５、６６で覆わない抵抗性接触層５２（図４ｂ参照）をエッチングして、ゲート電極２６を中心として所定の間隔をおいて位置する二つの抵抗性接触層５５、５６に分離する一方、二つの抵抗性接触層５５、５６の間の半導体層４２を露出させる。次に、露出された半導体層４２の表面を安定化させるために酸素プラズマ処理を行うのが好ましい。
次に、図７ａ及び図７ｂに示したように、データ配線６２、６４、６５、６６及び半導体層４２上に絶縁物質を用いて保護膜７０を形成する。この時、保護膜７０は有機絶縁膜、窒化ケイ素膜またはこれらを含む多層膜に形成することができる。
次に、マスクを用いて写真エッチング工程によって保護膜７０とゲート絶縁膜３０とをエッチングして、ゲートパッド２４を露出する第２接触孔７４と、ドレーン電極６６を露出する第１接触孔７２及びデータパッド６４を露出する第３接触孔７６とを共に形成する。
ここで、保護膜７０を有機絶縁物質、特に感光性有機絶縁物質で形成した場合には、露光及び現象作業だけで保護膜７０に接触孔７２、７４、７６を形成することができる。この場合、第２接触孔７４を形成するためには、エッチングされた保護膜７０をマスクとしてゲート絶縁膜３０をエッチングする。
一方、保護膜７０が窒化ケイ素で形成された場合には、窒化ケイ素をエッチングするエッチングガス、例えば、ＳＦ6、Ｃｌ2を含む混合ガスを用いて保護膜７０をエッチングするが、この時、エッチング時間を長くして窒化ケイ素からなるゲート絶縁膜３０も共にエッチングすることによってゲートパッド２４を露出する第２接触孔７４を形成するのが好ましい。
このように、ゲートパッド２４の部分で保護膜７０とゲート絶縁膜３０とをエッチングする間、ドレーン電極６６及びデータパッド６４の部分では保護膜７０がエッチングされて、ドレーン電極６６及びデータパッド６４のインターメタリックコンパウンド６１０を露出する第１及び第３接触孔７２、７６が形成される。
最後に、図１及び図２に示したようにＩＺＯ膜を積層しマスクを用いたパターニングを行うことにより、接触孔７６を介してドレーン電極６６の上部のインターメタリックコンパウンド６１０と接してドレーン電極６６と電気的に連結される画素電極８２と、接触孔７４、７６を介してゲートパッド２４及びデータパッド６４の上部のインターメタリックコンパウンド６１０と各々連結される補助ゲートパッド８６及び補助データパッド８６とを各々形成する。
このような本発明の実施例による製造方法では、データ配線６２、６４、６５、６６の上部膜６０２とバッファー膜６０３とを真空状態で連続して蒸着することによりアルミニウム系列の上部膜６０２上に高抵抗のアルミニウム酸化膜が形成されることを防止することができるので、製造工程条件の変化と関係せずに均一な製造工程を設計することができる。また、ＩＺＯとアルミニウム系列の金属との間の接触特性を向上させるためにインターメタリックコンパウンド６１０を形成することによりパッド部を含む接触部の接触抵抗を最少化することができる。
一方、前述した本発明の第１実施例では、アルミニウム系列からなる上部膜６０２上に蒸着されたバッファー膜６０３を除去する代わりに、このバッファー膜６０３とバッファー膜６０３を用いて形成されたインターメタリックコンパウンド６１０とをデータ配線６２、６４、６５、６６として使用することにより、図８に示したような断面構造を有する薄膜トランジスタ基板を製造することができる。
このためには、次のような中間段階の製造工程が適用できる。
すでに言及したように、ゲート絶縁膜３０及び半導体層４２を含む基板の全面に下部膜６０１と、アルミニウム系列からなる上部膜６０２及びバッファー膜６０３とを連続して蒸着する（図５参照）。この時、バッファー膜６０３を１５０℃以上の高温で蒸着して、アルミニウム系列からなる上部膜６０２とバッファー膜６０３との間に上部膜６０２を構成する一部物質とバッファー膜６０３を構成する一部物質とが融合している合金物質、例えば、アルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金からなるインターメタリックコンパウンド６１０を形成する。ここで、バッファー膜６１０を形成するための金属物質としては、提示された例以外に所定温度、例えば、１５０℃以上の蒸着過程でアルミニウムと合金を形成することができる金属物質であれば制限はない。この場合、インターメタリックコンパウンド６１０の形成のためのアニーリング作業を行わなくてもよいという長所がある。
インターメタリックコンパウンド６１０の厚さはバッファー膜６０３を蒸着する工程での蒸着温度と蒸着時間とによって決定されるので、バッファー膜６０３の蒸着時に蒸着温度と蒸着時間とを工程条件に応じて適切に調節するのが好ましい。バッファー膜６０３は上部膜６０２との間にインターメタリックコンパウンド６１０を形成する程度の厚さに形成すればよい。例えば、インターメタリックコンパウンド６１０を１０Å以上の厚さに形成しようとする場合にはバッファー膜６０３を５０Å以上の厚さに形成すればよい。
次には、バッファー膜６０３を除去する代わりにバッファー膜６０３、インターメタリックコンパウンド６１０、上部膜６０２及び下部膜６０１からなる多重層構造を写真エッチング工程でパターニングして、図８に示したように多重層のデータ配線６２、６４、６５、６６、６８を形成する。
次に、保護膜７０を形成し、保護膜７０またはゲート絶縁膜３０に第１、第２及び第３接触孔７２、７４、７６を形成し、画素電極８２、補助ゲートパッド及び補助データパッド８４、８６を形成するなどの後続工程を行う。
この時、バッファー膜６０３が窒化ケイ素をエッチングするエッチングガスによってエッチング結果がよくなる金属物質、例えば、モリブデン系列で形成する場合には、保護膜７０またはゲート絶縁膜３０をエッチングする過程中にバッファー膜６０３がエッチングされることがある。この場合、図８に示したようにその下端のインターメタリックコンパウンド６１０が露出され得る。このようなインターメタリックコンパウンド６１０はその下部の上部膜６０２が大気中に露出されるのを防止して、上部膜６０２の表面に酸化膜が形成されるのを防止する機能を果たす。
一方、インターメタリックコンパウンド６１０が露出されればエッチング工程中に大気に露出されて酸化されることがあるが、良好な導電特性を有しているため、上部膜６０２とＩＺＯ系列層との接触に影響を与えない。
このように、第１接触孔７２を保護膜７０とドレーン電極６６のバッファー膜６０３とに形成してドレーン電極６６のインターメタリックコンパウンド６１０を露出し、第３接触孔７６を保護膜７０とデータパッド６４のバッファー膜６０３とに形成してデータパッド６４のインターメタリックコンパウンド６１０を露出することができる。従って、以後に形成される画素電極８２及び補助データパッド８６を成すＩＺＯ系列は、インターメタリックコンパウンド６１０を経てドレーン電極６６及びデータパッド６４を成すアルミニウム系列との低い接触抵抗を保って安定的に接触する。
また、図８には示していないが、第１及び第３接触孔７２、７６を保護膜７０にのみ形成することにより、画素電極８２及び補助データパッド８６をドレーン電極６６及びデータパッド６４のバッファー膜６０３に直接接触し得る構造も提案することができる。
このような薄膜トランジスタ基板の製造方法では、画素電極８２及び補助データパッド８４を成すＩＺＯ系列とドレーン電極６６及びデータパッド６４を成すアルミニウム系列との接触抵抗を十分に減らすことができる特徴以外に、別途の高温アニーリングを実施しなくてもＩＺＯ系列層とアルミニウム系列の配線との接触抵抗を減らすインターメタリックコンパウンドを形成することができるので、工程の単純化においても有利である。
本発明は前述したように、５枚のマスクを用いる製造方法に適用することができるが、４枚のマスクを用いる薄膜トランジスタ基板の製造方法でも同一に適用することができる。これについて図面を参照して詳細に説明する。
図９は本発明の第２実施例による薄膜トランジスタ基板の配置構造を示したものであり、図１０及び図１１は図９に示した薄膜トランジスタ基板の切断X−X'及びXI−XI'による断面の構造を各々示したものである。
まず、絶縁基板１０上に第１実施例と同様にアルミニウム系列の金属からなるゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線２２、２４、２６、２８が形成されている。そして、ゲート配線２２、２４、２６、２８は基板１０の上部にゲート線２２と平行であり上板の共通電極に入力される共通電極電圧などの電圧を外部から印加を受ける維持電極２８を含む。維持電極２８は後述する画素電極８２と連結された維持蓄電器用導電体パターン６８と重なって画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極８２とゲート線２２との重なりによって発生する維持容量が十分である場合には形成しないこともある。
ゲート配線２２、２４、２６、２８の上には窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０が形成されて、ゲート配線２２、２４、２６、２８を覆っている。
ゲート絶縁膜３０上には水素化非晶質ケイ素（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）などの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８上には燐（Ｐ）などの導電性不純物が高濃度にドーピングされている非晶質ケイ素などからなる抵抗性接触層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）パターン５５、５６、５８が形成されている。
抵抗性接触層パターン５５、５６、５８上には低抵抗を有するアルミニウム系列の導電物質からなるデータ配線６２、６４、６５、６６、６８が形成されている。データ配線６２、６４、６５、６６、６８は縦方向に形成されているデータ線６２、データ線６２の一端部に連結されて外部からの画像信号の印加を受けるデータパッド６４、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５、ゲート電極２６または薄膜トランジスタのチャンネル部（Ｃ）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６及び維持電極２８上に位置している維持蓄電器用導電体パターン６８も含む。維持電極２８を形成しない場合には維持蓄電器用導電体パターン６８もまた形成しない。
データ配線６２、６４、６５、６６、６８は図面に示したように、単一層に形成することができるが、第１実施例と類似するように二重層以上に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましい。例えば、データ配線６２、６４、６５、６６、６８はモリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金のようなモリブデン系列、クロム（Ｃｒ）系列、チタニウム系列またはタンタル系列からなる下部膜とアルミニウム系列からなる上部膜とで形成することができる。
抵抗性接触層パターン５５、５６、５８はその下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低くする役割を果たし、データ配線６２、６４、６５、６６、６８と同一な形状を有する。つまり、データ線部抵抗性接触層パターン５５はデータ線部６２、６４、６５と同一であり、ドレーン電極用抵抗性接触層パターン５６はドレーン電極６６と同一であり、維持蓄電器用抵抗性接触層パターン５８は維持蓄電器用導電体パターン６８と同一である。
一方、半導体パターン４２、４８は薄膜トランジスタのチャンネル部（Ｃ）を除けばデータ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一な形状を有している。具体的に、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６８及び維持蓄電器用接触層パターン５８は同一な模様であるが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分と多少異なる。つまり、薄膜トランジスタのチャンネル部（Ｃ）でデータ線部６２、６４、６５、特にソース電極６５とドレーン電極６６とが分離されており、データ線部の中間層５５とドレーン電極用接触層パターン５６とも分離されているが、薄膜トランジスタ用半導体パターン４２はここで切断されずに連結されて薄膜トランジスタのチャンネルを生成する。
データ配線６２、６４、６５、６６、６８の上部には、第１実施例のように、以後に形成されるＩＺＯの画素電極８２または補助データパッド８６との接触抵抗を最少化するためのインターメタリックコンパウンド６１０が形成されている。ここで、インターメタリックコンパウンド６１０は互いに異なる物質からなる二つの導電層の間の接触特性を向上させるためのものであって、少なくともデータ配線６２、６４、６５、６６、６８を構成するアルミニウム系列の導電物質を含み、クロム、モリブデンまたはモリブデン合金の導電物質を含む構成とすることができる。インターメタリックコンパウンド６１０はアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成することができる。
データ配線６２、６４、６５、６６、６８及びこれらが覆わない半導体層４２の上部に保護膜７０を形成する。保護膜７０は有機絶縁物質、例えばアクリルレジンやＢＣＢあるいは無機絶縁物質、例えば窒化ケイ素で形成することができる。
保護膜７０はドレーン電極６６、データパッド６４及び維持蓄電器用導電体パターン６８を露出する第１、第３及び第４接触孔７２、７６、７８を有しており、またゲート絶縁膜３０とともにゲートパッド２４を露出する第２接触孔７４を有している。
第１実施例と類似するように、ドレーン電極６６、データパッド６４及び維持蓄電器用導電体パターン６８の上部のインターメタリックコンパウンド６１０は第１、第３及び第４接触孔７２、７６、７８を通じて露出している。
保護膜７０上には薄膜トランジスタから画像信号を受けて上部の電極とともに電気場を生成する画素電極８２が形成されている。画素電極８２はＩＺＯ（ｉｎｄｉｕｍ ｚｉｌｃｏｎ ｏｘｉｄｅ）などの透明な導電物質で作られ、インターメタリックコンパウンド６１０を経て第１接触孔７２を介してドレーン電極６６と電気的に連結されて画像信号の伝達を受ける。画素電極８２を隣接するゲート線２２及びデータ線６２と重ねることにより開口率を高くしているが、必ずしも重ねる必要はない。また、画素電極８２は第４接触孔７８を介して維持蓄電器用導電体パターン６８と電気的に連結されて、導電体パターン６８に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６４上には第２及び第３接触孔７４、７６を介して各々これらと連結される補助ゲートパッド８４及び補助データパッド８６が形成されているが、これらはパッド２４、６８と外部回路装置との接着性を補完しパッドを保護する役割を果たすものであって必須なものではなく、これらを適用するか否かは選択的である。
ここでは画素電極８２の材料の例として透明なＩＺＯを挙げたが、反射型液晶表示装置の場合には不透明な導電物質を用いても差支えない。
このような本発明の実施例による構造では低抵抗のアルミニウム系列の金属からなるゲート配線２２、２４、２６、２８及びデータ配線６２、６４、６５、６６、６８を含んでいるので、大画面高精細の液晶表示装置に適用して信号遅延を軽減することができる。更に、データパッド６４及びドレーン電極６６とＩＺＯからなる補助データパッド８６及び画素電極８２は各々これらの接触抵抗を最少化するためのインターメタリックコンパウンド６１０を介して互いに接触されているので、液晶表示装置の表示特性を向上させることができる。
以下、本発明の第２実施例による薄膜トランジスタ基板を４枚のマスクを用いて製造する方法について、図９乃至図１１と図１２ａ乃至図２０ｃを参照して説明する。
まず、図１２ａ、図１２ｂ及び図１２ｃに示したように、第１実施例と同様に低抵抗のゲート配線用導電物質を積層し、マスクを用いた写真エッチング工程で基板１０上にゲート線２２、ゲートパッド２４、ゲート電極２６及び維持電極２８を含み、低抵抗を有するアルミニウム系列の金属からなるゲート配線２２、２４、２６、２８を形成する。
次に、図１３ａ、図１３ｂ及び図１３ｃに示したように、基板全面を覆うゲート絶縁膜３０上に半導体パターン４２、４８、抵抗性接触層パターン５５、５６、５８及び多重層構造のデータ配線６２、６４、６５、６６、６８を形成する。この時、データ配線６２、６４、６５、６６、６８はデータ線６２、データパッド６４、ソース電極６５及びドレーン電極６６と維持蓄電器用維持電極６８を含む。
データ配線６２、６４、６５、６６、６８の下端にはそれと同一なパターンを有する抵抗性接触層パターン５５、５６、５８が接触しており、抵抗性接触層パターン５５、５６、５８の下端には薄膜トランジスタ用半導体パターン４２と維持蓄電器用半導体パターン４８とを含む半導体パターン４２、４８が接触している。薄膜トランジスタ用半導体パターン４２はデータ線６２、データパッド６４、ソース電極６５及びドレーン電極６６とは同一でありながらも、ソース電極６５とドレーン電極６６との間に位置する薄膜トランジスタのチャンネルとして定義される領域をさらに含む。
このようなデータ配線６２、６４、６５、６６、６８、抵抗性接触層５５、５６、５８及び半導体パターン４２、４８は一つのマスクのみを用いて形成することができる。これについて図１４ａから図１９ｂを参照して説明する。
まず、図１４ａ及び１４ｂに示したように、ゲート絶縁膜３０、半導体層４０、不純物がドーピングされた半導体層５０を化学気相蒸着法を用いて各々１５００Å乃至５０００Å、５００Å乃至２０００Å、３００Å乃至６０２０Åの厚さに連続して蒸着する。次に、アルミニウム系列の金属のように低抵抗を有するデータ配線用導電物質の導電体層６０２とバッファー膜６０３とをスパッタリングなどの方法で連続して積層する。この時、導電体層６０２上にモリブデン系列、クロム系列、チタニウム系列またはタンタル系列などからなるバッファー膜６０３を、真空を解除させずに連続して積層する。
ここで、導電体層６０２上にバッファー膜６０３を真空状態で連続して積層することにより、大気中でアルミニウム系列の導電体層６０２上に形成され得るＡｌ2Ｏ3のように以後の工程で接触部の接触抵抗を増加させる原因となる高抵抗の残留膜が形成されることを防止することができる。
次に、アニーリングを実施してアルミニウム系列の導電体層６０２とバッファー膜６０３、つまり導電物質からなる二つの層の間にインターメタリックコンパウンド６１０を形成する。この時、インターメタリックコンパウンド６１０はバッファー膜６０３を構成する一部物質を含む。インターメタリックコンパウンド６１０は導電体層６０２を構成する物質とバッファー膜６０３を構成する物質とが融合された合金物質、例えばアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成することができる。
次に、図１５ａ及び図１５ｂに示したように、バッファー膜６０３を除去してインターメタリックコンパウンド６１０を露出させる。この時、インターメタリックコンパウンド６１０は除去せずに導電体層６０２上に残すのが好ましい。
次に、インターメタリックコンパウンド６１０上に感光膜１１０を１μｍ乃至２μｍの厚さに塗布する。
次に、図１６ａ及び１６ｂに示したように感光膜１１０に光を照射した後、現像して互いに異なる厚さを有する感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４の中で薄膜トランジスタのチャンネル部（Ｃ領域）、つまりソース電極６５とドレーン電極６６との間に位置した第１部分１１４は、データ配線部（Ａ領域）、つまりデータ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、その他の部分（Ｂ領域）の感光膜は全て除去する。この時、チャンネル部（Ｃ）に残っている感光膜１１４の厚さとデータ配線部（Ａ）に残っている感光膜１１２の厚さとの比は後述するエッチング工程での工程条件に応じて異なるようにしなければならないが、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下とすることが好ましく、例えば４０００Å以下であるのが良い。
このように、位置によって感光膜の厚さを異にする方法は多様であり、Ａ領域の光の透過量を調節するためには主にマスク上にスリット（ｓｌｉｔ）や格子形態のパターンを形成したり半透明膜を用いる。つまり、マスク製作時に若干の手間をかけるだけで、製品の形状を、あたかも２枚のマスクで加工したかのように構成できる。
この時、スリットの間に位置したパターンの線幅やパターン間の間隔、つまりスリットの幅は露光時に用いる露光器の分解能より小さいことが好ましく、これにより出射光量の平均化を行って半透明化する。半透明膜を用いる場合にはマスクを製作する時に透過率を調節するために、他の透過率を有する薄膜を用いたり厚さが異なる薄膜を用いることができる。
このようなマスクを通じて感光膜に光を照射すると光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため高分子は完全分解されない状態であり、遮光膜で遮られた部分では高分子が殆ど分解されない。次に感光膜を現像すると高分子の分子が分解されない部分のみが残り、光が少なく照射された中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすると分子全体がが分解されてしまうので最適露光状態を維持するように注意しなければならない。
このような薄い厚さの感光膜１１４はリフローが可能な物質からなる感光膜を利用し、光が完全に透過できる部分と光が完全に透過できない部分とに分けられた通常のマスクで露光した後に現像し、リフローさせて感光膜が残留しない部分に感光膜の一部を流れるようにすることによって形成することもできる。
このような感光膜パターン１１２、１１４を用いてその下部の膜、つまり導電体層６０２、不純物がドーピングされた半導体層５０及び半導体層４０に対するエッチングを行う。この時、データ配線部（Ａ）にはデータ配線及びその下部の膜がそのまま残り、チャンネル部（Ｃ）には半導体層のみが残らなければならず、残りの部分（Ｂ）には前記の三つの層６０２、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
このために、図１７ａ及び１７ｂに示したように、その他の部分（Ｂ）の露出されている導電体層６０２及びその上部のインターメタリックコンパウンド６１０を除去して、その下部の不純物がドーピングされた半導体層５０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法の両方を使用することができ、この時、導電体層６０２はエッチングされ感光膜パターン１１２、１１４は殆どエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合には導電体層６０２のみがエッチングされ感光膜パターン１１２、１１４はエッチングされない条件を探すのは難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うことができる。この場合には湿式エッチングの場合より第１部分１１４の厚さを厚くして、この過程で第１部分１１４が除去されて下部の導電体層６０２が露出されることが生じないような最適エッチング条件を選定する。
導電体層６０２がＭｏまたはＭｏＷ合金、ＡｌまたはＡｌ合金、Ｔａの中のある一つである場合には乾式エッチングや湿式エッチングのうちのいずれでも可能である。しかし、Ｃｒは乾式エッチング方法ではよく除去されないので、導電体層６０２がＣｒであれば湿式エッチングだけを用いることが良い。導電体層６０２がＣｒである湿式エッチングの場合にはエッチング液としてＣｅＮＨＯ3を使用することができ、導電体層６０２がＭｏやＭｏＷである乾式エッチングの場合のエッチング気体としてはＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体を使用することができ、後者の場合には感光膜に対するエッチング比も殆ど似ている。
このようにすれば、チャンネル部（Ｃ）及びデータ配線部（Ｂ）の導電体層、つまりソース／ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６８のみが残り、その他の部分（Ｂ）の導電体層６０２は全て除去されてその下部の不純物がドーピングされた半導体層５０が露出される。この時、残った導電体パターン６７はソース及びドレーン電極６５、６６が分離されずに連結されている点を除けばデータ配線６２、６４、６５、６６、６８の形態と同一である。また、乾式エッチングを用いた場合、感光膜パターン１１２、１１４もある程度の厚さにエッチングされる。
次に、図１８ａ及び１８ｂに示したように、その他の部分（Ｂ）の露出された不純物がドーピングされた半導体層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは感光膜パターン１１２、１１４と不純物がドーピングされた半導体層５０及び半導体層４０（半導体層と不純物がドーピングされた半導体層はエッチング選択性が殆ど無い）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行うべきであり、特に、感光膜パターン１１２、１１４と半導体層４２に対するエッチング比が殆ど同一な条件でエッチングするのが好ましい。例えば、ＳＦ6とＨＣｌの混合気体やＳＦ6とＯ2の混合気体を使用すれば殆ど同一な厚さで二つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０と不純物がドーピングされた半導体層５０との厚さの合計と同一またはそれ以下とするべきである。
このようにすればチャンネル部（Ｃ）の第１部分１１４が除去されてソース／ドレーン用導電体パターン６７が露出され、その他の部分（Ｂ）の不純物がドーピングされた半導体層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部（Ａ）の第２部分１１２もやはりエッチングされるので厚さが薄くなる。また、この段階で半導体パターン４２、４８が完成される。図面符号５７と５８は各々ソース／ドレーン用導電体パターン６７の下部の不純物がドーピングされた半導体層パターンと維持蓄電器用導電体パターン６８の下部の不純物がドーピングされた半導体層パターンとを示す。
次に、アッシング（ａｓｈｉｎｇ）によりチャンネル部（Ｃ）のソース／ドレーン用導電体パターン６７の表面に残っている感光膜クズを除去する。
次に、図１９ａ及び図１９ｂに示したように、チャンネル部（Ｃ）のソース／ドレーン用導電体パターン６７及びその下部の不純物がドーピングされた半導体層パターン５７をエッチングして除去する。この時、エッチングはソース／ドレーン用導電体パターン６７と不純物がドーピングされた半導体層パターン５７の全てに対して乾式エッチングのみで進行させることができ、ソース／ドレーン用導電体パターン６７に対しては湿式エッチングで、不純物がドーピングされた半導体層パターン５７に対しては乾式エッチングで行うこともできる。前者の場合にはソース／ドレーン用導電体パターン６７と不純物がドーピングされた半導体層パターン５７とのエッチング選択比の大きな条件下でエッチングを行うことが好ましいが、これはエッチング選択比が大きくない場合、エッチング終点を探すのが難しいためチャンネル部（Ｃ）に残る半導体パターン４２の厚さを調節するのが容易ではないからである。例えば、ＳＦ６とＯ２の混合気体を用いてソース／ドレーン用導電体パターン６７をエッチングすることを挙げられる。湿式エッチングと乾式エッチングとを交互に行う後者の場合には、湿式エッチングされるソース／ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる不純物がドーピングされた半導体層パターン５７は殆どエッチングされずに階段模様になる。不純物がドーピングされた半導体層パターン５７及び半導体パターン４２をエッチングする際に用いるエッチング気体の例としては前で言及したＣＦ４とＨＣｌの混合気体やＣＦ４とＯ２の混合気体が挙げられ、ＣＦ４とＯ２を用いれば均一な厚さに半導体パターン４２を残すことができる。この時、半導体パターン４２の一部が除去されて厚さが薄くなることもあり、感光膜パターンの第２部分１１２もこの時ある程度の厚さにエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６、６８が露出されないように感光膜パターンが厚いことが好ましい。
このようにすると、ソース電極６５とドレーン電極６６とが分離されるとともにデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８が完成する。
最後に、データ配線部（Ａ）に残っていた感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部（Ｃ）ソース／ドレーン用導電体パターン６７を除去した後、その下の不純物がドーピングされた半導体層パターン５７を除去する前に行われることもある。
前述したように、湿式エッチングと乾式エッチングとを交互に行ったり乾式エッチングのみを使用することができる。後者の場合には一つの種類のエッチングのみを用いるので工程が比較的簡便であるが、適当なエッチング条件を探すことが難しい。反面、前者の場合にはエッチング条件を探すのは比較的やさしいが工程が後者に比べて面倒な点がある。
このように一つのマスクを用いてデータ配線６２、６４、６５、６６、６８、半導体パターン４２、４８及び抵抗性接触層パターン５５、５６、５８を形成する。
この時、インターメタリックコンパウンド６１０は導電体層６０２と共にパターニングされるので、データ配線６２、６４、６５、６６、６８を形成する製造工程を通じてデータ配線６２、６４、６５、６６、６８上に残るようになる。
次に、図２０ａ、図２０ｂ及び図２０ｃに示したように、窒化ケイ素をＣＶＤ方法で蒸着したり有機絶縁物質をスピンコーティングして３、０００Å以上の厚さを有する保護膜７０を形成する。続いて、マスクを用いて保護膜７０をゲート絶縁膜３０と共にエッチングしてドレーン電極６６、ゲートパッド２４、データパッド６４及び維持蓄電器用導電体パターン６８を各々露出する第１、第２、第３及び第４接触孔７２、７４、７６、７８を形成する。
この時、第１、第３及び第４接触孔７２、７６、７８を介してドレーン電極６６、データパッド６４及び維持蓄電器用導電体パターン６８の部分ではインターメタリックコンパウンド６１０が露出される。
最後に、図９、図１０及び図１１に示したように、４００Å乃至５００Åの厚さのＩＺＯ層を蒸着しマスクを用いて写真エッチング工程によってエッチングして、インターメタリックコンパウンド６１０を経て第２及び第４接触孔７２、７８でドレーン電極６６及び維持蓄電器用導電体パターン６８と電気的に連結された画素電極８２、第２接触孔７４でゲートパッド２４と連結された補助ゲートパッド８４及びインターメタリックコンパウンド６１０を経て第３接触孔７６でデータパッド６４と連結された補助データパッド８６を形成する。
このような本発明の第３実施例では、第１実施例による効果だけでなく、データ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を一つのマスクを用いて形成し、この過程でソース電極６５とドレーン電極６６とが分離するので、製造工程を単純化することができる。
このような本発明の実施例ではアルミニウム系列の金属とＩＺＯ膜との接触特性を向上させるために、これらの間にアニーリング工程を実施してアルミニウム系列の導電物質を含み、クロム、モリブデンまたはモリブデン合金を含むインターメタリックコンパウンドを形成する。
本発明の第２実施例でバッファー膜６０３を約１５０℃程度の温度でモリブデンタングステン合金膜として形成し、２００℃程度の温度で２時間程度アニーリングを実施して１６．５″（インチ）の薄膜トランジスタ基板を製造して、接触孔７２、７４、７６、７８を４×４μｍ乃至７×７μｍの範囲で形成した結果、接触部の接触抵抗は約Ｅ４Ω／２００ＥＡ程度と測定され、接触部の接触抵抗が著しく減少することが分かった。
一方、詳述した本発明の第２実施例で、アルミニウム系列からなるデータ配線６２、６４、６５、６６、６８上に蒸着されたバッファー膜６０３を除去する代わりに、このバッファー膜６０３とバッファー膜６０３を用いて形成されたインターメタリックコンパウンド６１０とをデータ配線６２、６４、６５、６６、６８として使用して、図１０及び図１１に示したような断面構造を有する薄膜トランジスタ基板を製造することができる。
このために、次のような中間段階の製造工程が適用できる。
すでに言及したように、ゲート絶縁膜３０及び半導体層４２を含む基板の全面にアルミニウム系列からなる導電体層６０２及びバッファー膜６０３を順次に連続して蒸着する（図１４ａ及び図１４ｂ参照）。この時、導電体層６０２の下端にまた他の金属層６０１を形成することができるが、二つの層を区分するために、アルミニウム系列からなる導電体層６０２を上部膜６０２とし、その下側（基板側）にある金属層６０１を下部膜６０１という。
ここで、バッファー膜６０３を１５０℃以上の高温で蒸着して、アルミニウム系列からなる上部膜６０２とバッファー膜６０３との間に、上部膜６０２を構成する物質とバッファー膜６０３を構成する物質とが合金された物質、例えばアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金からなるインターメタリックコンパウンド６１０を形成する。ここで、バッファー膜６０３を形成するための金属物質としては提示された例以外の所定温度、例えば１５０℃以上、の蒸着過程でアルミニウムと合金を形成し得る金属物質であれば制限を受けない。この場合、インターメタリックコンパウンド６１０の形成のためのアニーリング作業を行わなくてもよいという長所がある。
インターメタリックコンパウンド６１０の厚さはバッファー膜６０３を蒸着する工程での蒸着温度と蒸着時間とによって決められるので、バッファー膜６０３を蒸着する時には蒸着温度と蒸着時間とを工程条件に応じて適切に調節するのが好ましい。バッファー膜６０３は上部膜６０２との間にインターメタリックコンパウンド６１０を形成することができる程度の厚さに形成すればよい。例えば、インターメタリックコンパウンド６１０を１０Å以上の厚さに形成しようとすると、バッファー膜６０３を５０Å以上の厚さに形成すればよい。
次に、バッファー膜６０３を除去する代わりに、バッファー膜６０３、インターメタリックコンパウンド６１０、上部膜６０２及び下部膜６０１からなる多重層構造を写真エッチング工程でパターニングして、図２１及び図２２に示したような多重層のデータ配線６２、６４、６５、６６、６８を形成する。
次に、保護膜７０を形成し、保護膜７０またはゲート絶縁膜３０に第１、第２及び第３接触孔７２、７４、７６を形成し、画素電極８２、補助ゲートパッド及び補助データパッド８４、８６を形成するなどの後続工程を進行させる。
この時、バッファー膜６０３を窒化ケイ素をエッチングするエッチングガスによってエッチング度が高い金属物質、例えばモリブデン系列で形成する場合には、保護膜７０またはゲート絶縁膜３０をエッチングする過程でバッファー膜６０３がエッチングされる場合が生じる。この場合にはその下端のインターメタリックコンパウンド６１０が露出され得る。このようなインターメタリックコンパウンド６１０はその下部の上部膜６０２が大気中に露出されることを防止して、上部膜６０２の表面に酸化膜が形成されることを防止する機能を果たす。
一方、インターメタリックコンパウンド６１０が露出されるとエッチング工程中に大気に露出されて酸化される恐れがあるが、良好な導電特性を有しているため上部膜６０２とＩＺＯ系列層の接触には影響を与えない。
このように、第１接触孔７２を保護膜７０とドレーン電極６６のバッファー膜６０３とに形成してドレーン電極６６のインターメタリックコンパウンド６１０を露出し、第３接触孔７６を保護膜７０とデータパッド６４のバッファー膜６０３にと形成することによってデータパッド６４のインターメタリックコンパウンド６１０を露出することができる。従って、画素電極８２及び補助データパッド８６を成すＩＺＯ系列はインターメタリックコンパウンド６１０を経てドレーン電極６６及びデータパッド６４を成すアルミニウム系列に低い接触抵抗をもって安定的に接触する。
また、図２１及び図２２に示していないが、第１及び第３接触孔７２、７６を保護膜７０にのみ形成して、画素電極８２及び補助データパッド８６をドレーン電極６６及びデータパッド６４のバッファー膜６０３に直接接触させ得る構造も提案できる。
このような薄膜トランジスタ基板の製造方法では画素電極８２及び補助データパッド８４を成すＩＺＯ系列とドレーン電極６６及びデータパッド６４を成すアルミニウム系列との接触抵抗を十分に減らすことができるという特徴以外に、別途の高温アニーリングを実施しなくてもＩＺＯ系列層と上部膜との接触抵抗を減らすインターメタリックコンパウンドを形成することができるので、工程単純化においても有利である。
 発明の効果
前述のように、本発明によれば製造工程でアルミニウム系列の金属層の上部で形成され得る高抵抗の酸化膜形成条件を除去することにより、均一な工程条件を設計することができ、画素電極及び補助データパッドを成すＩＺＯ系列とデータ配線をなすアルミニウム系列との接触抵抗を十分に減らすことができるという特徴がある。同時に、低抵抗のアルミニウムまたはアルミニウム合金で配線を形成することにより、大画面高精細の製品特性を向上させることができる。
詳述された本発明の第１及び第２実施例では透明導電物質層、つまり画素電極、補助ゲートパッド及び補助データパッドをＩＺＯ系列で形成した場合を例に上げたが、ＩＺＯ系列以外に他の透明導電物質、例えばＩＴＯ系列で液晶表示装置の透明導電物質層を形成しても本発明を適用することができる。
本発明の第１実施例による薄膜トランジスタ基板の配置構造を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の断面構造を、図１の切断線II−II'に沿って示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第１実施例による薄膜トランジスタ基板の他の断面構造を図１の切断線II−II'に沿って示した図である。 本発明の第２実施例による薄膜トランジスタ基板の配置構造を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の断面構造を、図９の切断線X−X'に沿って示した図である。 本発明の第２実施例による薄膜トランジスタ基板の断面構造を、図９の切断線XI−XI'に沿って示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜ランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の製造工程を示した図である。 本発明の第２実施例による薄膜トランジスタ基板の他の断面構造を、図９の切断線X−X'に沿って各々示した図である。 本発明の第２実施例による薄膜トランジスタ基板の他の断面構造を、図９の切断線XI−XI'に沿って各々示した図である。
１０ 絶縁基板
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
２８ 維持電極
３０ ゲート絶縁膜
４０、４２、４８、５０ 半導体層
５２、５５、５６、５７、５８ 抵抗性接触層
６２ データ線
６４ データパッド
６５ ソース電極
６６ ドレーン電極
６７ ソース／ドレーン用導電体パターン
６８ 維持蓄電器用導電体パターン
７０ 保護膜
７２ 第１接触孔
７４ 第２接触孔
７６ 第３接触孔
７８ 第４接触孔
８２ 画素電極
８４ 補助ゲートパッド
８６ 補助データパッド
１１０ 感光膜
１１２、１１４ 感光膜パターン
６０１ 金属層（下部膜）
６０２ 導電体層（上部膜）
６０３ バッファー膜
６１０ インターメタリックコンパウンド

Claims (42)

  1. 基板と、
    前記基板上に形成され、ゲート線及びゲート電極を含むゲート配線と、
    前記ゲート配線を覆っているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されており、半導体からなる半導体パターンと、
    前記半導体パターン及び前記ゲート絶縁膜上に形成され、第１金属層及びインターメタリックコンパウンド層を含む多重層構造を有するデータ線、ソース電極及びドレーン電極を含むデータ配線と、
    前記データ配線及び前記半導体パターン上に形成される保護膜と、
    前記ドレーン電極を露出する第１接触孔と、
    前記第１接触孔を介してドレーン電極に接触する画素電極とを含み、
    前記データ配線は、前記ゲート絶縁膜の上部にデータ配線用導電物質層及び金属層を順次に積層した後、アニーリングを行うことにより前記データ配線用導電物質層及び前記金属層とが反応して前記インターメタリックコンパウンド層となり、前記データ配線用導電物質層のうち未反応の層が前記第１金属層となることにより形成される薄膜トランジスタ基板。
  2. 前記インターメタリックコンパウンド層は前記第１金属層上に形成される請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  3. 前記第１金属層はアルミニウム系列の金属で形成される請求項１に記載の薄膜トランジスタ基板。
  4. 前記インターメタリックコンパウンド層はクロム、モリブデンまたはモリブデン合金を含む請求項１に記載の薄膜トランジスタ基板。
  5. 前記インターメタリックコンパウンド層はアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成される請求項１に記載の薄膜トランジスタ基板。
  6. 前記保護膜は有機膜、無機膜またはこれらを含む二重層構造で形成される請求項１に記載の薄膜トランジスタ基板。
  7. 前記第１接触孔は前記保護膜に形成され、
    前記画素電極は前記ドレーン電極のインターメタリックコンパウンド層に接触する請求項２に記載の薄膜トランジスタ基板。
  8. 前記画素電極はＩＺＯまたはＩＴＯからなる請求項１に記載の薄膜トランジスタ基板。
  9. 前記第１金属層の下端に位置する第３金属層をさらに含む請求項３に記載の薄膜トランジスタ基板。
  10. 前記ゲート配線は前記ゲート線に連結されるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されるデータパッドをさらに含み、
    前記ゲートパッド及び前記データパッドを露出する第２及び第３接触孔と、
    前記第２及び第３接触孔を介して前記ゲートパッド及び前記データパッドに電気的に連結される補助ゲートパッド及び補助データパッドをさらに含む請求項２に記載の薄膜トランジスタ基板。
  11. 前記第３接触孔は前記保護膜に形成され、
    前記補助データパッドは前記データパッドのインターメタリックコンパウンド層に接触する請求項１０に記載の薄膜トランジスタ基板。
  12. 前記半導体パターンと前記データ配線との間に形成されており、不純物で高濃度にドーピングされている抵抗性接触層パターンをさらに含む請求項１に記載の薄膜トランジスタ基板。
  13. 前記半導体パターンは、前記チャンネル部を除けば前記データ配線と同一な模様である請求項１に記載の薄膜トランジスタ基板。
  14. 基板と、
    前記基板上に形成され、ゲート線及びゲート電極を含むゲート配線と、
    前記ゲート配線を覆っているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されており、半導体からなる半導体パターンと、
    前記半導体パターン及び前記ゲート絶縁膜上に形成され、第１金属層及びインターメタリックコンパウンド層を含む多重層構造を有するデータ線、ソース電極及びドレーン電極を含むデータ配線と、
    前記データ配線及び前記半導体パターン上に形成される保護膜と、
    前記ドレーン電極を露出する第１接触孔と、
    前記第１接触孔を介してドレーン電極に接触する画素電極と、
    前記インターメタリックコンパウンド層を覆う第２金属層と、を含み、
    前記インターメタリックコンパウンド層は、前記第２金属層を１５０℃以上の高温で蒸着する際に、前記第１金属層と前記第２金属層が反応することにより形成される、薄膜トランジスタ基板。
  15. 前記第２金属層はモリブデン、チタニウム、タンタルまたはクロムで形成される請求項１４に記載の薄膜トランジスタ基板。
  16. 前記第１接触孔は前記保護膜及び前記ドレーン電極の第２金属層に形成され、
    前記画素電極は前記ドレーン電極のインターメタリックコンパウンドに接触する請求項１４に記載の薄膜トランジスタ基板。
  17. 前記第１接触孔は前記保護膜に形成され、
    前記画素電極は前記ドレーン電極の第２金属層に接触する請求項１４に記載の薄膜トランジスタ基板。
  18. 前記ゲート配線は前記ゲート線に連結されるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されるデータパッドをさらに含み、
    前記ゲートパッド及び前記データパッドを露出する第２及び第３接触孔と、
    前記第２及び第３接触孔を介して前記ゲートパッド及び前記データパッドに電気的に連結される補助ゲートパッド及び補助データパッドをさらに含む請求項１４に記載の薄膜トランジスタ基板。
  19. 前記第１接触孔は前記保護膜及び前記ドレーン電極の第２金属層に形成され、
    前記画素電極は前記ドレーン電極のインターメタリックコンパウンド層に接触する請求項１８に記載の薄膜トランジスタ基板。
  20. 前記第３接触孔は前記保護膜に形成され、
    前記画素電極は前記ドレーン電極の第２金属層に接触する請求項１８に記載の薄膜トランジスタ基板。
  21. 前記半導体パターンは前記データ線、前記ソース電極及び前記ドレーン電極の形状に従って形成される請求項１６に記載の薄膜トランジスタ基板。
  22. 絶縁基板上にゲート配線用導電物質層を積層した後、パターニングしてゲート線及びゲート電極を含むゲート配線を形成する段階と、
    前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上部に半導体層を形成する段階と、
    前記ゲート絶縁膜の上部にデータ配線用導電物質層及び金属層を順次に積層した後、アニーリングを行う段階と、
    前記金属層を除去する段階と、
    前記データ配線用導電物質層をパターニングして、データ線、ソース電極及びドレーン電極を含むデータ配線を形成する段階と、
    前記データ配線を覆う保護膜を積層する段階と、
    前記ドレーン電極を露出する第１接触孔を形成する段階と、
    露出された前記ドレーン電極と電気的に連結される画素電極を形成する段階と
    を含む薄膜トランジスタ基板の製造方法。
  23. 前記アニーリングを通じて、前記データ配線用導電物質層と前記金属層との間にインターメタリックコンパウンド層を形成する請求項２２に記載の薄膜トランジスタ基板の製造方法。
  24. 前記データ配線及び前記半導体層は、前記ソース電極と前記ドレイン電極とを分離して前記半導体層を露出して形成される、前記ソース電極と前記ドレイン電極との間のチャンネル部に対応する第１部分と、前記データ配線の上部に位置する第２部分と、前記第１及び第２部分を除いた第３部分と、を有する感光膜パターンを利用した写真エッチング工程で形成する請求項２２に記載の薄膜トランジスタ基板の製造方法。
  25. 前記第１部分は第１厚さを有し、前記第２部分は前記第１厚さより厚く、前記第３部分は厚さを有さない、請求項２４に記載の薄膜トランジスタ基板の製造方法。
  26. 前記第１部分は第１透過率で形成され、前記第２部分は前記第１透過率より高い第２透過率を有し、前記第３部分は第２透過率より高い第３透過率を有する、請求項２５に記載の薄膜トランジスタ基板の製造方法。
  27. 前記第１乃至第３領域の透過率を異なるように調節するために、前記光マスクには半透明膜または露光器の分解能より小さいスリットパターンが形成されている請求項２６に記載の薄膜トランジスタ基板の製造方法。
  28. 前記第１部分の厚さは前記第２部分の厚さに対して１／２以下に形成する請求項２５に記載の薄膜トランジスタ基板の製造方法。
  29. 前記データ配線用導電物質はアルミニウム系列の金属を含む請求項２２に記載の薄膜トランジスタ基板の製造方法。
  30. 前記金属層はクロム系列、モリブデン系列、チタニウム系列またはタンタル系列で形成する請求項２２に記載の薄膜トランジスタ基板の製造方法。
  31. 前記ゲート配線は外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドをさらに含み、
    前記データ配線は外部から映像信号の伝達を受ける前記データ線に伝達するデータパッドをさらに含み、
    前記保護膜は前記データパッド及び前記ゲート絶縁膜と共に前記ゲートパッドを露出する第２及び第３接触孔を有し、
    前記画素電極と同一な層に、前記第２及び第３接触孔を介して前記ゲートパッド及び前記データパッドと各々電気的に連結される補助ゲートパッドと補助データパッドとをさらに形成する請求項２２に記載の薄膜トランジスタ基板の製造方法。
  32. 前記画素電極はＩＺＯで形成する請求項２３に記載の薄膜トランジスタ基板の製造方法。
  33. 前記半導体層と前記データ配線との間に抵抗性接触層をさらに含む請求項２３に記載の薄膜トランジスタ基板の製造方法。
  34. 前記データ配線と前記接触層及び前記半導体層を一つのマスクを用いて形成する請求項３３に記載の薄膜トランジスタ基板の製造方法。
  35. 基板上にゲート配線用導電物質層を蒸着した後にパターニングして、ゲート線及びゲート電極を含むゲート配線を形成する段階と、
    前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に半導体パターンを形成する段階と、
    前記ゲート絶縁膜及び前記半導体パターン上にデータ配線用導電物質層と金属層とを連続して蒸着する段階と、
    前記データ配線用導電物質層及び金属層を含む多重層をパターニングして、データ線、ソース電極、ドレーン電極を含むデータ配線を形成する段階と、
    前記半導体パターンを覆う保護膜を形成する段階と、
    前記ドレーン電極を露出する第１接触孔を形成する段階と、
    前記保護膜に前記第１接触孔を介して前記ドレーン電極に連結される画素電極を形成する段階とを含み、
    前記金属層を１５０℃以上の高温で蒸着して、前記データ配線用導電物質層と前記金属層との間にインターメタリックコンパウンドを共に形成する薄膜トランジスタ基板の製造方法。
  36. 前記データ配線用導電物質はアルミニウム系列の金属を含む請求項３５に記載の薄膜トランジスタ基板の製造方法。
  37. 前記金属層はクロム系列、モリブデン系列、チタニウム系列またはタンタル系列で形成する請求項３５に記載の薄膜トランジスタ基板の製造方法。
  38. 前記半導体パターンと前記データ配線は一つのマスクを用いて共に形成する請求項３５に記載の薄膜トランジスタ基板の製造方法。
  39. 前記マスクは、前記ソース電極と前記ドレイン電極とを分離して前記半導体パターンを露出して形成される、前記ソース電極と前記ドレイン電極との間のチャンネル部に対応する第１部分と、前記データ配線の上部に位置する第２部分と、前記第１及び第２部分を除いた第３部分と、を有するようにパターニングされている請求項３８に記載の薄膜トランジスタ基板の製造方法。
  40. 前記第１部分は第１厚さを有し、前記第２部分は前記第１厚さより厚く、前記第３部分は厚さを有さない、請求項３８に記載の薄膜トランジスタ基板の製造方法。
  41. 前記第１部分は第１透過率で形成され、前記第２部分は前記第１透過率より高い第２透過率を有し、前記第３部分は第２透過率より高い第３透過率を有する、請求項４０に記載の薄膜トランジスタ基板の製造方法。
  42. 前記ゲート配線は外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドをさらに含み、
    前記データ配線は外部から映像信号の伝達を受ける前記データ線に伝達するデータパッドをさらに含み、
    前記保護膜は前記データパッド及び前記ゲート絶縁膜と共に前記ゲートパッドを露出する第２及び第３接触孔を有し、
    前記画素電極と同一な層に、前記第２及び第３接触孔を介して前記ゲートパッド及び前記データパッドと各々電気的に連結される補助ゲートパッドと補助データパッドとをさらに形成する請求項３５に記載の薄膜トランジスタ基板の製造方法。
JP2001135015A 2001-02-05 2001-05-02 薄膜トランジスタ基板及びその製造方法 Expired - Lifetime JP5268211B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2001-5392 2001-02-05
KR1020010005392A KR100750919B1 (ko) 2001-02-05 2001-02-05 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR1020010005847A KR100670064B1 (ko) 2001-02-07 2001-02-07 박막 트랜지스터 기판 및 그 제조 방법
KR2001-5847 2001-02-07

Publications (2)

Publication Number Publication Date
JP2002246607A JP2002246607A (ja) 2002-08-30
JP5268211B2 true JP5268211B2 (ja) 2013-08-21

Family

ID=26638780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001135015A Expired - Lifetime JP5268211B2 (ja) 2001-02-05 2001-05-02 薄膜トランジスタ基板及びその製造方法

Country Status (3)

Country Link
US (2) US6518630B2 (ja)
JP (1) JP5268211B2 (ja)
TW (1) TW490857B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法
KR100453635B1 (ko) * 2001-12-29 2004-10-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100997963B1 (ko) 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7760317B2 (en) 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
KR101090246B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
US7172913B2 (en) * 2004-03-19 2007-02-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
JP4974493B2 (ja) * 2004-08-20 2012-07-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2006071861A (ja) * 2004-09-01 2006-03-16 Seiko Epson Corp 電気光学装置及び電子機器
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070004229A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 박막트랜지스터기판 및 이의 제조방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP5023465B2 (ja) * 2005-10-20 2012-09-12 カシオ計算機株式会社 薄膜トランジスタパネル
TWI294185B (en) * 2006-04-14 2008-03-01 Au Optronics Corp Manufacturing method of a pixel structure
CN100463191C (zh) * 2006-04-30 2009-02-18 北京京东方光电科技有限公司 一种平坦化有源驱动tft矩阵结构及其制造方法
KR101229277B1 (ko) * 2006-10-12 2013-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US9645457B2 (en) 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate
KR20080067406A (ko) * 2007-01-16 2008-07-21 삼성전자주식회사 박막 트랜지스터 표시판
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
KR101424950B1 (ko) * 2009-10-09 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
TWI451575B (zh) * 2012-02-16 2014-09-01 E Ink Holdings Inc 薄膜電晶體
KR101486363B1 (ko) * 2012-08-22 2015-01-26 엘지디스플레이 주식회사 유기전계발광표시장치
TWI490653B (zh) * 2013-09-10 2015-07-01 Chi Mei Corp 正型感光性樹脂組成物及其圖案形成方法
KR102245497B1 (ko) 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN104241297B (zh) * 2014-08-25 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
JP2019066719A (ja) * 2017-10-03 2019-04-25 シャープ株式会社 表示パネル
CN111077708A (zh) * 2019-12-19 2020-04-28 深圳市华星光电半导体显示技术有限公司 阵列基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142832A (ja) * 1986-12-05 1988-06-15 Fujitsu Ltd 半導体装置の製造方法
JPH04253342A (ja) * 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
US5990986A (en) * 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JPH11243070A (ja) * 1998-02-26 1999-09-07 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP3840791B2 (ja) * 1998-03-16 2006-11-01 カシオ計算機株式会社 金属膜を有する基板及びその製造方法
JP3190878B2 (ja) * 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
JP4184522B2 (ja) * 1999-01-29 2008-11-19 富士通株式会社 薄膜トランジスタ基板
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
TW452860B (en) * 1998-12-14 2001-09-01 Lg Philips Lcd Co Ltd Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2000307118A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
US6893908B2 (en) 2005-05-17
JP2002246607A (ja) 2002-08-30
US20030151095A1 (en) 2003-08-14
TW490857B (en) 2002-06-11
US6518630B2 (en) 2003-02-11
US20020105030A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
JP5268211B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP3756363B2 (ja) 薄膜トランジスタ基板の製造方法
JP4390438B2 (ja) 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
KR101790176B1 (ko) 어레이 기판의 제조방법
KR100372306B1 (ko) 박막트랜지스터의제조방법
JP2000180898A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000164584A (ja) 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
JP2005513808A (ja) 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JPH11133455A (ja) 液晶表示装置の製造方法
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100848101B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130507

R150 Certificate of patent or registration of utility model

Ref document number: 5268211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term