JPH11243070A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH11243070A
JPH11243070A JP4551598A JP4551598A JPH11243070A JP H11243070 A JPH11243070 A JP H11243070A JP 4551598 A JP4551598 A JP 4551598A JP 4551598 A JP4551598 A JP 4551598A JP H11243070 A JPH11243070 A JP H11243070A
Authority
JP
Japan
Prior art keywords
metal film
film
substrate
forming
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP4551598A
Other languages
English (en)
Inventor
Masako Morita
正子 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4551598A priority Critical patent/JPH11243070A/ja
Publication of JPH11243070A publication Critical patent/JPH11243070A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 アスペクト比の高い微細コンタクトホールを
より容易にしかもより確実に埋め込むことである。 【解決手段】表面に溝または開口が形成された基板を準
備する工程と、スパッタ法を用いて、前記表面および前
記溝または前記開口の内表面上に、第1金属膜を形成す
る工程と、スパッタ法を用いて、前記第1金属膜上に、
第2金属膜を形成する工程と、スパッタ法を用いて前記
第2金属膜上に第3金属膜の形成する工程であって、該
基板の昇温開始とともに、該膜形成を開始し、該膜形成
終了時において該基板温度を少なくとも前記第3金属膜
のリフロー温度以上とする第3金属膜を形成する工程と
を有し、前記第2金属膜と前記第3金属膜が、主成分を
同一とする金属膜であり、前記第1金属膜と前記第2金
属膜とが、少なくとも前記第3金属膜のリフロー温度よ
り低い温度で、両金属膜界面に、反応生成物層を形成す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法およびその方法で製造される半導体装置に関し、特
に溝や開口を有する基板に埋め込み配線を形成する半導
体装置に関する。
【0002】
【従来の技術】半導体装置の集積度の増大に伴い、コン
タクトホールの開口径も次第に小さくなる傾向にある。
また、同時にコンタクトホールのアスペクト比(開口径
に対する深さの比率)も高くなりこれに対応した埋め込
み技術が求められている。
【0003】例えば、開口径が1μm以下の微細ホール
にアルミ配線(Al配線)を形成する場合、通常のスパ
ッタ法を用いたのではコンタクトホールの底や側壁のA
l膜厚が薄くなり、必要な配線のコンタクトが十分得ら
れないことが多い。このようなコンタクトホールでの接
続不良は、半導体装置の信頼性を落とし、歩留まりを低
下させる。
【0004】そこで、微細なコンタクトホールにAl配
線を形成する際は、加熱した半導体基板上にAl膜をス
パッタで形成して、コンタクトホール内へAlを拡散移
動させることにより、埋め込みと平坦化を同時に行うA
lリフロー技術が用いられている。
【0005】図5(a)〜図5(d)は、従来使用され
ているAlリフロー技術を用いた埋め込み配線形成方法
を説明する各工程におけるコンタクトホールの部分断面
図である。以下、この図を参考に、従来の埋め込み配線
形成方法について説明する。
【0006】埋め込みを必要とするコンタクトホール
は、種々の場合が考えられるが、ここでは、図5(a)
に示すように、半導体基板11上に絶縁膜12が形成さ
れ、この絶縁膜12にアスペクト比が1.5以上で、1
μm以下の微細開口径を有するコンタクトホール13が
形成されているような場合を例にとって説明する。な
お、このような場合としては、同図中の半導体基板11
が、シリコン(Si)基板表面領域に形成されるMOS
トランジスタのソース/ドレイン領域に相当するp型も
しくはn型の不純物拡散層である場合が挙げられる。
【0007】まず、図5(a)に示すように、絶縁膜1
2の平坦部表面およびコンタクトホール13内表面に、
スパッタ法を用いて、バリアメタル14としてチタンお
よび窒化チタン(Ti/TiN)層を形成する。なお通
常、コンタクトホールのアスペクト比が1.5を越える
場合は、ホール底の堆積膜厚を確保するために、基板へ
垂直に飛来するスパッタ粒子の数が多い異方性スパッタ
法が用いられる。スパッタ成膜したバリアメタル4は、
さらに、バリア性を向上させるため、窒素(N2)中6
00℃で焼鈍を施される。
【0008】次に、図5(b)に示すように、半導体基
板11を無加熱あるいは加熱の状態で異方性スパッタ法
を用いてチタン(Ti)膜15を形成する。この後、基
板を、大気に晒さないように次のスパッタ成膜室に搬送
する。そこで、異方性スパッタ法を用い、基板加熱を行
わない状態で、最初のAl膜を形成する。なお、この後
に形成するAl膜と区別するため、最初に形成するこの
Al膜を第1Alスパッタ膜16と呼ぶ。加熱を行わず
に形成された第1Alスパッタ膜16は、通常コンタク
トホール内表面のTi膜15上のほぼ全面に連続膜とし
て形成される。
【0009】さらに、基板を次のスパッタ成膜室に搬送
し、そこで基板を約450℃まで加熱昇温する。この加
熱昇温過程において、図5(c)に示すように、第1A
lスパッタ膜16とその下層のTi膜15が両膜界面で
反応し、該界面にAl3Ti等のAl−Ti金属間化合
物17が形成される。
【0010】Al膜は通常200℃以上に加熱すると丸
まり易くなり、それまでの連続膜が島状化する傾向があ
るが、このようなAl−Ti金属間化合物17を形成す
ることで、Al膜の島状化を防ぎ、Al膜の連続性を維
持する効果を有する。また、新たにできた第1Alスパ
ッタ膜16とAl−Ti金属間化合物17間の界面に
は、結晶構造の違い等によりできた格子欠陥が存在し、
これがAlの拡散経路として有効に働くことになる。
【0011】続いて、図5(d)に示すように、基板温
度を450℃に維持したまま、スパッタ法を用いて、第
2Alスパッタ膜18を形成する。このような高温条件
でスパッタされるAl膜は、熱エネルギーに加え、飛来
するスパッタ粒子のエネルギーにより高い自己拡散性を
有する。このスパッタ粒子のエネルギーと第1Alスパ
ッタ膜16とAl−Ti金属間化合物17間の界面にで
きた拡散経路とによりAlの自己拡散は進行し、埋め込
みと同時に、コンタクトホール開口部表面のAl膜の平
坦化も図られる。
【0012】このように、従来のAlリフロー技術を用
いた埋め込み配線形成方法では、あらかじめ、コンタク
トホール内表面にAl膜と金属間化合物を形成するTi
のような金属膜を形成した後、低温スパッタと高温スパ
ッタの二段階でAl膜の形成を行っていた。即ち、Al
の高温スパッタを行う前工程において、高温スパッタに
必要な基板温度までの基板昇温過程で、低温スパッタで
形成したAlとTiとの界面に、金属間化合物層を形成
していた。
【0013】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法を用いても、必ずしもAlによるコンタク
トホールの埋め込みが満足に行われてはいなかった。
【0014】例えば、アスペクト比の高いコンタクトホ
ールの埋め込みの際には、異方性スパッタ法を用いて
も、コンタクトホール側壁に形成される第1Alスパッ
タ膜16は、他の部位に較べると薄くなりがちである。
この後に行う基板昇温過程で、この薄いAl層の部分で
は、Alが全てAl3Ti等のAl−Ti金属間化合物
17となってしまうことがある。こうなると、コンタク
トホール内表面に形成した第1Alスパッタ膜16の連
続性がここでとぎれてしまうとともに、Alの拡散経路
としての効果を有する第1Alスパッタ膜16とAl−
Ti金属間化合物17間の界面の間隙自体もここでは消
滅する。
【0015】この場合、高温スパッタにより第2Alス
パッタ膜18を形成しても、コンタクトホール内表面の
Al膜が不連続であるため、Al膜の拡散移動がスムー
ズに起こらず、Alの拡散は、第1Alスパッタ膜16
が連続に存在しているコンタクトホール上部領域までに
とどまってしまう。その結果、コンタクトホール底部ま
で、Alの自己拡散が到達せず、図5(d)に示すよう
に、コンタクトホール底部にボイド19が形成されてし
まう。一旦ボイド19が形成されると、さらにスパッタ
を続けてもボイド19を埋めることはできず、図5
(e)に示すように、必要な膜厚の形成が終了した後も
ボイド19が残り、コンタクトホールの接続不良が発生
する。このように、Alの配線埋め込みが不完全となる
と、半導体装置の信頼性を著しく損なう結果となる。
【0016】本発明はこの様な課題に鑑みてなされたも
のであり、その目的は、アスペクト比の高い微細コンタ
クトホール等の基板上に形成された微細な溝をより容易
にしかもより確実に埋め込むことの可能な半導体製造方
法とその製造方法により製造する半導体装置を提供する
ことである。
【0017】
【課題を解決するための手段】請求項1に記載の半導体
装置の製造方法の特徴は、表面に溝または開口が形成さ
れた基板を準備する工程と、基板表面および前記溝また
は前記開口の内表面上に、第1金属膜を形成する工程
と、前記第1金属膜上に、連続的な第2金属膜を形成す
る工程と、前記第2金属膜上に、前記第2金属膜と同一
主成分を有する第3金属膜を形成する工程であって、前
記第3金属膜形成途中で前記第1金属膜と前記第2金属
膜との界面において反応生成物層を形成するとともに前
記第2、第3金属膜のリフローを行う第3金属膜形成工
程とを有することである。
【0018】請求項2に記載の半導体装置の製造方法の
特徴は、表面に溝または開口が形成された基板を準備す
る工程と、スパッタ法を用いて、前記表面および前記溝
または前記開口の内表面上に第1金属膜を形成する工程
と、スパッタ法を用いて、前記第1金属膜上に、連続的
な第2金属膜を形成する工程と、スパッタ法を用いて、
前記第2金属膜上に第3金属膜を形成する工程であっ
て、前記基板の昇温開始とともに、前記第3金属膜の形
成を開始し、前記第3金属膜形成終了時において前記基
板温度を少なくとも前記第2、第3金属膜のリフロー温
度以上とする第3金属膜を形成する工程とを有し、前記
第2金属膜と前記第3金属膜が、主成分を同一とする金
属膜であり、前記第1金属膜と前記第2金属膜とが、少
なくとも前記第3金属膜のリフロー温度より低い温度
で、両金属膜界面に反応生成物層を形成することであ
る。
【0019】請求項3に記載の半導体装置の製造方法の
特徴は、表面に溝または開口が形成された基板を準備す
る工程と、前記基板を第1真空室に搬送する工程と、前
記第1真空室内において、異方性スパッタ法を用いて前
記基板表面および前記溝または開口の内表面上に第1金
属膜を形成する工程と、前記基板を前記第1真空室から
第2真空室に大気に晒さない状態で搬送する工程と、前
記第2真空室内において、異方性スパッタ法を用いて、
前記第1金属膜上に連続的な第2金属膜を形成する工程
と、前記基板を前記第2真空室から第3真空室に大気に
晒さない状態で搬送する工程と、前記第3真空室内にお
いて、前記第2金属膜上に前記第2金属膜と同一主成分
を有する第3金属膜を形成する工程とを有し、前記第3
金属膜を形成する工程が、前記第3真空室内に備えた加
熱手段によって、前記基板を昇温開始すると同時に前記
第3金属膜の形成を開始し、前記第3金属膜形成終了時
における前記基板温度が前記第3金属膜のリフロー温度
以上であり、前記第3金属膜形成途中に前記第1金属膜
と前記第2金属膜が両金属膜界面に反応生成物層を形成
することである。
【0020】上記請求項1〜3に記載の各半導体装置の
製造方法の特徴によれば、予め、基板表面および溝また
は開口の内表面に、第1金属膜を介して連続な第2金属
膜を形成したうえに、第2金属膜と同一主成分を有する
第3金属膜を形成するため、連続な第2、第3金属膜を
得やすい。また、第2または第3金属膜が連続に形成さ
れることにより、第3金属膜が、溝や開口の底部までス
ムーズに拡散移動し易く、良好な埋め込みが可能とな
る。また、リフローの効果により第3金属膜表面は良好
な平坦性を得ることができる。一方、第3金属膜形成中
に第1金属膜と第2金属膜の界面に反応生成物層が形成
されるので、この反応生成物層と第1金属膜との新たな
界面の間隙が、第3金属膜の拡散経路となり、第3金属
膜の拡散を促進し、溝や開口の埋め込み特性をさらに改
善する。スパッタ法を用いた場合は、該反応生成物層の
形成が第3金属膜形成途中でなされることにより、拡散
経路の確保による第3金属膜の拡散促進効果とスパッタ
の飛来エネルギーによる拡散推進効果とが同時に働くた
め、溝や開口部の埋め込みが効果的に行われる。
【0021】なお、このような第2、第3金属膜として
は、AlまたはAlを主成分に含む金属膜を用いること
ができる。また、さらに第1金属膜としてTiまたはT
i合金膜を用いれば、さらにAlのリフロー温度より低
い温度でAl膜と反応生成物層であるAl3Tiを形成
することで、200℃以上でホール側壁のAlが凝集す
るのを抑制すると同時に、Al膜とAl3Ti膜との界
面を形成して拡散経路の確保ができる。
【0022】なお、第2、第3金属膜としてAlまたは
Alを主成分とする金属膜を用いる場合は、第3金属膜
形成時の基板到達温度を400℃以上とすれば、この第
3金属膜をより確実にリフロー状態にすることができ
る。
【0023】また、第2金属膜としてAlまたはAlを
主成分とする金属膜を用いる場合は、第2金属膜形成時
の基板温度を200℃より低い温度で形成すれば、ホー
ル側壁でのAlの凝集が起こらず、連続性のあるAl膜
を形成しやすい。
【0024】上述の方法で製造した半導体装置は、良好
なコンタクトホール等の埋め込み特性を有するため、接
続不良等の発生が少ない信頼性の高い装置となる。
【0025】
【発明の実施の形態】本発明の実施の形態は、コンタク
トホールやビアホールなどの種々の溝や開口を有する基
板に埋め込み配線を形成する際に用いられる。ここで
は、図1(a)に示すように、シリコン(Si)基板表
面領域に形成されるMOSトランジスタのソース/ドレ
イン領域であるp型またはn型の不純物拡散層に相当す
る半導体基板1上に絶縁膜2が形成され、この絶縁膜2
に、アスペクト比2、開口径0.5μmの微細なコンタ
クトホール3が形成され、このコンタクトホール3にA
l膜を用いて埋め込み配線を形成する場合を例にとり説
明する。
【0026】本発明の実施の形態における埋め込み配線
形成方法の主な特徴は、従来独立した工程として行って
いた低温Alスパッタ工程後に行う基板の昇温によるA
l−Ti金属間化合物形成工程と、高温Alスパッタ工
程とを同時に行う点である。
【0027】図1(a)〜図1(d)は、本実施の形態
における各工程のコンタクトホールとその周囲の様子を
示した部分断面図であり、図2は、本実施の形態におけ
る工程の流れを示すフローチャートである。以下、これ
らの図を参照しながら、本実施の形態について説明す
る。
【0028】図1(a)に示すように、絶縁膜2平坦部
表面およびコンタクトホール3内表面に、異方性スパッ
タ法を用いて、バリアメタル4を形成する。このバリア
メタル4としては例えばチタンおよび窒化チタン(Ti
/TiN)からなる積層等が用いられる。このバリアメ
タル4は、この後の工程で上層に形成するAl膜からA
l原子が半導体基板1に拡散するのをブロックする効果
がある。スパッタ成膜したバリアメタル4は、さらに、
バリア性を向上させるため、N2中600℃で焼鈍を施
される。ここまでの工程は、従来の一般的なコンタクト
ホール埋め込み工程と同様な手順で行われる。なお、こ
こまでの工程は、図2のフローチャートにおいて、ステ
ップ0(S0)のコンタクトホール形成済み基板の準備
工程に相当する。
【0029】後続する工程では、第1、第2、第3の3
つの真空チャンバと各チャンバ間の基板搬送を行う搬送
機構を有するいわゆるマルチチャンバ型の半導体製造装
置を用いて行う。
【0030】まず、搬送機構を用いて、基板を第1真空
チャンバ内に搬入する(図2中ステップ1(S1))。
この第1真空チャンバ内で、異方性スパッタ法を用い
て、室温でコンタクトホール内表面および、絶縁膜表面
にTi膜5を形成する(図2中ステップ2(S2))。
図1(b)に示すように、コンタクトホール3の内表面
および絶縁膜2平坦部表面のバリアメタル4の上に平坦
部膜厚200〜500ÅのTi膜5が形成される。
【0031】次に、Ti膜表面が酸化しないように、大
気に晒すことなく、即ち大気フリーの状態で、搬送機構
を用いて基板を第1真空チャンバから第2真空チャンバ
に搬送する(図2中ステップ3(S3))。
【0032】第2真空チャンバ内では、異方性スパッタ
法を用いて、室温で第1Alスパッタ膜6を形成する
(図2中ステップ4(S4))。図1(b)に示すよう
に、Ti膜5上に平坦部膜厚約4000Å〜6000Å
の第1Alスパッタ膜6が形成される。低温条件で形成
された第1Alスパッタ膜6は、コンタクトホール内表
面および基板平坦部表面に連続的な膜として形成され
る。なお、基板を室温以上に加熱しても良いが、200
℃以上に加熱すると、ホール側壁の薄いAl膜は丸まり
易くなり、島状の不連続な膜となってしまうため好まし
くない。
【0033】なお、この第1Alスパッタ膜6および後
の工程で形成する第2Alスパッタ膜8としては、例え
ばAlを主成分とし、0.5%程度銅(Cu)を添加し
たものを用いる。また、さらに1%程度のSiを添加物
として含むものでもよく、あるいは全く添加物を含まな
いAl膜を用いることもできる。
【0034】この後、搬送機構を用いて、大気に晒すこ
となく、即ち大気フリーの状態で基板を第2真空チャン
バから第3真空チャンバ内に搬送する(図2中ステップ
5(S5))。
【0035】第3真空チャンバでは、チャンバ内に備え
た基板加熱手段を用いて、Alのリフロー温度である約
450℃まで基板の加熱昇温を行う。また、基板昇温開
始とともに、Alのスパッタを開始し、第1Alスパッ
タ膜6上に第2Alスパッタ膜8を形成する。基板温度
が約350℃程度に達すると、Ti膜5と第1Alスパ
ッタ膜6との反応が起こり、両膜の界面にAl−Ti金
属間化合物7が形成され始める。また、基板温度が40
0℃以上となると、Alのリフローも始まる(図2中ス
テップ6(S6))。
【0036】即ち、図1(c)に示すように、基板温度
が350℃程度に達すると、Ti膜5と第1Alスパッ
タ膜6との反応により、両膜の界面には、Al3Ti等
のAl−Ti金属間化合物7が形成され始める。これに
伴い、第1Alスパッタ膜6とAl−Ti金属間化合物
7との新たな界面に格子定数のミスマッチ等に起因した
間隙が形成され、この間隙がAlの自己拡散を促す拡散
経路となる。
【0037】また、Al−Ti金属間化合物7の形成が
進行する一方で、第1Alスパッタ膜6表面には第2A
lスパッタ膜8の堆積が進行するため、Al−Ti金属
間化合物7がコンタクトホール内表面に露出することが
なく、Al膜の連続性は維持される。この結果、Alの
自己拡散は、Al−Ti金属間化合物7と第1Alスパ
ッタ膜6の界面にできた拡散経路及びAl膜表面で起こ
り、コンタクトホールの底部までスムーズにAlの拡散
移動が進行する。よって、従来のようにコンタクトホー
ル底部にボイドが形成されることはなく、良好な埋め込
み特性を得ることが可能となる。
【0038】また、Alのリフロー性により、Al配線
に十分な膜厚をスパッタ形成した時点で、図1(d)に
示すように、コンタクトホール内はAlで完全に埋め込
まれるとともに、コンタクトホール開口部表面では、A
l膜の平坦化が確保される。
【0039】図3は、第3真空チャンバにおける基板温
度の操作とスパッタ操作との関係を示すグラフである。
横軸に基板昇温開始からの経過時間を、縦軸に基板温度
を示す。同図に示すように、従来は、基板温度が450
℃に達するのを待って第2Alのスパッタ操作(T0)
を開始していたのに対し、本実施の形態においては、基
板昇温開始とともに第2Alのスパッタ操作(Tex)
を開始している。
【0040】なおこの際、基板温度を室温から450℃
まで昇温させる時間として2分から20秒の間で3段階
(図4中、R0、R1、R2)の昇温速度間で比較検討
したところ、昇温速度を最も早く設定した条件R2、即
ち20秒で450℃まで昇温した場合において、最も良
好な埋め込み特性を得ることができた。特に、Al−T
i金属間化合物7が形成される基板温度350℃以上に
おいて、昇温速度を早くすると埋め込み特性が良好にな
る。なお、本実施の形態において、スパッタ成膜速度は
約20Å/secとした。
【0041】また、図3のグラフより、本実施の形態に
おいて、基板昇温開始からスパッタ操作終了までの時間
が、従来より大幅に短縮されていることがわかる。
【0042】なおここでは、到達基板温度を450℃と
しているが、これに限定する必要はなく、少なくともA
lが良好なリフローを示す400℃以上の温度であれば
よい。
【0043】第3真空チャンバでの第2Alスパッタ膜
の形成が終了したら、基板搬送機構を用いて第3真空チ
ャンバから基板を搬出する(図2中ステップ7(S
7))。
【0044】図4(a)および図4(b)は、従来の方
法および本実施の形態における方法のそれぞれを用い
て、開口径0.65μm、アスペクト比2.5のコンタ
クトホールにAl膜で埋め込み配線を形成した様子を示
すコンタクトホール断面のSEM写真である。図4
(a)に示すように、従来の方法を用いた場合は、コン
タクトホール底部に比較的大きいボイドの存在が明らか
に確認されたのに対し、図4(b)に示すように、本実
施の形態における方法を用いた場合は、コンタクトホー
ル内にボイドは見あたらず、極めて良好なAlの埋め込
み層が形成されていることが確認できた。
【0045】このように、本実施の形態における方法で
は、従来独立に行っていた低温Alスパッタ工程後に行
う基板の昇温によるAl−Ti金属間化合物7形成工程
と、高温Alスパッタ工程とを同時に行うことにより、
良好な埋め込み特性と平坦性とを備えた配線を形成でき
るとともに、従来より短時間で行うことが可能となる。
【0046】なお、上述した実施の形態においては、コ
ンタクトホールの埋め込み配線の例を示したが、その他
にもビアホール等の埋め込みにおいても同様な方法を用
いることができる。
【0047】また、上述した実施の形態においては、埋
め込み配線材料としてAl若しくはAlを主成分として
含む材料を用いているが、この他にもCu等を主成分と
する材料、あるいはそれ以外の配線材料を用いてもよ
い。
【0048】また、配線層であるAl層の下に形成する
金属膜は、Ti膜、Ti合金膜以外にも配線層との密着
性等がよく、配線層のリフロー温度より低い温度で、配
線層との間で化合物層を形成できる材料であれば用いる
ことができる。
【0049】なお、上述した実施の形態においては、低
温Alスパッタと高温Alスパッタとを別々の真空チャ
ンバで行っているが、同一のチャンバを用いて、連続に
スパッタを行うことも可能である。
【0050】また、第3真空チャンバが備える基板加熱
機構としては、例えば、静電チャック付きホットプレー
トであり、基板の温度をホットプレートにフィードバッ
クできるものを用いれば、スパッタ成膜によって基板温
度が所定温度以上に上昇することを防ぎ、基板温度の制
御性を向上させることができる。
【0051】
【発明の効果】上述するように、本発明の半導体装置の
製造方法は、表面に溝または開口が形成された基板を準
備する工程と、基板表面および溝または開口の内表面上
に、第1金属膜を形成する工程と、この第1金属膜上
に、連続的な第2金属膜を形成する工程と、さらにこの
第2金属膜上に、第2金属膜と同一主成分を有する第3
金属膜を形成する工程であって、該第3金属膜形成途中
で第1金属膜と第2金属膜との界面において反応生成物
層を形成するとともに第3金属膜のリフローを行う第3
金属膜形成工程とを有する。
【0052】従来、それぞれ独立に行っていた反応生成
物層形成工程と第3金属膜形成工程を重複して行うこと
により、この反応生成物層と第1金属膜との新たな界面
にできた拡散経路による第3金属膜の拡散促進効果と、
膜形成時のエネルギー、例えばスパッタ法を用いて膜形
成を行う場合には、スパッタ粒子の飛来エネルギー等に
よる第3金属膜の自己拡散の促進効果とが同時に得られ
るため、溝や開口内への埋め込み特性が改善される。ま
た、埋め込み工程に費やす時間を短縮することもでき
る。即ち、高いアスペクト比を有する微細なコンタクト
ホールやビアホールに対して、良好な埋め込み平坦化特
性を有する配線をより短時間で形成することが可能とな
る。
【図面の簡単な説明】
【図1】本発明の実施の形態における半導体装置の製造
方法を示す各工程における装置の部分断面図である。
【図2】本発明の実施の形態における半導体装置の製造
方法を示す工程のフローチャートである。
【図3】本発明の実施の形態における第2Alスパッタ
工程でのスパッタ操作と基板昇温操作の時間的関係を示
すグラフである。
【図4】従来の方法および本発明の実施の形態における
方法をそれぞれ用いて基板上に形成された微細なパター
ンを示す断面写真である。
【図5】従来の半導体装置の製造方法を示す各工程にお
ける装置の部分断面図である。
【符号の説明】 1 半導体基板 2 絶縁膜 3 コンタクトホール 4 バリアメタル 5,10 Ti膜 6,11 第1Alスパッタ膜 7,12 第2Alスパッタ膜 8 Ai−Ti金属間化合物 19 ボイド

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 表面に溝または開口が形成された基板を
    準備する工程と、 基板表面および前記溝または前記開口の内表面上に、第
    1金属膜を形成する工程と、 前記第1金属膜上に連続的な第2金属膜を形成する工程
    と、 前記第2金属膜上に前記第2金属膜と同一主成分を有す
    る第3金属膜を形成する工程であって、前記第3金属膜
    形成途中に前記第1金属膜と前記第2金属膜との界面に
    おいて反応生成物層を形成するとともに、前記第2、第
    3金属膜のリフローを行う第3金属膜形成工程とを有す
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 表面に溝または開口が形成された基板を
    準備する工程と、 スパッタ法を用いて、前記表面および前記溝または前記
    開口の内表面上に、第1金属膜を形成する工程と、 スパッタ法を用いて、前記第1金属膜上に連続的な第2
    金属膜を形成する工程と、 スパッタ法を用いて、前記第2金属膜上に第3金属膜を
    形成する工程であって、前記基板の昇温開始とともに、
    前記第3金属膜の形成を開始し、前記第3金属膜形成終
    了時において前記基板温度を少なくとも前記第3金属膜
    のリフロー温度以上とする第3金属膜を形成する工程と
    を有し、 前記第2金属膜と前記第3金属膜が、主成分を同一とす
    る金属膜であり、 前記第1金属膜と前記第2金属膜とが、少なくとも前記
    第2、第3金属膜のリフロー温度より低い温度で、両金
    属膜界面に反応生成物層を形成することを特徴とする半
    導体装置の製造方法。
  3. 【請求項3】 表面に溝または開口が形成された基板を
    準備する工程と、 前記基板を第1真空室に搬送する工程と、 前記第1真空室内において、異方性スパッタ法を用い
    て、前記基板表面および前記溝または開口の内表面上に
    第1金属膜を形成する工程と、 前記基板を前記第1真空室から第2真空室に大気に晒さ
    ない状態で搬送する工程と、 前記第2真空室内において、異方性スパッタ法を用い
    て、前記第1金属膜上に連続的な第2金属膜を形成する
    工程と、 前記基板を前記第2真空室から第3真空室に大気に晒さ
    ない状態で搬送する工程と、 前記第3真空室内において、前記第2金属膜上に前記第
    2金属膜と同一主成分を有する第3金属膜を形成する工
    程とを有し、 前記第3金属膜を形成する工程が、 前記第3真空室内に備えた加熱手段によって、前記基板
    を昇温開始すると同時に前記第3金属膜の形成を開始
    し、前記第3金属膜形成終了時における前記基板温度が
    前記第3金属膜のリフロー温度以上であり、前記第3金
    属膜形成途中で前記第1金属膜と前記第2金属膜が両金
    属膜界面に反応生成物層を形成することを特徴とする半
    導体装置の製造方法。
  4. 【請求項4】 前記第2金属膜と前記第3金属膜とが、
    AlまたはAlを主成分として含む金属膜であることを
    特徴とする請求項1から3のいずれか1に記載の半導体
    装置の製造方法。
  5. 【請求項5】 前記第1金属膜が、TiまたはTi合金
    膜であることを特徴とする請求項4に記載の半導体装置
    の製造方法。
  6. 【請求項6】 前記第3金属膜のリフロー温度が、40
    0℃以上であることを特徴とする請求項4または5に記
    載の半導体装置の製造方法。
  7. 【請求項7】 前記第1金属膜と前記第2金属膜とが、
    400℃未満の温度で両金属膜界面に反応生成物層を形
    成することを特徴とする請求項6に記載の半導体装置の
    製造方法。
  8. 【請求項8】 前記第2金属膜を形成する工程におい
    て、前記第2金属膜が、基板温度200℃以下で形成さ
    れることを特徴とする請求項4から7のいずれか1に記
    載の半導体装置の製造方法。
  9. 【請求項9】 上記請求項1から8のいずれか1の半導
    体装置の製造方法を用いて製造されることを特徴とする
    半導体装置。
JP4551598A 1998-02-26 1998-02-26 半導体装置の製造方法及び半導体装置 Abandoned JPH11243070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4551598A JPH11243070A (ja) 1998-02-26 1998-02-26 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4551598A JPH11243070A (ja) 1998-02-26 1998-02-26 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH11243070A true JPH11243070A (ja) 1999-09-07

Family

ID=12721564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4551598A Abandoned JPH11243070A (ja) 1998-02-26 1998-02-26 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH11243070A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246607A (ja) * 2001-02-05 2002-08-30 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2007250587A (ja) * 2006-03-13 2007-09-27 Denso Corp 半導体装置の製造方法
US8551884B2 (en) 2011-05-26 2013-10-08 Elpida Memory, Inc. Method of manufacturing semiconductor device
JP2017168680A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246607A (ja) * 2001-02-05 2002-08-30 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2007250587A (ja) * 2006-03-13 2007-09-27 Denso Corp 半導体装置の製造方法
US8551884B2 (en) 2011-05-26 2013-10-08 Elpida Memory, Inc. Method of manufacturing semiconductor device
US8906806B2 (en) 2011-05-26 2014-12-09 Ps4 Luxco S.A.R.L. Method of manufacturing semiconductor device
JP2017168680A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2737764B2 (ja) 半導体装置及びその製造方法
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
JP3501265B2 (ja) 半導体装置の製造方法
US9177917B2 (en) Semiconductor constructions
JPH0936228A (ja) 配線形成方法
JP3240725B2 (ja) 配線構造とその製法
JP3201061B2 (ja) 配線構造の製造方法
JPH11243070A (ja) 半導体装置の製造方法及び半導体装置
JP3252397B2 (ja) 配線形成方法
JPH08162531A (ja) 配線形成方法
JPH1041386A (ja) 半導体装置の製造方法
JP2697796B2 (ja) 半導体装置の製造方法
JP2805663B2 (ja) 配線形成方法
JPH0888224A (ja) 半導体装置およびその製造方法
JPH0355829A (ja) 半導体装置の製造方法
JP3451634B2 (ja) 金属材料堆積方法
KR950005265B1 (ko) 금속배선층 형성방법
JP2986884B2 (ja) 半導体装置の製造方法
JPH08203896A (ja) 半導体装置の製造方法
JPH05259116A (ja) 配線形成方法及び配線形成装置
JP2961840B2 (ja) Al配線構造の製造方法
JP3334692B2 (ja) 半導体装置の製造方法
JPH1074761A (ja) 銅配線製造方法
JPH05136138A (ja) 配線の形成方法
JPH0119251B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A977 Report on retrieval

Effective date: 20051025

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20051101

Free format text: JAPANESE INTERMEDIATE CODE: A131

A762 Written abandonment of application

Effective date: 20060120

Free format text: JAPANESE INTERMEDIATE CODE: A762