JP2986884B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2986884B2 JP2986884B2 JP2255122A JP25512290A JP2986884B2 JP 2986884 B2 JP2986884 B2 JP 2986884B2 JP 2255122 A JP2255122 A JP 2255122A JP 25512290 A JP25512290 A JP 25512290A JP 2986884 B2 JP2986884 B2 JP 2986884B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- single crystal
- conductive film
- film
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置、特に各素子間を接合する配線の
形成方法に関する。
形成方法に関する。
（従来の技術） 個々の半導体素子の微細化、回路の高集積化に伴って
各素子間を結合する配線の微細化もすでにその巾が１μ
ｍ前後の細さまで進んでいる。しかしながらそのために
配線へのストレス印加による断線の問題が出始めてい
る。この現象はストレス．マイグレーションと一般に言
われているが、配線上に堆積した絶縁膜との熱膨脹係数
の違いにより誘起される熱応力により配線物質中にある
ボイドが移動することによるものと考えられている。そ
こでこのボイドの移動を抑制するために従来のAl−Si合
金の配線ではそこにCu、あるいはPdを数％添加するとい
う技術が開発されてきた。しかしながら今後Ｇ（ギガ）
ビットレベルのLSIを実現しようとした場合Cu、あるい
はPdの添加による効果程度では不充分であるという認識
がもたれている。一方そのストレスマイグレーション耐
性を大巾に向上させるために配線物質そのものをおきか
えてしまう試みもなされている。しかし例えばＷ等はAl
に比べ比抵抗が約２倍高いという問題があり、Alと同程
度の材料Cuはその加工が難しく、また水と化合して“さ
び”を生じやすいという欠点があった。
各素子間を結合する配線の微細化もすでにその巾が１μ
ｍ前後の細さまで進んでいる。しかしながらそのために
配線へのストレス印加による断線の問題が出始めてい
る。この現象はストレス．マイグレーションと一般に言
われているが、配線上に堆積した絶縁膜との熱膨脹係数
の違いにより誘起される熱応力により配線物質中にある
ボイドが移動することによるものと考えられている。そ
こでこのボイドの移動を抑制するために従来のAl−Si合
金の配線ではそこにCu、あるいはPdを数％添加するとい
う技術が開発されてきた。しかしながら今後Ｇ（ギガ）
ビットレベルのLSIを実現しようとした場合Cu、あるい
はPdの添加による効果程度では不充分であるという認識
がもたれている。一方そのストレスマイグレーション耐
性を大巾に向上させるために配線物質そのものをおきか
えてしまう試みもなされている。しかし例えばＷ等はAl
に比べ比抵抗が約２倍高いという問題があり、Alと同程
度の材料Cuはその加工が難しく、また水と化合して“さ
び”を生じやすいという欠点があった。
そこでそれに代わる技術として現在Alを従来のような
多結晶の状態ではなく、単結晶にして用いようという試
みがなされている。ストレスマイグレーションによる断
線は先に述べた配線中のボイドが多結晶の粒界に集まっ
てくることにより生じているといわれ、表１（M.Hasunu
ma,et al.Technical Digest of IEDM,1989,p.677）に示
す様に単結晶を用い、この粒界をなくすことで、ストレ
スマイグレーション耐性は向上する。
多結晶の状態ではなく、単結晶にして用いようという試
みがなされている。ストレスマイグレーションによる断
線は先に述べた配線中のボイドが多結晶の粒界に集まっ
てくることにより生じているといわれ、表１（M.Hasunu
ma,et al.Technical Digest of IEDM,1989,p.677）に示
す様に単結晶を用い、この粒界をなくすことで、ストレ
スマイグレーション耐性は向上する。
表1:単結晶、多結晶のちがいによるストレス また、第２図（M.Hasunuma,et al.,Technical Digest
of IEDM,1989,p.677）に示す様に単結晶Al（Single−A
l）に比べ多結晶Al（poly−Al）の方が時間経過に伴い
抵抗が増大しておりエレクトロマイグレーションについ
ても単結晶Alを用いた場合の耐性の向上が確認されてい
る。
of IEDM,1989,p.677）に示す様に単結晶Al（Single−A
l）に比べ多結晶Al（poly−Al）の方が時間経過に伴い
抵抗が増大しておりエレクトロマイグレーションについ
ても単結晶Alを用いた場合の耐性の向上が確認されてい
る。
以上述べた様な単結晶を用いた配線の形成方法におい
ては、単結晶AlをSi上のみならず、SiO2上にも形成する
ことが難しいという問題点があった。即ち、例えば従来
行なわれてきたICB法（クラスターイオンビーム法）に
よるAlの堆積方法においては、単結晶Si上にはある程度
結晶性のよい膜が得られるが、SiO2上では、その結晶性
はかなり悪いという欠点があった。
ては、単結晶AlをSi上のみならず、SiO2上にも形成する
ことが難しいという問題点があった。即ち、例えば従来
行なわれてきたICB法（クラスターイオンビーム法）に
よるAlの堆積方法においては、単結晶Si上にはある程度
結晶性のよい膜が得られるが、SiO2上では、その結晶性
はかなり悪いという欠点があった。
（発明が解決しようとする課題） 以上述べたようにLSI配線のストレスマイグレーショ
ン耐性あるいはエレクトロマイグレーション耐性を向上
させるために、単結晶Alをその配線として用いる場合、
どうやって単結晶Alを形成するかという問題があった。
ン耐性あるいはエレクトロマイグレーション耐性を向上
させるために、単結晶Alをその配線として用いる場合、
どうやって単結晶Alを形成するかという問題があった。
本発明はこの様な問題を解決した半導体装置の製造方
法を提供することを目的とする。
法を提供することを目的とする。
（課題を解決するための手段） 本発明は上記事情に鑑みて為されたもので、半導体基
板上に絶縁膜を形成する工程と、この絶縁膜の所定位置
にコンタクト孔を形成する工程と、このコンタクト孔に
第１の導体膜を埋め込み平坦化する工程と、この第１の
導体膜上及び絶縁膜上に単結晶基板から成る第２の導体
膜を接着する工程と、コンタクト孔上にのみ第２の導体
膜を残置する工程とを具備したことを特徴とする半導体
装置の製造方法を提供する。
板上に絶縁膜を形成する工程と、この絶縁膜の所定位置
にコンタクト孔を形成する工程と、このコンタクト孔に
第１の導体膜を埋め込み平坦化する工程と、この第１の
導体膜上及び絶縁膜上に単結晶基板から成る第２の導体
膜を接着する工程と、コンタクト孔上にのみ第２の導体
膜を残置する工程とを具備したことを特徴とする半導体
装置の製造方法を提供する。
（作用） 以上の様に、本発明は半導体装置の配線形成に際し
て、電極形成のためのコンタクト孔に第１の導体膜の埋
め込みを行い上面を平坦にした後、単結晶の第２の導体
膜をその半導体装置を形成した基板上に貼り付け、しか
る後にその第２の導体膜を配線に用いる厚さまでエッチ
ングし、その後例えばフォトリソグラフィを用いてその
単結晶の第２の導体膜を配線巾に加工している。
て、電極形成のためのコンタクト孔に第１の導体膜の埋
め込みを行い上面を平坦にした後、単結晶の第２の導体
膜をその半導体装置を形成した基板上に貼り付け、しか
る後にその第２の導体膜を配線に用いる厚さまでエッチ
ングし、その後例えばフォトリソグラフィを用いてその
単結晶の第２の導体膜を配線巾に加工している。
従って、単結晶の導体膜の貼り付けを用いている為Si
上のみならず絶縁膜上にも単結晶の導体膜を形成するこ
とが可能となる。
上のみならず絶縁膜上にも単結晶の導体膜を形成するこ
とが可能となる。
（実施例） 以下、本発明の実施例を図面を用いて詳述する。
ｐ型（100）Si基板10表面にn+拡散層11等を形成、素
子を形成した後その上に絶縁膜、例えばSiO2膜12を全面
堆積した後、メルトリフローあるいはレジストを用いた
エッチバックプロセスにより表面を平坦化するその後電
極部にコンタクト孔13を異方性エッチングを用い形成す
る（第１図（ａ））。
子を形成した後その上に絶縁膜、例えばSiO2膜12を全面
堆積した後、メルトリフローあるいはレジストを用いた
エッチバックプロセスにより表面を平坦化するその後電
極部にコンタクト孔13を異方性エッチングを用い形成す
る（第１図（ａ））。
次に、このコンタクト孔13を選択CVDによるＷ技術、
例えばWF6とSiH4の混合雰囲気でのCVDによりW14の表面
がSiO212表面と一致するまで堆積し、再び表面を完全に
平坦にする（第１図（ｂ））。
例えばWF6とSiH4の混合雰囲気でのCVDによりW14の表面
がSiO212表面と一致するまで堆積し、再び表面を完全に
平坦にする（第１図（ｂ））。
次にウエハ全面にAlの拡散バリア層15、例えばTiN100
0Åを堆積する。そして窒素雰囲気中500℃１時間の熱処
理を行いこのTiN膜をち密化する（第１図（ｃ））。
0Åを堆積する。そして窒素雰囲気中500℃１時間の熱処
理を行いこのTiN膜をち密化する（第１図（ｃ））。
次にあらかじめ加工しておいた単結晶Al板16をこのSi
板上にのせ、水素を含有した窒素雰囲気中で450℃15分
の熱処理をすることで両基板を接着する。ちなみにこの
単結晶Al板16は高純度Al液体中にAlの種結晶を入れSi単
結晶形成におけるCZ（Czochralski）法と同様な方法で
単結晶塊を形成し、これをスライスし板として切り出し
機械的強度が充分保てる厚さ、例えば0.1mmまで研磨す
る。この際Al板16表面、裏面とも鏡面に仕上げておく。
板上にのせ、水素を含有した窒素雰囲気中で450℃15分
の熱処理をすることで両基板を接着する。ちなみにこの
単結晶Al板16は高純度Al液体中にAlの種結晶を入れSi単
結晶形成におけるCZ（Czochralski）法と同様な方法で
単結晶塊を形成し、これをスライスし板として切り出し
機械的強度が充分保てる厚さ、例えば0.1mmまで研磨す
る。この際Al板16表面、裏面とも鏡面に仕上げておく。
このAl単結晶塊形成ではFZ（Floating Zone）法と同
様な方法をとってもよい。単結晶Al板の切り出し方位に
ついては特に限定はないが単結晶Al中の欠陥は移動して
｛111｝面を持ったボイドを形成し易いとの性質から｛1
11｝面を上下面として持つようなものが好ましい（第１
図（ｄ））。
様な方法をとってもよい。単結晶Al板の切り出し方位に
ついては特に限定はないが単結晶Al中の欠陥は移動して
｛111｝面を持ったボイドを形成し易いとの性質から｛1
11｝面を上下面として持つようなものが好ましい（第１
図（ｄ））。
次にこのAl層16を配線に用いる厚さ、例えば１μｍま
で塩素を含んだ雰囲気中での異方性エッチングにより全
面エッチングする（第１図（ｅ））。
で塩素を含んだ雰囲気中での異方性エッチングにより全
面エッチングする（第１図（ｅ））。
最後にフォトリソグラフィー技術を用いてレジストを
配線パタンに加工し、塩素を含んだ雰囲気での異方性エ
ッチングにより単結晶Al層16、TiN層15をその配線パタ
ンに加工し、レジストを除去して第１層配線の加工を終
了する（第１図（ｆ））。
配線パタンに加工し、塩素を含んだ雰囲気での異方性エ
ッチングにより単結晶Al層16、TiN層15をその配線パタ
ンに加工し、レジストを除去して第１層配線の加工を終
了する（第１図（ｆ））。
以上述べた様な半導体装置の製造方法によればコンタ
クト孔にＷ等を選択CVD法により埋め込みを行い上面を
平坦化した後、単結晶のAl板を基板に貼り付け配線に用
いる形状にエッチングしている為、SiO2膜上にも単結晶
Alの配線を形成することが可能となる。
クト孔にＷ等を選択CVD法により埋め込みを行い上面を
平坦化した後、単結晶のAl板を基板に貼り付け配線に用
いる形状にエッチングしている為、SiO2膜上にも単結晶
Alの配線を形成することが可能となる。
なお、本発明は第１層配線の形成に限定して用いられ
るものではなく、第ｎ層加工の後その上に絶縁膜、例え
ばSiO2膜を全面堆積し、その表面をエッチバック技術な
どにより平坦化、さらにコンタクト孔にＷなどの埋め込
み技術をほどこして再び平坦化を行った後に同様な第
（ｎ＋１）層目のAlの単結晶の接着を行うことで多層Al
のすべてを単結晶にすることができる。
るものではなく、第ｎ層加工の後その上に絶縁膜、例え
ばSiO2膜を全面堆積し、その表面をエッチバック技術な
どにより平坦化、さらにコンタクト孔にＷなどの埋め込
み技術をほどこして再び平坦化を行った後に同様な第
（ｎ＋１）層目のAlの単結晶の接着を行うことで多層Al
のすべてを単結晶にすることができる。
また本実施例においてはAlをその配線材料の対象とし
て限定して述べてきたが、他の金属あるいはシリサイド
例えばAu,Ag,Cu,W,Mo,CoSi2,TiSi2,NiSi2等を用いるこ
とが可能である。またコンタクト孔の埋め込みに用いら
れる金属もＷに限定されるものではなく選択的にSi上に
堆積できる金属例えばTi,Mo,Alを用いることができる。
また選択的に堆積できなくとも例えば多結晶Siあるいは
金属シリサイドの全面堆積その後のエッチバックによる
埋め込み形実現で代用することもできる。
て限定して述べてきたが、他の金属あるいはシリサイド
例えばAu,Ag,Cu,W,Mo,CoSi2,TiSi2,NiSi2等を用いるこ
とが可能である。またコンタクト孔の埋め込みに用いら
れる金属もＷに限定されるものではなく選択的にSi上に
堆積できる金属例えばTi,Mo,Alを用いることができる。
また選択的に堆積できなくとも例えば多結晶Siあるいは
金属シリサイドの全面堆積その後のエッチバックによる
埋め込み形実現で代用することもできる。
また厚いAl層の全面エッチングに関してはRIEに限定
されるものではなく例えばH2SO4とH2O2混合液を水で薄
めた溶液中にひたすことにより行うこともできるし、あ
るいはSi板との接着後に機械的研磨を用いてAlを薄膜化
することも可能である。
されるものではなく例えばH2SO4とH2O2混合液を水で薄
めた溶液中にひたすことにより行うこともできるし、あ
るいはSi板との接着後に機械的研磨を用いてAlを薄膜化
することも可能である。
また本実施例中のAlの拡散バリア層15は、接着処熱理
条件の最適化によって省略可能である。
条件の最適化によって省略可能である。
以上述べたように本発明によれば、ストレスマイグレ
ーションあるいはエレクトロマイグレーション耐性向上
のための単結晶配線という構造をSi上のみならずSiO2上
にも簡単な方法により実現することが可能であり、また
単結晶配線にとってもっとも困難であった多層配線への
適用についても可能となる。
ーションあるいはエレクトロマイグレーション耐性向上
のための単結晶配線という構造をSi上のみならずSiO2上
にも簡単な方法により実現することが可能であり、また
単結晶配線にとってもっとも困難であった多層配線への
適用についても可能となる。
第１図は本発明の実施例の半導体装置の製造方法を工程
順に示した断面図、第２図はAl配線を単結晶化したとき
のストレスマイグレーション耐性、エレクトロマイグレ
ーション耐性の向上の様子を示すものである。 図において、 10……ｐ型シリコン基板、11……n+拡散層、12……SiO2
膜、13……コンタクト孔、14……Ｗ埋込み層、15……Ti
N層、16……Al単結晶層。
順に示した断面図、第２図はAl配線を単結晶化したとき
のストレスマイグレーション耐性、エレクトロマイグレ
ーション耐性の向上の様子を示すものである。 図において、 10……ｐ型シリコン基板、11……n+拡散層、12……SiO2
膜、13……コンタクト孔、14……Ｗ埋込み層、15……Ti
N層、16……Al単結晶層。
Claims (1)
- 【請求項１】半導体基板上に絶縁膜を形成する工程と、
この絶縁膜の所定位置にコンタクト孔を形成する工程
と、このコンタクト孔に第１の導体膜を埋め込み平坦化
する工程と、この第１の導体膜上及び前記絶縁膜上に単
結晶金属又は単結晶シリサイドの基板から成る第２の導
体膜を接着する工程と、この第２の導体膜を所定のパタ
ーンに加工し、前記コンタクト上に第２の導体膜から成
る配線を残置する工程とを具備したことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255122A JP2986884B2 (ja) | 1990-09-27 | 1990-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255122A JP2986884B2 (ja) | 1990-09-27 | 1990-09-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134825A JPH04134825A (ja) | 1992-05-08 |
| JP2986884B2 true JP2986884B2 (ja) | 1999-12-06 |
Family
ID=17274399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255122A Expired - Fee Related JP2986884B2 (ja) | 1990-09-27 | 1990-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2986884B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3981026B2 (ja) | 2003-01-30 | 2007-09-26 | 株式会社東芝 | 多層配線層を有する半導体装置およびその製造方法 |
-
1990
- 1990-09-27 JP JP2255122A patent/JP2986884B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134825A (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| JP3182608B2 (ja) | 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法 | |
| JPH10247650A (ja) | 銅線相互接続及び選択ｃｖｄアルミニウムプラグを用いた完全平坦化二重ダマシーンメタライゼーション | |
| TWI777986B (zh) | 用於垂直整合元素及複合半導體的方法及系統 | |
| JPH06216133A (ja) | メタルコンタクトの製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JP2986884B2 (ja) | 半導体装置の製造方法 | |
| US6713384B1 (en) | Contact integration method | |
| JPH06204218A (ja) | 半導体装置の製造方法 | |
| JPH10242269A (ja) | 半導体装置の製造方法 | |
| JPS62150846A (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0682631B2 (ja) | 半導体装置の製造方法 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| KR100217909B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| JPH11243070A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2770681B2 (ja) | 半導体基板の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPH07201853A (ja) | 配線構造及び配線構造の形成方法 | |
| JP2754653B2 (ja) | アルミニウム配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |