TWI777986B - 用於垂直整合元素及複合半導體的方法及系統 - Google Patents

用於垂直整合元素及複合半導體的方法及系統 Download PDF

Info

Publication number
TWI777986B
TWI777986B TW106136112A TW106136112A TWI777986B TW I777986 B TWI777986 B TW I777986B TW 106136112 A TW106136112 A TW 106136112A TW 106136112 A TW106136112 A TW 106136112A TW I777986 B TWI777986 B TW I777986B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
forming
silicon layer
gan
Prior art date
Application number
TW106136112A
Other languages
English (en)
Other versions
TW201828330A (zh
Inventor
佛拉迪米耶 歐諾博利伍鐸
傑姆 巴瑟里
莎麗 法倫斯
Original Assignee
美商克若密斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克若密斯股份有限公司 filed Critical 美商克若密斯股份有限公司
Publication of TW201828330A publication Critical patent/TW201828330A/zh
Application granted granted Critical
Publication of TWI777986B publication Critical patent/TWI777986B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種製造半導體結構的方法包括以下步驟：提供包括多晶基板、包封該多晶基板的阻障層、及連接該阻障層的結合層的工程基板。該方法進一步包括以下步驟：形成連接該結合層的第一矽層、形成連接該第一矽層的介電層、形成連接該介電層的第二矽層、形成連接該第二矽層的GaN層、形成連接該GaN層的基於GaN的元件、移除該工程基板以暴露該第一矽層的背面、形成連接該第一矽層的該背面的基於矽的元件、從該第一矽層的該背面形成通孔、用導電材料填充該通孔、以及經由該通孔將該基於GaN的元件與該基於矽的元件互連。

Description

用於垂直整合元素及複合半導體的方法及系統
相關申請案之交叉引用：本專利申請案主張於2016年10月21日提出申請的美國臨時專利申請案第62/411,148號的優先權權益，該申請案之內容以引用方式全部併入。
本案揭露內容關於用於垂直整合元素及複合半導體的方法及系統。
目前在發光元件(LED)、高功率元件及高速射頻(RF)元件中使用在藍寶石、碳化矽及矽上異質磊晶的氮化鎵基複合半導體。應用包括照明、電腦監示器、顯示器、寬帶隙通訊、汽車及工業電源。
氮化鎵基元件(例如LED結構)在藍寶石基板上的生長是一種異質磊晶生長製程，因為基板和磊晶層是由不同材料組成的。由於異質磊晶生長製程，磊晶生長的材料會表現出各種不利的影響，包括與磊晶層的電子/光學性質相關的均勻度降低和尺度減小。因此，本技術領域中需要有與磊晶生長製程和基板結構相關的改良方法和系統。
本發明大體而言係關於利用陶瓷基板垂直整合元素與複合半導體。更具體言之，本發明係關於適用於磊晶生長製程的方法和系統。僅作為實例，本發明已被應用於利用陶瓷基板垂直整合基於GaN的元件與基於矽的元件的方法和系統。此等方法和技術可被應用於各種半導體處理操作。
依據本發明的實施例，一種製造半導體結構的方法包括提供工程基板。該工程基板可以包括多晶基板、包封該多晶基板的阻障層、及連接該阻障層的結合層。該方法進一步包括形成連接該結合層的第一矽層。該第一矽層可以是基本上單晶的，並且可以具有處於第一結晶方向的表面。該方法進一步包括以下步驟：形成連接該第一矽層的介電層、及形成連接該介電層的第二矽層。該第二矽層可以是基本上單晶的，並且可以具有處於第二結晶方向的表面，該第二結晶方向與該第一結晶方向不同。該方法進一步包括以下步驟：藉由磊晶生長形成連接該第二矽層的氮化鎵（GaN）層、藉由磊晶生長形成連接該GaN層的基於氮化鎵（GaN）的元件、移除該工程基板以暴露該第一矽層的背面、形成連接該第一矽層的該背面的基於矽的元件、以及從該第一矽層的該背面形成通孔。該通孔可以貫穿該第一矽層、該介電層、該第二矽層、及該GaN層。該方法進一步包括用導電材料填充該通孔、及經由該通孔將該基於GaN的元件與該基於矽的元件互連。
依據本發明的另一個實施例，一種製造半導體結構的方法包括提供工程基板。該工程基板包括多晶基板、包封該多晶基板的阻障層、及連接該阻障層的結合層。該方法進一步包括以下步驟：形成連接該結合層的第一矽層。該第一矽層可以基本上為單晶，並且可以具有處於第一結晶方向的表面。該方法進一步包括以下步驟：形成連接該第一矽層的第一介電層、及形成連接該第一介電層的第二矽層。該第二矽層可以基本上為單晶，並且可以具有處於第二結晶方向的表面，該第二結晶方向與該第一結晶方向不同。該方法進一步包括以下步驟：藉由磊晶生長形成連接該第二矽層的氮化鎵（GaN）層、移除該工程基板以暴露該第一矽層的背面、及從該第一矽層的該背面形成第一複數個通孔。該第一複數個通孔中的每個通孔可以皆貫穿該第一矽層、該第一介電層、該第二矽層、並進入該GaN層。該方法進一步包括以下步驟：用第一導電材料填充該第一複數個通孔中的每個通孔、形成連接該第一矽層的第二介電層、及形成連接該第二介電層的第三矽層。該第三矽層可以基本上為單晶，並且可以具有處於該第一結晶方向的表面。該方法進一步包括以下步驟：從該第三矽層的表面形成第二通孔。該第二通孔可以貫穿該第三矽層和該第二介電層，以與該第一複數個通孔中的一個通孔連接。該方法進一步包括以下步驟：用第二導電材料填充該第二通孔、形成連接該第三矽層和該第二通孔的基於矽的元件、及從該GaN層的表面形成第三通孔。該第三通孔經由該第一複數個通孔中的一個通孔與該第二通孔連接。該方法進一步包括以下步驟：用第三導電材料填充該第三通孔、及形成連接該GaN層和該第三通孔的基於氮化鎵（GaN）的元件，其中該基於GaN的元件經由該第三通孔、該第一複數個通孔中的一個通孔、及該第三通孔連接該基於矽的元件。
依據本發明的另一實施例，一種製造半導體結構的方法包括提供工程基板。該工程基板包括多晶基板、包封該多晶基板的阻障層、及連接該阻障層的結合層。該方法進一步包括以下步驟：形成連接該結合層的第一矽層。該第一矽層可以基本上為單晶，並且可以具有處於第一結晶方向的表面。該方法進一步包括以下步驟：形成連接該第一矽層的第一介電層、及形成連接該第一介電層的第二矽層。該第二矽層可以基本上為單晶，並且可以具有處於第二結晶方向的表面，該第二結晶方向與該第一結晶方向不同。該方法進一步包括以下步驟：藉由磊晶生長形成連接該第二矽層的氮化鎵（GaN）層、移除該工程基板以暴露該第一矽層的背面、及從該第一矽層的該背面形成第一複數個通孔。該第一複數個通孔中的每個通孔可以皆貫穿該第一矽層、該第一介電層、該第二矽層、並進入該GaN層。該方法進一步包括以下步驟：用第一導電材料填充該第一複數個通孔中的每個通孔、形成連接該第一矽層的第二介電層、及形成連接該第二介電層的第三矽層。該第三矽層可以基本上為單晶，並且可以具有處於該第一結晶方向的表面。該方法進一步包括以下步驟：從該GaN層的表面形成第二通孔。該第二通孔與該第一複數個通孔中的一個通孔連接。該方法進一步包括以下步驟：用第二導電材料填充該第二通孔、形成連接該GaN層和該第二通孔的基於氮化鎵（GaN）的元件、及從該第三矽層的表面形成第三通孔。該第三通孔可以貫穿該第三矽層和該第二介電層，以與該第一複數個通孔中的一個通孔連接，從而與該第二通孔連接。該方法進一步包括以下步驟：用第三導電材料填充該第三通孔、及形成連接該第三矽層和該第三通孔的基於矽的元件。該基於矽的元件經由該第三通孔、該第一複數個通孔中的一個通孔、及該第二通孔連接該基於GaN的元件。
可以利用使基板的熱膨脹係數（CTE）與磊晶層和薄的柔性矽晶種層匹配的能力來實現若干優點。例如，該等優點可以包括極低缺陷密度元件層、在柔性模板材料上生長更寬範圍的厚度的能力、以及保持改善的熱效能。此外，將III-V族複合半導體元件與標準矽製程整合的能力可以在晶片層級下實現互補金屬氧化物半導體（CMOS）元件、RF元件、LED、及功率元件的整合。
茲結合下文與附圖更詳細地描述本發明之此等和其他實施例及許多優點和特徵。
本發明之實施例係關於利用陶瓷基板的元素和複合半導體之垂直整合。更具體言之，本發明係關於適用於磊晶生長製程的方法和系統。僅作為實例，本發明已被應用於利用陶瓷基板垂直整合GaN基元件和矽基元件的方法和系統。這些方法和技術可以應用於各種的半導體處理操作。
第1圖為圖示依據本發明實施例的工程基板結構之簡化示意圖。如第1圖所示，工程基板結構可以適用於各種電子和光學應用。工程基板結構包括芯110（例如AlN基板），芯110可以具有與將在工程基板結構上（例如在剝離的矽（111）層125上）生長的磊晶材料的CTE基本上匹配的熱膨脹係數（CTE）。
對於包括基於氮化鎵（GaN）的材料（包括基於GaN的層的磊晶層）的生長的應用，芯110可以是多晶陶瓷材料，例如可以包括諸如氧化釔的黏合材料的多晶氮化鋁（AlN）。可以在芯中使用其他材料，包括多晶氮化鎵（GaN）、多晶氮化鋁鎵（AlGaN）、多晶碳化矽（SiC）、多晶氧化鋅（ZnO）、多晶三氧化鎵（Ga2 O3 ）及類似物。
芯110的厚度可以在100至1,500 μm的數量級上，例如750 μm。芯110被包封在可稱為外殼或包封殼的黏合層112中。在一個實施例中，黏合層112包含厚度在1,000 Å的數量級的正矽酸四乙酯（TEOS）氧化物層。在其他實施例中，黏合層112的厚度例如在100 Å至2,000 Å間變化。儘管在一些實施例中將TEOS氧化物用於黏合層112，但是依據本發明的實施例，還可以利用在後續沉積的層與下方的層或材料（例如陶瓷，特別是多晶陶瓷）之間提供黏合的其他材料。例如SiO2 或其他氧化矽（Six Oy ）良好地黏合於陶瓷材料，並為後續例如導電材料的沉積提供適當的表面。在一些實施例中，黏合層112完全包圍芯110以形成完全包封的芯110，並且可以使用LPCVD製程或其他可與半導體處理、特別是與多晶或複合基板和層相容的適當沉積製程形成。黏合層112提供上面可供後續層黏合以形成工程基板結構元件的表面。
除了使用用以形成包封黏合層的LPCVD製程、旋塗玻璃/介電質、基於爐的製程等之外，依據本發明的實施例還可以利用其他的半導體製程，包括CVD製程或類似的沉積製程。作為實例，可以利用塗覆芯110的一部分的沉積製程，可以翻轉芯110，而且可以重複該沉積製程來塗覆芯110的其他部分。因此，儘管在一些實施例中利用LPCVD技術來提供完全包封的結構，但可以取決於具體應用來使用其他的成膜技術。
將導電層114形成為圍繞在黏合層112。在一個實施例中，導電層114是圍繞黏合層112形成的多矽（即多晶矽）殼，因為多矽會對陶瓷材料表現出不良的黏合。在其中導電層114是多矽的實施例中，多矽層的厚度可以在500-5,000 Å的數量級，例如2500 Å。在一些實施例中，可以將多矽層形成為完全包圍黏合層112（例如TEOS氧化物層）的外殼，從而形成完全包封的黏合層112，並且可以使用LPCVD製程形成。在其他實施例中，如以下所討論的，可以將導電材料形成在黏合層112的一部分上，例如在基板結構的下半部上。在一些實施例中，可以將導電材料形成為完全包封層，並且隨後將基板結構的一側上的導電材料移除。
在一個實施例中，導電層114可以是被摻雜以提供高導電性材料的多矽層，例如摻雜硼以提供p型多矽層。在一些實施例中，用硼摻雜是在1 x 1019 cm-3 至1 x 1020 cm-3 的水平，以提供高導電性。可以使用不同摻雜劑濃度（例如摻雜劑濃度範圍從1 x 1016 cm-3 至5 x 1018 cm-3 的磷、砷、鉍等）的其他摻雜劑來提供適用於導電層114的n型或p型半導體材料。所屬技術領域中具有通常知識者將認可許多的變化、修改及替換。
在將工程基板靜電夾持於半導體處理工具（例如具有靜電夾盤（ESC或電子夾盤）的工具）期間，導電層114的存在是有用的。導電層使得在半導體處理工具中處理之後能夠快速解除夾持。在本發明的實施例中，導電層114在未來的處理（包括結合）期間實現與夾盤的電接觸或與電子夾盤的電容式結合。因此，本發明的實施例提供了可以用傳統矽晶圓使用的方式進行處理的基板結構。所屬技術領域中具有通常知識者將認可許多的變化、修改及替換。另外，具有高導熱性的基板結構與靜電夾持結合可以為後續形成工程化層和磊晶層、以及為後續的元件製造步驟提供更好的沉積條件。例如可以提供理想的熱曲線，從而可以產生較低的應力、更均勻的沉積厚度、並經由後續層的形成來更好地控制化學計量。
在導電層114周圍形成第二黏合層116（例如厚度在1,000 Å數量級的TEOS氧化物層）。在一些實施例中，第二黏合層116完全包圍導電層114以形成完全包封結構，而且可以使用LPCVD製程、CVD製程、或任何其他適當的沉積製程形成，包括旋塗介電質的沉積。
將阻障層118（例如氮化矽層）形成為圍繞第二黏合層116。在一個實施例中，阻障層118是厚度在2,000 Å至5,000 Å數量級的氮化矽層。在一些實施例中，阻障層118完全包圍第二黏合層116以形成完全包封的結構，並且可以使用LPCVD製程形成。除了氮化矽層之外，可以使用包括SiCN、SiON、AlN、SiC等非晶形材料作為阻障層118。在一些實施方案中，阻障層118是由數個子層所組成，累積形成該等子層以形成阻障層118。因此，用語阻障層無意表示單層或單一材料，而是包含以複合方式堆疊成層的一種或更多種材料。所屬技術領域中具有通常知識者將認可許多的變化、修改及替換。
在一些實施例中，阻障層118（例如氮化矽層）防止存在於芯中的元素（例如釔（元素）、氧化釔（即yttria）、氧、金屬雜質、其他微量元素等）擴散及/或出氣進入其中可能存在工程基板的半導體處理室（例如在高溫（例如1000 ℃）磊晶生長製程期間）的環境中。利用本文所述的包封層，可以將陶瓷材料（包括設計用於非潔淨室環境的多晶AlN）用於半導體製程流程和潔淨室環境中。
通常，用於形成芯110的陶瓷材料是在1,800 ℃範圍中的溫度下燒製的。預期此製程將驅除存在於陶瓷材料中的大量雜質。此等雜質可以包括由於使用氧化釔作為燒結劑而產生的釔、鈣、以及其他元素和化合物。隨後，在800 ℃至1,100 ℃範圍內遠較低的溫度下進行的磊晶生長製程期間，預期此等雜質的後續擴散將是微不足道的。然而，與傳統的預期相反，本發明人已經確定，即使在遠低於陶瓷材料的燒製溫度的溫度下進行的磊晶生長製程期間也存在元素大量擴散穿過工程基板的層之情況。因此，本發明的實施例將阻障層118整合於工程基板結構中以防止此類不當的擴散。
再次參照第1圖，在阻障層118的一部分（例如阻障層118的頂部表面）上沉積結合層120（例如氧化矽層），並於隨後在結合實質單晶層125（例如單晶矽層，諸如第1圖中圖示的剝離矽（100）層）的過程中使用結合層120。在一些實施例中，結合層120的厚度可以是大約1.5 μm。在一些實施例中，為了減少結合引起的空隙，結合層120的厚度為20 nm或更多。在一些實施例中，結合層120的厚度在0.75-1.5 μm的範圍內。
如以下所討論的，依據本發明的各種實施例，第1圖中圖示的工程基板可適用於元素和複合半導體的整合。
第2圖為圖示一種依據本發明的實施例垂直整合元素和複合半導體的方法200之簡化流程圖。方法200可以包括在202提供工程基板。參照第1圖，工程基板可以包括多晶陶瓷芯110，多晶陶瓷芯110可以是已被清洗和檢查的氮化鋁（AlN）基板。如以上所討論的，可以使用其他的多晶陶瓷芯。如上所述，工程基板可以進一步包括一或更多個黏合層112和116（例如TEOS層）及/或導電層114（例如多晶矽層）。
工程基板可以進一步包括包封多晶陶瓷芯110的阻障層118。阻障層118可以是單層氮化矽，例如厚度約400 nm。如本文所述，本發明的實施例可以將多種材料用於阻障層118，包括各種介電質，例如Six Oy 、Six Ny 、Six Oy Nz 、類金剛石碳（DLC）、上述之組合等等。也可以使用其他材料，例如包封在介電質中的Ti、TiW、Ta、及TiN。所屬技術領域中具有通常知識者將認可許多的變化、修改 及替換。
該工程基板可以進一步包括連接阻障層118的結合層120。在一些實施例中，結合層120可以是藉由PECVD沉積在阻障層118上的氧化矽層。結合層120的沉積可以包括沉積結合材料，然後進行平坦化製程。在一些實施例中，可以藉由沉積（例如PECVD）厚的（例如4 μm厚的）氧化物層、接著進行化學機械研磨（CMP）製程來將氧化物薄化到大約1.5 μm的厚度，以形成結合層120。厚的初始氧化物用於填充存在於支撐結構上的空隙和表面特徵，該等空隙和表面特徵在製造多晶芯110之後可能存在，而且在形成包封層時繼續存在。CMP製程提供沒有空隙、顆粒、或其他特徵的實質平坦表面，然後可以在晶圓轉移製程期間使用該實質平坦表面來將由第1圖圖示的剝離單晶矽（例如Si（100））層表示的實質單晶層125結合於結合層120。應理解，結合層120不必以原子級平坦表面為特徵，而是應提供將支持具有期望可靠度的實質單晶層125（例如單晶矽層）的結合的實質平坦表面。
在2017年6月13日提出申請的美國專利申請案第15/621,335號和2017年6月13日提出申請的美國專利申請案第15/621,235號中提供了與工程基板結構有關的附加說明，為了所有的目的將該等專利申請案之揭露內容以引用方式全部併入本文中。
方法200可以進一步包括在204形成連接結合層120的第一矽層125。第一矽層125可以是實質單晶的，並且具有處於第一結晶方向（例如矽的（100）方向）的表面。第一矽層125可以藉由層轉移製程形成，其中單晶矽層係轉移自矽晶圓。可以用來將實質單晶層接合於該結合層的層轉移製程的實例是將佈植氫的施體晶圓（例如包括被佈植以形成分裂平面的實質單晶層（例如單晶矽層）的矽晶圓）結合於結合層120。然後在退火溫度（例如200 ℃）下對結合對進行退火達退火時間（例如4小時），以使佈植物種（例如氫）群集成泡。在退火之後，施體晶圓沿著分裂平面斷裂並使實質單晶材料層剝離到結合層120上。如第1圖所示，使Si（100）層剝離到PECVD結合層120上。實質單晶層125（例如剝離的Si（100））可以適用於作為製造基於矽的元件（例如互補金屬氧化物半導體（CMOS）元件）的基板。
方法200可以進一步包括在206形成連接第一矽層125的介電層310，如第3圖所示。介電層310可以是高品質的熱氧化物或類似物。介電層310可以藉由多種沉積方法中的一種形成，例如LPCVD、PECVD或濺射氧化物、各種化學計量的LPCVD或PECVD氮化物、旋塗介電質或玻璃例如BPSG。所屬技術領域中具有通常知識者將認可許多的變化、替換及修改。根據一些實施例，介電層310可以具有範圍從約10 nm至約20 nm的厚度。方法200可以進一步包括在208形成連接介電層310的第二矽層320，如第3圖所示。第二矽層320可以是實質單晶的，並具有處於第二結晶方向的表面，該第二結晶方向與第一矽層的第一結晶方向不同。例如第二結晶方向可以是矽的（111）方向。第二矽層320可以藉由層轉移製程形成，其中單晶矽層係轉移自矽晶圓，如上所述。在一些實施例中，第二矽層320（例如（111）矽層）可以視需要藉由磊晶生長而增厚。在一個實施例中，第二矽層320具有約5 μm的厚度。在用於形成基於氮化鎵（GaN）的元件的磊晶生長製程期間，Si（111）層適合用作生長層。
方法200可以進一步包括在210藉由磊晶生長形成連接第二矽層320的氮化鎵（GaN）層420，如第4圖所示。在一些實施例中，在生長較厚的GaN層420之前先在Si（111）層320上生長GaN緩衝層410。在一些實施例中，GaN層420可以具有約5 μm的厚度。方法200可以進一步包括在212藉由磊晶生長形成連接GaN層420的一或更多個基於氮化鎵（GaN）的元件510a-510c，如第5圖所示。
方法200可以進一步包括在214移除工程基板以暴露第一矽層125的背面。如第6圖所示，可以將現有的結構上下翻轉並藉由暫時黏著劑610黏附於載體晶圓620。然後移除工程基板。所得結構使第一矽層125（例如Si（100）層）的背面朝上，使得可以在第一矽層125的背面上形成元件。方法200可以進一步包括在216形成連接第一矽層125的背面的一或更多個基於矽的元件710a-710d，例如互補金屬氧化物半導體（CMOS）元件。因此，所得結構在一側具有基於矽的元件710a-710d，在相對側具有基於GaN的元件510。為了在基於矽的元件710a-710d與基於GaN的元件510之間進行垂直互連，可以如下所述在結構中形成通孔。基於GaN的元件510可以包括LED、功率元件等。基於矽的元件710可以包括用於驅動LED或功率元件的驅動電路和控制器邏輯。
方法200可以進一步包括在218從第一矽層125（例如Si（100）層）的背面形成一或更多個通孔810，如第8圖所示。每個通孔810皆貫穿第一矽層125、介電層310、第二矽層320（例如Si（111）層）、及GaN層420，並停止在基於GaN的元件510處。方法200可以進一步包括在220用導電材料填充通孔810。在一些實施例中，通孔810可以填充耐火金屬，例如熱穩定性提高的W、Ti、Ta等。在其他實施例中，通孔810可以填充其他金屬，例如Cu。方法200可以進一步包括在222產生另外的互連以將基於矽的元件710與基於GaN的元件510連接。可以將上述的通孔形成程序稱為「後穿孔（via last）」技術。在後穿孔技術中，通孔是在元件形成之後形成的。在此類情況下，可以避免前段處理與基於金屬的通孔處理的不相容。
可以將通孔定義為使用深反應性蝕刻大體乾蝕刻到基板中的垂直高深寬比空腔。填充通孔可能涉及幾個步驟。首先，可以在通孔中形成介電質襯裡。介電質襯裡可以防止電傳導到基板。在襯裡沉積之後，可以沉積擴散阻障（阻障）層來防止導電通孔材料從溝槽遷移出而進入基板。然後可以在介電質襯裡和擴散阻障層上沉積晶種層及/或黏合層。晶種層和黏合層可以具有相同或不同的層材料。晶種層和黏合層可用於允許成核層良好附著的目的，以便隨後將金屬電鍍或電沉積到通孔中。考慮到通孔的高深寬比（例如約10：1至高達50：1），介電質襯裡、阻障層、黏合層及晶種層可以相對較薄（例如幾奈米）。電鍍或電沉積的通孔材料可以是填充通孔並提供穿過基板的電連接性的Cu、W或類似的導電材料。
依據方法200，基於GaN的元件是經由通孔與基於矽的元件垂直整合。與將基於GaN的元件和基於矽的元件整合在晶圓的同一側上的橫向整合相比，垂直整合可以提供更緊湊的佈局和更小的封裝。
應當理解的是，第2圖中圖示的具體步驟提供了依據本發明的實施例製造半導體結構的特定方法。也可以依據替代實施例進行其他的步驟順序。例如本發明的替代實施例可以以不同的順序進行以上概述的步驟。此外，第2圖中圖示的個別步驟可以包括多個子步驟，可以以個別步驟適當的各種順序進行該等子步驟。此外，取決於特定的應用，可以增加或去除另外的步驟。所屬技術領域中具有通常知識者將認可許多的變化、修改、及替換。
第9圖圖示另一個實施例，在基於矽的元件710（例如CMOS元件）形成之前、但在基於GaN的元件510形成之後形成通孔910並用導電材料填充。可以將此類通孔形成程序稱為「中間穿孔」技術。由於基於GaN的元件的高溫處理是在通孔形成之前完成，所以通孔可以填充諸如Cu的低溫導電材料。在形成並填充通孔910之後形成基於矽的元件710。可以製造基於矽的元件710，使得經由通孔910形成與GaN元件510的適當互連。在此類情況下，由於基於矽的元件710在形成時已經與基於GaN的元件510互連，因此可以不需要步驟220。在一些實施例中，控制器電路或邏輯電路712可以形成在第一矽層125上用於控制晶粒，此將以下進一步討論。
第10圖至第15圖說明可選的封裝步驟。如第10圖所示，可以在第一矽層125（例如Si（100）層）上形成後段重佈（RDL）焊墊1010和焊球1012。如第11圖所示，將疊層倒置並黏附於膜框架1110。然後移除載體晶圓620。如第12圖所示，可以在基於GaN的元件510上形成前側RDL焊墊1210和焊球1212，用於三維（3D）堆疊完成的整合元件。
如第13圖所示，可以將結構切割形成多個晶粒1310a和1310b。第14圖圖示依據一個實施例將晶粒1310包封在封裝1410中的成品封裝。第15圖圖示依據一些實施例將複數個晶粒1310a-1310c垂直堆疊（3D堆疊）的成品封裝。該封裝可以包括在其中一個晶粒1310c中用於控制複數個晶粒1310a-1310c的控制器電路或邏輯電路1510。底部填充是在密封之前的最後一個封裝步驟。底部填充物1420可用於填充封裝內的空間並吸收來自封裝外的震動（例如當封裝掉落時），以防止脆弱的晶粒1310損壞。底部填充物1420還可以促進從晶粒1310到包裝1410的熱傳，以防止元件在操作期間過熱。底部填充物1420大體是聚合物，該聚合物被施加於晶粒堆疊並藉由毛細作用（所謂的毛細底部填充）覆蓋表面和堆疊的晶粒夾層。
在替代實施例中，在結合於工程基板的剝離Si（111）層320上生長了GaN層420之後，可以藉由暫時黏著劑1610使結構黏附於暫時載體晶圓1620，而且可以將工程基板移除以暴露剝離的Si（100）層125，如第16圖所示。可以從暴露的Si（100）層125預先形成通孔陣列1710，如第17圖所示。在後續的元件製造步驟中，使用者可以選擇性地使用通孔陣列1710。
第18A圖和第18B圖圖示說明依據本發明的另一個實施例垂直整合元素和複合半導體的方法1800之簡化流程圖。方法1800包括基本上類似於如上所述的方法200的步驟202-210和214的步驟1802-1812。例如，方法1800包括在1802提供工程基板。工程基板包括多晶基板、包封多晶基板的阻障層、以及連接阻障層的結合層。如上所述，工程基板可以進一步包括一或更多個黏合層（例如TEOS層）及/或導電層（例如多晶矽層）。
方法1800進一步包括在1804形成連接結合層的第一矽層125。第一矽層125可以是實質單晶的並且可以具有處於第一結晶方向（例如Si（100）方向）的表面。方法1800進一步包括在1806形成連接第一矽層125的第一介電層310，而且在1808形成連接第一介電層310的第二矽層320。第二矽層320可以是實質單晶的並且可以具有處於第二結晶方向的表面，該第二結晶方向與該第一結晶方向不同。例如，該第二結晶方向可以是Si（111）方向。Si（111）層適合在磊晶生長製程期間用作生長層，用於形成基於氮化鎵（GaN）的元件。
方法1800進一步包括在1810藉由磊晶生長形成連接第二矽層320的氮化鎵（GaN）層420。所得結構可以藉由暫時黏著劑1610黏附於第一載體晶圓1620，且GaN層420面向第一載體晶圓1620，第一矽層125（例如Si（100）層）面朝上。方法1800可以進一步包括在1812移除工程基板以暴露第一矽層125的背面。第16圖圖示在一個實施例中在步驟1812之後的生成結構。
方法1800可以進一步包括在1814從第一矽層125的背面形成第一複數個通孔1710，如第17圖所示。第一複數個通孔1710中的每個通孔1710皆貫穿第一矽層125、第一介電層310、第二矽層320、並進入GaN層420。方法1800進一步包括在1816用導電材料填充第一複數個通孔1710中的每個通孔1710。通孔形成製程可以包括以下步驟：使用光微影術界定陣列、進行蝕刻以形成通孔1710、及用介電質材料作通孔1710內襯、以及用金屬填充通孔1710。可以將此製程稱為「先穿孔」技術，其中通孔1710是在元件形成之前形成或在元件製造流程早期形成。在此類情況下，可以將通孔填充材料選擇為與隨後的元件處理步驟相容。例如，基於磊晶GaN的元件是在相對高的溫度下形成。因此，可以使用諸如W、Ti、Ta等高溫金屬進行通孔填充。在一些實施例中，通孔1710的深寬比可以相對較低。例如，每個通孔1710可以皆小於5 μm深並且約10 μm至20 μm寬，從而產生約1：2或1：4的深寬比。在此類情況下，通孔1710的蝕刻和填充可能不會太複雜。如下所述，可以在隨後的元件處理步驟中選擇性地使用第一複數個通孔1710。
在一個實施例中，方法1800可以包括在1818形成連接第一矽層125（例如Si（100）層）的第二介電層1910，如第19圖所示，而且在1820形成連接第二介電層1910的第三矽層2010，如第20圖所示。第三矽層2010可以是實質單晶的並且可以具有處於第一結晶方向（例如Si（100）方向）的表面。第一複數個通孔1710被埋在第二介電層1910和第三矽層2010下方。
方法1800可以進一步包括在1822從第三矽層2010的表面形成一或更多個第二通孔2110a-2110d，如第21圖所示。一或更多個第二通孔2110a-2110d可以藉由乾蝕刻形成。每個第二通孔皆貫穿第三矽層2010（例如Si（100）層）和第二介電層1910，以與第一矽層125（例如Si（100）層）中的第一複數個通孔1710中的一個通孔1710連接。使用者可以基於元件結構的佈局來選擇要使用埋入的第一複數個通孔1710中的哪一個。方法1800可以進一步包括在1824用導電材料填充一或更多個第二通孔2110a-2110d。方法1800可以進一步包括在1826在第三矽層2010（例如Si（100）層）上形成一或更多個基於矽的元件2210，例如互補金屬氧化物半導體（CMOS）元件，如第22圖所示。使一或更多個第二通孔2110a-2110d互連到基於矽的元件2210。
然後可以將結構翻轉以在GaN層420上製造基於GaN的元件。方法1800進一步包括使用暫時黏著劑2310使該結構黏附於第二載體晶圓2320、使具有基於矽的元件2210的側面向第二載體晶圓2320、然後移除第一載體晶圓1720以暴露GaN層420，如第23圖所示。方法1800可以進一步包括在1828藉由乾蝕刻從GaN層420的表面形成一或更多個第三通孔2310，如第23圖所示。每個第三通孔2310皆經由第一複數個通孔1810中的一個通孔1810與各別的第二通孔2110連接。方法1800可以進一步包括在1830用導電材料填充一或更多個第三通孔2310，而且在1832形成連接GaN層420的一或更多個基於GaN的元件2320，如第23圖所示。一或更多個基於GaN的元件2320是經由一或更多個第三通孔2310、一或更多個第二通孔2110、以及第一複數個通孔1810中的一或更多個對應的通孔1810連接基於矽的元件2210（例如CMOS元件），如第23圖所示。
應當理解的是，第18A圖和第18B圖中圖示的具體步驟提供了依據本發明的實施例製造半導體結構的特定方法。也可以依據替代實施例進行其他的步驟順序。例如，本發明的替代實施例可以以不同的順序進行以上概述的步驟。此外，第18A圖和第18B圖中圖示的個別步驟可以包括多個子步驟，可以以個別步驟適當的各種順序進行該等子步驟。此外，取決於特定的應用，可以增加或去除另外的步驟。所屬技術領域中具有通常知識者將認可許多的變化、修改、及替換。
在另一個實施例中，在第一複數個通孔1710已經形成並且Si（100）層2010已經形成之後，如第24圖所示，可以使用暫時黏著劑2510將結構黏附於第二暫時載體晶圓2520，且Si（100）層2010面向第二暫時載體晶圓2520並且GaN層420面朝上。然後可以移除第一暫時載體晶圓1720以暴露GaN層420，如第25圖所示，使得可以在製造基於矽的元件之前先製造基於GaN的元件。
第26A圖和第26B圖圖示說明依據本發明的另一個實施例製造半導體結構的方法2600之簡化流程圖。方法2600包括步驟2602-2620，步驟2602-2620基本上類似於如上所述的方法1800的步驟1802-1820。例如，方法2600包括在2602提供工程基板。該工程基板包括多晶基板、包封該多晶基板的阻障層、以及連接該阻障層的結合層。如上所述，該工程基板可以進一步包括一或更多個黏合層（例如TEOS層）及/或導電層（例如多晶矽層）。
方法2600進一步包括在2604形成連接結合層的第一矽層125。第一矽層125可以是實質單晶的並且可以具有處於第一結晶方向（例如Si（100）方向）的表面。方法2600進一步包括在2606形成連接第一矽層125的第一介電層310，而且在2608形成連接第一介電層310的第二矽層320。第二矽層320可以是實質單晶的並且可以具有處於第二結晶方向的表面，該第二結晶方向與該第一結晶方向不同。例如，該第二結晶方向可以是Si（111）方向。方法2600進一步包括在2610藉由磊晶生長形成連接第二矽層320的氮化鎵（GaN）層420、以及在2612移除工程基板以暴露第一矽層125的背面。然後藉由暫時黏著劑1610使所得結構黏附於第一載體晶圓1720，且GaN層420面向第一載體晶圓1720，第一矽層125（例如Si（100）層）的背面朝上。方法2600可以進一步包括在2614從第一矽層125的背面形成第一複數個通孔1710。第一複數個通孔1710中的每個通孔1710皆貫穿第一矽層125、第一介電層310、第二矽層320、並進入GaN層420。方法2600進一步包括在2616用導電材料填充第一複數個通孔1710中的每個通孔1710。因此，預先形成第一複數個通孔1710，而且可以如下所述在稍後選擇性使用。方法2600可以進一步包括在2618形成連接第一矽層125（例如Si（100）層）的第二介電層1910，而且在2620形成連接第二介電層1910的第三矽層2010。第三矽層2010可以是實質單晶的並且可以具有處於第一結晶方向（例如Si（100）方向）的表面。將所得結構圖示於第24圖中。
方法2600可以進一步包括使該結構黏附於第二載體晶圓2510、使第三矽層2010（例如Si（100）層）面向第二載體晶圓2520、以及移除第一載體晶圓1720以暴露GaN層420，如第25圖所示。方法2600可以進一步包括在2622從GaN層420的表面形成一或更多個第二通孔2710。一或更多個第二通孔2710中的每個通孔2710皆與第一複數個通孔1710中的一個通孔1710連接，如第27A圖所示。方法2600可以進一步包括在2624用導電材料填充一或更多個第二通孔2710。可以基於隨後形成的基於GaN的元件2720的佈局來選擇一或更多個第二通孔2710的位置。方法2600可以進一步包括在2626形成連接GaN層420的一或更多個基於GaN的元件2720，如第27A圖所示。一或更多個基於GaN的元件與一或更多個第二通孔2710互連。
在替代實施例中，可以在形成第二通孔2710之前製造基於GaN的元件2720，如第27B圖所示。然後，可以形成一或更多個第二通孔（第27B圖未示）來連接第一複數個通孔1710中的一個選擇通孔。可以進行第二通孔與基於GaN的元件2720之間的互連。先形成還是後形成第二通孔的選擇取決於通孔處理步驟與元件處理步驟之間的熱穩定性和製程流程相容性。
然後可以將結構翻轉以在第三矽層2010（例如Si（100）層）上製造基於矽的元件。方法2600可以進一步包括使用暫時黏著劑2810使該結構黏附於第三載體晶圓2820、使具有基於GaN的元件2720的側面向第三載體晶圓2820、然後移除第二載體晶圓2620以暴露第三矽層2010（例如Si（100）層），如第28圖所示。方法2600可以進一步包括在2628從第三矽層2010的表面形成一或更多個第三通孔2910。每個第三通孔2910皆貫穿第三矽層2010和第二介電層1910以經由第一複數個通孔1710中的一個相應通孔1710與一或更多個第二通孔2710中的各別一個通孔2710連接，如第29圖所示。方法2600可以進一步包括在2630用導電材料填充一或更多個第三通孔2910。方法2600可以進一步包括在2632形成連接第三矽層2010的一或更多個基於矽的元件3010，例如互補金屬氧化物半導體（CMOS）元件，如第30圖所示。一或更多個基於矽的元件3010經由一或更多個第三通孔2910、一或更多個第二通孔2710、以及第一複數個通孔1710中的一或更多個對應通孔1710連接一或更多個基於GaN的元件2720，如第30圖所示。在另一個實施例中，可以在基於矽的元件形成之後形成一或更多個第三通孔2910。先形成還是後形成第三通孔2910的選擇取決於通孔處理步驟與元件處理步驟之間的熱穩定性和製程流程相容性。
應當理解的是，第26A圖和第26B圖中圖示的具體步驟提供了依據本發明的實施例製造半導體結構的特定方法。也可以依據替代實施例進行其他的步驟順序。例如，本發明的替代實施例可以以不同的順序進行以上概述的步驟。此外，第26A圖和第26B圖中圖示的個別步驟可以包括多個子步驟，可以以個別步驟適當的各種順序進行該等子步驟。此外，取決於特定的應用，可以增加或去除另外的步驟。所屬技術領域中具有通常知識者將認可許多的變化、修改、及替換。
在一些實施例中，在製造了基於GaN的元件和基於矽的元件之後，可以在第一矽層（例如Si（100）層）上形成後端重佈（RDL）焊墊和焊球。然後可以移除載體晶圓，而且可以將該結構轉移到切割帶進行切割和封裝，類似於第10圖至第15圖所示的步驟或其他封裝處理步驟。
還應當理解的是，本文描述的實例和實施例僅用於說明的目的，而且所屬技術領域中具有通常知識之人士可領會對本文描述的實例和實施例所作的各種修改或變化，而且將被包括在本申請案的精神和範圍以及所附請求項的範圍內。
110‧‧‧芯112‧‧‧黏合層114‧‧‧導電層116‧‧‧第二黏合層118‧‧‧阻障層120‧‧‧結合層125‧‧‧單晶層200‧‧‧方法310‧‧‧介電層320‧‧‧第二矽層410‧‧‧GaN緩衝層420‧‧‧GaN層510a-510c‧‧‧基於氮化鎵（GaN）的元件610‧‧‧暫時黏著劑620‧‧‧載體晶圓710‧‧‧基於矽的元件710a-710d‧‧‧基於矽的元件712‧‧‧控制器電路或邏輯電路910‧‧‧通孔1010‧‧‧後段重佈（RDL）焊墊1012‧‧‧焊球1110‧‧‧膜框架1210‧‧‧前側RDL焊墊1212‧‧‧焊球1310‧‧‧晶粒1310a‧‧‧晶粒1310b‧‧‧晶粒1310c‧‧‧晶粒1410‧‧‧包裝1420‧‧‧底部填充物1510‧‧‧控制器電路或邏輯電路1610‧‧‧暫時黏著劑1620‧‧‧暫時載體晶圓1710‧‧‧通孔陣列1720‧‧‧第一載體晶圓1800‧‧‧方法1810‧‧‧通孔1910‧‧‧第二介電層2010‧‧‧第三矽層2110‧‧‧第二通孔2110a-2110d‧‧‧第二通孔2210‧‧‧基於矽的元件2310‧‧‧暫時黏著劑/第三通孔2320‧‧‧基於GaN的元件/第二載體晶圓2510‧‧‧暫時黏著劑2520‧‧‧第二暫時載體晶圓2620‧‧‧第二載體晶圓2710‧‧‧通孔2720‧‧‧基於GaN的元件2810‧‧‧暫時黏著劑2820‧‧‧第三載體晶圓2910‧‧‧第三通孔3010‧‧‧基於矽的元件
第1圖為圖示依據本發明實施例的工程基板結構之示意性剖面圖。
第2圖為圖示一種依據本發明的實施例製造半導體結構的方法之簡化流程圖。
第3圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第4圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第5圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第6圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第7圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第8圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第9圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第10圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第11圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第12圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第13圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第14圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第15圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第16圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第17圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第18A圖和第18B圖顯示圖示一種依據本發明的實施例製造半導體結構的方法之簡化流程圖。
第19圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第20圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第21圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第22圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第23圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第24圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第25圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第26A圖和第26B圖顯示圖示一種依據本發明的實施例製造半導體結構的方法之簡化流程圖。
第27A圖和第27B圖顯示圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第28圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第29圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
第30圖為圖示依據本發明的實施例製造半導體結構的中間步驟之示意性剖面圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
125‧‧‧單晶層
310‧‧‧介電層
320‧‧‧第二矽層
410‧‧‧GaN緩衝層
420‧‧‧GaN層
510a‧‧‧基於氮化鎵(GaN)的元件
610‧‧‧暫時黏著劑
620‧‧‧載體晶圓
710a-710c‧‧‧基於矽的元件
712‧‧‧控制器電路或邏輯電路
910‧‧‧通孔

Claims (20)

  1. 一種製造一半導體結構的方法，該方法包含以下步驟： 提供一工程基板，該工程基板包含：一多晶基板；一包封該多晶基板的阻障層；及連接該阻障層的一結合層；形成連接該結合層的一第一矽層，該第一矽層基本上為單晶並具有處於一第一結晶方向的表面；形成連接該第一矽層的一介電層；形成連接該介電層的一第二矽層，該第二矽層基本上為單晶並具有處於一第二結晶方向的表面，該第二結晶方向與該第一結晶方向不同；藉由磊晶生長形成連接該第二矽層的一氮化鎵（GaN）層；藉由磊晶生長形成連接該GaN層的一基於氮化鎵（GaN）的元件；移除該工程基板以暴露該第一矽層的一背面；形成連接該第一矽層的該背面的一基於矽的元件；從該第一矽層的該背面形成一通孔，該通孔貫穿該第一矽層、該介電層、該第二矽層、及該GaN層；用一導電材料填充該通孔；以及經由該通孔將該基於GaN的元件與該基於矽的元件互連。
  2. 如請求項1所述之方法，其中該多晶基板包含多晶氮化鋁鎵（AlGaN）。
  3. 如請求項1所述之方法，其中該阻障層包含氮化矽。
  4. 如請求項1所述之方法，其中該第一結晶方向為矽的（100）方向，並且該第二結晶方向為矽的（111）方向。
  5. 如請求項1所述之方法，其中該基於矽的元件包含一互補金屬氧化物半導體（CMOS）元件。
  6. 如請求項1所述之方法，進一步包含以下步驟：在形成該GaN層之前，藉由磊晶生長形成連接該第二矽層的一緩衝層，並且其中該GaN層形成在該緩衝層上。
  7. 一種製造一半導體結構的方法，該方法包含以下步驟： 提供一工程基板，該工程基板包含： 一多晶基板； 一包封該多晶基板的阻障層；及 連接該阻障層的一結合層； 形成連接該結合層的一第一矽層，該第一矽層基本上為單晶並具有處於一第一結晶方向的表面； 形成連接該第一矽層的一第一介電層； 形成連接該第一介電層的一第二矽層，該第二矽層基本上為單晶並具有處於一第二結晶方向的表面，該第二結晶方向與該第一結晶方向不同； 藉由磊晶生長形成連接該第二矽層的一氮化鎵（GaN）層； 移除該工程基板以暴露該第一矽層的一背面； 從該第一矽層的該背面形成一第一複數個通孔，該第一複數個通孔中的每個通孔皆貫穿該第一矽層、該第一介電層、該第二矽層、並進入該GaN層； 用一第一導電材料填充該第一複數個通孔中的每個通孔； 形成連接該第一矽層的一第二介電層； 形成連接該第二介電層的一第三矽層，該第三矽層基本上為單晶並具有處於該第一結晶方向的一表面； 從該第三矽層的一表面形成一第二通孔，該第二通孔穿過該第三矽層和該第二介電層，以與該第一複數個通孔中的一個通孔連接； 用一第二導電材料填充該第二通孔； 形成連接該第三矽層和該第二通孔的一基於矽的元件； 從該GaN層的表面形成一第三通孔，該第三通孔經由該第一複數個通孔中的一個通孔與該第二通孔連接； 用一第三導電材料填充該第三通孔；以及 形成連接該GaN層和該第三通孔的一基於氮化鎵（GaN）的元件，其中該基於GaN的元件經由該第三通孔、該第一複數個通孔中的一個通孔、及該第三通孔連接該基於矽的元件。
  8. 如請求項7所述之方法，其中該多晶基板包含多晶氮化鋁鎵（AlGaN）。
  9. 如請求項7所述之方法，其中該阻障層包含氮化矽。
  10. 如請求項7所述之方法，其中該第一結晶方向為矽的（100）方向，並且該第二結晶方向為矽的（111）方向。
  11. 如請求項7所述之方法，其中該基於矽的元件包含一互補金屬氧化物半導體（CMOS）元件。
  12. 如請求項7所述之方法，進一步包含以下步驟：在形成該GaN層之前，藉由磊晶生長形成連接該第二矽層的一緩衝層，並且其中該GaN層形成在該緩衝層上。
  13. 一種製造一半導體結構的方法，該方法包含以下步驟： 提供一工程基板，該工程基板包含： 一多晶基板； 一包封該多晶基板的阻障層；及 連接該阻障層的一結合層； 形成連接該結合層的一第一矽層，該第一矽層基本上為單晶並具有處於一第一結晶方向的表面； 形成連接該第一矽層的一第一介電層； 形成連接該第一介電層的一第二矽層，該第二矽層基本上為單晶並具有處於一第二結晶方向的表面，該第二結晶方向與該第一結晶方向不同； 藉由磊晶生長形成連接該第二矽層的一氮化鎵（GaN）層； 移除該工程基板以暴露該第一矽層的一背面； 從該第一矽層的該背面形成一第一複數個通孔，該第一複數個通孔中的每個通孔皆貫穿該第一矽層、該第一介電層、該第二矽層、並進入該GaN層； 用一第一導電材料填充該第一複數個通孔中的每個通孔； 形成連接該第一矽層的一第二介電層； 形成連接該第二介電層的一第三矽層，該第三矽層基本上為單晶並具有處於該第一結晶方向的表面； 從該GaN層的一表面形成一第二通孔，該第二通孔與該第一複數個通孔中的一個通孔連接； 用一第二導電材料填充該第二通孔； 形成連接該GaN層和該第二通孔的一基於氮化鎵（GaN）的元件； 從該第三矽層的一表面形成一第三通孔，該第三通孔穿過該第三矽層和該第二介電層，以與該第一複數個通孔中的一個通孔連接，從而與該第二通孔連接； 用一第三導電材料填充該第三通孔；以及 形成連接該第三矽層和該第三通孔的一基於矽的元件，其中該基於矽的元件經由該第三通孔、該第一複數個通孔中的一個通孔、及該第二通孔連接該基於GaN的元件。
  14. 如請求項13所述之方法，其中該多晶基板包含多晶氮化鋁鎵（AlGaN）。
  15. 如請求項13所述之方法，其中該阻障層包含氮化矽。
  16. 如請求項13所述之方法，其中該第一結晶方向為矽的（100）方向，並且該第二結晶方向為矽的（111）方向。
  17. 如請求項13所述之方法，其中該基於矽的元件包含一互補金屬氧化物半導體（CMOS）元件。
  18. 如請求項13所述之方法，進一步包含以下步驟：在形成該GaN層之前，藉由磊晶生長形成連接該第二矽層的一緩衝層，並且其中該GaN層形成在該緩衝層上。
  19. 如請求項13所述之方法，其中該第二通孔在該基於GaN的元件形成之前形成。
  20. 如請求項13所述之方法，其中該第二通孔在該基於GaN的元件形成之後形成。
TW106136112A 2016-10-21 2017-10-20 用於垂直整合元素及複合半導體的方法及系統 TWI777986B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662411148P 2016-10-21 2016-10-21
US62/411,148 2016-10-21

Publications (2)

Publication Number Publication Date
TW201828330A TW201828330A (zh) 2018-08-01
TWI777986B true TWI777986B (zh) 2022-09-21

Family

ID=61969891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136112A TWI777986B (zh) 2016-10-21 2017-10-20 用於垂直整合元素及複合半導體的方法及系統

Country Status (2)

Country Link
US (1) US10074567B2 (zh)
TW (1) TWI777986B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859494B1 (en) * 2016-06-29 2018-01-02 International Business Machines Corporation Nanoparticle with plural functionalities, and method of forming the nanoparticle
US10074567B2 (en) * 2016-10-21 2018-09-11 QROMIS, Inc. Method and system for vertical integration of elemental and compound semiconductors
US10269803B2 (en) * 2017-08-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid scheme for improved performance for P-type and N-type FinFETs
US10410925B2 (en) 2017-12-29 2019-09-10 Micron Technology, Inc. Methods of forming integrated assemblies
TWI714423B (zh) * 2020-01-08 2020-12-21 華邦電子股份有限公司 半導體結構及其製造方法
WO2022221344A1 (en) * 2021-04-16 2022-10-20 Tectus Corporation Silicon double-wafer substrates for gallium nitride light emitting diodes
US20230081460A1 (en) * 2021-09-15 2023-03-16 Intel Corporation Gallium nitride (gan) integrated circuit technology with optical communication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686428B1 (en) * 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US20140145272A1 (en) * 2012-11-27 2014-05-29 Monolithic 3D Inc. Novel semiconductor device and structure
TW201519313A (zh) * 2013-09-23 2015-05-16 烏翠泰克股份有限公司 用於在矽基板上形成元件品質氮化鎵層的方法及裝置
TW201537256A (zh) * 2014-03-18 2015-10-01 Semiconductor Energy Lab 半導體裝置
TWM529274U (zh) * 2016-03-07 2016-09-21 廣鎵光電股份有限公司 常關式疊接型高電子遷移率電晶體

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436362B2 (en) * 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
US9786636B2 (en) * 2012-12-22 2017-10-10 Monolithic 3D Inc. Semiconductor device and structure
US9941275B2 (en) * 2012-12-29 2018-04-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) * 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
US10840239B2 (en) * 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9023688B1 (en) * 2013-06-09 2015-05-05 Monolithic 3D Inc. Method of processing a semiconductor device
US10074567B2 (en) * 2016-10-21 2018-09-11 QROMIS, Inc. Method and system for vertical integration of elemental and compound semiconductors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686428B1 (en) * 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US20140145272A1 (en) * 2012-11-27 2014-05-29 Monolithic 3D Inc. Novel semiconductor device and structure
TW201519313A (zh) * 2013-09-23 2015-05-16 烏翠泰克股份有限公司 用於在矽基板上形成元件品質氮化鎵層的方法及裝置
TW201537256A (zh) * 2014-03-18 2015-10-01 Semiconductor Energy Lab 半導體裝置
TWM529274U (zh) * 2016-03-07 2016-09-21 廣鎵光電股份有限公司 常關式疊接型高電子遷移率電晶體

Also Published As

Publication number Publication date
TW201828330A (zh) 2018-08-01
US20180114726A1 (en) 2018-04-26
US10074567B2 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
TWI777986B (zh) 用於垂直整合元素及複合半導體的方法及系統
US11328927B2 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
TWI793755B (zh) 用於功率及rf應用的工程基板結構
JP7190244B2 (ja) 加工基板に集積されているｒｆデバイス
CN110036485B (zh) 具有集成型钳位二极管的横向高电子迁移率的晶体管
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
JP2020505767A (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
KR102532814B1 (ko) 종형 전력 디바이스를 위한 방법 및 시스템
US20120061794A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
KR20240150453A (ko) 수직 질화 갈륨 쇼트키 다이오드
KR20130093627A (ko) 희생 물질을 사용하는 반도체 구조 내에 관통 웨이퍼 인터커넥트들을 형성하는 방법 및 그 방법에 의해 형성된 반도체 구조
US20210066539A1 (en) Method of Manufacturing a Semiconductor Device and Semiconductor Device
US20220115340A1 (en) Methods and systems for fabrication of mmic and rf devices on engineered substrates

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent