JPH07201853A - 配線構造及び配線構造の形成方法 - Google Patents

配線構造及び配線構造の形成方法

Info

Publication number
JPH07201853A
JPH07201853A JP33506793A JP33506793A JPH07201853A JP H07201853 A JPH07201853 A JP H07201853A JP 33506793 A JP33506793 A JP 33506793A JP 33506793 A JP33506793 A JP 33506793A JP H07201853 A JPH07201853 A JP H07201853A
Authority
JP
Japan
Prior art keywords
wiring
forming
layer
film
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33506793A
Other languages
English (en)
Other versions
JP3348496B2 (ja
Inventor
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33506793A priority Critical patent/JP3348496B2/ja
Publication of JPH07201853A publication Critical patent/JPH07201853A/ja
Application granted granted Critical
Publication of JP3348496B2 publication Critical patent/JP3348496B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 Al等の配線材料について、エレクトロマイ
グレーション耐性の大きい配線構造、及びこのような配
線構造の形成方法を提供する。 【構成】 結晶構造を示す配線材料から成る配線構造
において、形成すべき配線層の膜厚T2 よりも厚い膜厚
1 で配線材料層を形成し、所定の膜厚の配線層に加工
して、配線層の結晶粒径を膜厚以上の大きさにする。
結晶構造を示す配線材料を溝内に埋め込んで成る配線構
造において、形成すべき配線層の配線幅よりも深い溝を
形成して埋め込みを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線構造及びその形成
方法に関する。本発明は例えば、各種電子材料の配線に
ついて利用することができる。
【0002】
【従来の技術】配線構造を用いる分野では微細化・集積
化が進行している。例えば、半導体装置の分野では素子
の微細化に伴い、その配線も微細化し、配線の信頼性は
厳しさを増している。デバイスの高速動作及び高集積化
に伴い微細配線に流れる電流密度は大きくなり、特にエ
レクトロマイグレーションに対する耐性を確保する必要
がある。現状の配線材料として、多くはAl−Si−C
u等のAl系合金が用いられいているが、微細配線にお
いて充分なエレクトロマイグレーション耐性が得られて
いない。
【0003】この原因として、以下のことが挙げられ
る。例えば0.3μmレベルの微細配線において、配線
形成後デバイス製造プロセスで配線上に上層絶縁膜を被
せ、さらに各種温度が加わることで、配線に上層絶縁膜
等の熱ストレス等の影響でAl配線にボイドが生じ得
る。この状態で実際のデバイスは高電流が印加するた
め、配線ボイド部に電流が集中し、この結果断線に至る
ようなストレスマイグレーションとエレクトロマイグレ
ーションの複合モードで信頼性が低下するという問題が
ある。よって従来技術のままでは、微細デバイス配線に
おける配線材料としてのAl系合金で限界が見えはじめ
てきたことになる。
【0004】特に、素子の高集積化に伴い、配線幅の縮
小化とともに、形成する配線の膜厚も縮小化してきてい
る。
【0005】Al系合金を配線材料として用いた従来の
技術として、MOSLSIプロセスを例にとって以下に
示す。従来より、下記(a)(b)の工程をとる。 (a)素子分離及びゲート配線、ソース/ドレイン領域
を形成させることでMOSトランジスタを形成する。 (c)接続孔内にBlk−W(ブランケットタングステ
ン)等を埋め込み、さらにその上にAl−Si−Cu等
のAl系合金を成膜し、パターニングすることで配線領
域を形成させる。
【0006】従来技術では、例えば上記プロセス例によ
り素子を形成させるが、単純にエレクトロマイグレーシ
ョン耐性を強化させためには、形成するAlを大結晶粒
径化すれば、これによりエレクトロマイグレーション耐
性は向上する。しかし、素子の高集積化に伴い、配線幅
の縮小化とともに、形成する配線の膜厚も薄膜化してき
ている。結晶成長はその膜厚に大きく依存する。例え
ば、デバイスルールが0.8μmルールでは形成するA
l膜厚は0.8μm程度で、その結晶粒径は1〜2μm
程度の大きさであったが、デバイスルールが0.25μ
m世代では、形成するAl膜厚も0.3μm程度と薄膜
化し、このためAlの結晶粒径も0.5μm以下の小粒
径になる問題を有している。これは、成膜した膜厚程度
より極端に大きく結晶粒径は成長しないことを示す。こ
のため素子の微細化に伴い電流密度は大きくなるが、配
線部のAl結晶粒径は小粒径化するため、結果として、
より厳しいエレクトロマイグレーションになっている。
【0007】上記デバイスで配線の信頼性向上をみこし
て、Al系合金に代わる新配線材料も提案されている。
例えばCu配線が注目されている。これは、Alの抵抗
率(2.47μΩcm)よりCuの抵抗率は1.72μ
Ωcmと低く、耐エレクトロマイグレーション性も強い
という理由によるが、ドライエッチングによるCu加工
性等の問題を有しており、実用上は適用できない。
【0008】
【発明の目的】本発明は、上記従来技術の問題点を解決
して、エレクトロマイグレーション耐性の大きい配線
を、例えばこれをAl等の配線材料を用いる場合にも得
ることができるようにした配線構造、及びこのような配
線構造の形成方法を提供するものである。
【0009】
【目的を達成するための手段】
【0010】本出願の請求項1の発明は、結晶構造を示
す配線材料から成る配線構造において、形成すべき配線
層の膜厚よりも厚く配線材料層を形成した後、所定の膜
厚の配線層に加工することにより、配線層の結晶粒径を
膜厚以上の大きさに形成したことを特徴とする配線構造
であって、この構成により上記目的を達成するものであ
る。
【0011】本出願の請求項2の発明は、結晶構造を示
す配線材料を溝内に埋め込んで成る配線構造において、
形成すべき配線層の配線幅よりも深い溝を形成して埋め
込みを行うことにより、配線層の結晶粒径を配線幅以上
の大きさに形成したことを特徴とする配線構造であっ
て、この構成により上記目的を達成するものである。
【0012】本発明において、「結晶構造を示す配線材
料」とは、結晶粒径がエレクトロマイグレーションに寄
与する配線材料を称し、代表的にはAl、及びAlを主
成分とする合金である。
【0013】本出願の請求項3の発明は、形成すべき配
線層の膜厚よりも厚く配線材料を形成し、該配線材料を
処理後、所定の膜の配線層に加工することを特徴とする
配線構造の形成方法であって、この構成により上記目的
を達成するものである。
【0014】本発明において、「処理」とは、配線材料
の粒径成長をもたらす処理を言い、代表的には熱処理で
ある。
【0015】本出願の請求項4の発明は、形成すべき配
線層の膜厚より厚い配線材料の厚さが、形成すべき配線
の配線幅よりも大きいことを特徴とする請求項3に記載
の配線構造の形成方法であって、この構成により上記目
的を達成するものである。
【0016】本発明によれば、配線の膜厚方向と幅方向
のいずれの方向についても結晶成長が行われ、大粒径化
が効果的に進行する。
【0017】本出願の請求項5の発明は、処理が熱処理
であることを特徴とする請求項3または4に記載の配線
構造の形成方法であって、この構成により上記目的を達
成するものである。
【0018】この熱処理は、例えば好ましくは400℃
以上で行うことができ、例えば連続的に400℃以上の
熱処理を加える態様で実施することができる。
【0019】本出願の請求項6の発明は、所定の膜厚の
配線層に加工する手段が、全面ポリッシュであることを
特徴とする請求項3ないし5のいずれかに記載の配線構
造の形成方法であって、この構成により上記目的を達成
するものである。
【0020】本出願の請求項7の発明は、所定の膜厚の
配線層に加工する手段が、全面ドライエッチングによる
エッチバックであることを特徴とする請求項3ないし5
のいずれかに記載の配線構造の形成方法であって、この
構成により上記目的を達成するものである。
【0021】上記エッチバックは、好ましくは熱処理
後、更に好ましくは400℃以上の熱処理後に行うのが
良い。
【0022】本出願の請求項8の発明は、所定の幅の配
線層に加工した後、全面ポリッシュまたはドライエッチ
ングによるエッチバックを行うことを特徴とする請求項
3ないし5のいずれかに記載の配線構造の形成方法であ
って、この構成により上記目的を達成するものである。
【0023】本出願の請求項9の発明は、配線材料を溝
内に埋め込んで成る配線構造を形成する配線構造の形成
方法において、形成すべき配線層の配線幅よりも深い溝
を形成し、該溝内へ完全に配線材料を埋め込み、溝以外
の領域の配線材料は除去することを特徴とする配線構造
の形成方法であって、この構成により上記目的を達成す
るものである。
【0024】本出願の請求項10の発明は、溝以外の領
域の配線材料の除去手段として、ポッシュもしくはドラ
イエッチングを用いることを特徴とする請求項9に記載
の配線構造の形成方法であって、この構成により上記目
的を達成するものである。
【0025】本出願の請求項11の発明は、配線材料層
として金属膜を形成するとともに該金属膜は400℃以
下の温度下で不活性ガス雰囲気中で1気圧以上の圧力を
加圧しながら成膜を行うことを特徴とする請求項3ない
し10のいずれかに記載の配線構造の形成方法であっ
て、この構成により上記目的を達成するものである。
【0026】本出願の請求項12の発明は、配線材料と
して金属膜形成後、該金属膜の融点以下の温度下で不活
性ガス雰囲気中で1気圧以上の圧力を加圧することを特
徴とする請求項3ないし10のいずれかに記載の配線構
造の形成方法であって、この構成により上記目的を達成
するものである。
【0027】本出願の請求項13の発明は、配線材料層
を形成後、連続的に400℃以上の熱処理を加え、その
後所定の膜厚もしくは配線幅に加工することを特徴とす
る配線構造の形成方法であって、この構成により上記目
的を達成するものである。
【0028】本出願の請求項14の発明は、配線材料
は、AlもしくはAl系合金膜であることを特徴とする
請求項1ないし13のいずれかに記載の配線構造の形成
方法であって、この構成により上記目的を達成するもの
である。
【0029】本出願の請求項15の発明は、配線材料を
形成する金属膜は、400℃以上の高温スパッタ法で形
成することを特徴とする請求項14に記載の配線構造の
形成方法であって、この構成により上記目的を達成する
ものである。
【0030】本出願の請求項16の発明は、配線材料で
ある金属膜は、400℃以下のスパタ法で形成し、その
後400℃以上の温度でリフローを施すことを特徴とす
る請求項11ないし15のいずれかに記載の配線構造の
形成方法であって、この構成により上記目的を達成する
ものである。
【0031】例えばAlまたはAlを主成分とする合金
を、400℃以下の温度で低温スパッタし、その後40
0℃以上の温度でリフローして、配線構造を形成するよ
うに実施することができる。
【0032】
【作用】本発明によれば、形成すべき配線層の膜厚より
も厚く、もしくは形成すべき配線層の幅よりも幅広に配
線材料層を形成し、または形成すべき配線層の配線幅よ
りも深い溝を形成して埋め込みを行うので、ここで結晶
成長させることによって所定の形成すべき配線層の膜厚
もしくは幅よりも大きな結晶粒径を得ることができる。
例えば図9に示すのは、Al−Si合金の例であるが、
ここに示すように、従来の配線構造IIであると、配線
膜厚が薄くなるに従って結晶粒径も小さくなり、MTT
Fが小さくなってエレクトロマイグレーション耐性が小
さくなるが、本発明の手法を用いた配線構造Iでは、
1.0μm膜厚の配線層を形成すると、ほぼ2〜3μm
(最大)の粒径の結晶が成長し、MTTFはほとんど変
化しない。従って、エレクトロマイグレーション耐性の
大きい配線を得ることができる。
【0033】
【実施例】以下本出願の発明の実施例について、図面を
参照して説明する。但し当然のことではあるが、本出願
の発明は以下に述べる実施例により限定されるものでは
ない。
【0034】実施例1 本実施例は、微細配線デバイスにおいてAlを大結晶粒
径に保つようにして配線を形成する。即ち、結晶粒径は
その成膜膜厚程度しか成長しない問題点に対して、予
め、その配線幅以上の大きさの膜厚を成膜させ、結晶の
大きさを膜厚程度の粒径とし、即ち配線幅以上の結晶粒
径を得ることで、配線をバンブー構造化させることで、
エレクトロマイグレーション耐性を強くさせるようにし
たものである。
【0035】本実施例1では、大粒径化する手段とし
て、配線幅が0.5μmの場合、その幅より大きい、例
えば5μm程度の膜厚Al膜を形成させ、シンターを施
す。その後0.5μm程度膜厚までの全面メタルポリッ
シュを行い大粒径Al配線を形成する。
【0036】本実施例は特に、MOSデバイスプロセス
に本発明を適用した。
【0037】本実施例により得られる配線構造は、図1
に示すように、結晶構造を示す配線材料であるここでは
Alから成る配線構造において、形成すべき配線層11
の膜厚T2 よりも厚く、配線材料層11aを形成した後
に、所定の膜厚T1 の配線層に加工することにより(矢
印12参照)、配線層11の結晶粒径を膜厚以上の大き
さに形成したものである。
【0038】本実施例においては、下記(a)〜(d)
の工程により、MOSデバイスの配線構造を形成した。
【0039】(a)基板1(Si基板)1に素子分離領
域2及び絶縁膜6(SiO2 )及びゲート材4(ポリS
i)から成るゲート領域を形成し、さらにサイドウォー
ル5形成後ソース/ドレイン3形成用イオン注入を行
い、MOSトランジスタを形成する。これにより図2の
構造とする。
【0040】(b)上記MOSFET構造の形成後、層
間膜7(SiO2 )の成膜を行う。成膜は下記の条件に
よって行った。 条件 ガス TEOS=50sccm 温度 720℃ 圧力 40Pa 膜厚 600nm
【0041】次にレジストパターニングを行い、ドライ
エッチングにより接続孔7aを形成し、図3の構造とし
た。エッチング条件は下記のとおりとした。 ドライエッチング条件 ガス C4 8 =50sccm RFパワー 1200W 圧力 2Pa
【0042】(c)接続孔7a内の埋め込み配線材料を
形成させる。ここでは、接続孔7a内の埋め込みは、ブ
ランケットWを埋め込み配線材料9として、形成した。
まず、W密着層8としてTiN/Tiを下記条件で形成
した。 条件 Ti形成条件 パワー 4kW 成膜温度 150℃ ガス Ar=1000sccm 膜厚 30nm 圧力 0.47Pa TiN形成条件 パワー 5kW ガス Ar/N2 =40/70sccm 膜厚 70nm 圧力 0.47Pa
【0043】次に、ブランケットWを下記条件で形成し
た。 W形成条件 ガス Ar/N2 /H2 /WF6 =2200
/300/500/75sccm 温度 450℃ 圧力 10640Pa
【0044】埋め込み配線材料9であるWをエッチバッ
クすることにり、図4の構造とした。エッチバック条件
は次のとおりである。 条件 ガス SF6 =50sccm RFパワー 150W 圧力 1.33Pa 成膜温度 350℃
【0045】(d)配線像11を形成する。ここでは次
のようにして、Al/Tiの配線を形成した。バリア層
10としてのTi膜は、下記条件で成膜できる。 Ti成膜条件 パワー 4kW 成膜温度 150℃ ガス Ar=100sccm 膜厚 30nm 圧力 0.47Pa
【0046】さらに、配線材料層11aとして、Alを
成膜する。これは、下記条件で成膜できる。引き続き、
Cuを研磨法で研磨し、溝10の部分だけに残すように
する。これによって図7の構造を得た。研磨条件は下記
の条件とした。 Al成膜条件 パワー 22.5kW 成膜温度 150℃ ガス Ar=40sccm 膜厚 5μm 圧力 0.47Pa
【0047】次いで本実施例では、矢印12により模式
的に示すように、全面ポリッシュを行い、配線材料層1
1aであるAl膜のみを次の条件のメカニカルケミカル
ポリッシュにより薄膜化する。 条件 図5に示す研磨装置を用いた。 研磨プレート60の回転数 37rpm ウェハ保持試料64の台回転数 17rpm 研磨圧力 5.5E8Pa 使用液:過水(1wt%)+アミン(1wt%)+H2
Oの溶液 流量225ミリリットル/min. パッド67の温度: 40℃
【0048】その後、レジストパターニング及び下記条
件のドライエッチングでAl/Ti配線層を形成させ
る。 条件 ガス BCl3 /Cl2 =60/90s
ccm マイクロ波パワー 1000W RFパワー 50W 圧力 0.016Pa
【0049】なお、図5中、61はメカニカルポリッシ
ュ液の供給口、62はメカニカルポリッシュ液を模式的
に示すもの、63は研磨プレート60の回転軸、65
は、被研磨基板ウェハ68を支持するウェハ保持試料台
64の回転軸、66は加圧を示すものである。
【0050】本実施例では、予め配線形成材料層11a
(Al)を厚く形成し、特に配線幅より厚く形成したの
で、形成する配線はその膜厚がいくら薄くなっても、そ
の結晶粒径はその配線幅より常時大きくなり、配線はバ
ンブー構造を保つため、エレクトロマイグレーション耐
性は強くなる。
【0051】実施例2 本実施例では、図2ないし図4について実施例1と同様
の工程を行い、工程(d)のメカニカルポリッシュのか
わりに、全面エッチングを行った。この全面エッチング
により、配線材料層11aをを薄膜化し、図1と同様の
構造を得るようにしたものである。
【0052】実施例3 本実施例においては、形成すべき配線幅が0.5μmの
場合、予めそれより深い溝、特にここでは1μm以上の
溝を作る。そこへ、高温スパッタもしくはAlリフロー
でAl埋め込みを行い、配線材料層を形成する。溝以外
の配線材料(Al膜)は、メタルポリッシュで除去する
ようにした。
【0053】以下図6及び図7を参照する。本実施例
は、実施例1の工程(d)の部分のみの条件変更とな
る。本実施例の工程(d)は、下記のとおりである。
(d)層間膜71を下記条件で形成する。 条件 ガス TEOS=50sccm 温度 720℃ 圧力 0.016Pa 膜厚 2μm
【0054】その後レジストパターニング及びドライエ
ッチングにより、溝14を形成する(2μm深さの溝1
4とした)。
【0055】さらに、溝14へ、下地層10bとしてT
i成膜後、高温スパッタで配線材料であるAlを埋め込
む。埋め込まれたAl配線層を符号13bで示す。これ
により、Al/Tiの配線を形成させる。
【0056】Ti成膜条件 パワー 4kW 成膜温度 150℃ ガス Ar=100sccm 膜厚 30nm 圧力 0.47Pa
【0057】さらに、Alを成膜する。 Al成膜条件 パワー 22.5kW 成膜温度 500℃ ガス Ar=40sccm 膜厚 5μm 圧力 0.47Pa Alリフローの場合は、Alを150℃程度の熱処理を
加えることでリフローを施す。
【0058】次に、全面ポリッシュにより、配線材料層
であるAl膜のみにメカニカルケミカルポリッシュを施
す。 条件 図5に示す研磨装置を用いた。 研磨プレート60の回転数 37rpm ウェハ保持試料64の台回転数 17rpm 研磨圧力 5.5E8Pa 使用液:過水(1wt%)+アミン(1wt%)+H2
Oの溶液 流量225ミリリットル/min. パッド67の温度: 40℃
【0059】その後、レジストパターニング及びドライ
エッチングで、Al/Ti配線層を形成させる。 条件 ガス BCl3 /Cl2 =60/90s
ccm マイクロ波パワー 1000W RFパワー 50W 圧力 0.016Pa
【0060】本実施例では、配線構造は、図6、詳しく
は図7に示すように、配線膜厚dが、配線幅Wよりも広
くなるようにして、配線層13a,13bを形成する。
このため、結晶成長が大きくなされ、配線材料のバンブ
ー構造化が実現し、エレクトロマイグレーション耐性の
良い配線が得られる。
【0061】即ち、従来技術では、図8に略示するよう
に、配線15の膜厚dが配線幅Wより小なので、配線は
微結晶粒径化してしまい、エレクトロマイグレーション
耐性が上がらなかったが、本実施例では上記のように大
粒径化でき、耐性を向上できるのである。
【0062】本実施例では特に埋め込み配線技術を用い
ているので、Al配線膜厚が厚くなっても完全平坦化が
可能である。
【0063】実施例4 本実施例は、実施例1の工程(d)の部分のみの条件変
更となる。
【0064】本実施例では、形成する薄膜Alを100
気圧以上の圧力下で成膜を行う。もしくは、Al膜成膜
後、400℃程度の温度を加えながら、高圧圧力を加え
る。高圧力下では、Al成膜温度が150℃〜300℃
レベルでAl原子は動きやすくなり、より安定した単結
晶に近い形に近づこうとし、結果として薄膜Alでも大
粒径化する。
【0065】本実施例の工程(d)は、下記のとおりで
ある。(d)Al/Tiの配線を形成させる。 Ti成膜条件 パワー 4kW 成膜温度 150℃ ガス Ar=100sccm 膜厚 30nm 圧力 0.47Pa
【0066】さらに、配線材料層としてAlを成膜す
る。 Al成膜条件 パワー 22.5kW 成膜温度 150℃ ガス Ar=40sccm 膜厚 5μm 圧力 0.47Pa
【0067】別の加圧チャンバーで、5μmAlに対し
てさらに、150〜300℃以下で、Ar中200気圧
の圧力を1分間加える。
【0068】その後、レジストパターニング及びドライ
エッチングでAl/Ti配線層を形成させる。 条件 ガス BCl3 /Cl2 =60/90s
ccm マイクロ波パワー 1000W RFパワー 50W 圧力 0.016Pa
【0069】本実施例により、エレクトロマイグレーシ
ョン耐性の高い、良好な配線構造が得られた。
【0070】実施例5 本実施例では、溝14の埋め込みを、実施例4と同様の
条件で行ったが、但し、200気圧下での処理時に、A
l成膜を継続して行った。
【0071】本実施例によっても、実施例4と同様の効
果がもたらされる。
【0072】実施例6 本実施例も、実施例1の工程(d)の部分のみの変更と
なる。
【0073】本実施例においては、目的の薄膜Alを全
面に形成させ、その後連続して400℃程度の熱処理を
加え大粒径化する。その後レジストパターニング及びド
ライエッチングで目的のパターンを形成する。従来の目
的のパターン形成後熱処理を加える場合より、ベタ全面
にAl膜が存在している時点で熱処理を加えたほうが、
Alは四方八方に動くため、大粒径化が可能となるの
で、この実施例が有利である。
【0074】本実施例の工程(d)は下記のとおりであ
る。(d)Al/Tiの配線を形成させる。 Ti成膜条件 パワー 4kW 成膜温度 150℃ ガス Ar=100sccm 膜厚 30nm 圧力 0.47Pa
【0075】さらに、配線材料層としてAlを成膜す
る。 Al成膜条件 パワー 22.5kW 成膜温度 150℃ ガス Ar=40sccm 膜厚 5μm 圧力 0.47Pa
【0076】その後、連続的に400℃の熱処理を60
分間加える。
【0077】その後、レジストパターニング及び下記条
件のドライエッチングでAl/Ti配線層を形成させ
る。 条件 ガス BCl3 /Cl2 =60/90s
ccm マイクロ波パワー 1000W RFパワー 50W 圧力 0.016Pa
【0078】本実施例も、前記例と同様の効果を有す
る。
【0079】上記各実施例は、その他様々はバリエーシ
ョンをとることができ、例えば成膜法は、スパッタ以外
のCVDを用いた場合でも適用できる。また、プロセス
例もMOSデバイス以外の他のデバイス(バイポーラト
ランジスタ、CCD等)にも適用できる。また、Cu、
Ag等の、Al以外の配線材料にも適用できる。
【0080】
【発明の効果】本発明によれば、エレクトロマイグレー
ション耐性の大きい配線を、例えばエレクトロマイグレ
ーション耐性の大きいAl系配線構造、及びかかる配線
構造の形成方法を提供することができた。
【図面の簡単な説明】
【図1】実施例1の配線構造を示す断面図である。
【図2】実施例1の工程を示す断面図である(1)。
【図3】実施例1の工程を示す断面図である(2)。
【図4】実施例1の工程を示す断面図である(3)。
【図5】実施例で用いたポリッシュ装置を示す構成図で
ある。
【図6】実施例2の配線構造を示す断面図である。
【図7】実施例2の配線構造の要部拡大図である。
【図8】従来技術を示す図である。
【図9】発明の作用説明図である。
【符号の説明】
1 基板(Si基板) 11a 配線材料層 11 配線層 13a 配線層 13b 配線層 14 溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/302 L 21/88 M D

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】結晶構造を示す配線材料から成る配線構造
    において、 形成すべき配線層の膜厚よりも厚く配線材料層を形成し
    た後、所定の膜厚の配線層に加工することにより、配線
    層の結晶粒径を膜厚以上の大きさに形成したことを特徴
    とする配線構造。
  2. 【請求項2】結晶構造を示す配線材料を溝内に埋め込ん
    で成る配線構造において、 形成すべき配線層の配線幅よりも深い溝を形成して埋め
    込みを行うことをにより、配線層の結晶粒径を配線幅以
    上の大きさに形成したことを特徴とする配線構造。
  3. 【請求項3】形成すべき配線層の膜厚よりも厚く配線材
    料を形成し、該配線材料を処理後、所定の膜の配線層に
    加工することを特徴とする配線構造の形成方法。
  4. 【請求項4】形成すべき配線層の膜厚より厚い配線材料
    の厚さが、形成すべき配線の配線幅よりも大きいことを
    特徴とする請求項3に記載の配線構造の形成方法。
  5. 【請求項5】処理が熱処理であることを特徴とする請求
    項3または4に記載の配線構造の形成方法。
  6. 【請求項6】所定の膜厚の配線層に加工する手段が、全
    面ポリッシュであることを特徴とする請求項3ないし5
    のいずれかに記載の配線構造の形成方法。
  7. 【請求項7】所定の膜厚の配線層に加工する手段が、全
    面ドライエッチングによるエッチバックであることを特
    徴とする請求項3ないし5のいずれかに記載の配線構造
    の形成方法。
  8. 【請求項8】所定の幅の配線層に加工した後、全面ポリ
    ッシュまたはドライエッチングによるエッチバックを行
    うことを特徴とする請求項3ないし5のいずれかに記載
    の配線構造の形成方法。
  9. 【請求項9】配線材料を溝内に埋め込んで成る配線構造
    を形成する配線構造の形成方法において、 形成すべき配線層の配線幅よりも深い溝を形成し、 該溝内へ完全に配線材料を埋め込み、 溝以外の領域の配線材料は除去することを特徴とする配
    線構造の形成方法。
  10. 【請求項10】溝以外の領域の配線材料の除去手段とし
    て、ポリッシュもしくはドライエッチングを用いること
    を特徴とする請求項9に記載の配線構造の形成方法。
  11. 【請求項11】配線材料層として金属膜を形成するとと
    もに、該金属膜は融点以下の温度下で不活性ガス雰囲気
    中で1気圧以上の圧力を加圧しながら成膜を行うことを
    特徴とする請求項3ないし10のいずれかに記載の配線
    構造の形成方法。
  12. 【請求項12】配線材料として金属膜形成後、該金属膜
    の融点以下の温度下で不活性ガス雰囲気中で1気圧以上
    の圧力を加圧することを特徴とする請求項3ないし10
    のいずれかに記載の配線構造の形成方法。
  13. 【請求項13】配線材料層を形成後、連続的に400℃
    以上の熱処理を加え、その後所定の膜厚もしくは配線幅
    に加工することを特徴とする配線構造の形成方法。
  14. 【請求項14】配線材料は、AlもしくはAl系合金膜
    であることを特徴とする請求項1ないし13のいずれか
    に記載の配線構造の形成方法。
  15. 【請求項15】配線材料を形成する金属膜は、400℃
    以上の高温スパッタ法で形成することを特徴とする請求
    項14に記載の配線構造の形成方法。
  16. 【請求項16】配線材料である金属膜は、400℃以下
    のスパッタ法で形成し、その後400℃以上の温度でリ
    フローを施すことを特徴とする請求項11ないし15の
    いずれかに記載の配線構造の形成方法。
JP33506793A 1993-12-28 1993-12-28 配線構造の形成方法 Expired - Fee Related JP3348496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33506793A JP3348496B2 (ja) 1993-12-28 1993-12-28 配線構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33506793A JP3348496B2 (ja) 1993-12-28 1993-12-28 配線構造の形成方法

Publications (2)

Publication Number Publication Date
JPH07201853A true JPH07201853A (ja) 1995-08-04
JP3348496B2 JP3348496B2 (ja) 2002-11-20

Family

ID=18284395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33506793A Expired - Fee Related JP3348496B2 (ja) 1993-12-28 1993-12-28 配線構造の形成方法

Country Status (1)

Country Link
JP (1) JP3348496B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391774B1 (en) 1999-04-21 2002-05-21 Nec Corporation Fabrication process of semiconductor device
JP2008159651A (ja) * 2006-12-21 2008-07-10 Elpida Memory Inc 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法
JPWO2021053778A1 (ja) * 2019-09-19 2021-03-25

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391774B1 (en) 1999-04-21 2002-05-21 Nec Corporation Fabrication process of semiconductor device
JP2008159651A (ja) * 2006-12-21 2008-07-10 Elpida Memory Inc 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法
JPWO2021053778A1 (ja) * 2019-09-19 2021-03-25

Also Published As

Publication number Publication date
JP3348496B2 (ja) 2002-11-20

Similar Documents

Publication Publication Date Title
JP2580096B2 (ja) 半導体装置の製造方法
KR100214852B1 (ko) 반도체 디바이스의 금속 배선 형성 방법
JP3501265B2 (ja) 半導体装置の製造方法
JPH08148560A (ja) 半導体装置の配線構造及びその製造方法
TW406313B (en) Semiconductor device and manufacturing method of the same
JPH04307933A (ja) タングステンプラグの形成方法
KR100331906B1 (ko) 반도체 장치의 제조 방법
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JPH09326436A (ja) 配線形成方法
JPH07201853A (ja) 配線構造及び配線構造の形成方法
JP2005038999A (ja) 半導体装置の製造方法
JP3329290B2 (ja) 半導体装置の製造方法
JP2736370B2 (ja) 半導体装置とその製造方法
JP3282496B2 (ja) 半導体装置の製造方法
JP3890722B2 (ja) 半導体装置の銅配線
JPH06204218A (ja) 半導体装置の製造方法
JP2564786B2 (ja) 半導体装置およびその製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP2000124310A (ja) 半導体装置およびその製造方法
JPH0586653B2 (ja)
JPH05121564A (ja) 半導体装置及びその製造方法
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JPH07273064A (ja) 微小構造及びその製造方法、及び接続配線構造の形成方法
JPH1154507A (ja) 半導体装置の製造方法
JP4605995B2 (ja) 配線構造の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090913

LAPS Cancellation because of no payment of annual fees