JPH1074761A - 銅配線製造方法 - Google Patents
銅配線製造方法Info
- Publication number
- JPH1074761A JPH1074761A JP24926696A JP24926696A JPH1074761A JP H1074761 A JPH1074761 A JP H1074761A JP 24926696 A JP24926696 A JP 24926696A JP 24926696 A JP24926696 A JP 24926696A JP H1074761 A JPH1074761 A JP H1074761A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- thin film
- copper thin
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
を提供する。 【解決手段】 基板10上に形成された凹部131、1
32内を銅材料で充填して銅配線を形成する際、絶縁膜
12上での銅薄膜16の等方的な成長を開始した後、凹
部131、132側面に形成された銅薄膜16が互いに接
触する前にその成長を停止させ、次いでアニール処理を
行う。銅薄膜16の成長の際には凹部131、132内に
は閉塞した空間が形成されていないので、アニール処理
による銅薄膜16の流動化によって周囲の銅材料が凹部
131、132内に引き込まれ、銅材料で充填することが
できる。銅薄膜の等方的な成長にはCVD法を用いると
よい。
Description
な凹部に銅材料を充填して銅配線を形成する技術にかか
り、特に、銅配線中にボイドが形成されない銅配線製造
方法に関する。
性等から、主にアルミニウム(Al)を主成分とする電極
配線材料が使用されている。
では、エレクトロマイグレーションやストレスマイグレ
ーションに対する耐性が弱いため、半導体集積回路の微
細化が進むに連れ、不良が多発して問題となっている。
する電極配線材料に替え、エレクトロマイグレーション
やストレスマイグレーションに対する耐性が高いタング
ステン(W)やモリブデン(Mo)を用いることが提案され
ている。しかし、それらの材料はアルミニウムに比較し
て抵抗値が大きいため、微細な配線パターンに適用した
場合には、大きな電圧降下による信号遅延が新たな問題
として生じている。
エレクトロマイグレーション耐性やストレスマイグレー
ション耐性に優れた銅(Cu)を電極配線材料として用い
ることが検討されており、種々の銅配線製造方法が提案
されている。
P法(化学的機械研磨法)を用いた従来技術の方法の工程
を説明する。
線対象物であり、基板110とその上に成膜された絶縁
膜112上とを有しており、その絶縁膜112表面に
は、ドライエッチング法によって凹部1131、1132
が形成されている(同図(a))。
防止膜(バリアメタル)114を全面成膜し(同図(b))、
CVD法を用いて銅薄膜116を形成する(同図(c))。
このとき、反応条件を適切に設定し、拡散防止膜114
の表面上で銅を等方的に成長させ、凹部1131、11
32内を、銅薄膜116を構成する銅材料で充填させ
る。
等により、銅薄膜116表面は滑らかにならず、突起や
窪みが生じてしまう(同図(c))。特に、高アスペクト比
の凹部1131内では、側面から成長した銅薄膜116
表面の突起同士が接触した場合、その部分121で銅薄
膜116が閉じ、閉塞した空洞122が生じてしまう。
空洞122に対しては、CVD法による反応をそれ以上
進めても閉塞した空洞122内には銅薄膜は成長しない
ため、凹部1131内を銅材料によって完全に充填する
ことができなくなる(同図(d))。
って研磨した場合には、凹部1131、1132内に形成
される銅配線1251、1252のうち、空洞のない方の
凹部1132内の銅配線1252は銅材料で充填される
が、空洞122のある方の凹部1131内の銅配線12
51では、その内部にボイド126が形成されてしま
う。
を高抵抗にする他、断線等の種々の不良を引き起こす原
因となり、特性や信頼性を低下させるため、その解決が
望まれていた。
術の不都合を解決するために創作されたもので、その目
的は、ボイドのない銅配線が得られる技術を提供するこ
とにある。
に、請求項1記載の発明方法は、基板上に形成され、凹
部が設けられた絶縁膜上に銅薄膜を形成し、前記凹部を
銅材料で充填する銅配線製造方法において、前記銅薄膜
の等方的な成長を開始した後、前記凹部側面に形成され
た前記銅薄膜が互いに接触する前にその成長を停止さ
せ、次いで熱処理を行って前記銅薄膜を流動化させるこ
とを特徴とする。
2記載の発明のように、CVD法を用いることができ
る。
項記載の銅配線製造方法については、請求項3記載の発
明のように、前記銅薄膜と前記絶縁膜との間に拡散防止
膜を設けることが望ましい。
項記載の銅配線製造方法の熱処理については、請求項4
記載の発明のように、600℃以下の温度で行うことが
できる。
か1項記載の銅配線製造方法については、請求項5記載
の発明のように、前記凹部内に充填された銅材料を残
し、他の部分の銅材料を化学的機械研磨法で除去し、前
記凹部内に充填された銅材料で銅配線を形成することが
できる。
成長と非等方的な成長とがあるが、金属薄膜の形成に広
く用いられているスパッタリング法では、非等方的な成
長によって薄膜が形成されるため、凹部内をスパッタリ
ング法により堆積させた銅薄膜によって充填しようとし
た場合、凹部の開口端にはオーバーハングが生じ、高ア
スペクト比の凹部ではその部分が閉塞してしまう場合が
ある。
等方的であり、高温での成長反応は非等方的であること
が知られている。図3に、銅薄膜の成長速度Sを縦軸、
基板温度T(K)の逆数(1000/T)を横軸にとり、C
VD法における基板温度Tと銅薄膜の成長速度Sの関係
を示す。低温における成長は反応律速であり、充満した
原料ガスが表面に均一に吸着されて銅が生成するため、
等方的な成長となる。高温における反応は、表面に飛来
した原料ガスが表面に付着したところで銅が成長するた
め、付着しやすい位置の成長速度が速くなり、非等方的
になる。
オーバーハング等の問題は、アルミニウムスパッタ薄膜
の場合では、400℃〜450℃という低温での熱処理
を行うことにより、アルミニウム薄膜を流動化させ、薄
膜内部に形成された空洞をアルミニウム材料で充填する
ことで解決されている(リフロー技術)。
された銅薄膜の場合には、加熱によるアニール処理を行
っても容易に流動化せず、リフロー技術を適用できな
い。
法により等方的(コンフォーマル)に成長した銅薄膜を加
熱した場合、600℃以下の低温で容易に流動化するこ
とを見出した。このような流動化を生じさせれば、アル
ミニウム薄膜の場合と同様、銅薄膜内の空洞も銅材料で
充填し、ボイドのない銅配線を形成できると期待され
た。
CVD法によって銅薄膜を形成し、次いでアニール処理
(熱処理)を行ったが、銅薄膜内部にあった空洞は銅材料
で充填されず、銅配線内にボイドが残った。
真(溝幅0.4μm、高さ1.0μm)を、熱処理前を図
4(a)に、熱処理後を同図(b)に示す。
を等方的に成長させた場合には、理論的には凹部内は銅
薄膜で充填されるはずである。実際の銅薄膜の場合に空
洞が生じる原因は、CVD法により形成した銅薄膜の表
面が滑らかでなく、凹部側面に形成された銅薄膜同士
が、その表面の突起部分で互いに接触してしまうためで
あり、その部分で銅薄膜が閉塞すると空洞が形成されて
しまう(同図(a)のSEM写真)。
によって流動化させても、基板表面の同薄膜は平坦化す
るものの、一旦銅薄膜内に形成された空洞は、小さなも
のが集まって大きくはなるが、消滅しない場合がある
(同図(b)のSEM写真)。従って、銅薄膜の場合、単に
流動化させるだけではボイドのない銅配線を形成するた
めには不十分であり、上述の本発明の構成のように、基
板上に形成された絶縁膜表面の凹部内で銅薄膜を等方的
に成長させる際、凹部側面に形成された銅薄膜が互いに
接触する前に成長を停止させ、凹部内の銅薄膜が空洞を
形成しないようにして、熱処理(アニール処理)を行う必
要がある。
加熱により流動化した凹部周囲の銅薄膜が凹部内に流れ
込むので凹部内が銅材料で充填され、ボイドのない銅配
線を形成することが可能となる。
膜のアニール処理前の断面SEM写真を図5(a)に、ア
ニール処理後の断面SEM写真を同図(b)に示す。この
SEM写真の銅薄膜は、CVD法によって基板温度17
0℃で成長させ、凹部側面の銅薄膜が接触する前に成長
を停止させ、400℃でアニール処理を行ったものであ
る。図5(a)、(b)のSEM写真から観察される通り、
本発明によれば、凹部内をボイドのない銅材料で充填で
きることが分かる。
縁膜上に残っているため、CMP法やその他のエッチン
グ法、研磨法を用い、絶縁膜上の銅薄膜を除去すると、
凹部内にだけ銅材料が残り、銅配線を形成することがで
きる。なお、銅は拡散しやすいため、予め基板上に拡散
防止膜を形成し、その後CVD法によって銅薄膜を形成
するとよい。
7μm、高さ1.0μmの細溝を凹部とし、本発明方法
を用いて形成した銅薄膜の断面SEM写真を示す。同図
(a)は熱処理前であり、幅0.4μmの溝の側面に形成
された銅薄膜が互いに接触する前に成長を停止させた場
合の0.4〜0.7μmの溝の状態が示されている。同
図(b)はその状態から熱処理を行った後の断面SEM写
真である。この図6(a)、(b)の凹部概略形状と寸法
を、図7(a)、(b)にそれぞれ対応させて示す。
観察される。従って、小電流を流す細い銅配線の他、大
電流を流す銅配線も必要な場合には、小電流を流す銅配
線を形成するための細溝を複数本並列にし、電流を分散
させるようにすればよい。例えば、最も幅が狭い細溝が
幅0.4μmである場合に、その細溝に形成される銅配
線に流す電流の倍の電流を流す銅配線が必要なときに
は、0.4μmの細溝を2本形成し、幅0.4μmの銅
配線を2本並列に用いるようにすればよい。
て説明する。図1(a)〜(d)は、本発明の銅配線製造方
法の一例の工程図であり、図1(a)の符号8は配線対象
物を示している。
成る基板10と、その基板10表面に形成された膜厚
1.0μmのシリコン酸化膜から成る絶縁膜12とを有
しており、絶縁膜12表面には、幅0.35〜0.7μ
mの細溝形状の凹部が、底部に基板10表面が露出しな
いようにして設けられている。符号131で幅0.4μ
mの細溝形状の凹部を、符号132で幅0.6μmの細
溝形状の凹部を示す。
装置(図示せず)内に搬入し、TiNターゲットをスパッ
タリングし、絶縁膜12表面に膜厚700Åの窒化チタ
ン(TiN)薄膜から成る拡散防止膜14を形成した(同
図(b))。その拡散防止膜14は、凹部131、132の
側面にも形成されている。次いで、拡散防止膜14が形
成された配線対象物8を、図2の符号52で示す銅薄膜
製造装置の搬出入室61内に納めた。
中心として、その周囲に搬出入室61と、CVD室62
と、アニーリング室63とが配置されて構成されてお
り、搬出入室61内に配線対象物8を納めた後、真空状
態にし、搬送室60内に配置された搬送ロボット71の
アーム72上に乗せてCVD室62内へ搬送した。
セチルアセトン・ビニルトリメチルシラン(Hexafluoroa
cetylacetonate Cu(I) vinyltrimetylsilane)([Cu(hfa
c)(vtms)]と略す)を主成分とする原料ガスを導入し、基
板温度170℃、成膜圧力1.0Torr、水素キャリア流
量600sccm、原料ガス[Cu(hfac)(vtms)]供給量0.5
g/分の成膜条件によってCVD法による銅の成長を行
い、銅薄膜16を形成した。
するので、5分間の成長により、凹部131、132内部
表面や絶縁膜12表面に膜厚約1000Åの均一な膜厚
の銅薄膜16が形成された。
膜厚Dが次式、 D < W/2 を満たせば、溝内部の側面に形成された銅薄膜は互いに
接触しないが、CVD法により形成した銅薄膜表面は凹
凸があるため、銅薄膜同士が確実に接触しないようにす
るためには、W/2よりも小さめにし、凸部同士が接触
しないようにしておく必要がある。
の膜厚は1000Åであり溝幅は0.4μmであるか
ら、銅薄膜16は上式を満たしており、銅薄膜その突起
も含めて表面同士は接触していなかった。
物8をアーム72によってCVD室62からアニーリン
グ室63に搬送し、そのアニーリング室63内を水素雰
囲気にして基板温度400℃でアニール処理(熱処理)を
10分間行った。
動化し、凹部131、132内は銅配線16を構成する銅
材料で充填された(同図(d))。その表面をCMP法等の
方法で研磨したところ、凹部131、132内に、ボイド
の無い銅配線が得られた。
32が細溝形状の場合について説明したが、凹部の形状
はそれに限定されるものではない。また、凹部131、
132底面の拡散防止膜14下には絶縁膜12があり、
拡散防止膜14と基板10表面とは接触していなかった
が、基板表面が露出するコンタクトホールや、下層の金
属配線の表面が露出するビアホールに対しても、必要に
応じて拡散防止膜を形成した後、本発明方法を適用して
銅配線を形成することができる。
薄膜を用いたが、本発明に用いることができる拡散防止
膜はそれに限定されるものではない。拡散防止膜として
は、絶縁膜や酸化膜中への銅の拡散を防止できる薄膜
で、例えば、TiW、Ta、Mo、W等の高融点金属
や、それら高融点金属の化合物を用いることができる。
それらの単層膜で拡散防止膜を構成してもよく、多層膜
を形成して拡散防止膜を構成してもよい。拡散防止膜の
形成は、スパッタリング法に限定されず、CVD法等の
種々の薄膜形成方法を用いることができる。
膜に限定されるものではなく、窒化シリコン膜等各種の
絶縁性の薄膜が含まれる。基板についてもシリコン基板
に限定されるものではない。銅薄膜や銅材料について
は、銅を主成分とする金属薄膜や金属材料を広く含む。
例えば、CVD法によって銅薄膜を成長させる際、他の
金属を含有するガスを添加し、特性を改善させた銅薄膜
や、その銅薄膜の流動化によって凹部内に充填された銅
材料も含まれる。
いては、基板温度を170℃にする場合に限定されるも
のではないが、本実施例に用いた銅薄膜の原料ガスで
は、高温になると成膜反応が供給律速状態となり、等方
的な銅薄膜の成長を行えなくなるので、180℃以下の
基板温度でCVD法を行うことが望ましい。
上述した400℃に限定されるものではない。高温で行
った場合、アニール処理を短時間で終了させることがで
きるので、コスト面からは望ましいが、絶縁膜や基板中
に銅が拡散しない温度で行う必要がある。拡散防止膜と
してTiNを用いた場合、600℃を超える温度になる
とバリア性が低下してしまうので、その温度以下にする
必要がある。但し、TiN膜等の拡散防止膜は、膜質に
よっては600℃以下の温度でバリア性が低下してしま
う場合もあるため、アニール処理の温度範囲としては3
00℃以上450℃以下が実用的である。
については、必ずしも水素ガス雰囲気に限定されるもの
ではない。例えば真空中で加熱するだけでも銅薄膜を流
動化させることができる。
面研磨を行う場合について説明したが、凹部内の銅材料
を残して絶縁膜表面の銅薄膜を除去できる研磨法、エッ
チング法を広く用いることができる。
できる。銅配線の中にボイドがなくなるので、信頼性の
高い銅配線を得ることができる。
造装置の一例
るための図
して従来技術により形成した銅薄膜の断面SEM写真 (b):その銅薄膜のアニール処理後の断面SEM写真
して本発明方法を適用した場合の、銅薄膜のアニール処
理前の状態を示す断面SEM写真 (b):そのアニール処理後の断面SEM写真
の溝に本発明方法を適用した場合の銅薄膜のアニール処
理前の断面SEM写真 (b):そのアニール処理後の断面SEM写真
を説明するための図
凹部 14……拡散防止膜 16……銅薄膜
工程を説明するための図
Claims (5)
- 【請求項1】 基板上に形成され、凹部が設けられた絶
縁膜上に銅薄膜を形成し、前記凹部を銅材料で充填する
銅配線製造方法において、 前記銅薄膜の等方的な成長を開始した後、 前記凹部側面に形成された前記銅薄膜が互いに接触する
前にその成長を停止させ、 次いで熱処理を行って前記銅薄膜を流動化させることを
特徴とする銅配線製造方法。 - 【請求項2】 前記銅薄膜の成長にCVD法を用いるこ
とを特徴とする請求項1記載の銅配線製造方法。 - 【請求項3】 前記銅薄膜と前記絶縁膜との間に拡散防
止膜を設けることを特徴とする請求項1又は請求項2の
いずれか1項記載の銅配線製造方法。 - 【請求項4】 前記熱処理を600℃以下の温度で行う
ことを特徴とする請求項1乃至請求項3のいずれか1項
記載の銅配線製造方法。 - 【請求項5】 前記凹部内に充填された銅材料を残し、
他の部分の銅材料を化学的機械研磨法で除去し、前記凹
部内に充填された銅材料で銅配線を形成することを特徴
とする請求項1乃至請求項4のいずれか1項記載の銅配
線製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24926696A JP3547027B2 (ja) | 1996-08-30 | 1996-08-30 | 銅配線製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24926696A JP3547027B2 (ja) | 1996-08-30 | 1996-08-30 | 銅配線製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1074761A true JPH1074761A (ja) | 1998-03-17 |
JP3547027B2 JP3547027B2 (ja) | 2004-07-28 |
Family
ID=17190416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24926696A Expired - Fee Related JP3547027B2 (ja) | 1996-08-30 | 1996-08-30 | 銅配線製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3547027B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6562219B2 (en) | 2001-01-22 | 2003-05-13 | Anelva Corporation | Method for the formation of copper wiring films |
KR100505039B1 (ko) * | 1998-07-04 | 2005-09-30 | 삼성전자주식회사 | 반도체 장치의 비아 콘택홀 필링 방법 |
-
1996
- 1996-08-30 JP JP24926696A patent/JP3547027B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505039B1 (ko) * | 1998-07-04 | 2005-09-30 | 삼성전자주식회사 | 반도체 장치의 비아 콘택홀 필링 방법 |
US6562219B2 (en) | 2001-01-22 | 2003-05-13 | Anelva Corporation | Method for the formation of copper wiring films |
Also Published As
Publication number | Publication date |
---|---|
JP3547027B2 (ja) | 2004-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100236668B1 (ko) | 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법 | |
KR102542758B1 (ko) | 상호접속부를 위한 루테늄 금속 피처 충전 | |
US5429989A (en) | Process for fabricating a metallization structure in a semiconductor device | |
JP2002075995A (ja) | 半導体装置及びその製造方法 | |
JPH11135504A (ja) | 半導体装置の製造方法 | |
JPH08148560A (ja) | 半導体装置の配線構造及びその製造方法 | |
JP2003507888A (ja) | 半導体ウェーハ上に銅の特徴を生じさせる方法 | |
JP3971192B2 (ja) | Cvd装置 | |
JP3244058B2 (ja) | 半導体装置の製造方法 | |
TW202105611A (zh) | 用於對互連結構形成鈷及釕蓋層的方法 | |
JP6723128B2 (ja) | ニッケル配線の製造方法 | |
JP3261317B2 (ja) | 銅配線製造方法、及び銅配線 | |
JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
JPS6353949A (ja) | 金属配線の形成方法 | |
JP2000049117A (ja) | 金属充てん構造部形成方法 | |
JPH1074761A (ja) | 銅配線製造方法 | |
JP2002329682A (ja) | Cu薄膜作製方法 | |
JPH09172070A (ja) | 半導体装置の製造方法 | |
JP3281816B2 (ja) | 銅配線製造方法 | |
JP3488586B2 (ja) | 半導体装置の製造方法 | |
JPH08222568A (ja) | 銅配線製造方法、半導体装置、及び銅配線製造装置 | |
JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
JP3087692B2 (ja) | 半導体装置の製造方法 | |
JPH0888224A (ja) | 半導体装置およびその製造方法 | |
JP7449790B2 (ja) | 金属配線の形成方法及び金属配線の構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040408 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |