JP2000049117A - 金属充てん構造部形成方法 - Google Patents

金属充てん構造部形成方法

Info

Publication number
JP2000049117A
JP2000049117A JP11163033A JP16303399A JP2000049117A JP 2000049117 A JP2000049117 A JP 2000049117A JP 11163033 A JP11163033 A JP 11163033A JP 16303399 A JP16303399 A JP 16303399A JP 2000049117 A JP2000049117 A JP 2000049117A
Authority
JP
Japan
Prior art keywords
metal
opening
vapor deposition
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11163033A
Other languages
English (en)
Other versions
JP3272325B2 (ja
Inventor
Larry Clevenger
ラレー・クレベンガー
Mark Hoinkis
マーク・ヒンキス
Roy C Iggulden
ロイ・シー・イグデン
Stefan J Weber
ステファン・ジェイ・ウェバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of JP2000049117A publication Critical patent/JP2000049117A/ja
Application granted granted Critical
Publication of JP3272325B2 publication Critical patent/JP3272325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高いアスペクト比を有するトレンチ、ヴィア
等の開口部を、経済的かつ信頼できる方法により埋める
ことができる技術を得る。 【解決手段】 集積回路装置の基板１における開口部
に、金属充てん構造部を形成する改善された方法を提供
する。本発明の方法は、基板１の誘電体層に設けられ
た、埋められるべき開口部１００に、ＣＶＤによる不連
続的な金属ライナ１８を形成する。この不連続的な金属
ライナ１８の上に、物理蒸着によりさらに金属を堆積を
堆積し、金属充てん構造部を形成する。この不連続的な
金属ライナは、連続的なＣＤＶライナと同等、もしくは
それ以上のぬれ性を与えるので、２５０ｎｍよりもずっ
と狭い開口幅を有する開口部を埋めることが可能とな
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、基板上の開口部
に金属を埋めた構造部を形成する方法に関するものであ
り、特に、基板上の開口部に不連続金属層を形成する方
法に関するものである。
【０００２】
【従来の技術】集積回路装置の製造においては、基板に
おける（あるいは、基板の層において）トレンチ、穴あ
るいは他の開口部を埋めることによって導電性金属構造
部を形成する必要がある。ヴィア（vias）やコンタクト
・ホールといった従来の充てん構造部に加えて、金属配
線のような導電性構造部を形成するためのダマシーン技
術や、複合導電性構造部を形成するために使用されうる
２重ダマシーン技術の広範な使用にも伴って、充てんプ
ロセスはより広く使用されるようになってきている。
【０００３】基板における開口部を埋めるほとんどの技
術は、ＴｉＮのような導電性バリア層が内側に形成され
た開口部に、必要とされる金属を化学蒸着（ＣＶＤ）そ
して／あるいは物理蒸着（ＰＶＤ）する工程を含む。多
くの例において、これらの金属堆積技術はリフロー技術
によって補足される。このリフロー技術において、堆積
された金属が加熱されることにより金属がボイドに流れ
込んで構造部にとどまり、そして／あるいは、堆積され
た金属をより平らな面にすることができる。いくつかの
例においては、そのままでは封じられてしまうボイドに
アクセスするために、エッチングのような他の付加的な
ステップが堆積ステップの間に使用されることもある。
一般に、充てん構造部においてはボイドの発生を減らす
かあるいは一切発生させず、要求される充てん構造部を
得るために必要とされるステップ数を最小にし、充てん
構造部を達成するために必要とされる処理温度を最小に
することが必要とされる。
【０００４】集積回路装置の大きさがますます小型化す
る伴い、適切に開口部を埋めて、要求される導電性構造
部を形成することはより難しくなる。埋められるべき構
造部が狭い開口部であり、高いアスペクト比（開口幅に
対する深さの比）である場合に、典型的にはそれはもっ
とも難しいものとなる。構造部の充てんを改善する一つ
の方法は、連続的なＣＶＤコンフォーマル金属層を埋め
られるべき開口部に形成し、その後、さらにＰＶＤ層を
堆積してリフローを行う、といった２段階プロセスであ
る。この技術は、公開ヨーロッパ特許出願番号第０７７
６０３７号に一般的な記載がなされている。
【０００５】
【発明が解決しようとする課題】上記のＣＶＤ／ＰＶＤ
技術により、多くの構造部に対し良い充てんを行うこと
ができるが、２５０ｎｍ以下の開口部幅を有する構造部
に関しては、まだ問題が残る。なぜなら、ＣＶＤプロセ
スは金属が開口部の底まで均一に付着されずに、開口部
入り口を塞ぎやすいからである。これに加えて、高いア
スペクト比を有する構造部を経済的かつ信頼できる方法
により埋めることができるように、さらに改良された技
術が常に求められ続けている。
【０００６】本発明は、金属充てん構造部を集積回路装
置の基板上の開口部に形成する改善された方法を提供す
る。本発明の方法は、埋められるべき開口部に、ＣＶＤ
による不連続的な金属ライナを形成することを特徴とす
る。この不連続的な金属ライナは、驚くことに、連続的
なＣＤＶライナと同等、もしくはそれ以上のぬれ性を与
える。このため、本発明の方法により、２５０ｎｍより
もずっと狭い開口幅を有する構造部を埋めることが可能
となる。
【０００７】
【課題を解決するための手段】本発明は基板上の開口部
に金属充てん構造部を形成する方法であって、内部表面
を有する前記開口部を備えた基板を用意する、基板用意
ステップと、前記開口部の内部表面に化学蒸着により不
連続金属層を堆積する、化学蒸着ステップと、前記不連
続金属層の上に物理蒸着によりさらに金属を堆積する、
物理蒸着ステップと、前記物理蒸着ステップにおいて堆
積された金属をリフローし、前記金属充てん構造部を得
る、リフローステップと、を有する金属充てん構造部形
成方法に関するものである。
【０００８】開口部の内部表面は、好ましくは、窒化チ
タンのような導電性物質である。好ましくは、不連続金
属層はアルミニウムで形成される。ＰＶＤにより堆積さ
れる金属は好ましくはアルミニウムもしくはアルミニウ
ム合金である。本発明の方法は、特にコンタクト・ホー
ル、ダマシーン・トレンチや２重ダマシーン・トレンチ
を埋めるのに有効である。本発明の方法は特に２５０ｎ
ｍ以下の開口部幅を有する充てん構造部に対して有効で
ある。
【０００９】
【発明の実施の形態】本実施形態は、金属充てん構造部
を集積回路装置の基板上の開口部に形成する改善された
方法について説明する。本方法は、埋められるべき開口
部にＣＶＤによる不連続的な金属ライナを形成すること
に特徴がある。この不連続的な金属ライナは、驚くこと
に、連続的なＣＤＶライナと同等、もしくはそれ以上の
ぬれ性を与える。このため、本方法により、２５０ｎｍ
よりもずっと狭い開口幅を有する構造部を埋めることが
可能となる。
【００１０】本方法は一般的に以下のステップを含むも
のである。 （ａ）内部表面を有する開口部を備えた基板を用意す
る、（ｂ）開口部の内部表面に化学蒸着により不連続金
属層を堆積する、（ｃ）不連続金属層の上に物理蒸着に
よりさらに金属を堆積する、（ｄ）ステップ（ｃ）にお
いて堆積された金属をリフローし、金属充てん構造部を
得る。
【００１１】ステップ（ａ）において与えられる基板
は、少なくとも一つ、好ましくは複数の開口部を有す
る。これらの開口部は一般に、集積回路装置の製造にお
いて、ヴィア、コンタクト・ホール、ダマシーンあるい
は２重ダマシーン・トレンチのために作られうる。典型
的には、開口部は（半導体）基板上に堆積された誘電体
層に形成される。開口部は典型的には、最上部誘電体層
の表面にマスクをリソグラフィ・パターニングし、１あ
るいは２段以上のエッチング・ステップによって、マス
クの開口部に相当する開口部を誘電体層に作ことにより
形成される。開口部を形成する様々な技術の例は、”
「Fundamental of Semiconductor ProcessingTechnolog
y 」Badith El-Kareh, Kluwer Academic Publishers,
(1995)”に記載されている。本方法の基板は、好ましく
は、集積回路チップの製造に使用されるような半導体基
板である。半導体は好ましい基板材料である。開口部が
形成される誘電体層は、集積回路の製造において使用さ
れる従来の誘電体層を使用することができる。基板上の
開口部は、要求される導電性構造部に従って、いかなる
大きさもとりうる。本方法は、特に埋められるべき開口
部がおよそ２５０ｎｍあるいはそれ以下、さらには、お
よそ２００ｎｍあるいはそれ以下の幅を有する場合に有
効である。
【００１２】好ましくは、開口部の内部表面には、４Ｂ
−６Ｂ族遷移金属含有導電性物質が被覆される。好まし
い４Ｂ−６Ｂ族遷移金属含有導電性物質には、チタン、
タンタル、ニオビウムから構成されるグループから選択
された４Ｂ−６Ｂ族遷移金属が含まれる。好ましくは、
４Ｂ−６Ｂ族遷移金属含有導電性物質は、４Ｂ−６Ｂ族
遷移金属の窒化物であり、窒化チタンがもっとも好まし
い。４Ｂ−６Ｂ族遷移金属含有導電性物質ライナは、開
口部に形成される金属構造部と開口部を囲う誘電物質と
の間の、望ましくない相互作用（例：拡散）を防ぎある
いは最小化する効果がある。４Ｂ−６Ｂ族遷移金属含有
導電性物質は、開口部に形成される金属構造部の一般的
な完全性を高める効果も奏する。４Ｂ−６Ｂ族遷移金属
含有導電性物質は、ＣＶＤあるいは他の適切な周知技術
により形成することができる。４Ｂ−６Ｂ族遷移金属含
有ライナの厚さは、埋められるべき開口部の幅や選択さ
れたライナ材料のバリア性能に従って変化し得る。一般
に、４Ｂ−６Ｂ族遷移金属含有ライナの厚さを最小にす
ることが望ましい。いくつかの例においては、ライナは
複数層（例、Ｔｉ層とＴｉＮ層）から形成されうる。
【００１３】不連続金属層は好ましくはアルミニウムで
作られる。この不連続金属層は好ましくはＣＶＤにより
堆積される。堆積は好ましくは従来のＣＶＤを使用し、
連続的なコンフォーマル薄膜が完成する前に堆積を止め
る。従って、不連続層の外観は、好ましくは、埋められ
る開口部の内部表面上の４Ｂ−６Ｂ族遷移金属含有ライ
ナ上にある金属核の外観となる。不連続層が連続コンフ
ォーマル層と異なる点は、少なくとも４Ｂ−６Ｂ族遷移
金属含有ライナの一部がＣＶＤプロセスの後も露出した
ままである、ということである。露出したままのライナ
の量は、埋められるべき開口部の幾何的な形状やこの後
のリフロープロセスでの温度等に依存して変化させるこ
とができる。埋められるべき開口部が非常に狭い開口幅
を有する場合、好ましいことに、露出するライナの量は
ＣＶＤ堆積の量の減少に対応して多くなる。ＣＶＤ堆積
の量が減少することにより、後に続くＰＶＤ金属堆積ス
テップの前に開口部が塞がれてしまうことを、より確実
に防止することができる。驚くことに、このように被覆
面積が減少したＣＶＤ層は、後に続くリフロー・ステッ
プにおける開口部の充てんを高めるように作用する。好
ましくは、およそ５０−９５％のライナ表面がＣＶＤ堆
積金属によって覆われる。
【００１４】正確なＣＶＤ堆積の状態は、要求される堆
積の被覆面積や堆積の量の程度によって変化しうる。典
型的なプロセス条件の例としては、ＣＶＤアルミニウム
堆積を約２００℃の温度でおよそ２．５秒間行い、他の
プロセス条件はアルミニウムのＣＶＤに通常使用される
ものに相当する条件で行うものが挙げられる。
【００１５】不連続層の堆積の後に、導電性構造部のバ
ルクを形成するためのアルミニウムあるいはアルミニウ
ム合金が、従来のＰＶＤ技術を用いて開口部に堆積され
る。堆積されるアルミニウムの量は、好ましくは、少な
くとも開口部を完全に埋めるのに十分な量である。（つ
まり、堆積されるアルミニウムあるいはアルミニウム合
金の量は、少なくとも、埋められるべき開口部における
スペースの量と同一である。）より好ましくは、開口部
におけるスペース以上のアルミニウムが堆積される。Ｐ
ＶＤ装置におけるアルミニウム・ヒータに設定される温
度は、好ましくはおよそ４５０℃あるいはそれ以下であ
る。堆積時間は要求される堆積量や他のプロセス条件に
依存して変化しうる。典型的な堆積時間の例はおよそ２
００−３００秒で、より典型的には、およそ２５０秒で
ある。好ましくは、ＰＶＤプロセスにおいて、ウェハも
しくは基板は約４００℃あるいはそれ以下の温度に維持
される。
【００１６】堆積されたアルミニウムあるいはアルミニ
ウム合金のリフローは、ＰＶＤプロセスが進行する間
に、熱上昇の関数として起こりうる。あるいは、ＰＶＤ
プロセスから分離されたリフロー加熱ステップを、アニ
ールや当技術分野の他の加熱技術を用いて行うことがで
きる。一般に、リフローは、基板が高温にさらされる時
間を最小限に抑えながら、堆積されれたアルミニウムあ
るいはアルミニウム合金におけるボイドをなくすように
相応の時間行われる。約５５０℃以上のリフロー温度は
避けた方がよい。本方法においては、不連続アルミニウ
ム層に伴いぬれ特性が改善されることにより、一般的
に、あまり厳しくないリフロー条件を使用して、本質的
にボイド−フリーな充てん構造部を得ることができる。
【００１７】アルミニウム合金を使用して開口部を埋め
る場合、合金は好ましくは少なくとも９０ｗｔ．％のア
ルミニウムを含み、より好ましくは、少なくとも９５ｗ
ｔ．％のアルミニウムを含む。このましい合金の物質に
は、銅やシリコンのような従来の付加物がある。一般に
は、本質的に純粋なアルミニウムの使用が好ましい。
【００１８】本方法は、好ましくは、様々なステップ間
において真空が維持されるように、１０−７〜１０−８
ｔｏｒｒのクラスター・ツールで行われる。
【００１９】図１と図２は本実施形態を説明する概念図
である。図１において、基板１に開口部１００が設けら
れている。例えば、開口部１００は基板１の誘電体層の
領域に形成される。開口部１００は窒化チタンライナ１
０によって内側を覆われている。開口部１００は口１４
と内部表面を有し、内部表面は断面図において背面壁１
６と側面壁１２として示されている壁によって、部分的
に形成される。図２に概念図が示されているように、不
連続層の堆積は、結果的に内部表面上の核１８になる。
背面壁１６上の核は図での説明を明確にするために省い
てある。図２の不連続層には、ＴｉＮ層の一部２０も示
されており、不連続層１８の堆積の後も露出したままで
ある。実際は、典型的には、背面壁１６上を含む開口部
の全ての壁面に核が形成される。核の間のスペースは、
核同士がとなりの核と触れるほどから、完全に分離した
状態まで、堆積の状態によって変化しうる。尚、ＰＶＴ
金属の堆積は示されていない。
【００２０】以下に、本発明のまとめとして記載する。 （ａ）基板における開口部に金属充てん構造部を形成す
る方法であって、内部表面を有する前記開口部を備えた
基板を用意する、基板用意ステップと、前記開口部の内
部表面に化学蒸着により不連続金属層を堆積する、化学
蒸着ステップと、前記不連続金属層の上に物理蒸着によ
りさらに金属を堆積する、物理蒸着ステップと、前記物
理蒸着ステップにおいて堆積された金属をリフローし、
前記金属充てん構造部を得る、リフローステップと、を
有する金属充てん構造部形成方法。 （ｂ）前記開口部は、前記基板上の誘電体層に形成され
ていることを特徴とする、（ａ）に記載の金属充てん構
造部形成方法。 （ｃ）前記基板用意ステップにおける前記基板の前記内
部表面には、４Ｂ−６Ｂ族遷移金属含有の導電体層が形
成されていることを特徴とする、（ａ）又は（ｂ）に記
載の金属充てん構造部形成方法。、 （ｄ）前記導電体層は４Ｂ−６Ｂ族遷移金属の窒化物で
あることを特徴とする、（ｃ）に記載の金属充てん構造
部形成方法。 （ｅ）前記導電体層は、窒化チタンであることを特徴と
する、（ｄ）に記載の金属充てん構造部形成方法。 （ｆ）前記内部表面には、少なくとも２層の前記導電体
層が形成されていることを特徴とする、（ｃ），（ｄ）
又は（ｅ）に記載の金属充てん構造部形成方法。 （ｇ）前記不連続層は前記内部表面のおよそ５０−９５
％を覆うことを特徴とする、（ａ），（ｂ），（ｃ），
（ｄ），（ｅ）又は（ｆ）に記載の金属充てん構造部形
成方法。 （ｈ）前記開口部は、約２５０ｎｍあるいはそれ以下の
幅を有する口を備えていることを特徴とする、（ａ），
（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）又は（ｇ）に
記載の金属充てん構造部形成方法。 （ｉ）前記化学蒸着ステップと、前記物理蒸着ステップ
と、前記リフローステップは減圧下で行われることを特
徴とする、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ），（ｇ）又は（ｈ）に記載の金属充てん構造部形
成方法。 （ｊ）前記減圧の圧力は、１０−７〜１０−８であるこ
とを特徴とする、（ｉ）に記載の金属充てん構造部形成
方法。 （ｋ）前記不連続層は前記化学蒸着ステップにおいてア
ルミニウムの化学蒸着により形成されることを特徴とす
る、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ），（ｇ），（ｈ），（ｉ）又は（ｊ）に記載の金
属充てん構造部形成方法。 （ｌ）前記物理蒸着ステップにおいて堆積される金属
は、アルミニウムとアルミニウム合金からなるグループ
から選択された金属を含むことを特徴とする、（ａ），
（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ），
（ｈ），（ｉ），（ｊ）又は（ｋ）に記載の金属充てん
構造部形成方法。 （ｍ）前記アルミニウム合金は、銅、シリコンあるいは
それらの混合物から構成されるグループから選択された
要素を含むことを特徴とする、（ｌ）に記載の金属充て
ん構造部形成方法。 （ｎ）前記リフロー・ステップにおけるリフローは、前
記物理蒸着ステップの間の発熱性により起こることを特
徴とする、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ），（ｇ），（ｈ），（ｉ），（ｊ），（ｋ），
（ｌ）又は（ｍ）に記載の金属充てん構造部形成方法。 （ｏ）前記リフロー・ステップにおけるリフローは、前
記基板をアニールするステップを含むことを特徴とす
る、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ），（ｇ），（ｈ），（ｉ），（ｊ），（ｋ），
（ｌ）又は（ｍ）に記載の金属充てん構造部形成方法。
【図面の簡単な説明】
【図１】 実施の形態における、ＴｉＮライナを備え、
まだ埋められていない開口部を示す基板の概略的な断面
図。
【図２】 実施の形態における、不連続ＣＶＤ金属層を
有する基板の概略的な断面図。
【符号の説明】
１ 基板、１０ 窒化チタンライナ、１２ 側面壁、１
４ 口、１６ 背面壁、１８ 不連続層、２０ ＴｉＮ
層の一部、１００ 開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｍ (71)出願人 591209109 シーメンス・アクチェンゲゼルシャフト ＳＩＥＭＥＮＳ ＡＫＴＩＥＮＧＥＳＥＬ ＬＳＣＨＡＦＴ ドイツ連邦共和国、80333 ミュンヘン、 ヴィッテルズバッハ・プラッツ ２ (72)発明者 ラレー・クレベンガー アメリカ合衆国12540ニューヨーク州ラグ ランジビル、アンドリュス377 (72)発明者 マーク・ヒンキス アメリカ合衆国12524ニューヨーク州フィ ッシュキル、スプルース・リッジ・ドライ ブ37 (72)発明者 ロイ・シー・イグデン アメリカ合衆国12550ニューヨーク州ニュ ーバーグ、ウイノナ・アベニュー43エー (72)発明者 ステファン・ジェイ・ウェバー アメリカ合衆国12524ニューヨーク州フィ ッシュキル、タマラック・サークル26

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基板における開口部に金属充てん構造部
    を形成する方法であって、 内部表面を有する前記開口部を備えた基板を用意する、
    基板用意ステップと、 前記開口部の内部表面に化学蒸着により不連続金属層を
    堆積する、化学蒸着ステップと、 前記不連続金属層の上に物理蒸着によりさらに金属を堆
    積する、物理蒸着ステップと、 前記物理蒸着ステップにおいて堆積された金属をリフロ
    ーし、前記金属充てん構造部を得る、リフローステップ
    と、 を有する金属充てん構造部形成方法。
  2. 【請求項２】 前記開口部は、前記基板上の誘電体層に
    形成されていることを特徴とする、請求項１に記載の金
    属充てん構造部形成方法。
  3. 【請求項３】 前記基板用意ステップにおける前記基板
    の前記内部表面には、４Ｂ−６Ｂ族遷移金属含有の導電
    体層が形成されていることを特徴とする、請求項１又は
    ２に記載の金属充てん構造部形成方法。、
  4. 【請求項４】 前記導電体層は４Ｂ−６Ｂ族遷移金属の
    窒化物であることを特徴とする、請求項３に記載の金属
    充てん構造部形成方法。
  5. 【請求項５】 前記導電体層は、窒化チタンであること
    を特徴とする、請求項４に記載の金属充てん構造部形成
    方法。
  6. 【請求項６】 前記内部表面には、少なくとも２層の前
    記導電体層が形成されていることを特徴とする、請求項
    ３、４、又は５に記載の金属充てん構造部形成方法。
  7. 【請求項７】 前記不連続層は前記内部表面のおよそ５
    ０−９５％を覆うことを特徴とする、請求項１、２、
    ３、４、５又は６に記載の金属充てん構造部形成方法。
  8. 【請求項８】 前記開口部は、約２５０ｎｍあるいはそ
    れ以下の幅を有する口を備えていることを特徴とする、
    請求項１、２、３、４、５、６又は７に記載の金属充て
    ん構造部形成方法。
  9. 【請求項９】 前記化学蒸着ステップと、前記物理蒸着
    ステップと、前記リフローステップは減圧下で行われる
    ことを特徴とする、請求項１、２、３、４、５、６、７
    又は８に記載の金属充てん構造部形成方法。
  10. 【請求項１０】 前記減圧の圧力は、１０−７〜１０
    −８であることを特徴とする、請求項９に記載の金属充
    てん構造部形成方法。
  11. 【請求項１１】 前記不連続層は前記化学蒸着ステップ
    においてアルミニウムの化学蒸着により形成されること
    を特徴とする、請求項１、２、３、４、５、６、７、
    ８、９又は１０に記載の金属充てん構造部形成方法。
  12. 【請求項１２】 前記物理蒸着ステップにおいて堆積さ
    れる金属は、アルミニウムとアルミニウム合金からなる
    グループから選択された金属を含むことを特徴とする、
    請求項１、２、３、４、５、６、７、８、９、１０又は
    １１に記載の金属充てん構造部形成方法。
  13. 【請求項１３】 前記アルミニウム合金は、銅、シリコ
    ンあるいはそれらの混合物から構成されるグループから
    選択された要素を含むことを特徴とする、請求項１２に
    記載の金属充てん構造部形成方法。
  14. 【請求項１４】 前記リフロー・ステップにおけるリフ
    ローは、前記物理蒸着ステップの間の発熱性により起こ
    ることを特徴とする、請求項１、２、３、４、５、６、
    ７、８、９、１０、１１、１２又は１３に記載の金属充
    てん構造部形成方法。
  15. 【請求項１５】 前記リフロー・ステップにおけるリフ
    ローは、前記基板をアニールするステップを含むことを
    特徴とする、請求項１、２、３、４、５、６、７、８、
    ９、１０、１１、１２又は１３に記載の金属充てん構造
    部形成方法。
JP16303399A 1998-06-26 1999-06-09 金属充てん構造部形成方法 Expired - Fee Related JP3272325B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/105644 1998-06-26
US09/105,644 US6057236A (en) 1998-06-26 1998-06-26 CVD/PVD method of filling structures using discontinuous CVD AL liner

Publications (2)

Publication Number Publication Date
JP2000049117A true JP2000049117A (ja) 2000-02-18
JP3272325B2 JP3272325B2 (ja) 2002-04-08

Family

ID=22307004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16303399A Expired - Fee Related JP3272325B2 (ja) 1998-06-26 1999-06-09 金属充てん構造部形成方法

Country Status (3)

Country Link
US (1) US6057236A (ja)
EP (1) EP0967639A1 (ja)
JP (1) JP3272325B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364260B1 (ko) * 2001-01-05 2002-12-11 삼성전자 주식회사 반도체 집적 회로의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133712A (ja) * 1998-08-18 2000-05-12 Seiko Epson Corp 半導体装置の製造方法
WO2000041235A1 (en) * 1999-01-08 2000-07-13 Applied Materials, Inc. Method of depositing a copper seed layer which promotes improved feature surface coverage
US6361880B1 (en) * 1999-12-22 2002-03-26 International Business Machines Corporation CVD/PVD/CVD/PVD fill process
US6858287B2 (en) * 2001-08-10 2005-02-22 Soliant Llc Formable bright film having discontinuous metallic layers
US6716733B2 (en) * 2002-06-11 2004-04-06 Applied Materials, Inc. CVD-PVD deposition process
US7244674B2 (en) * 2004-04-27 2007-07-17 Agency For Science Technology And Research Process of forming a composite diffusion barrier in copper/organic low-k damascene technology
WO2007001334A2 (en) * 2004-08-16 2007-01-04 Science & Technology Corporation @ Unm Activation of aluminum for electrodeposition or electroless deposition
EP2036586B1 (en) * 2006-07-04 2015-09-09 Toppan Printing Co., Ltd. Method for manufacturing microneedle
US9059255B2 (en) * 2013-03-01 2015-06-16 Globalfoundries Inc. Methods of forming non-continuous conductive layers for conductive structures on an integrated circuit product

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404235A (en) * 1981-02-23 1983-09-13 Rca Corporation Method for improving adhesion of metal film on a dielectric surface
US5240505A (en) * 1989-08-03 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of an apparatus for forming thin film for semiconductor device
JP2841976B2 (ja) * 1990-11-28 1998-12-24 日本電気株式会社 半導体装置およびその製造方法
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
US5147819A (en) * 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method
JP3328357B2 (ja) * 1993-03-26 2002-09-24 川崎マイクロエレクトロニクス株式会社 微細孔の埋め込み方法および半導体装置の製造方法
JPH07130852A (ja) * 1993-11-02 1995-05-19 Sony Corp 金属配線材料の形成方法
KR100362751B1 (ko) * 1994-01-19 2003-02-11 소니 가부시끼 가이샤 반도체소자의콘택트홀및그형성방법
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6120844A (en) * 1995-11-21 2000-09-19 Applied Materials, Inc. Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US5730835A (en) * 1996-01-31 1998-03-24 Micron Technology, Inc. Facet etch for improved step coverage of integrated circuit contacts
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364260B1 (ko) * 2001-01-05 2002-12-11 삼성전자 주식회사 반도체 집적 회로의 제조 방법

Also Published As

Publication number Publication date
JP3272325B2 (ja) 2002-04-08
EP0967639A1 (en) 1999-12-29
US6057236A (en) 2000-05-02

Similar Documents

Publication Publication Date Title
US6482735B1 (en) Method for improved metal fill by treatment of mobility layers
JP3006735B2 (ja) 半導体装置およびその製造方法
US6455415B1 (en) Method of encapsulated copper (Cu) interconnect formation
US5066612A (en) Method of forming wiring of a semiconductor device
JPH04320024A (ja) 半導体装置の製造方法
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH08148560A (ja) 半導体装置の配線構造及びその製造方法
US5985751A (en) Process for fabricating interconnection of semiconductor device
JPH021981A (ja) 珪素半導体デバイスに電気相互接続部を形成する方法
JP3272325B2 (ja) 金属充てん構造部形成方法
JP2001237311A (ja) 半導体素子の配線形成方法
US6093968A (en) Germanium alloy contact to a silicon substrate
US6255192B1 (en) Methods for barrier layer formation
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
US5948705A (en) Method of forming interconnection line
JPH07115073A (ja) 半導体装置の製造方法
US6674171B2 (en) Semiconductor device with a low resistance wiring
JP2564786B2 (ja) 半導体装置およびその製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
JP2000124310A (ja) 半導体装置およびその製造方法
GB2307341A (en) Method of forming a tungsten plug of a semiconductor device.
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JPH11186390A (ja) 半導体装置の製造方法
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees