JPH021981A - 珪素半導体デバイスに電気相互接続部を形成する方法 - Google Patents
珪素半導体デバイスに電気相互接続部を形成する方法Info
- Publication number
- JPH021981A JPH021981A JP63302336A JP30233688A JPH021981A JP H021981 A JPH021981 A JP H021981A JP 63302336 A JP63302336 A JP 63302336A JP 30233688 A JP30233688 A JP 30233688A JP H021981 A JPH021981 A JP H021981A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- titanium
- semiconductor device
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 17
- 239000010703 silicon Substances 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 51
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 25
- 239000010937 tungsten Substances 0.000 claims abstract description 25
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 15
- 239000011733 molybdenum Substances 0.000 claims abstract description 15
- 238000000926 separation method Methods 0.000 claims abstract description 15
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 15
- 239000010936 titanium Substances 0.000 claims abstract description 14
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 16
- 239000003870 refractory metal Substances 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 5
- WSWMGHRLUYADNA-UHFFFAOYSA-N 7-nitro-1,2,3,4-tetrahydroquinoline Chemical compound C1CCNC2=CC([N+](=O)[O-])=CC=C21 WSWMGHRLUYADNA-UHFFFAOYSA-N 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 17
- 239000000463 material Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 94
- 238000000151 deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000000153 supplemental effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 241000518994 Conta Species 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- -1 titanium silicide Chemical compound 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/019—Contacts of silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体デバイスの表面に接点領域をつくり、こ
の接点領域を覆うチタンまたはコバルトのような超耐熱
金属の珪化物の少なくとも１つの層より成る接点アイラ
ンドを形成し、このアセンブリ上に、前記の接点アイラ
ンドの表面の少なくとも一部が露出された接点開口部が
設けられた分離層を形成し、タングステンまたはモリブ
デンのような超耐熱金属層の局在素子により前記の接点
開口部を満たす工程を先ず行い次いでアセンブリを金属
層で覆い、接点開口部を覆い且つ前記の局在素子と電気
接触している金属形状の部分を所定の形に切ることによ
り相互接続部の金属形状を得る連続した工程を特に有す
る、珪素基板を有する半導体デバイスに電気相互接続部
をつくる方法に関するものである。
の接点領域を覆うチタンまたはコバルトのような超耐熱
金属の珪化物の少なくとも１つの層より成る接点アイラ
ンドを形成し、このアセンブリ上に、前記の接点アイラ
ンドの表面の少なくとも一部が露出された接点開口部が
設けられた分離層を形成し、タングステンまたはモリブ
デンのような超耐熱金属層の局在素子により前記の接点
開口部を満たす工程を先ず行い次いでアセンブリを金属
層で覆い、接点開口部を覆い且つ前記の局在素子と電気
接触している金属形状の部分を所定の形に切ることによ
り相互接続部の金属形状を得る連続した工程を特に有す
る、珪素基板を有する半導体デバイスに電気相互接続部
をつくる方法に関するものである。
半導体デバイスおよび特に集積回路は、珪素の表面との
接点接続部および相互接続構造に対する材料としてアル
ミニウムまたはアルミニウムの合金を用いてつくられる
のが現状である。しかしながら、技術の不変な動向によ
れば、集積機能の複雑化および操作速度の増大は明らか
で、この結果これ等機能の構成素子はますます小型化す
ることになった。
接点接続部および相互接続構造に対する材料としてアル
ミニウムまたはアルミニウムの合金を用いてつくられる
のが現状である。しかしながら、技術の不変な動向によ
れば、集積機能の複雑化および操作速度の増大は明らか
で、この結果これ等機能の構成素子はますます小型化す
ることになった。
このような状況下において、アルミニウムは、非常に高
い集積密度を有する回路を製造する所定の方法に対し、
少なくとも非常に浅い深さと小さな横寸法を有する半導
体のドープ領域上の接点接続部についての使用に大きな
制限を受けることがわかった。
い集積密度を有する回路を製造する所定の方法に対し、
少なくとも非常に浅い深さと小さな横寸法を有する半導
体のドープ領域上の接点接続部についての使用に大きな
制限を受けることがわかった。
したがって、半導体の表面の接点接続部の材料として超
耐熱金属の珪化物例えば珪化チタンを用いた接点接続技
術が、特にこの技術がデバイスの表面に設けられた接点
領域とセルファラインされた接点アイランドをつくるこ
とを可能にしまた若し所望ならばＭＯＳ）ランジスタの
場合にも珪素のゲートとしてセルファラインされるので
、現在大規模集積回路の分野で採られている。
耐熱金属の珪化物例えば珪化チタンを用いた接点接続技
術が、特にこの技術がデバイスの表面に設けられた接点
領域とセルファラインされた接点アイランドをつくるこ
とを可能にしまた若し所望ならばＭＯＳ）ランジスタの
場合にも珪素のゲートとしてセルファラインされるので
、現在大規模集積回路の分野で採られている。
第ルベルよりも高いレベルの形の相互接続部の形成に関
し、特に直径の寸法が１μｍかまたはそれ以下のオーダ
の相互接続部の異なるレベル間の電気的（垂直）接続部
を形成する目的でどれが最も適した技術であるかを決め
るのに絶えず努力が払われた。実際上、このような寸法
の低減は、目的とする非常に高い集積密度を得るために
望ましい。この点に関し、大きな困難は次の事実に基因
する、すなわち、絶縁分離層中の接点開口部がその直径
に対して比較的法（（深さ／直径比は略々■かまたはそ
れ以上）、このような幾何形状を有する接点開口部を適
切に満たすのには通常の金属化技法を最早や使用するこ
とができない。
し、特に直径の寸法が１μｍかまたはそれ以下のオーダ
の相互接続部の異なるレベル間の電気的（垂直）接続部
を形成する目的でどれが最も適した技術であるかを決め
るのに絶えず努力が払われた。実際上、このような寸法
の低減は、目的とする非常に高い集積密度を得るために
望ましい。この点に関し、大きな困難は次の事実に基因
する、すなわち、絶縁分離層中の接点開口部がその直径
に対して比較的法（（深さ／直径比は略々■かまたはそ
れ以上）、このような幾何形状を有する接点開口部を適
切に満たすのには通常の金属化技法を最早や使用するこ
とができない。
この困難を解決するのに思い浮かぶ方法のうちで、相互
接続部の金属形状を２工程で得ることが考えられた、す
なわち第１工程は接点開口部の少なくとも可なりの部分
を例えば選択成長によりまたは部分エツチングを伴う均
一に被覆したデポジションにより得られた超耐熱金属例
えばタングステン或いはモリブデンの局在素子で満たす
ことを目的とし、第２工程は構造を金属層で被覆してそ
れより所望の形状に切り出すことだけより成る。
接続部の金属形状を２工程で得ることが考えられた、す
なわち第１工程は接点開口部の少なくとも可なりの部分
を例えば選択成長によりまたは部分エツチングを伴う均
一に被覆したデポジションにより得られた超耐熱金属例
えばタングステン或いはモリブデンの局在素子で満たす
ことを目的とし、第２工程は構造を金属層で被覆してそ
れより所望の形状に切り出すことだけより成る。
幾つかの接点接続法および特に冒頭に記載した方法の使
用に関する試験結果が［プロシーディング・オン・ザ・
ワークショップ・オン・タングステン・アンド・アザ−
・リフラクトリ・メ・タルズ・フォー・ＶＬＳＩ・アプ
リケーションズ（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ
ｗｏｒｋｓｈｏｐ ｏｎ ｔｕｎｇｓｔｅｎ ａｎｄ
ｏｔｈｅｒ ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌｓ ｆ
ｏｒ ＶＬＳＩ ａｐｐｌｉｃａｔｉｏｎ） ＪＩ［，
１９８６年のＲｌＣｏＥｌｌｗａｎｇｅｒ、 Ｊ、Ｅ、
Ｓｃｈｍｉｔｚ。
用に関する試験結果が［プロシーディング・オン・ザ・
ワークショップ・オン・タングステン・アンド・アザ−
・リフラクトリ・メ・タルズ・フォー・ＶＬＳＩ・アプ
リケーションズ（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ
ｗｏｒｋｓｈｏｐ ｏｎ ｔｕｎｇｓｔｅｎ ａｎｄ
ｏｔｈｅｒ ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌｓ ｆ
ｏｒ ＶＬＳＩ ａｐｐｌｉｃａｔｉｏｎ） ＪＩ［，
１９８６年のＲｌＣｏＥｌｌｗａｎｇｅｒ、 Ｊ、Ｅ、
Ｓｃｈｍｉｔｚ。
ＲｏＡ、 ｌすｏｌｔｅｒｓおよびＡ、Ｊ、 ｖａｎ
Ｄｉｊｋ氏による「ザ・コンタクト・プロパティズ・ツ
ー・ＴｉＳｉ。・アンド・ザ・アドヒージョン・ウィズ
イン・サブミクロン・コンタクト・ホールズ・オン・エ
ツチドバック、ＣＶＤ Ｗ／アドヒージョン・レイヤ・
フィルムズ（Ｔｈｅ ｃｏｎｔａｃｔ ｐｒｏｐｅｒｔ
ｉｅｓ ｔｏ Ｔｉ５ｉ２ａｎｄｔｈｅ ａｄｈｅｓｉ
ｏｎ ｗｉｔｈｉｎ ｓｕｂｍｉｃｒｏｎ ｃｏｎｔａ
ｃｔ ｈｏｌｅｓｏｆ ｅｔｃｈｅｄ−ｂａｃｋ ＣＶ
Ｄ Ｗ／ａｄｈｅｓｉｏｎ １ａｙｅｒ ｆｉｌｍｓ）
Ｊという表題の論文に記載されている。
Ｄｉｊｋ氏による「ザ・コンタクト・プロパティズ・ツ
ー・ＴｉＳｉ。・アンド・ザ・アドヒージョン・ウィズ
イン・サブミクロン・コンタクト・ホールズ・オン・エ
ツチドバック、ＣＶＤ Ｗ／アドヒージョン・レイヤ・
フィルムズ（Ｔｈｅ ｃｏｎｔａｃｔ ｐｒｏｐｅｒｔ
ｉｅｓ ｔｏ Ｔｉ５ｉ２ａｎｄｔｈｅ ａｄｈｅｓｉ
ｏｎ ｗｉｔｈｉｎ ｓｕｂｍｉｃｒｏｎ ｃｏｎｔａ
ｃｔ ｈｏｌｅｓｏｆ ｅｔｃｈｅｄ−ｂａｃｋ ＣＶ
Ｄ Ｗ／ａｄｈｅｓｉｏｎ １ａｙｅｒ ｆｉｌｍｓ）
Ｊという表題の論文に記載されている。
この関係の方法では、分離層に接点開口部を設ける操作
は可なり臨界的である。
は可なり臨界的である。
実際に、前記の開口部の底は珪化物層で構成されており
、分離層の酸化物に対するそのエツチング選択度はそれ
程高くない。したがって、珪化物層が接点開口部のエツ
チング時に損われるおそれがある。
、分離層の酸化物に対するそのエツチング選択度はそれ
程高くない。したがって、珪化物層が接点開口部のエツ
チング時に損われるおそれがある。
本発明は、この困難を除き、接点開口部のエツチング操
作がそれ程臨界的でなく且つ半導体材料と珪化物の層の
接触をもとのまま維持する方法を得ることを目的とする
ものである。
作がそれ程臨界的でなく且つ半導体材料と珪化物の層の
接触をもとのまま維持する方法を得ることを目的とする
ものである。
この目的で、本発明は次の特徴を有するものである、す
なわち、半導体デバイスの表面に接点領域をつくり、こ
の接点領域を覆うチタンまたはコバルトのような超耐熱
金属の珪化物の少なくとも１つの層より成る接点アイラ
ンドを形成し、このアセンブリ上に、前記の接点アイラ
ンドの表面の少なくとも一部が露出された接点開口部が
設けられた分離層を形成し、タングステンまたはモリブ
デンのような超耐熱金属層の局在素子により前記の接点
開口部を満たす工程を先ず行い次いでアセンブリを金嘱
層で覆い、接点開口部を覆い且つ前記の局在素子と電気
接触している金属形状の部分を所定の形に切ることによ
りｔ目互接続部の金属形状を得る連続した工程を特に有
する、珪素基板を有する半導体デバイスに電気相互接続
部をつくる方法において、分離層を形成する前に、接点
アイランドを、該接点アイランドに局在された、タング
ステンまたはモリブデンの選択成長により得られた補足
（ｃｏｍｐｌｅｍｅｎｔａｒｙ）金属層によって覆うこ
とを特徴とする。
なわち、半導体デバイスの表面に接点領域をつくり、こ
の接点領域を覆うチタンまたはコバルトのような超耐熱
金属の珪化物の少なくとも１つの層より成る接点アイラ
ンドを形成し、このアセンブリ上に、前記の接点アイラ
ンドの表面の少なくとも一部が露出された接点開口部が
設けられた分離層を形成し、タングステンまたはモリブ
デンのような超耐熱金属層の局在素子により前記の接点
開口部を満たす工程を先ず行い次いでアセンブリを金嘱
層で覆い、接点開口部を覆い且つ前記の局在素子と電気
接触している金属形状の部分を所定の形に切ることによ
りｔ目互接続部の金属形状を得る連続した工程を特に有
する、珪素基板を有する半導体デバイスに電気相互接続
部をつくる方法において、分離層を形成する前に、接点
アイランドを、該接点アイランドに局在された、タング
ステンまたはモリブデンの選択成長により得られた補足
（ｃｏｍｐｌｅｍｅｎｔａｒｙ）金属層によって覆うこ
とを特徴とする。
したがって、分離層１内に接点開口部をエツチングする
工程の間、得られるエツチングの深さは補足金属層で制
限される。この場合、タングステンまたはモリブデンに
対する分離材料（例えば二酸化珪素）のエツチング選択
度が優れているので、開口部の底の補足金属層が侵され
るおそれなしにエツチング操作を長くすることができる
。この方法は、分離層の所謂平面化（ｐｌａｎａｒｉｚ
ａｔｉｏｎ）の操作の結果、同じ基板上に限度の異なる
深さを有する接点開口部を極めて信頼性のある方法で設
けることを可能にする。
工程の間、得られるエツチングの深さは補足金属層で制
限される。この場合、タングステンまたはモリブデンに
対する分離材料（例えば二酸化珪素）のエツチング選択
度が優れているので、開口部の底の補足金属層が侵され
るおそれなしにエツチング操作を長くすることができる
。この方法は、分離層の所謂平面化（ｐｌａｎａｒｉｚ
ａｔｉｏｎ）の操作の結果、同じ基板上に限度の異なる
深さを有する接点開口部を極めて信頼性のある方法で設
けることを可能にする。
他方において、補足金属層は局在した形で直接得られる
ので、特別なエツチングマスクの使用を必要としない。
ので、特別なエツチングマスクの使用を必要としない。
前記の補足金属層はその厚さの厳密な制御を課さない機
能を有することにも注目さるべきである。
能を有することにも注目さるべきである。
最後に、補足金属層と超耐熱金属の局在素子の組合せに
より形成された構造は、その形のために、ひずみ特に熱
ひずみに対して大きな機械的抵抗を有する。
より形成された構造は、その形のために、ひずみ特に熱
ひずみに対して大きな機械的抵抗を有する。
実際上、補足金属層の犀さは、２０ｎｍと１５０ｎｍの
間、好ましくは５Ｑｎｍと１１００ｎの間にあるように
選ばれる。
間、好ましくは５Ｑｎｍと１１００ｎの間にあるように
選ばれる。
本発明方法の第１の特定の実施態様では、チタンを珪化
物層形成のための超耐熱金属として選んだ場合、その表
面に窒化チタン層を形成し、この窒化チタン層を、補足
層の選択成長のためのベースに用いる。
物層形成のための超耐熱金属として選んだ場合、その表
面に窒化チタン層を形成し、この窒化チタン層を、補足
層の選択成長のためのベースに用いる。
この窒化チタン層は、窒素ふん囲気内で７００℃と１０
００℃の間の温度での珪化チタン層の表面の変換処理に
より形成するが好ましい。したがって、補足金属層の成
長に適したベースが形成され、この熱処理は同時に珪化
チタンの焼結に役立つ。
００℃の間の温度での珪化チタン層の表面の変換処理に
より形成するが好ましい。したがって、補足金属層の成
長に適したベースが形成され、この熱処理は同時に珪化
チタンの焼結に役立つ。
本発明のこの実施態様では、補足金属層は、３００℃と
５００℃の間にある温度と１／１０００と１７５の間に
ある六弗化物／水素のガス流速比での六弗化タングステ
ン（または六弗化モリブデン）の水素による還元を利用
して０．０５ ｔｏｒｒと２ｔｏｒｒの間の減圧におい
て気相からの化学デポジション法により形成される。
５００℃の間にある温度と１／１０００と１７５の間に
ある六弗化物／水素のガス流速比での六弗化タングステ
ン（または六弗化モリブデン）の水素による還元を利用
して０．０５ ｔｏｒｒと２ｔｏｒｒの間の減圧におい
て気相からの化学デポジション法により形成される。
本発明の第２の特定の実施態様では、補足金属層のデポ
ジション前の窒化チタン層による珪化チタン層の保護は
最早や必要ない。
ジション前の窒化チタン層による珪化チタン層の保護は
最早や必要ない。
前記の気相よりの化学反応（ＬＰＣＶＤ）法においては
、六弗化タングステン（または六弗化モリブデン）の流
速に対する値が１１５と３７１の間にある流速のシラン
（ＳＩ８４）が導入される。
、六弗化タングステン（または六弗化モリブデン）の流
速に対する値が１１５と３７１の間にある流速のシラン
（ＳＩ８４）が導入される。
以下に本発明の方法を添付の図面によって実施例で説明
する。
する。
第１図は、ＭＯＳ）ランジスタを有するシリコン集積回
路内の電気接点の接続を形成する相互接続構造の一実施
例を示す。第１導電形の基板１０は、その表面に、第１
導電形と反対の第２導電形のドープされたソースおよび
ドレーン領域１１．１２を有する。これ等の領域１１と
１２は、フィールド酸化物１３の局在層（ｌｏｃａｌｉ
ｚｅｄ １ａｙｅｒ） によって制限された周縁部を有
し、狭いチャネル１４によって互いに分離され、このチ
ャネル上には、高濃度にドープされた多結晶シリコンの
制御ゲート１５が配される。
路内の電気接点の接続を形成する相互接続構造の一実施
例を示す。第１導電形の基板１０は、その表面に、第１
導電形と反対の第２導電形のドープされたソースおよび
ドレーン領域１１．１２を有する。これ等の領域１１と
１２は、フィールド酸化物１３の局在層（ｌｏｃａｌｉ
ｚｅｄ １ａｙｅｒ） によって制限された周縁部を有
し、狭いチャネル１４によって互いに分離され、このチ
ャネル上には、高濃度にドープされた多結晶シリコンの
制御ゲート１５が配される。
このゲート１５は、ゲート酸化物層１６によりチャネル
１４の半導体より絶縁されている。前記のゲート１５を
形成する役をしている多結晶シリコンの層の部分はフィ
ールド酸化物１３上方に保たれて電気接続部を形成する
ことができるが、その−例は１７で示した接続ストリッ
プである。形成下にあるデバイスの表面には、ドープさ
れた領域１１と１２の表面およびゲート１５と接続スト
リップ１７の表面の大部分を露出する接点領域が得られ
る。次いで、チタンまたはコバルトのような超耐熱金属
の珪化物の少なくとも１つの層より成り、当業者によく
知られた技法によって前記の接点領域とのセルフアライ
ンメント（ｓｅｌｆ ａｌｉｇｎｍｅｎｔ）により得ら
れた接点アイランド２０ａ−２０６が形成される。
１４の半導体より絶縁されている。前記のゲート１５を
形成する役をしている多結晶シリコンの層の部分はフィ
ールド酸化物１３上方に保たれて電気接続部を形成する
ことができるが、その−例は１７で示した接続ストリッ
プである。形成下にあるデバイスの表面には、ドープさ
れた領域１１と１２の表面およびゲート１５と接続スト
リップ１７の表面の大部分を露出する接点領域が得られ
る。次いで、チタンまたはコバルトのような超耐熱金属
の珪化物の少なくとも１つの層より成り、当業者によく
知られた技法によって前記の接点領域とのセルフアライ
ンメント（ｓｅｌｆ ａｌｉｇｎｍｅｎｔ）により得ら
れた接点アイランド２０ａ−２０６が形成される。
分離層２２は接点開口部２３．２４．２５を有し、これ
等開口部の底は所定の接点アイランド２０ａ、 ２０ｂ
。
等開口部の底は所定の接点アイランド２０ａ、 ２０ｂ
。
２０ｄ となる。
最後に、相互接続の外形が図示のデバイスの構造を完成
するが、この外形は、一方においては少なくとも部分的
に接点開口部２３．２４．２５を満たすタングステンま
たはモリブデンの局在素子２６と、他方においては所謂
第２レベルの金属層の部分２７゜２８より成り、この金
属層は、所定の形状に切断され且つ接点アイランド２０
ａ、 ２０ｂ、 ２０ｄと所望の電気接続を形成するよ
うに局在素子２６を覆う例えばアルミニウムよりつくる
ことができる。
するが、この外形は、一方においては少なくとも部分的
に接点開口部２３．２４．２５を満たすタングステンま
たはモリブデンの局在素子２６と、他方においては所謂
第２レベルの金属層の部分２７゜２８より成り、この金
属層は、所定の形状に切断され且つ接点アイランド２０
ａ、 ２０ｂ、 ２０ｄと所望の電気接続を形成するよ
うに局在素子２６を覆う例えばアルミニウムよりつくる
ことができる。
以下に述べるように、本発明の目的は、分離層２２が形
成される前に、接点アイランド２０ａ、 ２０ｂ。
成される前に、接点アイランド２０ａ、 ２０ｂ。
２０Ｃ，２０ｄが、タングステン′またはモリブチ゛ン
の選択成長により得られしたがって前記のアイランドに
位置する補足的な金属層で覆われるようにした、特に第
１図に示したタイプの相互接続構造を得ることにある。
の選択成長により得られしたがって前記のアイランドに
位置する補足的な金属層で覆われるようにした、特に第
１図に示したタイプの相互接続構造を得ることにある。
本発明の方法を第２図−第６図を参照して説明する。こ
れ等の図面に示された実施態様は、極めて一般的なもの
で、基板またはこの基板で支持されたドープ領域或いは
また多結晶金属の層との接点接続部のいずれにせよ、半
導体デバイスの任意の種類の接点接続部を示すものであ
ることを了解され度い。第２図は、誘電体層１９によっ
て半導体基板ＩＯの表面において制限された接点領域１
８内に設けられた接点アイランド２０の略断面図を示す
。
れ等の図面に示された実施態様は、極めて一般的なもの
で、基板またはこの基板で支持されたドープ領域或いは
また多結晶金属の層との接点接続部のいずれにせよ、半
導体デバイスの任意の種類の接点接続部を示すものであ
ることを了解され度い。第２図は、誘電体層１９によっ
て半導体基板ＩＯの表面において制限された接点領域１
８内に設けられた接点アイランド２０の略断面図を示す
。
接点アイランド２０は、チタンのような超耐熱金属の層
を全構造上にデポジットし、次いで、適当な熱処理によ
ってこのチタン層を誘電体層１９で覆われていないシリ
コン表面部分と反応させて接点領域１８の部分に珪化チ
タンを形成し、最後に、反応しなかったチタン層の残り
の部分を選択エツチングにより除去することにより接点
領域１８とセルファラインされるようにして得られる。
を全構造上にデポジットし、次いで、適当な熱処理によ
ってこのチタン層を誘電体層１９で覆われていないシリ
コン表面部分と反応させて接点領域１８の部分に珪化チ
タンを形成し、最後に、反応しなかったチタン層の残り
の部分を選択エツチングにより除去することにより接点
領域１８とセルファラインされるようにして得られる。
方法のこの段階において、窒素ふん囲気中で行うのが好
ましい第２の熱処理によって、接点領域の材料と接触し
た珪化チタンの層の組成物を安定化することは公知であ
りまた実際上必要である。したがって、接点アイランド
２０は、最終的には、珪化チタン上への窒素の作用によ
る前記の処理の間に得られた薄い窒化チタンの層２０２
がその上にある珪化チタンの層２０１ より成る。
ましい第２の熱処理によって、接点領域の材料と接触し
た珪化チタンの層の組成物を安定化することは公知であ
りまた実際上必要である。したがって、接点アイランド
２０は、最終的には、珪化チタン上への窒素の作用によ
る前記の処理の間に得られた薄い窒化チタンの層２０２
がその上にある珪化チタンの層２０１ より成る。
例を挙げれば、窒素下で８５℃において１０秒間の処理
は、３０ｎｍのオーダの厚さを有する珪化チタンの層２
０１の層の表面に６から３ｎｍの厚さを有する窒化チタ
ンの層２０２を生ずる。
は、３０ｎｍのオーダの厚さを有する珪化チタンの層２
０１の層の表面に６から３ｎｍの厚さを有する窒化チタ
ンの層２０２を生ずる。
次いで、接点アイランド２０を比較的薄い補足金属層で
覆うためにタングステンの選択成長が行われる。
覆うためにタングステンの選択成長が行われる。
この操作中、窒化チタンの層２０２はタングステの成長
に対する核形成ベース（ｎｕｃｌｅａｔｉｏｎ ｂａｓ
ｅ）として働き、一方誘電体層１９はこの成長を妨げる
。
に対する核形成ベース（ｎｕｃｌｅａｔｉｏｎ ｂａｓ
ｅ）として働き、一方誘電体層１９はこの成長を妨げる
。
したがって、補足金属層３０は、第３図に示すように、
フォトマスク操作を行うことを必要とせずに接点アイラ
ンド２０に位置する。タングステンを選択成長する方法
それ自体は公知である。３００℃と５００℃の間にある
温度と０．０５から’ｌ ｔｏｒｒ（６，６から２６６
Ｐａ）のオーダの減圧において水素（Ｈ２）による弗
化タングステン（ｗｐ６）の化学還元反応を用いて気相
よりデポジットする方法を使用するのが好ましい。反応
中に導入されるＷＦ、とＨ２のガス流速は１／１０００
と１１５の間にある比に選ばれる。
フォトマスク操作を行うことを必要とせずに接点アイラ
ンド２０に位置する。タングステンを選択成長する方法
それ自体は公知である。３００℃と５００℃の間にある
温度と０．０５から’ｌ ｔｏｒｒ（６，６から２６６
Ｐａ）のオーダの減圧において水素（Ｈ２）による弗
化タングステン（ｗｐ６）の化学還元反応を用いて気相
よりデポジットする方法を使用するのが好ましい。反応
中に導入されるＷＦ、とＨ２のガス流速は１／１０００
と１１５の間にある比に選ばれる。
若し所望ならば、補足金属層３０をタングステンに対し
て示したのと極めて近い操作条件でモリブデンの選択成
長によって形成することができる。
て示したのと極めて近い操作条件でモリブデンの選択成
長によって形成することができる。
前記の水素による六弗化タングステンまたは六弗化モリ
ブデンの還元の反応中、珪化チタンの層２０１ は、若
し窒化チタンの層２０２で保護されていないとすれば侵
されるであろう。けれども、この保護は、成長の選択が
維持されるように六弗化物の流速にくらべて十分に低い
値の流速のシラン（ＳＩ８４）を反応ガスに導入するこ
とにより六弗化物の還元を完成するようにした気相より
の化学的デポジション方法の変形においては最早やなく
てもよく、窒化チタンの層２０２は省略することもでき
る。
ブデンの還元の反応中、珪化チタンの層２０１ は、若
し窒化チタンの層２０２で保護されていないとすれば侵
されるであろう。けれども、この保護は、成長の選択が
維持されるように六弗化物の流速にくらべて十分に低い
値の流速のシラン（ＳＩ８４）を反応ガスに導入するこ
とにより六弗化物の還元を完成するようにした気相より
の化学的デポジション方法の変形においては最早やなく
てもよく、窒化チタンの層２０２は省略することもでき
る。
シランの流速と使用六弗化物の流速の比が１７５から３
／１の範囲（１／１のオーダの比が特に好ましいカリに
選ばれると、デポジションの選択が十分に維持され、珪
化チタンの侵食が避けられ、一方デポジットされた金属
中へのシリコンの侵入は非常に小さいので殆ど検出する
ことができず、実際上零と見做すことができる。
／１の範囲（１／１のオーダの比が特に好ましいカリに
選ばれると、デポジションの選択が十分に維持され、珪
化チタンの侵食が避けられ、一方デポジットされた金属
中へのシリコンの侵入は非常に小さいので殆ど検出する
ことができず、実際上零と見做すことができる。
実際には補足金属層３０の厚さは実用上臨界的なもので
はないが、この厚さは、２０ｎｍと１５Ｑｎｍの間、好
ましくは５０ｎｍと１１００ｎの間にあるように選ばれ
るのが一般的である。
はないが、この厚さは、２０ｎｍと１５Ｑｎｍの間、好
ましくは５０ｎｍと１１００ｎの間にあるように選ばれ
るのが一般的である。
１５０１ｍ以上の厚さでは、デバイスの表面に望ましく
ない分布状態（ｔｏｐｏｇｒａｐｈｙ）のでこぼこが導
入され、エツチング操作の期間が無駄に長びく。２０ｎ
ｍ以下の厚さでは、補足金属層３０はエッチ阻止の機能
を最早や完全に果せず、成長の初相（ｉｎｉｔ＋ａｌｐ
ｈａｓｅ）から生ずる不連続性を示す。
ない分布状態（ｔｏｐｏｇｒａｐｈｙ）のでこぼこが導
入され、エツチング操作の期間が無駄に長びく。２０ｎ
ｍ以下の厚さでは、補足金属層３０はエッチ阻止の機能
を最早や完全に果せず、成長の初相（ｉｎｉｔ＋ａｌｐ
ｈａｓｅ）から生ずる不連続性を示す。
第４図に示すように、次いで、任意の適当な方法例えば
珪素化合物の酸化を利用した気相からのデポジションの
方法を使用することにより、例えば二酸化珪素の分離層
３２が全構造上に形成される。
珪素化合物の酸化を利用した気相からのデポジションの
方法を使用することにより、例えば二酸化珪素の分離層
３２が全構造上に形成される。
このプロセスの状態において分離層３２に所謂平面化操
作を受けさせるのが有利で、この操作の目的は、分離層
の外面を事実上平らにし、一方この分離層ははっきりし
たでこぼこを有する構造と接するようにすることにある
。
作を受けさせるのが有利で、この操作の目的は、分離層
の外面を事実上平らにし、一方この分離層ははっきりし
たでこぼこを有する構造と接するようにすることにある
。
フォトマスキング操作により、好ましくは所謂リアクテ
ィブイオンエツチングを用いることによって接点開口部
３３が分離層３２内にエッチされるが、このエツチング
は、事実上垂直な壁を有する極めて小さな直径の開口部
をつくることができる。この接点開口部３３の範囲は、
該開口部が、接点アイランドを覆う補足金属層３０の表
面部分を露出するようなものである。分離層のイオンエ
ツチング処理に対しては、化学侵食剤としてイオン化さ
れたガス混合物ＣＦ４＋０２を用いるのが好ましい。
ィブイオンエツチングを用いることによって接点開口部
３３が分離層３２内にエッチされるが、このエツチング
は、事実上垂直な壁を有する極めて小さな直径の開口部
をつくることができる。この接点開口部３３の範囲は、
該開口部が、接点アイランドを覆う補足金属層３０の表
面部分を露出するようなものである。分離層のイオンエ
ツチング処理に対しては、化学侵食剤としてイオン化さ
れたガス混合物ＣＦ４＋０２を用いるのが好ましい。
このプロセス時、補足金属層３０が極めて有効なエツチ
ング阻止体を形成するように、タングステンまたはモリ
ブデンに対する酸化珪素のエツチング選択度は３０／１
の比を越える。
ング阻止体を形成するように、タングステンまたはモリ
ブデンに対する酸化珪素のエツチング選択度は３０／１
の比を越える。
従来の方法では、分離層３２をエッチする工程は窒化チ
タン−珪化チタンの２重層で形成された接点アイランド
上で終えられる。これ等の材料に対する酸化珪素のエツ
チング選択度は１０／１に近い比を有するにすぎない。
タン−珪化チタンの２重層で形成された接点アイランド
上で終えられる。これ等の材料に対する酸化珪素のエツ
チング選択度は１０／１に近い比を有するにすぎない。
したがって本発明の方法は、過度のアンダーエツチング
および珪化チタンの低次化（ｄｅｇｒａｄａｔ １ｏｎ
）の危険なしに開口部３３をエッチする工程を終わらせ
ることができる。この利点は、第１図に開口部２３およ
び２５に対して示したような異なる深さを有する接点開
口部を同時に形成せねばならない時に特に重要である。
および珪化チタンの低次化（ｄｅｇｒａｄａｔ １ｏｎ
）の危険なしに開口部３３をエッチする工程を終わらせ
ることができる。この利点は、第１図に開口部２３およ
び２５に対して示したような異なる深さを有する接点開
口部を同時に形成せねばならない時に特に重要である。
接点開口部３３を規定する役をしたフォトレジストのマ
スク（図示せず）は、例えば酸素プラズマエツチング工
程により除かれる。
スク（図示せず）は、例えば酸素プラズマエツチング工
程により除かれる。
第４図に示した工程における構造は、次いで、例えば脱
イオン水中での入念なすすぎと遠心力による乾燥を伴う
硝酸および次いで希釈弗化水素酸中での硬化のような、
当該技術では普通の薬浴を用いてその表面の洗浄の補足
操作を受ける。
イオン水中での入念なすすぎと遠心力による乾燥を伴う
硝酸および次いで希釈弗化水素酸中での硬化のような、
当該技術では普通の薬浴を用いてその表面の洗浄の補足
操作を受ける。
次の操作は、接点開口部３３の容積の少なくとも大部分
をタングステンまたはモリブデンのような超耐熱金属の
局在素子で満たすことを目的とする。
をタングステンまたはモリブデンのような超耐熱金属の
局在素子で満たすことを目的とする。
第５Ａ図に示した局在素子２６は、補足金属層３０の形
成に対するのと略々同じ操作条件で、タングステンまた
はモリブデンを選択的に成長させる方法によって得るこ
とができる。
成に対するのと略々同じ操作条件で、タングステンまた
はモリブデンを選択的に成長させる方法によって得るこ
とができる。
特に設備の簡単さおよび経済性の理由から、同じ金属例
えばタングステンを補足金属層３０と局在素子２６の形
成に用いるのが好ましい。
えばタングステンを補足金属層３０と局在素子２６の形
成に用いるのが好ましい。
けれども、このことは必要不可欠というのではなく、特
別な条件に応じて、補足金属層３０をモリブデンでつく
り、タングステンの局在素子２６を次いで成長させるか
、或いはその逆にすることもできる。何れの場合も、接
点開口部３３を経て露出された補足金属層３０の金属表
面は局在素子２６の選択成長に対する核形成ベースとし
て役立ち、一方成長は分離層３２の自由表面３４上には
生じない。
別な条件に応じて、補足金属層３０をモリブデンでつく
り、タングステンの局在素子２６を次いで成長させるか
、或いはその逆にすることもできる。何れの場合も、接
点開口部３３を経て露出された補足金属層３０の金属表
面は局在素子２６の選択成長に対する核形成ベースとし
て役立ち、一方成長は分離層３２の自由表面３４上には
生じない。
大規模集積回路の典型的な応用では、接点開口部３３は
０．８μｍの直径と、この開口部の位置に応じて０．５
から０．９ μｍ迄変えることのできる深さを有する。
０．８μｍの直径と、この開口部の位置に応じて０．５
から０．９ μｍ迄変えることのできる深さを有する。
成長の継続期間は、最も浅い接点開口部が過度に満たさ
れ、その上方レベルが隣接の層のレベルを僅かに越え且
つ側方に広がったこぶを形成するがこのことがデバイス
の働きに害とならない局在素子２６を有するように決め
られる。
れ、その上方レベルが隣接の層のレベルを僅かに越え且
つ側方に広がったこぶを形成するがこのことがデバイス
の働きに害とならない局在素子２６を有するように決め
られる。
過度に満たされるこのような接点開口部の場合は、第１
図に接点開口部２５に対して示しである。
図に接点開口部２５に対して示しである。
これに反し、最も深い接点開口部は、第１図の接点開口
部２３および２４に対して示したように、同じデポジシ
ョンの期間に局在素子２６によって完全には満たされな
い。
部２３および２４に対して示したように、同じデポジシ
ョンの期間に局在素子２６によって完全には満たされな
い。
このことは大きな不利は伴わない、というのは、このよ
うな接点開口部の満たされてない部分はこの場合１より
ずっと小さい縦横比（深さ／直径）を有し、一方通常の
金属化技法によるその後の充填を容易に得ることができ
るからである。
うな接点開口部の満たされてない部分はこの場合１より
ずっと小さい縦横比（深さ／直径）を有し、一方通常の
金属化技法によるその後の充填を容易に得ることができ
るからである。
局在素子２６の形成は前述したばかりの選択成長の方法
により直接に経済的に得られる。けれども、このことは
、本質的にタングステンまたはモリブデンの補足層３０
による接点アイランドの被覆に基礎をおく本発明に対し
て必要不可欠なものではない。
により直接に経済的に得られる。けれども、このことは
、本質的にタングステンまたはモリブデンの補足層３０
による接点アイランドの被覆に基礎をおく本発明に対し
て必要不可欠なものではない。
局在素子２６は更に例えば第５Ｂ図および５Ｃ図につい
て説明するプロセスによって得ることもできる。
て説明するプロセスによって得ることもできる。
第５Ｂ図に示したように、接点開口部の寸法に対して薄
い例えばｌｏｏｎｍのチタン−タングステン合金（重量
でチタン１０％、重量でタングステン９０％）の接着層
４０が、接点開口部３３の内壁も含めて全表面上にデポ
ジットされる。
い例えばｌｏｏｎｍのチタン−タングステン合金（重量
でチタン１０％、重量でタングステン９０％）の接着層
４０が、接点開口部３３の内壁も含めて全表面上にデポ
ジットされる。
その凹凸に関係なく厚さが接点開口部内側でも事実上一
定な表面の共形な被覆を保証する陰極スパッタリング法
のようなデポジション方法をこの目的で用いることが大
切である。
定な表面の共形な被覆を保証する陰極スパッタリング法
のようなデポジション方法をこの目的で用いることが大
切である。
次いで、減圧にふける気相よりのデポジションの方法の
ような共形被覆特性を有するデポジション方法をやはり
用いて、前記の接着層４０上にタングステンの充填層４
１を成長させる。この充填層４１の厚さはこの場合接点
開口ｉ３３を完全に満たすに十分なように選ばれる。す
なわち、この厚さは前記の開口部の直径の少なくとも半
分に等しい値を有する。
ような共形被覆特性を有するデポジション方法をやはり
用いて、前記の接着層４０上にタングステンの充填層４
１を成長させる。この充填層４１の厚さはこの場合接点
開口ｉ３３を完全に満たすに十分なように選ばれる。す
なわち、この厚さは前記の開口部の直径の少なくとも半
分に等しい値を有する。
次いで前記の接着層と充填層は、これ等の層の、接点開
口部３３の内側に位置しかくして局在金属素子２６を形
成する部分だけが残るように、・第５Ｃ図に示したよう
に除かれる。この操作は、チタン−タングステン合金を
酸化珪素よりも早く侵食するＳＦ６プラズマ中のエツチ
ングにより行うことができる。
口部３３の内側に位置しかくして局在金属素子２６を形
成する部分だけが残るように、・第５Ｃ図に示したよう
に除かれる。この操作は、チタン−タングステン合金を
酸化珪素よりも早く侵食するＳＦ６プラズマ中のエツチ
ングにより行うことができる。
局在素子２６は、相互接続部の金属の形状の一部を構成
する。第６図に示すように、他の補足部分は金属層３５
によりデバイスの表面３４を覆うことによって形成され
、その所望の形状以外の部分は例えばフォトマスクによ
って局限された選択エツチングによって除去される。
する。第６図に示すように、他の補足部分は金属層３５
によりデバイスの表面３４を覆うことによって形成され
、その所望の形状以外の部分は例えばフォトマスクによ
って局限された選択エツチングによって除去される。
金属層３５と接する表面３４は該金属層３５を通常の技
法を用いて容易に得ることができるように事実上平らに
されるのが好ましい。数多くの金属がこの操作を行うの
に適しており、その選択は、分離層３２０表面への機械
的な接着の要件および最小の導電率とエレクトロマイグ
レーション現象に対する大きな抵抗を得るための企図に
よって決められる。例を挙げれば、０．８から２μｍの
厚さを有するアルミニウムまたはアルミニウムー銅の合
金が特に適している。言う迄もなく、金属層３５の部分
は接点開口部３３を覆い、そこで局在素子２６と確実に
電気的接続が行われるようにする。
法を用いて容易に得ることができるように事実上平らに
されるのが好ましい。数多くの金属がこの操作を行うの
に適しており、その選択は、分離層３２０表面への機械
的な接着の要件および最小の導電率とエレクトロマイグ
レーション現象に対する大きな抵抗を得るための企図に
よって決められる。例を挙げれば、０．８から２μｍの
厚さを有するアルミニウムまたはアルミニウムー銅の合
金が特に適している。言う迄もなく、金属層３５の部分
は接点開口部３３を覆い、そこで局在素子２６と確実に
電気的接続が行われるようにする。
図面には示されてないが、若し所望ならば、デバイスを
、その複雑さに応じて、より高いレベルに形成された相
互接続部の少なくとも１つの追加の金属の形状によって
完成することもできる。
、その複雑さに応じて、より高いレベルに形成された相
互接続部の少なくとも１つの追加の金属の形状によって
完成することもできる。
本発明の方法はＭＯＳトランジスタを有する集積回路上
の相互接続の構造の製造に限定されるものではない。
の相互接続の構造の製造に限定されるものではない。
この方法は、珪素基板を有するすべての種類の半導体の
接点接続部を形成し、好ましくは極めて小さな寸法の接
続領域を用いるべき場合およびこの接続領域とセルファ
ラインされて超耐熱金属珪化物の接点アイランドをその
上に設けるべき場合に広く役立つものである。
接点接続部を形成し、好ましくは極めて小さな寸法の接
続領域を用いるべき場合およびこの接続領域とセルファ
ラインされて超耐熱金属珪化物の接点アイランドをその
上に設けるべき場合に広く役立つものである。
第１図は本発明の方法で得られた集積回路の相互接続部
の構造の一部の略断面図、 第２図、第３図、第４図、第５Ａ図および第６図は本発
明の方法の異なる製造段階における半導体デバイスの電
気接点の接続部の略断面図、第５Ｂ図と第５Ｃ図は局在
素子を得る変形実施例の異なる製造段階における半導体
デバイスの電気接点の接続部の略断面図である。 １０・・・基板 １１・・・ソース領域１
２・・・ドレーン領域 １３・・・フィールド酸化
物１４・・・チャネル １５・・・ゲート１８
・・・接点領域 １９・・・誘電体層２０、２
０ａ、 ２０ｂ、 ２０ｃ、 ２０ｄ−接点アイランド
２２、３２・・・分離層 ２３、２４．２５．３３・・・接点開口部２６・・・局
在素子 ２７、２８．３５．４１・・・金属層
の構造の一部の略断面図、 第２図、第３図、第４図、第５Ａ図および第６図は本発
明の方法の異なる製造段階における半導体デバイスの電
気接点の接続部の略断面図、第５Ｂ図と第５Ｃ図は局在
素子を得る変形実施例の異なる製造段階における半導体
デバイスの電気接点の接続部の略断面図である。 １０・・・基板 １１・・・ソース領域１
２・・・ドレーン領域 １３・・・フィールド酸化
物１４・・・チャネル １５・・・ゲート１８
・・・接点領域 １９・・・誘電体層２０、２
０ａ、 ２０ｂ、 ２０ｃ、 ２０ｄ−接点アイランド
２２、３２・・・分離層 ２３、２４．２５．３３・・・接点開口部２６・・・局
在素子 ２７、２８．３５．４１・・・金属層
Claims (1)
- 【特許請求の範囲】 半導体デバイスの表面に接点領域をつくり、この接点領
域を覆うチタンまたはコバルトのような超耐熱金属の珪
化物の少なくとも１つの層より成る接点アイランドを形
成し、このアセンブリ上に、前記の接点アイランドの表
面の少なくとも一部が露出された接点開口部が設けられ
た分離層を形成し、タングステンまたはモリブデンのよ
うな超耐熱金属層の局在素子により前記の接点開口部を
満たす工程を先ず行い次いでアセンブリを金属層で覆い
、接点開口部を覆い且つ前記の局在素子と電気接触して
いる金属形状の部分を所定の形に切ることにより相互接
続部の金属形状を得る連続した工程を特に有する、珪素
基板を有する半導体デバイスに電気相互接続部をつくる
方法において、分離層を形成する前に、接点アイランド
を、該接点アイランドに局在された、タングステンまた
はモリブデンの選択成長により得られた補足金属層によ
って覆うことを特徴とする珪素基板を有する半導体デバ
イスに電気相互接続部を形成する方法。 ２、補足金属層の厚さを、２０ｎｍと１５０ｎｍの間、
好ましくは５０ｎｍと１００ｎｍの間にあるように選ぶ
請求項１記載の珪素基板を有する半導体デバイスに電気
相互接続部を形成する方法。 ３、チタンを珪化物層形成のための超耐熱金属として選
んだ場合、その表面に窒化チタン層を形成し、この窒化
チタン層を、補足層の選択成長のためのベースに用いる
請求項１または２記載の珪素基板を有する半導体デバイ
スに電気相互接続部を形成する方法。 ４、窒化チタン層を、窒素ふん囲気内で７００℃と１０
００℃の間の温度での珪化チタン層の表面の変換処理に
より形成する請求項３記載の珪素基板を有する半導体デ
バイスに電気相互接続部を形成する方法。 ５、補足金属層を、３００℃と５００℃の間にある温度
と１／１０００と１／５の間にある六弗化物／水素のガ
ス流速比での六弗化タングステン（または六弗化モリブ
デン）の水素による還元を利用して０．０５ｔｏｒｒと
２ｔｏｒｒの間の減圧において気相からの化学デポジシ
ョン法により形成する請求項１乃至４の何れか１項記載
の珪素基板を有する半導体デバイスに電気相互接続部を
形成する方法。 ６、化学デポジションの反応ガス中に、更に、六弗化物
の流速に対しその値が１／５と３／１の間にあるように
選ばれた流速のシランを導入する請求項５記載の珪素基
板を有する半導体デバイスに電気相互接続部を形成する
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8716873A FR2624304B1 (fr) | 1987-12-04 | 1987-12-04 | Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium |
| FR8716873 | 1987-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH021981A true JPH021981A (ja) | 1990-01-08 |
| JP2685253B2 JP2685253B2 (ja) | 1997-12-03 |
Family
ID=9357493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63302336A Expired - Fee Related JP2685253B2 (ja) | 1987-12-04 | 1988-12-01 | 珪素半導体デバイスに電気相互接続部を形成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4851369A (ja) |
| EP (1) | EP0325808B1 (ja) |
| JP (1) | JP2685253B2 (ja) |
| KR (1) | KR890011042A (ja) |
| DE (1) | DE3873903T2 (ja) |
| FR (1) | FR2624304B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280424A (ja) * | 1990-03-28 | 1991-12-11 | Sony Corp | 半導体装置の製造方法 |
| JPH07142620A (ja) * | 1993-11-16 | 1995-06-02 | Nec Corp | 半導体装置およびその製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970573A (en) * | 1986-07-01 | 1990-11-13 | Harris Corporation | Self-planarized gold interconnect layer |
| US4981550A (en) * | 1987-09-25 | 1991-01-01 | At&T Bell Laboratories | Semiconductor device having tungsten plugs |
| US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
| US5104826A (en) * | 1989-02-02 | 1992-04-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor integrated circuit device using an electrode wiring structure |
| EP0417522B1 (en) * | 1989-09-11 | 2000-01-19 | Texas Instruments Incorporated | Method for forming protective barrier on silicided regions |
| US5141897A (en) * | 1990-03-23 | 1992-08-25 | At&T Bell Laboratories | Method of making integrated circuit interconnection |
| US5213999A (en) * | 1990-09-04 | 1993-05-25 | Delco Electronics Corporation | Method of metal filled trench buried contacts |
| EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
| US5298463A (en) * | 1991-08-30 | 1994-03-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer using a contact etch stop |
| US5252518A (en) * | 1992-03-03 | 1993-10-12 | Micron Technology, Inc. | Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane |
| US5187120A (en) * | 1992-08-24 | 1993-02-16 | Hewlett-Packard Company | Selective deposition of metal on metal nitride to form interconnect |
| US6001729A (en) * | 1995-01-10 | 1999-12-14 | Kawasaki Steel Corporation | Method of forming wiring structure for semiconductor device |
| JPH08191054A (ja) * | 1995-01-10 | 1996-07-23 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| US5545592A (en) * | 1995-02-24 | 1996-08-13 | Advanced Micro Devices, Inc. | Nitrogen treatment for metal-silicide contact |
| US5856236A (en) * | 1996-06-14 | 1999-01-05 | Micron Technology, Inc. | Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer |
| JPH1064848A (ja) * | 1996-08-13 | 1998-03-06 | Toshiba Corp | 半導体装置の製造装置および製造方法 |
| US5856237A (en) * | 1997-10-20 | 1999-01-05 | Industrial Technology Research Institute | Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer |
| US7858518B2 (en) | 1998-04-07 | 2010-12-28 | Micron Technology, Inc. | Method for forming a selective contact and local interconnect in situ |
| US6524956B1 (en) * | 1999-09-24 | 2003-02-25 | Novelius Systems, Inc. | Method for controlling the grain size of tungsten films |
| US6429126B1 (en) * | 2000-03-29 | 2002-08-06 | Applied Materials, Inc. | Reduced fluorine contamination for tungsten CVD |
| US7071563B2 (en) * | 2001-09-28 | 2006-07-04 | Agere Systems, Inc. | Barrier layer for interconnect structures of a semiconductor wafer and method for depositing the barrier layer |
| US8435873B2 (en) | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| US10454114B2 (en) | 2016-12-22 | 2019-10-22 | The Research Foundation For The State University Of New York | Method of producing stable, active and mass-producible Pt3Ni catalysts through preferential co etching |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453573A (en) * | 1987-05-04 | 1989-03-01 | Texas Instruments Inc | Semiconductor device and its manufacture |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB216841A (en) * | 1923-05-31 | 1924-10-23 | Eugene Marie Bournonville | Improvements in rotary valves particularly for internal combustion engines |
| US3601666A (en) * | 1969-08-21 | 1971-08-24 | Texas Instruments Inc | Titanium tungsten-gold contacts for semiconductor devices |
| US4107726A (en) * | 1977-01-03 | 1978-08-15 | Raytheon Company | Multilayer interconnected structure for semiconductor integrated circuit |
| US4121241A (en) * | 1977-01-03 | 1978-10-17 | Raytheon Company | Multilayer interconnected structure for semiconductor integrated circuit |
| JPS5713753A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4339869A (en) * | 1980-09-15 | 1982-07-20 | General Electric Company | Method of making low resistance contacts in semiconductor devices by ion induced silicides |
| JPS57114274A (en) * | 1981-01-08 | 1982-07-16 | Nippon Telegr & Teleph Corp <Ntt> | Electrode for semiconductor device and manufacture thereof |
| JPS584924A (ja) * | 1981-07-01 | 1983-01-12 | Hitachi Ltd | 半導体装置の電極形成方法 |
| JPS5974668A (ja) * | 1982-09-20 | 1984-04-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路接点構造体 |
| DE3301666A1 (de) * | 1983-01-20 | 1984-07-26 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung |
| DE3314879A1 (de) * | 1983-04-25 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen |
| US4545116A (en) * | 1983-05-06 | 1985-10-08 | Texas Instruments Incorporated | Method of forming a titanium disilicide |
| JPS6050920A (ja) * | 1983-08-30 | 1985-03-22 | Toshiba Corp | 半導体装置の製造方法 |
| US4507852A (en) * | 1983-09-12 | 1985-04-02 | Rockwell International Corporation | Method for making a reliable ohmic contact between two layers of integrated circuit metallizations |
| JPS6072272A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60245256A (ja) * | 1984-05-21 | 1985-12-05 | Fujitsu Ltd | 半導体装置 |
| US4672419A (en) * | 1984-06-25 | 1987-06-09 | Texas Instruments Incorporated | Metal gate, interconnect and contact system for VLSI devices |
| US4641420A (en) * | 1984-08-30 | 1987-02-10 | At&T Bell Laboratories | Metalization process for headless contact using deposited smoothing material |
| GB2168841B (en) * | 1984-12-22 | 1988-07-20 | Stc Plc | Semiconductor processing |
| US4804636A (en) * | 1985-05-01 | 1989-02-14 | Texas Instruments Incorporated | Process for making integrated circuits having titanium nitride triple interconnect |
| EP0211318B1 (de) * | 1985-07-29 | 1989-09-27 | Siemens Aktiengesellschaft | Verfahren zum selektiven Auffüllen von in Isolationsschichten geätzten Kontaktlöchern mit metallisch leitenden Materialien bei der Herstellung von höchstintegrierten Halbleiterschaltungen sowie eine Vorrichtung zur Durchführung des Verfahrens |
| JPS6231116A (ja) * | 1985-08-02 | 1987-02-10 | Toshiba Corp | 半導体装置の製造方法 |
| DE3534600A1 (de) * | 1985-09-27 | 1987-04-02 | Siemens Ag | Integrierte schaltung mit elektrischen leiterbahnen und verfahren zu ihrer herstellung |
| SE8603963L (sv) * | 1985-09-27 | 1987-03-28 | Rca Corp | Kontakt med lag resistans for ett halvledarorgan samt sett att framstella densamma |
| JPH0611076B2 (ja) * | 1985-10-08 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US4690730A (en) * | 1986-03-07 | 1987-09-01 | Texas Instruments Incorporated | Oxide-capped titanium silicide formation |
| EP0275299A1 (en) * | 1986-07-31 | 1988-07-27 | AT&T Corp. | Semiconductor devices having improved metallization |
| DE3777538D1 (de) * | 1986-11-10 | 1992-04-23 | American Telephone & Telegraph | Wolfram metallisierung. |
-
1987
- 1987-12-04 FR FR8716873A patent/FR2624304B1/fr not_active Expired - Lifetime
-
1988
- 1988-11-07 US US07/268,149 patent/US4851369A/en not_active Expired - Lifetime
- 1988-11-30 EP EP88202724A patent/EP0325808B1/fr not_active Expired - Lifetime
- 1988-11-30 DE DE8888202724T patent/DE3873903T2/de not_active Expired - Fee Related
- 1988-12-01 JP JP63302336A patent/JP2685253B2/ja not_active Expired - Fee Related
- 1988-12-02 KR KR1019880016047A patent/KR890011042A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453573A (en) * | 1987-05-04 | 1989-03-01 | Texas Instruments Inc | Semiconductor device and its manufacture |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280424A (ja) * | 1990-03-28 | 1991-12-11 | Sony Corp | 半導体装置の製造方法 |
| JPH07142620A (ja) * | 1993-11-16 | 1995-06-02 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3873903D1 (de) | 1992-09-24 |
| EP0325808B1 (fr) | 1992-08-19 |
| FR2624304B1 (fr) | 1990-05-04 |
| DE3873903T2 (de) | 1993-03-11 |
| EP0325808A1 (fr) | 1989-08-02 |
| US4851369A (en) | 1989-07-25 |
| KR890011042A (ko) | 1989-08-12 |
| FR2624304A1 (fr) | 1989-06-09 |
| JP2685253B2 (ja) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021981A (ja) | 珪素半導体デバイスに電気相互接続部を形成する方法 | |
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| US6037258A (en) | Method of forming a smooth copper seed layer for a copper damascene structure | |
| KR100465982B1 (ko) | 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법 | |
| US5227335A (en) | Tungsten metallization | |
| US5654234A (en) | Method for forming a void-free tungsten-plug contact in the presence of a contact opening overhang | |
| US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| US5504038A (en) | Method for selective tungsten sidewall and bottom contact formation | |
| JPH0529254A (ja) | 配線形成方法 | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| JP3021336B2 (ja) | 半導体素子の配線層形成方法 | |
| JPH04307933A (ja) | タングステンプラグの形成方法 | |
| JP2742590B2 (ja) | 半導体装置の製造方法 | |
| US6670267B2 (en) | Formation of tungstein-based interconnect using thin physically vapor deposited titanium nitride layer | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JPH021925A (ja) | 電気接続体の製造方法 | |
| US5888901A (en) | Multilevel interconnection and method for making | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2000124310A (ja) | 半導体装置およびその製造方法 | |
| JPS6197825A (ja) | 半導体装置の製造方法 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |