JPH021925A - 電気接続体の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路、特に排他的でなく接点及び貫通孔
と、幅が約１μｍ以下の導体細条との双方またはいずれ
か一方を有するＶＬＳＩ　（超大規模集積）型の半導体
集積回路の一部を構成する基体に電気接続体を形成する
方法に関するものである。

このような基体に電気接続体を形成するのに、（ａ）　
　基体の表面に電気接続の為の孔を有する電気絶縁層を
形成する工程と、 （ｂ）　　絶縁層の上側表面上及び孔内に第１導電材料
を、その充分に平坦な上側面を形成するのに充分な厚さ
まで堆積する工程と、 （ｃ）　　孔内に第１導電材料を残して絶縁層の上側面
から第１導電材料を除去するのに充分な厚さに亘ってこ
の第１導電材料を腐食除去する工程と、（ｄ）　　その
後に第１導電材料及び絶縁層の上側面上に第２導電材料
を堆積し、孔内の第１導電材料と相俟って基体への電気
接続体の少くとも一部を構成する工程と を有する方法を用いることは知られている。

このような方法の特定の一形態は、アメリカ合衆国カリ
フォルニア州パロ・アルドで１９８６年１１月１２〜１
４日に開催されたプロシーデインダス・オブザ・１９８
６ワークシヨツプにおいてマテリアルズ・リサーチ・ソ
サイエティ（Ｍａｔｅｒｉａｌｓ　Ｒｅ５ｅａｃｈＳｏ
ｃｉｅｔｙ）によって発行された本′″夕゛ングステン
・アンド・アザ−・リフラクトリ−・メタルズ・フォー
・ｖＬＳＩ・アプリケーションズＩ　Ｉ　（Ｔｕｎｇｓ
ｔｅｎａｎｄ　ｏｔｈｅｒ　ｒｅｆｒａｃｔｏｒｙ　ｍ
ｅｔａｌｓ　ｆｏｒ　ＶＬＳＩａｐｐｌｉｃａｔｉｏｎ
ｓ　Ｉ　ｒ　）　”の第３８５〜３９４頁に記載された
Ｉ？、Ｃ，エルワンガー氏等著の論文に開示されている
。この形態では、最初に例えばＴｉ５ｉｚの接点層が、
酸化物絶縁層に開けられた孔で露出されたシリコン表面
領域に形成され、その後に例えばジーナス（Ｇｅｎｕｓ
）　８４０２気相成長（ｃＶＤ）反応器を用いた工程（
ｂ）によりタングステンが堆積される。タングステンは
２つの工程処理で、すなわち最初に畦、・ＳｉＩ＋、及
び■２を用いて０．４μｍの厚さに成長させ、次に畦、
及びＨ２のみを用いて最終厚さまで成長させ続けること
により堆積された。次にこのタングステンを、例えばＳ
Ｆ、を用いるエレクトロチク（Ｅ　Ｉｅｃ　ｔｒｏ　ｔ
ｅｃｋ）　６００プラズマ腐食システムを使用する工程
（ｃ）によりエッチバックさせる。従って、タングステ
ンのプラグが酸化物絶縁１Ｇの表面とほぼ同一平面で接
点孔内に残る。

このような方法の他の特定の形態は米国特許ＵＳ−Ａ−
４６２４８６４号明細書に第３．４，５，６．９及び１
０図を参照して説明されており、この場合最初にタング
ステン或いはチタニウム−タングステン合金の障壁層が
絶縁層上及び接点孔内に形成され、この米国特許で“第
１導電層゛′と称されているこの障壁層上に多結晶シリ
コンが前記の工程（ｂ）におけるように充分に平坦な上
側面を形成するのに充分なｊ７さまで堆積される。その
後、例えばＳＦ、を用いて多結晶珪素がエッチバックさ
れ、接点孔内に多結晶珪素シリコンプラグが残される。

この腐食処理では、薄肉のタングステン或いはチタニウ
ム−タングステン層が絶縁層上に延在する個所で腐食停
止部材として作用する。

犠牲的な平坦化層を用いる他の形態の方法も米国特許Ｉ
Ｊｓ−Ａ−４６２４８６４号明細書に第３〜５図及び第
７〜１０図を参照して説明されている。この方法では、
例えばホトレジストより成る平坦化層を厚肉の多結晶シ
リコン上に被覆し、この平坦化層全体と絶縁層上の多結
晶シリコンとを腐食除去する為の例えばＳＦｈ及び鵠を
用いる腐食処理によるエッチバック前に上側面を更に平
坦としている。この場合も薄肉のチタニウム及びタング
ステン層の双方またはいずれか一方を絶縁層の腐食を阻
止する腐食停止部材として作用させている。

このような犠牲的な平坦化層を用いることにより極めて
平坦な表面を得ることができるも、前述したＲ、Ｃ，エ
ルワンガー氏等の論文には、タングステンの直接エッチ
バック法を用いる一層簡単な処理により絶縁層の上側面
と充分に平坦となるタングステンプラグが得られ、上述
した犠牲的な層をエッチバック用に必要としなくなると
いうことが記述されている。しかし、本発明者の研究に
よれば、特に処理を多量生産状態で行なうと、処理上の
種々の不均一性により、孔内のプラグ材料上及び絶縁層
の上側面上に堆積する次の層に対し段範囲（ス、テップ
カバレージ）問題を生ぜしめるような著しい平坦性の悪
化を生せしめるおそれがあるということを確かめた。

本発明は、上述した問題の特性を認識するとともに、第
１導電材料を腐食除去して孔内にプラグ材料を残した後
で、次の層を形成する第２導電材料を堆積する前に絶縁
層を腐食してその表面を低下させることにより、多量生
産状態においても上述した問題を軽減せしめうるという
認識を基に成したものである。

本発明電気接続体の製造方法は、 （ａ）　　基体の表面に電気接続の為の孔を有する電気
絶縁層を形成する工程と、 （ｂ）　　絶縁層の上側表面上及び孔内に第１導電材料
を、その充分に平坦な上側面を形成するのに充分な厚さ
まで堆積する工程と、 （ｃ）　　孔内に第１導電材料を残して絶縁層の上側面
から第１導電材料を除去するのに充分な厚さに亘ってこ
の第１導電材料を腐食除去する工程と、（ｄ）　　その
後に第１導電材料及び絶縁層の上側面上に第２導電材料
を堆積し、孔内の第１導電材料と相俟って基体への電気
接続体の少くとも一部を構成する工程と を具えている電気接続体の製造方法において、前記の工
程（ｃ）及び（ｄ）間で少くとも（ｅ）　　絶縁層の上
側面を腐食処理して第１導電材料よりも速い速度で絶縁
層を腐食し、絶縁層の孔内の第１導電材料の上側面より
も低い或いはこの上側面とほぼ同じレベルで絶縁層のあ
らたな上側面を形成する工程を行なうことを特徴とする
。

本発明は、集積回路、例えばＶＬＳＩ　（超大規模集積
）半導体回路を製造する方法も提供するものであり、こ
の場合集積回路の一部を構成する基体を製造した後、上
述した本発明による電気接続体の製造方法を用いて基体
に電気接続体を製造する。

更に本発明は上述した方法を用いて製造した集積回路に
も関するものである。

本発明者は、種々の処理上の不均一性の為に、第１導電
材料の可成りの部分が腐食工程（ｃ）において孔の少く
とも数個の上側部分から除去され、従ってこれらの孔の
縁部に降下段が生じるおそれがあるということを確かめ
た。工程（ｅ）で絶縁層を腐食することにより、孔内の
導電材料の上側面よりも低いレベル或いはこの上側面と
ほぼ同じレベルで新たな上側面が形成され、孔の縁部に
上昇段が生じるか或いは段が殆ど生じなくなる。これら
の縁部上に次の導電層に対する材料を堆積する場合、大
きな降下股上よりも上昇股上の方が段範囲問題が著しく
少なくなるということを本発明者は確かめた。工程（ｅ
）で絶縁層のあらたな上側面を形成することにより集積
回路相互接続システムにおける絶縁体界面の品質の改善
をも得ることができる。

これらの利点は犠牲的な平坦化層を設ける必要なく達成
しうる。

しかし、本発明による方法では、犠牲的な平坦化層を用
いても有利である。従って、工程（ｅ）における腐食処
理を用いる際に犠牲的な平坦化層を設けて、絶縁層の表
面を平滑で平坦とすることができる。この場合、この平
坦化層を用いないと、新たな表面はぎざぎざとなる。更
に、孔の壁部が傾斜しているある条件の下で、また工程
（ｅ）の腐食工程がいかに異方性であるかに応じて、絶
縁層を孔の露出縁部で一層深く腐食することができ、こ
のようにすることにより孔内の第１導電材料の側方で絶
縁層中に幅狭な裂は目を形成しうるようになる。裂は目
は孔の壁部で露出された被着層を腐食することによって
も形成しうる。絶縁層をエッチバックするのに犠牲的な
平坦化層を設けることにより、これを設けない場合に生
じるような問題を解決するか或いは減少せしめることが
できる。従って、本発明による方法では更に、前記の工
程（ｃ）及び（ｅ）間で少なくとも、絶縁層の上側面上
及び孔内の第１導電層上に他の材料を堆積し、この他の
材料の厚さはこの他の材料の上側面を充分に平坦とする
程度に充分な厚さとする工程を行ない、この他の材料を
前記の工程（ｅ）で除去するようにすることができる。

特に簡単な状態では、前記の他の材料が絶縁層の腐食速
度とほぼ同じ速度で腐食除去されるか或いは少くとも第
１導電材料の腐食速度に対するよりも絶縁層の腐食速度
に対して接近した腐食速度で腐食除去されるようにこの
材料を選択するのが好ましい。所望に応じ、この他の材
料を工程（ｅ）において絶縁層材料よりも遅い速度で腐
食するようにすることができる。特に厚肉層に対する犠
牲的な他の層として用いるにはホトレジストが特に便利
な材料であるも、この材料の代りに例えばポリイミドや
スパンオン（ｓｐｕｎ−ｏｎ）ガラスのような他の平坦
化材料を用いることができる。

本発明による方法は、異なるレベルでの同じ或いは異な
る材料に対する多レベル相互接続を含む電気接続システ
ムの種々の導電材料及び絶縁材料に対して用いることが
できる。タングステンやこのタングステンを主成分とす
る金属混合物は、孔がサブミクロン幅を有する場合でも
これらの孔を充填する特に有効な充填材料である。二酸
化シリコンは、その成長或いは堆積やその画成にとって
良好に開発された処理技術と、腐食処理工程（ｅ）にお
いて新たな上側面を形成する再現性のある腐食の容易性
との双方にとって特に優れた絶縁層材料である。従って
、特に優れた電気接続システムでは、第１導電材料がタ
ングステンを有し、絶縁層が少くとも上側面に隣接して
二酸化シリコンを有する。第１導電材料はタングステン
を堆積する前に少くとも孔の領域に他の金属或いは合金
の薄肉層を有するようにすることができる。この他の金
属層は、孔内のタングステンに対する被着層として或い
は拡販障壁層として或いは基体に対する低接触抵抗層と
して或いはこれらの任意の組合せとして作用しうる。チ
タニウムはこれらの目的にとって、特に酸素に対する化
合力に関して特に優れた材料である為、この薄肉層が、
例えば基体中のシリコン領域に接点を形成する為の合金
の珪化チタニウムとして或いは例えば中間の被着層を形
成するスパッタリングされたチタニウム−タングステン
としてチタニウムを有するようにするのが好ましい。

本発明によれば、工程（ａ）、　（ｂ）及び（ｃ）にお
ける絶縁層の厚さ及び孔の深さは最終構造におけるより
も大きくなる。本発明を用いた多くの回路では、孔の幅
を少なくとも工程（ａ）、　（ｂ）及び（ｃ）において
１μｍよりも且つ絶縁層の厚さよりも小さくすることが
できる。工程（ｂ）において小さな孔を適切に充填する
のを容易にする為には、タングステン材料を用いた場合
でも、工程（ａ）及び（ｂ）における答礼の深さをその
幅の１．７倍よりも浅くするのが好ましい。小さな孔内
への大きな降下段を信頼的に無くすようにする為には、
絶縁層材料を工程（ｅ）において孔の少なくとも１つの
深さの４分の１よりも大きな距離に亘って腐食除去する
ようにすることができる。しかし、この距離をあまり大
きくしすぎることばしばしば不所望なことである。その
理由は、このようにすると、絶縁問題や寄生容量問題が
生じたり、最初の層の厚さをあ床りにもｊ＄くする必要
がある為である。従って、絶縁層材料を工程（ｅ）で腐
食除去するこの距離を工程（ａ）、　（ｂ）及び（ｃ）
における絶縁層の厚さの半分よりも小さくするのが好ま
しい。本発明を用いた多くの回路では、上述したことを
考慮して工程（ａ）、　（ｂ）及び（ｃ）における絶縁
層の厚さを１μｍよりも厚くするのが好ましい。

図面につき本発明を説明する。

図面は線図的であり実際のものに正比例していないこと
に注意すべきである。これらの図の一部の相対寸法（特
に厚さ方向の寸法）は明瞭の為に且つ図面の都合上誇張
したり或いは減少させたりしである。又、一般に１つの
実施例に用いたのと同じ（或いは関連の）参照符号を他
の実施例における対応する或いは類似部分を参照するの
にも用いている。

第１〜６図は集積回路の基体１０に電気接続する方法を
用いて集積回路を製造する本発明による特定の方法を示
す。この特定の方法は （ａ）　　基体ＩＯの表面に電気接続の為の孔２を有す
る電気絶縁層ｌを形成する工程（第１図参照）と、（ｂ
）　　第２図に示すように絶縁層ｌの上側表面３上に及
び孔２内に第１導電材料４を、その充分に平坦な上側面
５を形成するのに充分な厚さまで堆積する工程と、 （ｃ）　　孔２内に第１導電材料４＾、４Ｂ（第３図）
を残して絶縁層の上側面３上から第１導電材料４を除去
するのに充分な厚さに亘ってこの第１導電材料４を腐食
除去する工程と、 （ｄ）　　その後に第１導電材料４４．４Ｂ及び絶縁層
１の上側面上に第２導電材料（第６図の３４或いは第８
図の１４）を堆積し、孔２内の第１導電材料と相俟って
集積回路の電気接続体の少くとも一部を構成する工程と
を有する。

本発明によれば工程（ｃ）及び（ｄ）間で少くとも（ｅ
）　　絶縁層１の上側面を腐食処理して第１導電材料４
Ａ、　４Ｂよりも速い速度で絶縁層１を腐食し、絶縁層
１の孔２内の第１導電材料４Ａ、　４Ｂの上側面よりも
低い或いはこの上側面とほぼ同じレヘルで地縁層１のあ
らたな上側面９（第５図）を形成する工程 を行なう。

第１図の基体１０は例えば、既知のようにドーパントの
注入或いは拡散またはこれらの双方により形成しうる異
なる導電率及び異なる導電型のドーピングされた区域を
有する半導体基板とすることができる。これらの区域は
集積回路の回路素子の一部を形成する。第７図はシリコ
ン集積回路に適した特定の形態の１例を示し、ドーピン
グされた区域４０は接触抵抗を減少させる為に中間の珪
化物層４２を介して金属電極４Ｂが接触されている。前
記の・区域４０はシリコン基板の隣接部分４１と相俟っ
てｐ−ｎ接合を形成でき、例えば絶縁ゲート４３を有す
るＭＯＳ　　ｌ−ランジスタのソース或いはドレイン区
域とすることができる。区域４０のようなドーピングさ
れた区域はシリコン基板１０へのドーパントの注入或い
は拡散またはこれらの双方により既知のようにして形成
できる。次に、露出したシリコン表面領域上に既知のよ
うにして珪化チタニウム層を形成し、その後に絶縁層１
の上側部分を堆積しうる。

このようにして絶縁層ｌ内に多結晶シリコン或いは他の
導電材料のゲート４３を埋込むことができる。ＶＬＳ１
回路（超大規模集積回路）は多くのこのようなＭＯＳト
ランジスタ或いは他の回路素子またはこれらの双方を有
する。第８及び９図は基体１０内の他のドーピングされ
た区域４５及び４６を示し、更に異なる基体１０Ａ及び
ＩＯＢ上の本発明の構成を示している。

基板１０の表面では第１図の絶縁層に接点孔２が形成さ
れている。この層ｌは１つ以上の絶縁材料を有するよう
にすることができ、１回以上の工程で形成しうる。従っ
てシリコン基板１０の場合には層１が、シリコンの局部
酸化によりシリコン基板表面内に少くとも部分的に埋設
された熱成長二酸化珪素（図示せず）を有するようにす
ることができる。孔２は局部酸化マスクによりこの既知
の方法で画成することができる。しかし、層ｌは気相成
長（ｃＶＤ）により既知のように成長させた堆積二酸化
シリコン或いはその他の絶縁材料（例えば窒化シリコン
）を追加的に或いは代りに有するようにすることができ
、その後に写真食刻及び腐食工程により孔２を形成する
ことができる。ＶＬＳ１回路の場合には、ミクロン寸法
或いはサブミクロン（すなわち直径が約１ミクロン或い
はそれよりも小さい）幅及び約１の縦横比（深さ対幅の
比）で丸みをつけた（或いはほぼ円形の）横断面にする
ことができる。本発明は絶縁層１の厚さよりも小さい幅
を有する孔２を充填するのに用いることができる。本発
明によれば、第１図の段階における絶縁層ｌの厚さ及び
孔２の深さは最終構造（第６図或いは第８図）にとって
望ましい値よりも大きい。ある特定の例では、第１図の
接点孔２の直径を０．９μｍ、幅を１．５μｍとするこ
とができる。第７図に示すように、孔２の壁部はわずか
に傾斜させ、孔２の幅が高さとともに増大するように、
例えば基板１０の表面における０、９μｍから１．５μ
ｍの厚さの絶縁層１の上側面３で約１．２μｍまで増大
するようにすることができる。

第２図は堆積工程（ｂ）の後の構造を示す。導電材料４
としてはダンゲステンを選択するのが有利である。その
理由は、この材料は深いサブミクロン幅の孔２を容易に
充填する為である。タングステンは例えば前述したＲ、
Ｃ，エルワンガー氏等著の論文に記載された気相成長シ
ステムを用いて既知のようにして堆積することができる
。この堆積は、孔２の直径を０．９μｍ、幅を１．５μ
ｍとした特定の例で絶縁層１の上側面３上でタングステ
ン４が例えば０．８μｍ或いはそれ以上の厚さとなるま
で続けることができる。この特定の実施例では、層１及
び孔２の上方でタングステン表面５の平坦性の変化が代
表的に０．２μｍよりも少なくなる。

タングステンのこのいわゆる°“ブランケットパ堆積後
工程（ｃ）でブランケットエッチバックを行ない、これ
により第３図の構造を生じる。このエンチバックは例え
ば前述したＲ、Ｃ，エルワンガー氏等の論文に記載され
たプラズマ腐食システムを用いて既知のようにして行な
うことができる。（特に多量生産処理で）絶縁層ｌの上
側面３からタングステン４を完全に除去する為に、腐食
処理をわずかに延長させ、接点孔２内に残存するタング
ステンプラグ４八及び４ｎのレベルが面３のレベルより
もほんのわずかたけ例えば０．１μｍ或いは０．２μｍ
だけ低くなるようにするのが好ましい。しかし、この腐
食を行なうと、孔２の幾つかで（例えば第３図のプラグ
４へのように）タングステンプラグの可成り多くの上側
部が除去されてしまうということを確かめた。これは以
下の要因が少くとも時として著しいものとなることによ
り生じると思われる。

（ａ）堆積されたタングステン材料４の不均質性。

（ｂ）堆積層表面５の凹凸。

（ｃ）エッチハック処理の不均一性。

（ｄ）孔がまだ露出されていない大きな表面積のタング
ステンに対するよりも（絶縁面によって囲まれたプラグ
４Ａのような）局部的な小さな表面積のタングステンに
対する方が速い腐食速度となる局部ローデング効果。

上述した特定例では、タングステンの０．８μｍ或いは
それ以上のエンチハックを行うと、直径が０．９μｍで
深さが１．５μｍの孔２内に約０．１μｍ〜０．６μｍ
の範囲で変化する降下段の高さが見られた。通常、約０
．１μｍ或いは０．２μｍまでの降下段の高さを許容し
うる。しかし、サブミクロンの孔２内での０．５μｍ或
いはそれ以上の大きな高さの降下段は、集積回路の相互
接続システムで次に堆積される材料の層を第３図の構造
上に直接堆積する場合、この層に対する段範囲（ステン
プカバレージ）問題を生ぜしめる。

本発明によれば、腐食工程（ｅ）を行なうことによりこ
の段範囲問題を最小にする。第４及び５図に示す形態で
は、絶縁層１の上側面３上及び孔２内の第１導電材料４
Ａ、　４Ｂ上に他の材料（例えばホトレジスト）を、こ
の他の材料の上側面（８）が充分平坦となるのに充分な
厚さまで堆積させることにより最初に犠牲的な平坦化層
７を設ける。この平坦化層７に工程（ｅ）の腐食処理を
行なうと、この平坦化層は第１導電材料４Ａ、　４Ｂの
場合よりも絶縁層１の腐食速度に少くとも著しく接近し
た速度で或いは絶縁Ｎ１の腐食速度と同じ速度で腐食さ
れる。ホトレジストは、通常のように第３図の構造上に
スピニングして極めて平坦な表面８を得るのに特に便利
な材料であり、ホトレジストに対するプラズマ腐食処理
は二酸化シリコンに対する腐食速度に近似した腐食速度
で充分達成しうる。異なる孔２内のタングステンプラグ
４八及び４Ｂに対する降下段の高さが０．１μｍ〜０．
６μｍの範囲で変化する上述した特定例では、ホトレジ
ストを例えば約１μｍ或いはそれ以上の厚さに被着でき
、その表面８が絶８ｉ層１及びタングステンプラグ４Ａ
及び４Ｂの上方で平坦性で顕著な変化を存さないように
しうる。

第４図の構造に工程（ｅ）の腐食処理を行ない、平坦化
材料７及び絶縁材料ｌの表面部分を腐食除去し、第５図
に示すように絶縁層１のあらたな上側面９を孔２内の第
１導電材料４Ａ、　４Ｂの上側面とほぼ同じ或いはより
低いレヘルで形成する。この腐食処理は例えばホトレジ
ストマの腐食の為に酸素をも加えたＣＦ、のプラズマに
よる既知のプラズマ腐食処理を用いて行なうことができ
る。　（ｃＦ、及び０２により次にＣＦ、のみによる）
このような腐食処理を用いると、ホトレジスト７及び層
１の二酸化シリコン表面の双方に対し約１０ｎｍ　−ｓ
　−’　（ナノメートル７秒）の腐食速度を得ることが
できる。タングステンプラグ４Ａ及び４Ｂに対しては腐
食速度がｌｎｍ・Ｓ″′よりも小さ（、なる。０．６μ
ｍまでの降下段が存在する上述した特定例では、二酸化
シリコンを絶縁層ｌの表面３から約０．５μｍの厚さだ
け除去して新たな表面９を形成することができる。最初
に設けた絶縁層１の厚さを決定するのにこの約０．５μ
ｍの厚さの除去を考慮し、第５図において（基板１０の
上方で且ついかなる埋込みゲーｌ、４３の上方でも）適
切な厚さが残り、適切な絶縁及び例えば寄生キャパシタ
ンスの減少を達成するようにする。

絶縁層１のこの薄肉化の結果として第３図において最大
の降下段を有していたタングステンプラグ４Ａが絶縁層
表面９とほぼ同一平面となり、一方他のタングステンプ
ラグ４Ｂは表面９よりも上にスタッドとして突出する。

上述した特定例では、幾つかのプラグ４八が例えば０．
１μｍ或いは０．２μｍの小さな降下段を保つようにす
ることができる。

第６図は、第５図の構造から形成しうる接続構造の一例
を示し、この場合、第２導電材料の層を堆積し、次に写
真食刻及び腐食工程を用いてこの層をパターン化し、タ
ングステンプラグ４Ａ及び４Ｂにそれぞれ隣接する導電
細条３４八及び３４Ｂを形成する。導電細条３４Ａ及び
３４Ｂは例えばアルミニウムとすることができ、このア
ルミニウムはサブミクロン幅のタングステンスタッド４
Ｂにおいて約０．６μｍの上昇段を適切に且つ信頼的に
被覆するように堆積せしめることができるも、絶縁層表
面３からタングステンプラグ４八までの０．６μｍの降
下股上にアルミニウムを堆積するのは可成り困難である
ということを確かめた。簡単な集積回路では、この導電
材料３４を以ってシリコン回路基板１０に対する細条レ
ベルの相互接続体を構成することができる。

しかし、通常は２つ或いはそれ以上のレベルの相互接続
体が基板１０上に存在するものであり、その−例を第８
図につき説明する。更に、第６図の層４及び３４に対し
てはそれぞれ異なる材料（すなわちタングステン及びア
ルミニウム）を用いて説明したが第１導電材料４及び第
２導電材料３４の双方に対しては所望に応じ（サブミク
ロン幅の孔２を充填しうる）同じ金属或いは金属組成物
を用いることができること理解すべきである。更に、第
７図に示すように、これらの材料自体を異なる導電材料
の複合層とすることができる。

第７図はシリコン基板４１内のドーピングされた領域４
０に接触させる多層構造の一例を示す。絶縁層の表面上
及び露出したシリコン表面領域上に例えばチタニウムよ
り成る薄肉層がスパック堆積され、次にこの構造のもの
が急速に加熱されてシリコン表面領域に珪化チタニウム
接点層４２が形成される。絶８ｉ層上のその他のチタニ
ウムは例えば過酸化水素と水酸化アンモニウムとを水に
入れた溶液中での腐食により除去することができる。こ
の珪化物接点層４２を形成するには前述したＲ、Ｃ，エ
ルワンガー氏等著の論文に記載さたスパッタ堆積、高速
加熱アニーリング及び腐食処理を用いることができ、そ
の後に絶縁層ｌの上側部分を堆積し、孔２を形成する。

次に、絶縁層１上及び孔２内に第１導電材料４の第１部
分として被着層４４を堆積し、次に絶縁層材料に堆積す
るタングステンの被着力を高めるようにすることができ
る。このような被着層４４は例えばチタニウム或いはチ
タニウム−タングステンとすることができ、前述したＲ
、Ｃ，エルワンガー氏等著の論文に記載されているよう
にスパッタ堆積することができる。この場合腐食工程（
ｃ）で行なう腐食処理は絶縁層１の表面３上から厚肉の
上側タングステン層とチタニウム或いはチタニウム−タ
ングステン層４４との双方を除去するような処理である
。この場合Ｒ，Ｃ，エルワンガー氏等著の論文に記載さ
れたＳＦ、腐食システムを用いることができる。これら
の双方の層は１工程で除去でき、または厚肉のタングス
テン層を１つの腐食処理で除去し、その下側のチタニウ
ム或いはチタニウム−タングステン層４４をその後の別
個の処理で除去することができる。破線９は、絶縁層１
が後の腐食工程（ｅ）で薄肉化された新たな表面を示す
。

第８図は、第５図の基本構造から形成した多レベル相互
接続構造を示し、形成しうる幾つかの他の変形例をも示
している。この場合例えば、第１導電材料４で充填され
る絶縁層１内の孔２は基板１０上の絶８！Ｎ１の厚さ全
体に亘って延在させる必要はない。第８図の孔２Ｃは埋
込まれたゲート層４３に接続する為に絶縁層の厚さの上
側部分のみを通って延在する。従って、接点孔２Ｃに対
する基体ゲート層４３と絶縁層１の下側部分とを有する
。孔２Ｃは他の孔２と同じ工程で形成され、タングステ
ンプラグ４八及び４Ｂと同じ工程でタングステンプラグ
４Ｃが充填される。

第８図の構造では、接点プラグ４Ａ、　４８．４Ｃ等が
導体細条と接触しており、これら導体細条のうち２つの
み、すなわち細条１４八及び１４Ｂのみを示しである。

これら導体細条１４Ａ、　１４Ｂ等は貫通孔２２中の導
電性プラグ２４八等により上側パタン−の導体細条３４
Ａ等に接続されている。本発明の工程（ａ）〜（ｅ）は
孔２２を経る接続部を形成するのに用いることができ、
この場合基体１０Ｂは下側絶縁層及び導電層構造１１．
１４．　１．　４と基板１０とを有し、この場合第１導
電材料が２４であり、絶縁層が２１であり、そのあらた
なエッチバック面が２９であり、第２導電材料が３４で
ある。導体細条１４Ａ等は堆積及び写真食刻及び腐食工
程によって第６図の細条３４八及び３４Ｂと同様に形成
でき、その後に絶縁層１１を堆積し、次に平坦化腐食技
術により細条１４八等の上から絶縁層を除去することが
できる。しかし、本発明による工程（ａ）　〜（ｅ）は
絶８ｉ層１１内の孔１２Ａ、　１２Ｂでの導体細条１４
Δ、１４Ｂ等を形成するのにも用いることができる。こ
の場合を以下に第９図につき説明する。

第９図は、孔１２Ａ及び１２Ｂを有する絶縁層１１が基
体１０Ａ上に存在する製造の中間段を示す。特定例では
、絶縁層１１はこの段階で約１．５μｍの厚さを有する
ようにすることができる。孔１２Ａ及び１２Ｂは丸みの
ついた孔２とは相違し、（第９図の平面に対し垂直な）
一方向で約１μｍ或いはそれよりも小さな幅と（第９図
の断面をとっている）長手方向で数μｍの長さとを有す
る細長形態としである。

工程（ｂ）のブランケット堆積を行ない絶縁層１１の上
側面１３上及び孔１２Ａ、　１２Ｂ内に第１導電材料１
４の層を形成する。この材料１４は例えば約１μｍ或い
はそれよりも厚い１１さとすることができ、充分平坦な
上側面１５を有する。次に腐食工程（ｃ）を行ない、材
料１４を細長孔１２Ａ及び１２Ｂ内に細条１４Δ及び１
４Ｂとして残して上側面１３上から除去する。次に腐食
工程（ｅ）を行ない、絶縁層１１をエッチバンクし、孔
１２Ａ及び１２Ｂ内の細条１４Ａ及び１４Ｂを形成する
第１導電材料の上側面よりも低い或いはこれらの上側面
とほぼ同じレベルで新たな上側面１９（第８図参照）を
形成する。次に工程（ｄ）において、第２導電材料を堆
積し、導体細条１４八及び１４Ｂに対する貫通接続体２
４Ａ等を形成する。

多くの他の変形が可能であること明らかである。

特に、腐食すべき層が種々の組成を有する種々の部分か
ら成っている場合には、各腐食工程（ｃ）及び（ｅ）を
異なる組成に対する異なる或いは変更した腐食剤で複数
の段階で行なうか、或いは例えば最初の腐食段階を高速
腐食剤で、これに続いて同じ材料をゆっくり腐食して平
滑な最終面を得る他の或いは変更した腐食剤で行なうよ
うにすることができる。殆どがプラズマ腐食を参照した
が、他の形態の乾式腐食や湿式腐食を用いることができ
ること明らかである。例えばりアクティブイオンエツチ
ングを用いたり、或いは本質的に化学的な腐食を行わな
いスパッタ腐食処理であるイオンミリングを用いること
ができる。細長孔１２Ａ、　１２Ｂ等に導体細条１４Ａ
、　１４Ｂ等を形成し２貫通孔２２内に貫通プラグ２４
．Ａ等を形成するのに本発明の工程（ａ）〜（ｅ）を用
いると、細条１４Ａ、　１４Ｂ等及びプラグ２４Ａ等の
双方に対し層４４のような被着改善層を有利に設けるこ
とができ、絶縁層１１及び２１のあらたな表面１９及び
２９を、層４のような犠牲的な平坦化層の腐食除去をも
含む腐食処理で形成しうる。

本発明による方法は特にサブミクロン幅の接点及び貫通
孔を有する半導体集積回路にとって有利である。このよ
うな集積回路はシリコン或いは例えば砒化ガリウムの基
板１０を以って形成しうる。

しかし本発明は、基体に対する電気接続を必要とする他
の集積回路、例えば液晶表示装置や弾性表面波装置やあ
る磁気バブル装置に集積化する回路パターンを製造する
のにも用いることができる。

上述したところから当業者にとって他の変形が可能であ
ること明らかである。このような変形には、集積回路や
その他の装置やこれらの接続システムやその他の構成部
分の設計及び製造上で既に知られている他のことを前述
したことの代りに或いはこれらに加えて含めることがで
きる。

【図面の簡単な説明】

第１図は、本発明の方法による半導体集積回路の製造に
おける一段階で基体上に設けた絶縁層を示す部分的断面
斜視図、 第２〜５図は、第１図の集積回路の部分を後の製造工程
で示す断面図、 第６図は、他の製造段階の一例を示す部分的断面斜視図
、 第７図は、第２，３及び５図におけるプラグ４Ｂを拡大
して示す層構造の一例を示す断面図、第８図は、本発明
によって製造した多レベル相互接続システムを有する集
積回路を示す断面図、第９図は、第８図の回路の一部を
可能な一製造工程で示す断面図である。 １・・・電気絶縁層　　　　２・・・孔３・・・１の上
側面　　　　４・・・第１導電材料７・・・平坦化層　
　　　　９・・・絶縁層表面１０・・・基体（基板）　
　　　１４．３４・・・第２導電材料１４八、１４Ｂ・
・・導体細条 ４０・・・ドーピングされた領域 ４１・・・シリコン基板 ４２・・・接点層 ４３・・・絶縁ゲート 特 許 出 願 人 工ヌ・ヘー・フィリップス・ フルーイランベンファブリケン ＦＩＧ、４ ＦｌＧ、５ ＦＩＧ、６ ＦＩＧ、１ ＦＩＧ、２ ＦＩＧ、３

Claims (1)

1. 【特許請求の範囲】 １、集積回路の一部を構成する基体に電気接続体を製造
   するに当り、 （ａ）基体の表面に電気接続の為の孔を有する電気絶縁
   層を形成する工程と、 （ｂ）絶縁層の上側表面上及び孔内に第１導電材料を、
   その充分に平坦な上側面を形成するのに充分な厚さまで
   堆積する工程と、 （ｃ）孔内に第１導電材料を残して絶縁層の上側面から
   第１導電材料を除去するのに充分な厚さに亘ってこの第
   １導電材料を腐食除去する工程と、 （ｄ）その後に第１導電材料及び絶縁層の上側面上に第
   ２導電材料を堆積し、孔内の第１導電材料と相俟って基
   体への電気接続体の少くとも一部を構成する工程と を具えている電気接続体の製造方法において、前記の工
   程（ｃ）及び（ｄ）間で少くとも （ｅ）絶縁層の上側面を腐食処理して第１導電材料より
   も速い速度で絶縁層を腐食し、絶縁層の孔内の第１導電
   材料の上側面よりも低い或いはこの上側面とほぼ同じレ
   ベルで絶縁層のあらたな上側面を形成する工程 を行なうことを特徴とする電気接続体の製造方法。 ２、請求項１に記載の電気接続体の製造方法において、
   前記の工程（ｃ）及び（ｅ）間で少なくとも、絶縁層の
   上側面上及び孔内の第１導電層上 に他の材料を堆積し、この他の材料の厚さはこの他の材
   料の上側面を充分に平坦とする程度に充分な厚さとする
   工程 を行ない、この他の材料を前記の工程（ｅ）で除去する
   ことを特徴とする電気接続体の製造方法。 ３、請求項２に記載の電気接続体の製造方法において、
   前記他の材料を絶縁層の腐食速度とほぼ同じ速度で腐食
   除去することを特徴とする電気接続体の製造方法。 ４、請求項２または３に記載の電気接続体の製造方法に
   おいて、前記の他の材料をホトレジストとすることを特
   徴とする電気接続体の製造方法。 ５、請求項１〜４のいずれか一項に記載の電気接続体の
   製造方法において、前記の第１導電材料がタングステン
   を有し、前記の絶縁層が少なくとも上側面に隣接して二
   酸化シリコンを有していることを特徴とする電気接続体
   の製造方法。 ６、請求項５に記載の電気接続体の製造方法において、
   第１導電材料には前記のタングステン材料を堆積する前
   に少なくとも孔の領域でチタニウムを有する薄肉層が設
   けられていることを特徴とする電気接続体の製造方法。 ７、請求項１〜６のいずれか一項に記載の電気接続体の
   製造方法において、前記の孔は少なくとも前記の工程（
   ａ）、（ｂ）及び（ｃ）において絶縁層の厚さよりも小
   さく１μｍよりも小さい幅を有するようにすることを特
   徴とする電気接続体の製造方法。 ８、請求項１〜７のいずれか一項に記載の電気接続体の
   製造方法において、前記の工程（ａ）及び（ｂ）におけ
   る各孔の深さをその幅の１．７倍よりも小さくすること
   を特徴とする電気接続体の製造方法。 ９、請求項１〜８のいずれか一項に記載の電気接続体の
   製造方法において、前記の絶縁層の材料を前記の工程（
   ｅ）で前記の工程（ａ）、（ｂ）及び（ｃ）における絶
   縁層の厚さの半分よりも小さく前記の孔の少くとも１つ
   の深さの４分の１よりも大きい距離に亘って腐食除去す
   ることを特徴とする電気接続体の製造方法。 １０、請求項１〜９のいずれか一項に記載の電気接続体
   の製造方法において、前記の工程（ａ）、（ｂ）及び（
   ｃ）における絶縁層の厚さが１μｍを越えるようにする
   ことを特徴とする電気接続体の製造方法。 １１、集積回路の一部を構成する基体を製造した後、請
   求項１〜１０のいずれか一項に記載の電気接続体の製造
   方法を用いて前記の基体に電気接続体を製造することを
   特徴とする集積回路の製造方法。 １２、請求項１〜１１のいずれか一項に記載の方法にお
   いて、前記の回路を半導体集積回路とすることを特徴と
   する方法。