JP2003255381A - 画像表示装置およびその製造方法 - Google Patents

画像表示装置およびその製造方法

Info

Publication number
JP2003255381A
JP2003255381A JP2002048293A JP2002048293A JP2003255381A JP 2003255381 A JP2003255381 A JP 2003255381A JP 2002048293 A JP2002048293 A JP 2002048293A JP 2002048293 A JP2002048293 A JP 2002048293A JP 2003255381 A JP2003255381 A JP 2003255381A
Authority
JP
Japan
Prior art keywords
internal wiring
image display
display device
insulating substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002048293A
Other languages
English (en)
Inventor
Takehisa Yamaguchi
偉久 山口
Hironori Aoki
宏憲 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP2002048293A priority Critical patent/JP2003255381A/ja
Priority to TW091118065A priority patent/TWI300496B/zh
Priority to KR1020020056055A priority patent/KR100769307B1/ko
Priority to US10/327,906 priority patent/US7113246B2/en
Publication of JP2003255381A publication Critical patent/JP2003255381A/ja
Priority to US11/518,171 priority patent/US7286202B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 表示パネル外形サイズの拡大を伴わずに表示
パネルを構成する絶縁性基板上にＣＯＧ実装された駆動
用ＩＣへ信号および電源を入力する内部配線の抵抗値を
低減できる画像表示装置およびその製造方法を提供す
る。 【解決手段】 第一の絶縁性基板（ＴＦＴアレイ基板）
１上にＣＯＧ実装された駆動用ＩＣ４へ信号および電源
を入力する内部配線８において、走査線（ゲー配線）等
を構成する第一の導電膜により第一層内部配線８ａを形
成、信号線（ソース配線）等を構成する第二の導電膜に
より第二層内部配線８ｂを形成、第一層内部配線８ａと
第二層内部配線８ｂを接続する接続配線１５は表示電極
形成と同時に形成し、内部配線８を電気的に並列関係に
なるように接続された多層構造を有するように構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えば液晶表示
装置などの画像表示装置に関するもので、表示パネルの
走査線もしくは信号線に信号を供給する駆動用ＩＣに外
部回路からの信号および電源を入力する内部配線を表示
パネルを構成する絶縁性基板上に有する画像表示装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】カーナビゲーション等に使用される中小
型画像表示装置においては、信頼性、低価格化の要求に
より、表示パネルの駆動用ＩＣを画像表示装置を構成す
る絶縁性基板上の実装領域に搭載する、いわゆるＣｈｉ
ｐ Ｏｎ Ｇｌａｓｓ（以下、ＣＯＧと略す）実装が多
く用いられるようになっている。このＣＯＧ実装では、
駆動用ＩＣへの信号および電源の入力は、絶縁性基板上
の実装領域に形成された導電膜（以下、内部配線と称す
る）を介して行われるが、この内部配線のパターン設計
においては、画像表示装置のサイズの制約から決定され
る配線可能領域に、駆動用ＩＣ出力に異常を生じさせな
い抵抗値を有する内部配線をレイアウトする必要があ
る。
【０００３】ＣＯＧ実装された駆動用ＩＣへ信号および
電源を入力する内部配線を有する画像表示装置における
従来技術を、薄膜トランジスタ（以下、ＴＦＴと称す
る）をスイッチング素子として搭載した液晶表示装置を
例示して説明する。図１５、図１６および図１７は従来
のＴＦＴアレイ基板上にＣＯＧ実装された駆動用ＩＣへ
信号および電源を入力する内部配線を有する液晶表示装
置を示す図で、図１５は従来の液晶表示装置の一部（駆
動用ＩＣ実装領域周辺）を示す平面図、図１６は図１５
のＥ−Ｅ線に沿った部分の断面図、図１７は図１５のＥ
−Ｅ線に沿った部分の製造工程を示す断面図である。
【０００４】図において、１は液晶表示装置を構成する
ＴＦＴアレイ基板、２はＴＦＴアレイ基板１と対向し液
晶材料を挟持する対向基板、３は液晶表示装置の表示領
域、４は駆動用ＩＣ、５は駆動用ＩＣ出力端子、６は駆
動用ＩＣ入力端子、７は駆動用ＩＣと走査線（ゲート配
線）もしくは信号線（ソース配線）を接続する配線、８
は駆動用ＩＣに外部回路からの信号や電源を入力する内
部配線、９は外部回路から信号や電源が供給される基板
側接続端子、１１は絶縁性基板（ガラス基板）、１２は
第一の絶縁膜（ゲート絶縁膜）、１３は第二の絶縁膜
（パッシベーション膜）である。
【０００５】次に、製造工程を説明する。まずガラス基
板などの絶縁性基板１１上に第一の導電膜となるＣｒ等
の金属をスパッタ法により０．１〜１．０μｍ堆積さ
せ、写真製版およびエッチングによりパターニングして
内部配線８とＴＦＴのゲート電極およびゲート配線（図
示せず）を形成する（図１７（ａ））。
【０００６】次にＣＶＤ法により第一の絶縁膜（ゲート
絶縁膜）１２、ノンドープのアモルファス半導体膜、ｎ
型不純物がドープされたアモルファス半導体膜を連続し
て堆積させ、写真製版およびエッチングによりノンドー
プのアモルファス半導体膜およびｎ型不純物がドープさ
れたアモルファス半導体膜をパターニングして半導体層
およびコンタクト層（図示せず）を形成する。さらに第
二の導電膜となるＣｒ等の金属をスパッタ法により０．
１〜１．０μｍ堆積させ、写真製版およびエッチングに
よりパターニングしてＴＦＴのソース／ドレイン電極お
よびソース配線（図示せず）を形成する。このとき、内
部配線８の形成部分では第一の絶縁膜１２のみが残存す
る（図１７（ｂ））。
【０００７】次にＣＶＤ法により第二の絶縁膜（パッシ
ベーション膜）１３を堆積させる（図１７（ｃ））。次
に第一の絶縁膜（ゲート絶縁膜）１２および第二の絶縁
膜（パッシベーション膜）１３にコンタクトホール（図
示せず）を形成する。最後にコンタクトホールを被覆す
るように透明導電膜となるＩＴＯをスパッタ法により堆
積させ、写真製版およびエッチングによりパターニング
し、コンタクトホールを介してドレイン電極と接続され
た表示電極（図示せず）およびコンタクトホールを介し
て第一の導電膜と第二の導電膜を接続する配線（図示せ
ず）を形成する。以上の工程によりＴＦＴアレイ基板が
形成される。
【０００８】また、駆動用ＩＣへ信号および電源を入力
する内部配線は信号系および電源系に分類され、信号系
としてはシフトレジスタクロック用、スタートパルス用
等、電源系としてはレベルシフタ、出力バッファー用電
源ＶＧＧ、グランド電源ＶＥＥ、ロジック電源ＶＤＤ等
の総計十本程度の配線が引きまわされる。各々の内部配
線の抵抗値は、信号系の場合は数ｋΩ以下、電源系の場
合は数百Ω以下が目安とされる。また、駆動用ＩＣへ入
力する信号および電源の入力は、外部回路からＴＦＴア
レイ基板上の接続端子を介して行われる。
【０００９】
【発明が解決しようとする課題】以上のように、ＣＯＧ
実装された駆動用ＩＣへ信号および電源を入力する内部
配線をＴＦＴアレイ基板上の実装領域にレイアウトする
場合、各内部配線の配線幅は駆動用ＩＣ出力に異常を生
じさせない抵抗値から見積もられ、また、ＣＯＧ実装領
域の幅は製品仕様である表示パネル外形サイズの制約を
受ける。このため、表示特性を満足させ得る内部配線抵
抗値を得るためには、表示パネル外形サイズの拡大が必
要であり、また、表示パネル外形サイズを優先させた場
合には内部配線抵抗値の増大により表示特性に悪影響を
及ぼすという問題があった。
【００１０】この発明は、上記のような問題点を解消す
るためになされたもので、表示パネル外形サイズを拡大
することなく、ＣＯＧ実装された駆動用ＩＣへ信号およ
び電源を入力する内部配線の抵抗値を低減できる画像表
示装置を得ることを目的とする。さらにこの装置に適し
た製造方法を提供する。
【００１１】
【課題を解決するための手段】この発明に係わる画像表
示装置は、画像表示部が形成された絶縁性基板上に、画
像表示部を駆動する駆動用ＩＣを実装すると共に、この
駆動用ＩＣに外部回路からの信号および電源を入力する
内部配線を形成する画像表示装置において、内部配線の
少なくとも一部は異なる層の導電膜が電気的に並列関係
になるように接続された多層構造を有する。
【００１２】また、内部配線は、駆動用ＩＣに電源を入
力する電源入力用内部配線と信号を入力する信号入力用
内部配線とを含み、電源入力用内部配線は、異なる層の
導電膜が電気的に並列関係になるように接続された多層
構造を有し、信号入力用内部配線は異なる層の導電膜と
接続されない単層構造を有する。
【００１３】また、絶縁性基板上の画像表示部と対向し
て配置される対向基板をさらに備え、内部配線は、絶縁
性基板と対向基板とが重なり合う領域においては、異な
る層の導電膜と接続されない単層構造を有し、絶縁性基
板と対向基板とが重なり合わない領域においては、異な
る層の導電膜が電気的に並列関係になるように接続され
た多層構造を有する。
【００１４】また、絶縁性基板上の画像表示部は絶縁膜
を介して交差するように異なる層に形成された走査線お
よび信号線を有し、内部配線は走査線と同一層の導電膜
と、信号線と同一層の導電膜とを含む。
【００１５】また、絶縁性基板上の画像表示部は信号線
に接続された画素電極をさらに有し、内部配線は、走査
線と同一層の導電膜と、信号線と同一層の導電膜とが画
素電極と同時に形成された導電膜を介して接続されてい
る。
【００１６】また、絶縁性基板上の画像表示部と対向し
て配置される対向基板をさらに備え、絶縁性基板と対向
電極とが重なり合う領域以外において内部配線を形成す
ると共に、対向基板が絶縁性基板と重なり合う領域にお
いては、対向基板の絶縁性基板と対向する面に第二の内
部配線を形成し、この第二の内部配線と内部配線とを導
電性材料を介して接続した。
【００１７】また、この発明に係わる画像表示装置は、
画像表示部が形成された絶縁性基板上に、前記画像表示
部を駆動する駆動用ＩＣを実装すると共に、この駆動用
ＩＣに外部回路からの信号および電源を入力する内部配
線を形成する画像表示装置において、前記内部配線は、
前記駆動用ＩＣに電源を入力する電源入力用内部配線と
信号を入力する信号入力用内部配線とを含み、前記電源
入力用内部配線と前記信号入力用内部配線とは絶縁膜を
介して異なる層の導電膜により形成されている。
【００１８】さらに、この発明に係わる画像表示装置の
製造方法は、画像表示部が形成された絶縁性基板上に、
画像表示部を駆動する駆動用ＩＣを実装すると共に、こ
の駆動用ＩＣに外部回路からの信号および電源を入力す
る内部配線を形成する画像表示装置の製造方法におい
て、内部配線の少なくとも一部を絶縁膜を介した多層構
造の導電膜として構成する工程と、多層構造の異なる層
の導電膜が電気的に並列関係になるように接続する工程
とを含む。
【００１９】また、この発明に係わる画像表示装置の製
造方法は、画像表示部が形成された絶縁性基板と、絶縁
性基板上の画像表示部に形成された画像表示電極と、絶
縁性基板上の画像表示部に形成された走査線と、走査線
と絶縁膜を介して交差する信号線と、絶縁性基板上に形
成され、走査線または信号線に信号を供給する駆動用Ｉ
Ｃに、外部回路からの信号および電源を入力する内部配
線とを備えた画像表示装置の製造方法において、走査線
および信号線の形成と同時に内部配線を多層構造の導電
膜として形成する工程と、内部配線の異なる層の導電膜
が電気的に並列関係になるように接続する工程とを含
む。
【００２０】また、画像表示電極の形成と同時に、多層
構造の異なる層の導電膜が電気的に並列関係になるよう
に接続する接続配線を形成する。
【００２１】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態である画像表示装置を図について説明す
る。図１は本発明の実施の形態１による画像表示装置
（本実施の形態では液晶表示装置）の一部を示す平面
図、図２は図１のＡ−Ａ線に沿った部分の断面図、図３
は図１のＡ−Ａ線に沿った部分の製造工程を示す断面図
である。
【００２２】図において、１は画像表示装置（本実施の
形態では液晶表示装置）を構成する第一の基板（本実施
の形態ではＴＦＴアレイ基板）、２はＴＦＴアレイ基板
１と対向し液晶材料を挟持する第二の基板（本実施の形
態では対向基板）、３は画像表示装置の表示領域、４は
ＴＦＴアレイ基板１上の実装領域にＣＯＧ実装された駆
動用ＩＣ、５は駆動用ＩＣ出力端子、６は駆動用ＩＣ入
力端子、７は駆動用ＩＣ４と走査線（本実施の形態では
ゲート配線）もしくは信号線（本実施の形態ではソース
配線）を接続する配線、８は駆動用ＩＣ４に外部回路か
らの信号や電源を入力する、ＴＦＴアレイ基板１上の実
装領域に形成された導電膜（以下、内部配線と称する）
で、８ａは第一層内部配線、８ｂは第二層内部配線であ
る。９は外部回路から信号や電源が供給される基板側接
続端子、１１は絶縁性基板、１２は第一の絶縁膜（本実
施の形態ではゲート絶縁膜）、１３は第二の絶縁膜、１
４は第一の絶縁膜１２および第二の絶縁膜１３に形成さ
れたコンタクトホール、１５は第三の導電膜（本実施の
形態では透明導電膜）からなる接続配線である。
【００２３】次に、図３を用いて本実施の形態による液
晶表示装置の駆動用ＩＣ入力用内部配線を有するＴＦＴ
アレイ基板の製造方法を説明する。まずガラス基板など
の絶縁性基板１１上に第一の導電膜となるＣｒ等の金属
をスパッタ法により堆積させ、写真製版およびエッチン
グによりパターニングして第一層内部配線８ａとＴＦＴ
のゲート電極およびゲート配線（図示せず）を形成する
（図３（ａ））。この状態において第一層内部配線８ａ
はゲート配線と同一層上に形成される。次にＣＶＤ法に
より第一の絶縁膜（ゲート絶縁膜）１２、ノンドープの
アモルファス半導体膜、ｎ型不純物がドープされたアモ
ルファス半導体膜を連続して堆積させ、写真製版および
エッチングによりノンドープのアモルファス半導体膜お
よびｎ型不純物がドープされたアモルファス半導体膜を
島状にパターニングして半導体層およびコンタクト層
（図示せず）を形成する。このとき、表示領域３外の内
部配線８形成領域ではアモルファスシリコン膜はエッチ
ング除去される（図３（ｂ））。
【００２４】次に第二の導電膜となるＣｒ等の金属をス
パッタ法により堆積させ、写真製版およびエッチングに
よりパターニングして第二層内部配線８ｂとＴＦＴのソ
ース／ドレイン電極およびソース配線（図示せず）を形
成する（図３（ｃ））。この状態において第二層内部配
線８ｂはソース配線と同一層上に形成される。次にＣＶ
Ｄ法により第二の絶縁膜１３を堆積させる（図３
（ｄ））。次に第一の絶縁膜（ゲート絶縁膜）１２およ
び第二の絶縁膜１３にコンタクトホール１４を形成し、
第一の導電膜からなるパターンおよび第二の導電膜から
なるパターンの一部を露出させる（図３（ｅ））。
【００２５】最後にコンタクトホール１４を被覆するよ
うに第三の導電膜（透明導電膜）をスパッタ法により堆
積させ、写真製版およびエッチングによりパターニング
することによりコンタクトホール１４を介してドレイン
電極と接続された表示電極（図示せず）およびコンタク
トホール１４を介して第一の導電膜からなるパターンと
第二の導電膜からなるパターンを接続する配線を形成す
る。このとき第一層内部配線８ａと第二層内部配線８ｂ
が第三の導電膜（透明導電膜）からなる接続配線１５に
よって電気的に並列関係になるように接続される（図３
（ｆ））。以上の工程によりＴＦＴがマトリクス状に配
列形成されたＴＦＴアレイ基板１が形成される。
【００２６】なお、内部配線８を電気的に並列接続して
二層化する領域は、必要に応じて内部配線８の全領域も
しくは一部の領域等、コンタクトホール１４の形成位置
により任意に設けることができる。
【００２７】本実施の形態によれば、ＴＦＴアレイ基板
１上にＣＯＧ実装された駆動用ＩＣ４へ信号および電源
を入力する内部配線８の少なくとも一部を異なる層の導
電膜が電気的に並列関係になるように接続された多層構
造を有するように構成することにより、内部配線８の形
成領域の拡大、すなわち表示パネル外形サイズを拡大す
ることなく内部配線８の抵抗値を低減することが可能と
なる。また、第一層内部配線８ａはＴＦＴのゲート配線
（走査線）等と同一層上に同時に形成、第二層内部配線
８ｂはＴＦＴのソース配線（信号線）等と同一層上に同
時に形成、第一層内部配線８ａと第二層内部配線８ｂを
接続する接続配線１５は表示電極形成と同時に形成する
ため、従来の製造工程を変更することなく内部配線８を
二層化することができる。
【００２８】なお、内部配線を二層化構成とする場合、
上記のように第一層内部配線８ａと第二層内部配線８ｂ
による構成に代えて、第二層内部配線８ｂと第三の導電
膜１５からなる二層構造としてもよく、さらに該二層構
造の場合図２における絶縁膜を介する二層構造でなくと
も、第二層内部配線８ｂと第三の導電膜１５とが絶縁膜
を介さずに直接接続される構成であってもよい。また、
前記のように内部配線を二層化構成にするだけでなく、
例えば図２において透明導電膜からなる第三の導電膜１
５を内部配線上に延在させて内部配線を三層化する構成
としてもよい。さらに、上記実施の形態においては、第
一層内部配線８ａと第二内部配線８ｂとが、接続配線１
５を介して接続される例について示しているが、例えば
図４に示されるように、第一層内部配線８ａ上の絶縁膜
１２に形成されたコンタクトホール１４を介して第二層
内部配線８ｂが直接接続されてもよい。なお、この場合
も、第二層内部配線８ｂよりもさらに上層または第一層
内部配線８ａと第二層内部配線８ｂとの間に表示電極と
同時に形成される導電膜を形成し、三層化する構成とし
てもよい。
【００２９】実施の形態２．図５はこの発明の実施の形
態２による画像表示装置（本実施の形態では液晶表示装
置）の一部を示す平面図である。図において、２１は電
源入力用の内部配線、２２は信号入力用の内部配線であ
る。なお、その他の符号、構成および製造方法は実施の
形態１と同様であるので説明を省略する。
【００３０】実施の形態１では、駆動用ＩＣ４へ信号お
よび電源を入力する内部配線８すべてを二層化したが、
図５に示すように抵抗値の許容値が小さい電源入力用の
内部配線２１を二層で構成し、抵抗値の許容値が比較的
大きい信号入力用の内部配線２２を一層で構成すること
により、実施の形態１と同程度の効果が得られると共
に、信号入力用の内部配線を二層化した場合に懸念され
る入力信号波形の歪みを防止して表示品質の低下を防止
することができる。
【００３１】実施の形態３．図６はこの発明の実施の形
態３による画像表示装置（本実施の形態では液晶表示装
置）の一部を示す平面図である。なお、図中の符号およ
び構成並びに製造方法は実施の形態１と同様であるので
説明を省略する。
【００３２】本実施の形態による液晶表示装置では、Ｔ
ＦＴアレイ基板１の実装領域において対向基板２と重な
る領域においては、内部配線８を第一層内部配線８ａも
しくは第二層内部配線８ｂのみの一層で構成し、ＴＦＴ
アレイ基板１上に対向基板２が重ならない領域において
は、内部配線８を第一層内部配線８ａと第二層内部配線
８ｂの二層で構成する。これは、ＴＦＴアレイ基板１と
対向基板２が重なる領域に二層構造の内部配線８を形成
した場合、この部分のＴＦＴアレイ基板１と対向基板２
のギャップが他の領域と異なることに起因する表示ムラ
の発生を防止するためである。
【００３３】本実施の形態によれば、ＴＦＴアレイ基板
１上に対向基板２が重なる領域においてのみ内部配線８
を一層構造とすることにより、実施の形態１と同程度の
効果が得られると共に、ＴＦＴアレイ基板１と対向基板
２間のギャップムラの発生を防止して表示品質の低下を
防止することができる。
【００３４】実施の形態４．図７はこの発明の実施の形
態４による画像表示装置（本実施の形態では液晶表示装
置）の一部を示す平面図、図８は図７のＢ−Ｂ線に沿っ
た部分の断面図、図９は図７のＢ−Ｂ線に沿った部分の
製造工程を示す断面図である。図において、２３は対向
基板２上に形成された内部配線、２４は第一の絶縁膜１
２および第二の絶縁膜１３に形成されたコンタクトホー
ル、２５は銀ペースト等の導電性材料である。なお、図
１と同一部分には同符号を付し説明を省略する。
【００３５】本実施の形態による液晶表示装置では、Ｔ
ＦＴアレイ基板１の実装領域上に対向基板２が重なる領
域において、必要に応じて対向基板２上に内部配線２３
を形成し、ＴＦＴアレイ基板１上の内部配線８と接続す
る構造とする。次に、図９を用いて本実施の形態による
液晶表示装置の駆動用ＩＣ入力用内部配線を有する表示
パネルの製造方法を説明する。まず実施の形態１で示し
た方法と同様の方法により、ＴＦＴアレイ基板１の実装
領域において、第一の導電膜からなる第一層内部配線８
ａ、第一の絶縁膜（ゲート絶縁膜）１２、第二の導電膜
からなる第二層内部配線８ｂ、第二の絶縁膜１３を形成
する。次に第一の絶縁膜（ゲート絶縁膜）１２および第
二の絶縁膜１３にコンタクトホール１４およびコンタク
トホール２４を形成する（図９（ａ））。
【００３６】なお、コンタクトホール２４はＴＦＴアレ
イ基板１の実装領域上に対向基板２が重なる領域におい
て、ＴＦＴアレイ基板１上の内部配線８（第一の内部配
線８ａ）を対向基板２上の内部配線２３と接続するため
に、第一の内部配線８ａ上の第一の絶縁膜１２および第
二の絶縁膜１３に設けたコンタクトホールである。ま
た、対向基板２上にはＴＦＴアレイ基板１上に設けた内
部配線８と接続可能な位置に導電膜からなる内部配線２
３を形成する。
【００３７】次にＴＦＴアレイ基板１と対向基板２を重
ね合わせるパネル組み立て工程において、図９（ｂ）に
示すように、コンタクトホール２４内に銀ペースト等の
導電性材料２５を塗布した後、ＴＦＴアレイ基板１と対
向基板２を重ね合わせる。このとき、導電性材料２５を
介してＴＦＴアレイ基板１上の第一層内部配線８ａと対
向基板２上の内部配線２３が電気的に接続される（図９
（ｃ））。
【００３８】これは、ＴＦＴアレイ基板１上の実装領域
に形成される内部配線８は、他のＴＦＴアレイ基板１上
の実装領域に形成される配線、例えば駆動用ＩＣ出力端
子５とＴＦＴのゲート配線を接続する配線７等により、
形成位置および配線幅に制約を受けて低抵抗化が図れな
いため、内部配線形成に制約をもたらす配線がＴＦＴア
レイ基板１と対向基板２が重なる領域にある場合は、そ
の内部配線の一部を対向基板２上に形成し、ＴＦＴアレ
イ基板１上の内部配線８と接続する。
【００３９】本実施の形態によれば、ＴＦＴアレイ基板
１の実装領域上に対向基板２が重なる領域において、Ｔ
ＦＴアレイ基板１上の内部配線８の形成に制約をもたら
す配線がある場合は、内部配線の一部を対向基板２側に
形成し（内部配線２３）、ＴＦＴアレイ基板１上の内部
配線８と接続する構造とすることにより、内部配線のレ
イアウト上の制約を緩和することができ、内部配線の形
成領域を拡大することなく内部配線を低抵抗化できる。
【００４０】実施の形態５．上記各実施の形態において
は、ＴＦＴアレイ基板１上にＩＣチップをＣＯＧ実装す
る場合について述べたが、図１０に示すように駆動用Ｉ
Ｃ４を搭載したＴＣＰフィルム２６をＴＦＴアレイ基板
１に接続し、駆動用ＩＣ４へ信号や電源を入力するため
にＴＦＴアレイ基板１の実装領域に形成された内部配線
８に上記実施の形態を適用することによっても各々同様
の効果が得られる。図１０において、２６は駆動用ＩＣ
が搭載されたＴＣＰテープ、２７はＴＣＰテープに形成
された駆動用ＩＣへの入出力用配線である。その他の符
号は実施の形態１と同様であるので説明を省略する。
【００４１】実施の形態６．図１１はこの発明の実施の
形態６による画像表示装置（本実施の形態では液晶表示
装置）の一部を示す平面図、図１２は図１１のＣ−Ｃ線
に沿った部分の断面図、図１３はこの発明の実施の形態
６による画像表示装置（本実施の形態では液晶表示装
置）の一部を示す平面図、図１４は図１３のＤ−Ｄ線に
沿った部分の断面図である。図１１〜図１４において、
図１〜図１０と同一部分には同符号を付し説明を省略す
る。
【００４２】図１１、図１２においては、上記実施の形
態とは異なり、内部配線を多層化してはおらず、電源入
力用内部配線２１と、信号入力用内部配線２２とが絶縁
膜１２を介して、異なる層に形成されている。また、図
１１、図１２においては、電源入力用内部配線２１はゲ
ート配線を形成する第１の導電膜で形成され、ゲート絶
縁膜１２を形成後、ソース配線を形成する第２の導電膜
で信号入力用内部配線２２を形成し、電源入力用内部配
線２１と信号入力用内部配線２２とは、絶縁膜を介して
重畳しない程度に平面的に近接して配置されている。こ
のような構成とすることにより、電源入力用内部配線２
１と信号入力用内部配線２２とは隣接する配線間で短絡
する可能性は極めて低くなり、さらに平面的に近接して
配置することが可能となるため、内部配線の形成領域の
削減が可能となる。
【００４３】次に図１３、図１４においても、上記実施
の形態とは異なり、内部配線を多層化してはおらず、電
源入力用内部配線２１と、信号入力用内部配線２２とが
絶縁膜１２を介して、異なる層に形成されている。ま
た、図１３、図１４においては、電源入力用内部配線２
１はゲート配線を形成する第１の導電膜で形成され、ゲ
ート絶縁膜１２を形成後、ソース配線を形成する第２の
導電膜で信号入力用内部配線２２を形成し、電源入力用
内部配線２１と信号入力用内部配線２２とは、絶縁膜を
介して重畳するように配置されている。このような構成
とすることにより、電源入力用内部配線２１と信号入力
用内部配線２２とはゲート絶縁膜によって分離されてい
るため短絡する可能性は極めて低くなり、さらに平面的
に重畳して配置しているため、内部配線の形成領域の削
減が可能となる。
【００４４】なお、本実施の形態においては、上述した
ように抵抗値の許容値が小さい電源入力用内部配線２１
を広幅で形成し、抵抗値の許容値が比較的大きい信号入
力用内部配線２２を狭幅で形成する方が好ましい。しか
しながら、特に内部配線の形成領域の削減が必要である
場合は、電源入力用内部配線と信号入力用内部配線とを
絶縁膜を介して異なる層の導電膜により形成する構成で
はなく、隣接する内部配線を絶縁膜を介して異なる層の
導電膜にて形成する構成（例えば、任意の一端から奇数
番目の内部配線は同一層の導電膜にて形成し、任意の一
端から偶数番目の内部配線は前記奇数番目の内部配線と
は絶縁膜を介して異なる層の導電膜にて形成）とするこ
とで、内部配線の形成領域の大幅な削減が可能となる。
また、図１１〜図１４において信号入力用内部配線２２
を下層（第１の導電膜）に形成し、電源入力用内部配線
２１を上層（第２の導電膜）に形成してもよい。
【００４５】なお、この発明は前記各実施の形態に示し
たボトムゲート型構成の液晶表示装置に限らず、例えば
絶縁性基板に対して信号線よりも走査線が上層に配置さ
れる所謂トップゲート型構成の液晶表示装置において、
信号線、走査線それぞれの層と同一層の導電膜により内
部配線を多層化して、絶縁性基板上に実装された駆動用
ＩＣに外部回路からの信号を入力する場合にも適用可能
である。
【００４６】さらに、前記各実施の形態においては、液
晶表示装置における内部配線を例示して説明を行った
が、これに限定することなく、エレクトロルミネッセン
ス素子、フィールドシーケンシャルなど、絶縁性基板上
に実装された駆動用ＩＣに外部回路からの信号を入力す
るあらゆる画像表示装置に適用可能である。
【００４７】
【発明の効果】以上のように、この発明によれば、表示
パネルを構成する第一の基板上に駆動用ＩＣがＣＯＧ実
装された画像表示装置において、駆動用ＩＣへ外部回路
から信号および電源を入力する内部配線の少なくとも一
部は異なる層の導電膜が電気的に並列関係になるように
接続された多層構造を有するように構成することによ
り、内部配線の形成領域の拡大、すなわち表示パネル外
形サイズの拡大を伴わずに内部配線の抵抗値を低減で
き、表示品質を低下することなく小型、軽量化された画
像表示装置を提供することができる。
【００４８】また、電源入力用内部配線は、異なる層の
導電膜が電気的に並列関係になるように接続された多層
構造を有し、信号入力用内部配線は異なる層の導電膜と
接続されない単層構造を有するように構成することによ
り、信号入力用の内部配線を二層化した場合に懸念され
る入力信号波形の歪みを防止して表示品質の低下を防止
することができる。
【００４９】また、内部配線は、絶縁性基板と対向基板
とが重なり合う領域においては、異なる層の導電膜と接
続されない単層構造を有し、絶縁性基板と対向基板とが
重なり合わない領域においては、異なる層の導電膜が電
気的に並列関係になるように接続された多層構造を有す
るように構成することにより、内部配線のレイアウト上
の制約を緩和することができ、内部配線の形成領域を拡
大することなく内部配線を低抵抗化できる。
【００５０】また、絶縁性基板上の画像表示部は絶縁膜
を介して交差するように異なる層に形成された走査線お
よび信号線を有し、内部配線は走査線と同一層の導電膜
と、信号線と同一層の導電膜とを含むように構成するこ
とにより、従来の製造工程を変更することなく内部配線
を二層化することができる。
【００５１】また、内部配線は、走査線と同一層の導電
膜と、信号線と同一層の導電膜とが画素電極と同時に形
成された導電膜を介して接続されていることにより、従
来の製造工程を変更することなく多層構造の内部配線の
並列接続を容易に行うことができる。
【００５２】また、対向基板が絶縁性基板と重なり合う
領域においては、対向基板の絶縁性基板と対向する面に
第二の内部配線を形成し、この第二の内部配線と内部配
線とを導電性材料を介して接続した構成とすることによ
り、表示パネルのギャップムラの発生を防止して表示品
質の低下を防止することができる。
【００５３】また、この発明によれば、画像表示部が形
成された絶縁性基板上に、前記画像表示部を駆動する駆
動用ＩＣを実装すると共に、この駆動用ＩＣに外部回路
からの信号および電源を入力する内部配線を形成する画
像表示装置において、前記内部配線は、前記駆動用ＩＣ
に電源を入力する電源入力用内部配線と信号を入力する
信号入力用内部配線とを含み、前記電源入力用内部配線
と前記信号入力用内部配線とは絶縁膜を介して異なる層
の導電膜により形成されていることにより、内部配線の
形成領域の拡大および隣接する内部配線の短絡を抑制す
ることが可能な画像表示装置を提供することができる。
【００５４】さらに、この発明に係わる画像表示装置の
製造方法は、画像表示部が形成された絶縁性基板上に、
画像表示部を駆動する駆動用ＩＣを実装すると共に、こ
の駆動用ＩＣに外部回路からの信号および電源を入力す
る内部配線を形成する画像表示装置の製造方法におい
て、内部配線の少なくとも一部を絶縁膜を介した多層構
造の導電膜として構成する工程と、多層構造の異なる層
の導電膜が電気的に並列関係になるように接続する工程
とを含むことにより、内部配線の形成領域の拡大、すな
わち表示パネル外形サイズの拡大を伴わずに内部配線の
抵抗値を低減でき、表示品質を低下することなく小型、
軽量化された画像表示装置を容易に製造することができ
る。
【００５５】また、この発明に係わる画像表示装置の製
造方法は、走査線および信号線の形成と同時に内部配線
を多層構造の導電膜として形成する工程と、内部配線の
異なる層の導電膜が電気的に並列関係になるように接続
する工程とを含むことにより、従来の製造工程を変更す
ることなく内部配線を二層化することができる。
【００５６】また、画像表示電極の形成と同時に、多層
構造の異なる層の導電膜が電気的に並列関係になるよう
に接続する接続配線を形成することにより、従来の製造
工程を変更することなく多層構造の内部配線の並列接続
を容易に行うことができる。
【００５７】
【図面の簡単な説明】
【図１】 この発明の実施の形態１による画像表示装置
の一部を示す平面図である。
【図２】 この発明の実施の形態１による画像表示装置
の一部を示す断面図である。
【図３】 この発明の実施の形態１による画像表示装置
における内部配線の製造工程を示す断面図である。
【図４】 この発明の実施の形態１による画像表示装置
における内部配線の他の接続例を示す断面図である。
【図５】 この発明の実施の形態２による画像表示装置
の一部を示す平面図である。
【図６】 この発明の実施の形態３による画像表示装置
の一部を示す平面図である。
【図７】 この発明の実施の形態４による画像表示装置
の一部を示す平面図である。
【図８】 この発明の実施の形態４による画像表示装置
の一部を示す断面図である。
【図９】 この発明の実施の形態４による画像表示装置
における内部配線の製造工程を示す断面図である。
【図１０】 この発明の実施の形態５による画像表示装
置の一部を示す平面図である。
【図１１】 この発明の実施の形態６による画像表示装
置の一部を示す平面図である。
【図１２】 この発明の実施の形態６による画像表示装
置の一部を示す断面図である。
【図１３】 この発明の実施の形態６による画像表示装
置の一部を示す平面図である。
【図１４】 この発明の実施の形態６による画像表示装
置の一部を示す断面図である。
【図１５】 従来のこの種画像表示装置の一部を示す平
面図である。
【図１６】 従来の画像表示装置の一部を示す断面図で
ある。
【図１７】 従来の画像表示装置における内部配線の製
造工程を示す断面図である。
【符号の説明】
１ ＴＦＴアレイ基板、２ 対向基板、３ 表示領域、
４ 駆動用ＩＣ、５駆動用ＩＣ出力端子、６ 駆動用Ｉ
Ｃ入力端子、７ 配線、８ 内部配線、８ａ第一層内部
配線、８ｂ 第二層内部配線、９ 基板側接続端子、１
１ 絶縁性基板（ガラス基板）、１２ 第一の絶縁膜
（ゲート絶縁膜）、１３ 第二の絶縁膜、１４ コンタ
クトホール、１５ 接続配線、２１ 電源入力用の内部
配線、２２ 信号入力用の内部配線、２３ 対向基板上
に形成された内部配線、２４コンタクトホール、２５
導電性材料、２６ ＴＣＰテープ、２７ ＴＣＰテープ
上の入出力用配線。
フロントページの続き Ｆターム(参考） 2H092 GA42 GA60 JA24 JA34 JA46 JB24 JB33 JB56 MA05 MA07 MA13 MA18 NA28 5C094 AA03 AA15 AA42 AA43 BA03 BA43 CA19 DB01 DB02 EA04 EA07 HA08 5G435 AA01 AA17 AA18 BB12 CC09 EE37

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 画像表示部が形成された絶縁性基板上
    に、前記画像表示部を駆動する駆動用ＩＣを実装すると
    共に、この駆動用ＩＣに外部回路からの信号および電源
    を入力する内部配線を形成する画像表示装置において、
    前記内部配線の少なくとも一部は異なる層の導電膜が電
    気的に並列関係になるように接続された多層構造を有す
    ることを特徴とする画像表示装置。
  2. 【請求項２】 前記内部配線は、前記駆動用ＩＣに電源
    を入力する電源入力用内部配線と信号を入力する信号入
    力用内部配線とを含み、前記電源入力用内部配線は、異
    なる層の導電膜が電気的に並列関係になるように接続さ
    れた多層構造を有し、前記信号入力用内部配線は異なる
    層の導電膜と接続されない単層構造を有することを特徴
    とする請求項１記載の画像表示装置。
  3. 【請求項３】 前記絶縁性基板上の前記画像表示部と対
    向して配置される対向基板をさらに備え、前記内部配線
    は、前記絶縁性基板と前記対向基板とが重なり合う領域
    においては、異なる層の導電膜と接続されない単層構造
    を有し、前記絶縁性基板と前記対向基板とが重なり合わ
    ない領域においては、異なる層の導電膜が電気的に並列
    関係になるように接続された多層構造を有することを特
    徴とする請求項１または２記載の画像表示装置。
  4. 【請求項４】 前記絶縁性基板上の前記画像表示部は絶
    縁膜を介して交差するように異なる層に形成された走査
    線および信号線を有し、前記内部配線は前記走査線と同
    一層の導電膜と、前記信号線と同一層の導電膜とを含む
    ことを特徴とする請求項１乃至３のいずれかに記載の画
    像表示装置。
  5. 【請求項５】 前記絶縁性基板上の前記画像表示部は前
    記信号線に接続された画素電極をさらに有し、前記内部
    配線は、前記走査線と同一層の導電膜と、前記信号線と
    同一層の導電膜とが前記画素電極と同時に形成された導
    電膜を介して接続されていることを特徴とする請求項４
    記載の画像表示装置。
  6. 【請求項６】 前記絶縁性基板上の前記画像表示部と対
    向して配置される対向基板をさらに備え、前記絶縁性基
    板と前記対向電極とが重なり合う領域以外において前記
    内部配線を形成すると共に、前記対向基板が前記絶縁性
    基板と重なり合う領域においては、前記対向基板の前記
    絶縁性基板と対向する面に第二の内部配線を形成し、こ
    の第二の内部配線と前記内部配線とを導電性材料を介し
    て接続したことを特徴とする請求項１または２記載の画
    像表示装置。
  7. 【請求項７】 画像表示部が形成された絶縁性基板上
    に、前記画像表示部を駆動する駆動用ＩＣを実装すると
    共に、この駆動用ＩＣに外部回路からの信号および電源
    を入力する内部配線を形成する画像表示装置において、
    前記内部配線は、前記駆動用ＩＣに電源を入力する電源
    入力用内部配線と信号を入力する信号入力用内部配線と
    を含み、前記電源入力用内部配線と前記信号入力用内部
    配線とは絶縁膜を介して異なる層の導電膜により形成さ
    れていることを特徴とする画像表示装置。
  8. 【請求項８】 画像表示部が形成された絶縁性基板上
    に、前記画像表示部を駆動する駆動用ＩＣを実装すると
    共に、この駆動用ＩＣに外部回路からの信号および電源
    を入力する内部配線を形成する画像表示装置の製造方法
    において、前記内部配線の少なくとも一部を絶縁膜を介
    した多層構造の導電膜として構成する工程と、前記多層
    構造の異なる層の導電膜が電気的に並列関係になるよう
    に接続する工程とを含むことを特徴とする画像表示装置
    の製造方法。
  9. 【請求項９】 画像表示部が形成された絶縁性基板と、
    前記絶縁性基板上の前記画像表示部に形成された画像表
    示電極と、前記絶縁性基板上の前記画像表示部に形成さ
    れた走査線と、前記走査線と絶縁膜を介して交差する信
    号線と、前記絶縁性基板上に形成され、前記走査線また
    は前記信号線に信号を供給する駆動用ＩＣに、外部回路
    からの信号および電源を入力する内部配線とを備えた画
    像表示装置の製造方法において、前記走査線および前記
    信号線の形成と同時に前記内部配線を多層構造の導電膜
    として形成する工程と、前記内部配線の異なる層の導電
    膜が電気的に並列関係になるように接続する工程とを含
    むことを特徴とする画像表示装置の製造方法。
  10. 【請求項１０】前記画像表示電極の形成と同時に、前記
    多層構造の異なる層の導電膜が電気的に並列関係になる
    ように接続する接続配線を形成するようにしたことを特
    徴とする請求項９記載の画像表示装置の製造方法。
JP2002048293A 2001-12-28 2002-02-25 画像表示装置およびその製造方法 Pending JP2003255381A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002048293A JP2003255381A (ja) 2001-12-28 2002-02-25 画像表示装置およびその製造方法
TW091118065A TWI300496B (en) 2001-12-28 2002-08-12 Image display and manufacturing method thereof
KR1020020056055A KR100769307B1 (ko) 2001-12-28 2002-09-16 화상 표시장치 및 그 제조방법
US10/327,906 US7113246B2 (en) 2001-12-28 2002-12-26 Image display having internal wiring with multi-layer structure and manufacturing method thereof having particular wiring connection
US11/518,171 US7286202B2 (en) 2001-12-28 2006-09-11 Image display and manufacturing method thereof having particular internal wiring structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-400383 2001-12-28
JP2001400383 2001-12-28
JP2002048293A JP2003255381A (ja) 2001-12-28 2002-02-25 画像表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003255381A true JP2003255381A (ja) 2003-09-10

Family

ID=26625388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002048293A Pending JP2003255381A (ja) 2001-12-28 2002-02-25 画像表示装置およびその製造方法

Country Status (4)

Country Link
US (2) US7113246B2 (ja)
JP (1) JP2003255381A (ja)
KR (1) KR100769307B1 (ja)
TW (1) TWI300496B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128040A (ja) * 2003-10-21 2005-05-19 Hitachi Displays Ltd 表示装置
JP2005148734A (ja) * 2003-11-12 2005-06-09 Samsung Electronics Co Ltd 液晶表示装置
JP2006317517A (ja) * 2005-05-10 2006-11-24 Mitsubishi Electric Corp 表示装置およびｉｃ
JP2007047385A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2007086474A (ja) * 2005-09-22 2007-04-05 Kyocera Corp 画像表示装置及び配線基板
JP2007093986A (ja) * 2005-09-28 2007-04-12 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2007183581A (ja) * 2005-12-30 2007-07-19 Au Optronics Corp 能動素子アレイ基板
CN100378552C (zh) * 2004-09-01 2008-04-02 精工爱普生株式会社 电光装置和电子设备
JP2009187026A (ja) * 2009-04-21 2009-08-20 Seiko Epson Corp 電気光学装置及び電子機器
KR101109963B1 (ko) * 2005-02-18 2012-02-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2013205839A (ja) * 2012-03-29 2013-10-07 Lg Display Co Ltd ラインオンガラス型液晶表示装置及びその製造方法
JP2015161751A (ja) * 2014-02-27 2015-09-07 三菱電機株式会社 液晶表示装置
JP2016503515A (ja) * 2012-11-16 2016-02-04 アップル インコーポレイテッド フレキシブルディスプレイ
JP2021519449A (ja) * 2019-01-25 2021-08-10 ギャラクシーコア シャンハイ リミテッド コーポレーション 携帯型電子機器の表示パネルおよびその設計方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330041A (ja) * 2002-05-10 2003-11-19 Sharp Corp 半導体装置及びそれを備えた表示パネルモジュール
JP4226368B2 (ja) * 2002-06-07 2009-02-18 シャープ株式会社 配線基板、表示装置、及び配線基板の製造方法
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
US7209209B2 (en) * 2003-08-29 2007-04-24 Samsung Electronics Co., Ltd. Display device and panel therefor
JP4207768B2 (ja) * 2003-12-16 2009-01-14 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP2005183720A (ja) * 2003-12-19 2005-07-07 Brother Ind Ltd 素子実装基板の製造方法及びプリント基板
JP3772886B2 (ja) * 2003-12-22 2006-05-10 ブラザー工業株式会社 プリント基板及びインクジェットヘッド
KR101010470B1 (ko) * 2003-12-30 2011-01-21 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판
KR101298408B1 (ko) * 2005-07-28 2013-08-20 엘지디스플레이 주식회사 액정패널 및 이를 구비한 액정표시장치
TWI312434B (en) * 2005-08-19 2009-07-21 Au Optronics Corporatio A fan-out structure for a flat panel display
TWI277133B (en) 2005-09-05 2007-03-21 Au Optronics Corp Fan-out wire structure
CN100388101C (zh) * 2005-10-12 2008-05-14 友达光电股份有限公司 扇出导线结构
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치
KR101232160B1 (ko) * 2006-06-16 2013-02-12 엘지디스플레이 주식회사 표시장치와 그 제조방법
KR20080001975A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
TWI391731B (zh) * 2009-04-21 2013-04-01 Wintek Corp 平面顯示器面板
KR101359825B1 (ko) * 2009-12-04 2014-02-07 샤프 가부시키가이샤 액정 표시 장치
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR101903568B1 (ko) 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
CN102800815B (zh) * 2012-08-06 2015-05-20 深圳市华星光电技术有限公司 有机显示装置及其制作方法
US9704888B2 (en) * 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
CN103901690A (zh) * 2014-03-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
TWI537641B (zh) 2014-04-09 2016-06-11 群創光電股份有限公司 扇出導線結構及其顯示面板
CN104157233B (zh) * 2014-08-06 2017-04-12 京东方科技集团股份有限公司 柔性显示面板
CN104280907A (zh) * 2014-10-20 2015-01-14 深圳市华星光电技术有限公司 显示装置
US9589521B2 (en) * 2014-11-20 2017-03-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display apparatus having wire-on-array structure
CN104777690B (zh) * 2015-04-27 2018-03-02 深圳市华星光电技术有限公司 阵列基板及显示装置
TWI560506B (en) * 2015-09-25 2016-12-01 Au Optronics Corp Display panel
KR102692576B1 (ko) * 2016-07-20 2024-08-07 삼성디스플레이 주식회사 디스플레이 장치
TWI602002B (zh) * 2016-11-30 2017-10-11 友達光電股份有限公司 顯示面板
JP2018124465A (ja) * 2017-02-02 2018-08-09 セイコーエプソン株式会社 電気光学装置、電子機器、および実装構造体
CN109212799B (zh) * 2018-10-26 2021-10-29 Tcl华星光电技术有限公司 液晶面板的外围电路结构以及液晶显示母板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02259728A (ja) * 1989-03-31 1990-10-22 Citizen Watch Co Ltd 液晶表示装置
JPH0519282A (ja) * 1991-07-16 1993-01-29 Nec Corp 液晶表示装置及び液晶表示パネル
JPH05150263A (ja) * 1991-11-29 1993-06-18 Toshiba Corp アクテイブマトリツクス型液晶表示素子
JPH05297396A (ja) * 1992-04-23 1993-11-12 Sanyo Electric Co Ltd 液晶表示装置
JPH09120083A (ja) * 1995-08-19 1997-05-06 Lg Electron Inc 液晶表示装置および液晶表示装置の製造方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10253991A (ja) * 1997-03-14 1998-09-25 Advanced Display:Kk 液晶表示装置
JPH1152405A (ja) * 1997-07-30 1999-02-26 Nanotsukusu Kk 液晶表示素子
JP2000019554A (ja) * 1998-07-07 2000-01-21 Sharp Corp Ｃｏｇ型液晶表示素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US50799A (en) * 1865-11-07 Improvement in double-lever fish-hooks
JPH05303106A (ja) 1992-04-27 1993-11-16 Sanyo Electric Co Ltd 液晶表示装置
JPH06110071A (ja) 1992-09-30 1994-04-22 Nec Corp 液晶表示装置
TW344043B (en) * 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
JPH08262487A (ja) 1995-03-20 1996-10-11 Fujitsu Ltd 液晶表示装置およびその製造方法
US5748179A (en) 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals
JPH09297318A (ja) * 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
US6147724A (en) * 1997-04-04 2000-11-14 Hitachi, Ltd. Back light system for minimizing non display area of liquid crystal display device
JPH11305254A (ja) * 1998-04-24 1999-11-05 Hitachi Ltd 液晶表示装置
JP2002040486A (ja) * 2000-05-19 2002-02-06 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02259728A (ja) * 1989-03-31 1990-10-22 Citizen Watch Co Ltd 液晶表示装置
JPH0519282A (ja) * 1991-07-16 1993-01-29 Nec Corp 液晶表示装置及び液晶表示パネル
JPH05150263A (ja) * 1991-11-29 1993-06-18 Toshiba Corp アクテイブマトリツクス型液晶表示素子
JPH05297396A (ja) * 1992-04-23 1993-11-12 Sanyo Electric Co Ltd 液晶表示装置
JPH09120083A (ja) * 1995-08-19 1997-05-06 Lg Electron Inc 液晶表示装置および液晶表示装置の製造方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10253991A (ja) * 1997-03-14 1998-09-25 Advanced Display:Kk 液晶表示装置
JPH1152405A (ja) * 1997-07-30 1999-02-26 Nanotsukusu Kk 液晶表示素子
JP2000019554A (ja) * 1998-07-07 2000-01-21 Sharp Corp Ｃｏｇ型液晶表示素子

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128040A (ja) * 2003-10-21 2005-05-19 Hitachi Displays Ltd 表示装置
JP2005148734A (ja) * 2003-11-12 2005-06-09 Samsung Electronics Co Ltd 液晶表示装置
CN100378552C (zh) * 2004-09-01 2008-04-02 精工爱普生株式会社 电光装置和电子设备
US7567330B2 (en) 2004-09-01 2009-07-28 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR101109963B1 (ko) * 2005-02-18 2012-02-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2006317517A (ja) * 2005-05-10 2006-11-24 Mitsubishi Electric Corp 表示装置およびｉｃ
JP2007047385A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2007086474A (ja) * 2005-09-22 2007-04-05 Kyocera Corp 画像表示装置及び配線基板
JP2007093986A (ja) * 2005-09-28 2007-04-12 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2007183581A (ja) * 2005-12-30 2007-07-19 Au Optronics Corp 能動素子アレイ基板
JP2009187026A (ja) * 2009-04-21 2009-08-20 Seiko Epson Corp 電気光学装置及び電子機器
JP2013205839A (ja) * 2012-03-29 2013-10-07 Lg Display Co Ltd ラインオンガラス型液晶表示装置及びその製造方法
US9098132B2 (en) 2012-03-29 2015-08-04 Lg Display Co., Ltd. Line on glass type liquid crystal display device and method of fabricating the same
JP2016503515A (ja) * 2012-11-16 2016-02-04 アップル インコーポレイテッド フレキシブルディスプレイ
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
JP2015161751A (ja) * 2014-02-27 2015-09-07 三菱電機株式会社 液晶表示装置
JP2021519449A (ja) * 2019-01-25 2021-08-10 ギャラクシーコア シャンハイ リミテッド コーポレーション 携帯型電子機器の表示パネルおよびその設計方法

Also Published As

Publication number Publication date
US20030128326A1 (en) 2003-07-10
KR100769307B1 (ko) 2007-10-24
US7113246B2 (en) 2006-09-26
KR20030057287A (ko) 2003-07-04
US20070002255A1 (en) 2007-01-04
US7286202B2 (en) 2007-10-23
TWI300496B (en) 2008-09-01

Similar Documents

Publication Publication Date Title
JP2003255381A (ja) 画像表示装置およびその製造方法
KR100728853B1 (ko) 전극배선기판 및 표시장치
US8045074B2 (en) Array substrate and display device
US7787095B2 (en) Thin film transistor array panel and method of manufacturing the same
JP5269402B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP5236812B2 (ja) アクティブマトリクス基板およびアクティブマトリクス型表示装置
US8835927B2 (en) Display substrate
WO2011007479A1 (ja) アクティブマトリクス基板およびアクティブマトリクス型表示装置
JPH10319431A (ja) 薄膜トランジスタアレイ基板
JPH10339880A (ja) 液晶表示装置
US6646694B2 (en) Method of repairing LCD data lines
GB2611199A (en) Display panel, display apparatus, and method for manufacturing display panel
JPH0213928A (ja) 薄膜トランジスタアレイ
US9807881B2 (en) Semiconductor device
JP3713197B2 (ja) 液晶表示装置
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR20170081070A (ko) 수평 전계형 액정 표시장치 및 그 제조방법
JP3429443B2 (ja) アクティブマトリクス基板及び液晶表示装置
KR101687718B1 (ko) 액정표시장치 및 그 제조방법
JP2001330854A (ja) 液晶表示装置
JP2005215702A (ja) アクティブマトリクス型液晶表示装置
JPH11212119A (ja) Ｔｆｔアレイ基板及びその製造方法並びにこのｔｆｔアレイ基板を備えた液晶表示装置
JPH04104226A (ja) 液晶表示装置
JP2006276083A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040804

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060901

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226