JP2006317517A - 表示装置およびic - Google Patents
表示装置およびic Download PDFInfo
- Publication number
- JP2006317517A JP2006317517A JP2005137212A JP2005137212A JP2006317517A JP 2006317517 A JP2006317517 A JP 2006317517A JP 2005137212 A JP2005137212 A JP 2005137212A JP 2005137212 A JP2005137212 A JP 2005137212A JP 2006317517 A JP2006317517 A JP 2006317517A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- power supply
- lead
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 IC3の長辺3bに電源系バンプ6を設け、電源系バンプ6からの引き出し配線7をIC3が配置される領域であって、IC3が重なる位置に形成させることにより、第1の絶縁性基板1の端部に向かって形成される配線の数を減少させることができるため、表示装置18の周辺領域24を狭く形成することができる。
【選択図】 図2
Description
この表示装置の一例が特許文献1に記載されている。
しかしながら、特許文献1に記載された表示装置は、内部配線を2層化して、内部配線の形成領域を拡大および隣接する内部配線の短絡を抑制できるとしているが、内部配線は、出力バンプと絶縁性基板端との間に配置されており、ICから遠ざかるように形成されているため、表示装置の周辺領域を占める面積が大きくなってしまっていた。また、ドライバICのバンプ間の距離が狭く、隣接バンプ間の電界が大きい部分では、高温、高湿環境で動作させた場合、腐食が発生してしまうといった問題点があった。
本発明は上記のような課題を解決するためになされたもので、バンプ間での腐食を防ぐことができ、耐食性を向上させることを目的とする。また、表示装置の周辺領域を狭く形成することができるため、狭額縁化が可能となることを目的とする。
図1は本発明の表示装置18の概略構成を示した平面図、図2は本発明の表示装置18にIC3(20)を実装した周辺領域24の拡大図、図3〜図6は図2に示す表示装置18の矢視A−A方向から見た断面図である。
図1および図2において、表示装置18は第1の絶縁性基板1、第2の絶縁性基板2で構成され、マトリクス状に配置された複数の画素から構成される画像表示部19とその外側に周辺領域24を有している。表示装置18の第1の絶縁性基板1上には複数のゲート線およびソース線を有し、その交差部付近にスイッチング素子として、薄膜トランジスタ(以下TFTと称する)を備えており、この第1の絶縁性基板1と対向するよう配置した第2の絶縁性基板2との2枚の基板間に図示しない液晶を封入し、この液晶に信号を入力することで表示を行う。
次に電源系バンプ6に接続される引き出し配線7の製造方法を簡単に説明する。図2乃至図4において、ガラスなどからなる第1の絶縁性基板1上にCr、Mo、Ta、Ti、W、Ag、Cr、Mo、Alなど、またはそれらを主成分とする合金で、TFTのゲート電極に接続されるゲート線(図示せず)および引き出し配線7を同一工程で形成する。次いでSiNなどからなるゲート絶縁膜11を積層後、TFTを構成する半導体層をパターニングして形成後、CrやMo、Al、またはそれらを主成分とする合金などでドレイン電極およびソース線を形成する(図示せず)。次にSiNなどからなる絶縁膜で保護膜12を形成後、引き出し配線7が電源系バンプ6を介して上部に形成されるIC3と接続するように、ドライエッチングによりコンタクトホール21を形成し、画素電極形成と同時にITOなどの透明導電膜22によりコンタクトホール21を覆うように形成する。なお、前述したとおり、コンタクトホール21は透明導電膜22で覆わなくてもよい。また、電源系バンプ6と引き出し配線7との接続はACFなどの導電材料23をIC3全体に貼付することで行う。
図8は本実施の形態2にかかわる表示装置の周辺領域24の拡大図である。実施の形態1では、電源系バンプ6をIC3の長辺3b側に配置し、電源系バンプ6に接続される引き出し配線7をIC3が配置される領域であって、IC3が重なる位置に配置している構成としたが、電源系バンプ6の中でもスイッチング素子のオフ電位であるVglおよびGNDに使用するバンプからの引き出し配線7を導電材料23の形成領域の外部で2層に形成してもよい。図8に示すように引き出し配線7は、ITOなどの透明導電膜で形成した変換部25を介し、この変換部から2層で形成する。その他の構成は実施の形態1と同様である。
図11は本発明の実施の形態3にかかわる表示装置の周辺領域24の拡大図である。実施の形態2では、Vgl、GNDに使用する配線を2層引き出し配線29で形成させるよう構成したが、本実施の形態3では、2層引き出し配線29を隣接させないように配置する。図11に示すように、具体的には、単層の引き出し配線7から2層引き出し配線29に変換される変換部25を隣接させない。その他の構成は実施の形態2と同様の構成である。
図12は本発明の実施の形態4にかかわる表示装置の周辺領域24の拡大図である。実施の形態4においては、図12に示すように、電源系バンプ6をIC3の長辺3bに配置する際、隣接するバンプ間の電界(電位差)が小さくなるよう配置する。その他の構成は実施の形態1と同様である。
電源系バンプ6であるGNDのバンプ(0V)、VCCバンプ(3〜5V)、Vghのバンプ(18〜24V)・・というように隣接する電源系バンプ6間の電位差が小さくなるように配置した。このように配置することによって、隣接する電源系バンプ6間の電界(電位差)を小さくすることができるので、電界の影響を受けにくくなり、耐食性を向上させることができる。
図15は本発明の実施の形態5にかかわる表示装置の周辺領域24の拡大図である。実施の形態5においては、図15に示すように、信号系のバンプ31をIC3の第1の絶縁性基板1端側の長辺3bに配置する際、長辺3bに沿って配置させた電源系バンプ6の位置より、FPC17から離れた位置に連続して配置する。また、信号系バンプ31から延びる引き出し配線32は、IC3が配置される領域であって、IC3が重なる位置に形成し、FPC17に向かわせるように斜めに配置する。その他の構成は実施の形態1と同様である。
4 出力バンプ、5、7、9 引き出し線、 6 電源系バンプ、8 信号系バンプ、10 ダミーバンプ、11 絶縁膜、 12 保護膜、 13 引き出し配線、
14 制御基板、 17 FPC、 18 表示装置、 19 表示領域、
21 コンタクトホール、23 導電材料、24 周辺領域、25 変換部、
29 2層引き出し配線、 31 信号系バンプ。
Claims (16)
- 絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に、
外部回路より延在させた複数の引き出し配線と、
前記複数の引き出し配線と接続され、前記外部回路からの信号を入力するための複数のバンプを有する矩形状のICと、を備えた表示装置において、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記ICの絶縁性基板端側の長辺に配置された前記電源系バンプに接続される前記引き出し配線は、前記ICが重なる領域に形成され、短辺側に配置されるバンプ間を通り、前記外部回路に接続されることを特徴とする表示装置。 - 前記複数の引き出し配線は、前記ICが重なる領域では導電材料を介して前記複数のバンプと接続し、
前記導電材料の形成領域外より前記外部回路までは、絶縁膜を介して異なる層で形成させた配線を積層させた多層配線で形成し、
前記引き出し配線と、前記異なる層で形成させた配線とは、前記絶縁膜に形成したコンタクトホールを導電膜で覆うよう構成した変換部により電気的に接続されることを特徴とする請求項1記載の表示装置。 - 前記変換部を有する多層配線は、隣り合う位置に、変換部を有さない引き出し配線を配置することを特徴とする請求項2記載の表示装置。
- 前記多層配線は、ICに形成される電源系バンプのうち、GND用またはVgl(スイッチング素子のオフ電位)用のバンプに接続されている引き出し配線であることを特徴とする請求項2または3記載の表示装置。
- 絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に、
外部回路より延在させた複数の引き出し配線と、
前記複数の引き出し配線と接続され、前記外部回路からの信号を入力するための複数のバンプを有する矩形状のICと、を備えた表示装置において、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記ICの絶縁性基板端側の長辺に配置された前記信号系バンプに接続される前記引き出し配線は、前記ICが重なる領域に形成され、前記外部回路まで延在して接続されることを特徴とする表示装置。 - 前記長辺に配置される信号系バンプは、前記電源系バンプを配置する位置より外部回路から離れた位置に形成させることを特徴とする請求項5記載の表示装置。
- 絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に、外部回路からの信号を入力するための複数のバンプを有する矩形状のICを備えた表示装置において、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記電源系バンプは、隣接する前記電源系バンプ間の電位の差が小さくなるように配置する表示装置。 - 前記電源系バンプは、前記電源系バンプ間の電位が高い順または低い順になるように配置する請求項7記載の表示装置。
- 絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に、外部回路からの信号を入力するための複数のバンプを有する矩形状のICを備えた表示装置において、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記電源系バンプ間に、中間的な電位の引き出し配線を配置することを特徴とする表示装置。 - 複数のバンプを有する矩形状のICにおいて、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、前記ICの長辺に沿って配置した前記電源系バンプおよび信号系バンプは、前記ICの短辺側に前記電源系バンプ、該電源系バンプに連続して前記信号系バンプを配置したことを特徴とするIC。 - 複数のバンプを有する矩形状のICにおいて、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記ICの短辺に前記電源系バンプを配置し、該電源系バンプに連続して前記信号系バンプを配置するように、前記信号系バンプを長辺に配置したことを特徴とするIC。 - 複数のバンプを有する矩形状のICにおいて、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記ICの短辺に前記電源系バンプを配置し、該電源系バンプに連続して前記信号系バンプを配置するように、前記信号系バンプを短辺および長辺に沿って連続して配置したことを特徴とするIC。 - 複数のバンプを有する矩形状のICにおいて、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記ICは短辺および長辺に沿って連続して前記電源系バンプを配置し、該電源系バンプに連続して前記信号系バンプを配置するように、前記信号系バンプを長辺に配置したことを特徴とするIC。 - 絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に搭載し、外部回路からの信号を入力するために使用する複数のバンプを有する矩形状のICにおいて、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記信号系バンプは、前記電源系バンプを配置する位置より外部回路から離れた位置に形成させることを特徴とするIC。 - 絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に搭載し、外部回路からの信号を入力するための複数のバンプを有する矩形状のICにおいて、
前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
前記電源系バンプは、隣接する前記電源系バンプ間の電位の差が小さくなるように配置することを特徴とするIC。 - 前記電源系バンプは、前記電源系バンプ間の電位が高い順または低い順になるように配置する請求項15記載のIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137212A JP4815868B2 (ja) | 2005-05-10 | 2005-05-10 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137212A JP4815868B2 (ja) | 2005-05-10 | 2005-05-10 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011110555A Division JP5626112B2 (ja) | 2011-05-17 | 2011-05-17 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006317517A true JP2006317517A (ja) | 2006-11-24 |
JP4815868B2 JP4815868B2 (ja) | 2011-11-16 |
Family
ID=37538275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137212A Expired - Fee Related JP4815868B2 (ja) | 2005-05-10 | 2005-05-10 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4815868B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100215582A1 (en) * | 2007-05-14 | 2010-08-26 | Konica Minolta Holdings, Inc. | Liposome and method for producing liposome |
JP2011164656A (ja) * | 2011-05-17 | 2011-08-25 | Mitsubishi Electric Corp | 表示装置およびic |
CN102183860A (zh) * | 2011-04-15 | 2011-09-14 | 福建华映显示科技有限公司 | 画素数组基板及显示面板 |
JP2011186076A (ja) * | 2010-03-05 | 2011-09-22 | Oki Semiconductor Co Ltd | 表示パネル |
WO2013161685A1 (ja) * | 2012-04-27 | 2013-10-31 | シャープ株式会社 | 表示装置 |
WO2014132799A1 (ja) * | 2013-02-26 | 2014-09-04 | シャープ株式会社 | 表示装置 |
JP2015121807A (ja) * | 2015-02-04 | 2015-07-02 | ラピスセミコンダクタ株式会社 | 表示パネル |
CN107490909A (zh) * | 2016-11-05 | 2017-12-19 | 思博半导体股份有限公司 | 窄边框显示模块及数据输出装置 |
CN110610959A (zh) * | 2018-06-14 | 2019-12-24 | 格科微电子(上海)有限公司 | 便携式电子装置的显示面板的设计方法 |
JP2021519449A (ja) * | 2019-01-25 | 2021-08-10 | ギャラクシーコア シャンハイ リミテッド コーポレーション | 携帯型電子機器の表示パネルおよびその設計方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0926593A (ja) * | 1995-07-11 | 1997-01-28 | Hitachi Ltd | 液晶表示装置 |
JPH11142871A (ja) * | 1997-11-12 | 1999-05-28 | Casio Comput Co Ltd | 配線基板 |
JP2002131774A (ja) * | 2000-10-27 | 2002-05-09 | Kyocera Corp | 液晶表示装置 |
JP2003255381A (ja) * | 2001-12-28 | 2003-09-10 | Advanced Display Inc | 画像表示装置およびその製造方法 |
-
2005
- 2005-05-10 JP JP2005137212A patent/JP4815868B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0926593A (ja) * | 1995-07-11 | 1997-01-28 | Hitachi Ltd | 液晶表示装置 |
JPH11142871A (ja) * | 1997-11-12 | 1999-05-28 | Casio Comput Co Ltd | 配線基板 |
JP2002131774A (ja) * | 2000-10-27 | 2002-05-09 | Kyocera Corp | 液晶表示装置 |
JP2003255381A (ja) * | 2001-12-28 | 2003-09-10 | Advanced Display Inc | 画像表示装置およびその製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100215582A1 (en) * | 2007-05-14 | 2010-08-26 | Konica Minolta Holdings, Inc. | Liposome and method for producing liposome |
JP2011186076A (ja) * | 2010-03-05 | 2011-09-22 | Oki Semiconductor Co Ltd | 表示パネル |
CN102183860A (zh) * | 2011-04-15 | 2011-09-14 | 福建华映显示科技有限公司 | 画素数组基板及显示面板 |
JP2011164656A (ja) * | 2011-05-17 | 2011-08-25 | Mitsubishi Electric Corp | 表示装置およびic |
WO2013161685A1 (ja) * | 2012-04-27 | 2013-10-31 | シャープ株式会社 | 表示装置 |
US9217888B2 (en) | 2012-04-27 | 2015-12-22 | Sharp Kabushiki Kaisha | Display device |
JP5976195B2 (ja) * | 2013-02-26 | 2016-08-23 | シャープ株式会社 | 表示装置 |
WO2014132799A1 (ja) * | 2013-02-26 | 2014-09-04 | シャープ株式会社 | 表示装置 |
JP2015121807A (ja) * | 2015-02-04 | 2015-07-02 | ラピスセミコンダクタ株式会社 | 表示パネル |
CN107490909A (zh) * | 2016-11-05 | 2017-12-19 | 思博半导体股份有限公司 | 窄边框显示模块及数据输出装置 |
CN107490909B (zh) * | 2016-11-05 | 2020-08-14 | 思博半导体股份有限公司 | 窄边框显示模块及数据输出装置 |
CN110610959A (zh) * | 2018-06-14 | 2019-12-24 | 格科微电子(上海)有限公司 | 便携式电子装置的显示面板的设计方法 |
JP2021519449A (ja) * | 2019-01-25 | 2021-08-10 | ギャラクシーコア シャンハイ リミテッド コーポレーション | 携帯型電子機器の表示パネルおよびその設計方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4815868B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4815868B2 (ja) | 表示装置 | |
US9001300B2 (en) | Liquid crystal display | |
KR102529077B1 (ko) | 표시 장치 | |
JP4952425B2 (ja) | 液晶装置および電子機器 | |
TWI398712B (zh) | 具通至測試線之改良式連接結構的薄膜電晶體陣列面板 | |
US9244317B2 (en) | Active matrix substrate and display device | |
US8629965B2 (en) | Display device | |
JP2008003134A (ja) | 配線構造、及び表示装置 | |
KR20090126052A (ko) | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 | |
KR20180127587A (ko) | 표시 장치 | |
US8354672B2 (en) | Thin film transistor array panel | |
JP2009031362A (ja) | 配線基板、その製造方法、及び表示装置 | |
JP2008064961A (ja) | 配線構造、及び表示装置 | |
JP2002207437A (ja) | 信号伝送用フィルム、これを含む制御信号部及び液晶表示装置 | |
JP2009098407A (ja) | 表示装置 | |
JP2010085551A (ja) | 液晶表示装置及び電子機器 | |
JP2014071412A5 (ja) | ||
JP4298726B2 (ja) | 表示装置 | |
JP2008090147A (ja) | 接続端子基板及びこれを用いた電子装置 | |
JP5626112B2 (ja) | 表示装置 | |
JP4622917B2 (ja) | 液晶パネル用アレイ基板および液晶パネル | |
JP2008233727A (ja) | 液晶表示パネル | |
JP6291215B2 (ja) | 表示装置 | |
JP5655845B2 (ja) | 表示装置およびic | |
JP2006072286A (ja) | ディスプレイ装置の導線端子構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |