发明内容
鉴于现有技术的不足,本发明的目的在于提供一种画素数组基板,其可实现窄边框化,并改善传统画素数组基板中相邻两条周边走线静电破坏的问题;还提供包含该画素数组基板的一种显示面板。
为了实现上述目的,本发明的技术方案是:一种画素数组基板,其特征在于,包括:一基板,包括一显示区以及一周边电路区,该周边电路区位于该显示区外;多个画素结构,数组排列于该显示区;以及多条第一走线以及多条第二走线,位于该周边电路区,该些第一走线与该些第二走线分别与对应的画素结构电性连接,该些第二走线位于该些第一走线上方并与该些第一走线电性绝缘,该些第一走线与该些第二走线自该显示区分别沿列方向延伸,并在行方向上交替排列,各该第一走线与相邻的该些第二走线的其中之一在基板上的投影藉由斜率相同的倾斜部彼此交会并重叠,而构成一组双层走线。
在本发明的一实施例中,其中该倾斜部包括一第一倾斜部以及一第二倾斜部,各该第一走线的该第一倾斜部的长度大于各该第二走线的该第二倾斜部的长度,且各该第二走线藉由其第二倾斜部与相邻的该第一走线的部分该第一倾斜部重叠。
在本发明的一实施例中,其中在各该组双层走线中,该第一倾斜部具有一第一首端以及一第一末端,该第二倾斜部具有一第二首端以及一第二末端,该第一末端与该第二末端重合,且该第二倾斜部自该第二首端起与该第一倾斜部重叠。
在本发明的一实施例中,其中各该第一走线与各该第二走线更分别具有一第一讯号输出部以及一第二讯号输出部,自该显示区沿列方向延伸,该些第一讯号输出部与该些第二讯号输出部彼此平行,并在行方向上交替排列,在各该组双层走线中,该第二走线藉由该第二讯号输出部汇入该第二倾斜部的该第二首端。
在本发明的一实施例中,其中各该第二走线的该第二讯号输出部与相邻的该第一走线的该第一倾斜部夹有一角度θ,该角度θ实质上大于等于45度且小于等于90度。
在本发明的一实施例中,其中该些第一走线的该些倾斜部之间的间距实质上相等。
在本发明的一实施例中,其中各该画素结构包括:一主动组件,包括一源极、一闸极以及一汲极;以及一画素电极,与该主动组件电性连接。
在本发明的一实施例中,其中该些第一走线以及该些第二走线分别与该些主动组件的该些闸极电性连接。
在本发明的一实施例中,其中该些第一走线与该些第二走线分别与该些主动组件的该些源极电性连接。
在本发明的一实施例中,该画素数组基板更包括多组驱动芯片接垫组,其中该周边电路区具有相邻的一额缘区与一端子区,各该组双层走线的该第一走线与该第二走线自该显示区延伸至该额缘区,各该驱动芯片接垫组位于该端子区,且各该驱动芯片接垫组与对应的该组双层走线的该第一走线以及该第二走线电性连接。
在本发明的一实施例中,其中各该组双层走线更包括自该倾斜部延伸的一重叠延伸部,各该第一走线与各该第二走线分别具有一第一讯号接收部以及一第二讯号接收部,该重叠延伸部的一端与该倾斜部连接,各该第一走线与各该第二走线自该重叠延伸部的另一端分离成该第一讯号接收部以及该第二讯号接收部。
同时,本发明还提供采用该画素数组基板的一种显示面板,其特征在于,包括:一种画素数组基板,包括:一基板,包括一显示区以及一周边电路区,该周边电路区位于该显示区外;多个画素结构,数组排列于该显示区;以及多条第一走线以及多条第二走线,位于该周边电路区,该些第一走线与该些第二走线分别与对应的画素结构电性连接,该些第二走线位于该些第一走线上方并与该些第一走线电性绝缘,该些第一走线与该些第二走线自该显示区分别沿列方向延伸,并在行方向上交替排列,各该第一走线与相邻的该些第二走线的其中之一在基板上的投影藉由斜率相同的倾斜部彼此交会并重叠,而构成一组双层走线;一对向基板,相对于该画素数组基板;以及一显示介质,位于该画素数组基板与该对向基板之间。
在本发明的一实施例中,该显示面板更包括一框胶,位于该画素数组基板与该对向基板之间并环绕该显示介质,且该框胶位于该周边电路区并覆盖该些倾斜部。
在本发明的一实施例中,其中该框胶包括光硬化型框胶及复合型框胶。
基于上述,在本发明的画素数组基板及显示面板中,由于各第一走线与相邻的第二走线的其中之一在基板上的投影是藉由斜率相同的倾斜部彼此交会并重叠,因此,各第二走线的第二讯号输出部与相邻的第一走线的倾斜部间的夹角可设计为大角度,而降低第一走线或第二走线发生静电损害的机率。此外,走线之间的间距差异可以达到最佳化,因而与后续的框胶制程具有较高的制程兼容性,并避免习知框胶硬化程度不一等问题的产生。
具体实施方式
下面结合附图对本发明做进一步的阐述。
图1A为本发明一实施例的画素数组基板俯视示意图。请参照图1A,本实施例的画素数组基板100包括基板110、多个画素结构120、多条第一走线L1以及多条第二走线L2。
本实施例的基板110包括显示区R1以及周边电路区R2,周边电路区R2位于显示区R1外。在本实施例中,显示区R1例如为矩形区域,而周边电路区R2相应于显示区R1的相邻两侧S1、S2分别具有相邻的额缘区R2A及端子区R2B,且额缘区R2A与端子区R2B相连接。在本实施例中,基板110是用以承载组件之用,其材质可为玻璃、石英、有机聚合物、不透光/反射材料(例如:导电材料、晶圆、陶瓷等)或是其它可适用材料。
本实施例的画素结构120数组排列于显示区R1。详言之,本实施例的画素结构120包括主动组件T与画素电极PE,并与对应的扫描线SL以及数据线DL电性连接。主动组件T包括源极S、闸极G以及汲极D。画素电极PE与主动组件T电性连接。在本实施例中,主动组件T可为薄膜晶体管(Thin film Transistor,TFT),例如非晶硅薄膜晶体管(Amorphous Silicon (a-Si) TFT)、低温多晶硅薄膜晶体管(Low Temperature Poly Silicon (LTPS) TFT)、金属氧化物晶体管(Oxide TFT)、有机薄膜晶体管(Organic thin film transistors,OTFT)等。
如图1A所示,第一走线L1及第二走线L2是位于周边电路区R2,第一走线L1与第二走线L2分别与对应的画素结构120电性连接。更进一步地说,第一走线L1与第二走线L2自显示区R1分别沿列方向D1延伸,并在行方向D2上交替排列。具体而言,以第一走线与第二走线分别与画素结构120的闸极G电性连接为例,第一走线L1与第二走线L2分别交替地与显示区R1内的各扫描线SL电性连接,举例而言,在本实施例中,显示区R1内的每一扫描线SL例如沿着列方向D1延伸,并令最邻近端子区R2B的扫描线SL作为第一条扫描线,本实施例的第一走线L1是从偶数条的扫描线SL的末端自显示区R1沿列方向D1延伸至周边电路区R2,而第二走线L2是从奇数条的扫描线SL的末端自显示区R1沿列方向D1延伸至周边电路区R2,且第一走线L1与第二走线L2是沿着行方向D2交替地排列。但是本发明不限于此,在其它实施例中,以第一走线L1与第二走线L2亦可以分别与画素结构120的源极S电性连接。请参照图1B,图1B为本发明一实施例的画素数组基板俯视示意图,第一走线L1亦可与自端子区R2B算起偶数列的画素结构120的源极S电性连接,而第二走线L2亦可与奇数列的画素结构120的源极S电性连接。
在本实施例中,第二走线L2位于第一走线L1上方并与第一走线L1电性绝缘。换言之,第二走线L2与第一走线L1是属不同膜层,举例而言,第一走线L1可与主动组件T的闸极G同属一膜层,而第二走线L2可与闸极G上方的源极S及汲极D同属另一膜层,其中第一走线L1与第二走线L2可藉由夹于两者间的闸绝缘层而彼此电性绝缘。本实施例的第一走线L1及第二走线L2是用以传输讯号之用,基于导电性的考虑,第一走线L1及第二走线L2一般是使用金属材料。但是本发明不限于此,第一走线L1及第二走线L2亦可使用其它导电材料,例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆栈层。
为了清楚说明本发明的画素数组基板以及显示面板中的第一走线与第二走线的布局,以下分别将第一走线与第二走线划分为不同的部分,并搭配图1A、图2A与图2B详细说明。详细来说,实务上,第一走线L1与第二走线L2分别电性连接于显示区R1中的讯号线(扫描线SL或数据线DL)以及驱动芯片(扫描驱动芯片或数据驱动芯片)接垫组之间,在实际运作时,驱动芯片装设于驱动芯片接垫组上,且驱动芯片输出对应的驱动讯号分别经由对应的走线(第一走线L1与第二走线L2)而输入显示区R1中对应的讯号在线,并藉此驱动显示区R1中的各画素结构120。因此,在下文的说明中,将第一走线L1与第二走线L2连接驱动芯片接垫组的一区段称为讯号接收部L1I、L2I,并将第一走线L1与第二走线L2连接显示区R1内讯号线的一区段称为讯号输出部L1O、L2O。此外,将第二走线L2自讯号输出部L2O开始汇入第一走线L1成为双层走线的重叠区域定义为倾斜部,并且将双层走线L中有别于倾斜部的区域定义为重叠延伸部。
详细说明如下。各第一走线L1与相邻的第二走线L2的其中之一在基板110上的投影是藉由斜率相同的倾斜部Ls彼此交会并重叠,而构成一组双层走线L。请参照图2A及图2B,第二走线L2的第二倾斜部L2S在基板110上的投影与第一走线L1的部分的第一倾斜部L1S在基板110上的投影完全重叠,故统称第一倾斜部L1S与第二倾斜部L2S为倾斜部Ls。详言之,倾斜部包括延伸方向不同于列方向D1及行方向D2的第一倾斜部L1S及第二倾斜部L2S,各第一走线L1的第一倾斜部L1S的长度大于各第二走线L2的第二倾斜部L2S的长度,且各第二走线L2藉由其第二倾斜部L2S与相邻的第一走线L的第一倾斜部L1S重叠,其中各第二走线L2的第二倾斜部L2S与相邻的第一走线L的部分第一倾斜部L1S重合。更进一步地说,在各组双层走线L中,第一倾斜部L1S具有第一首端L1SA以及第一末端L1SB,第二倾斜部L2S具有第二首端L2SA以及第二末端L2SB,第一末端L1SB与第二末端L2SB重合,且第二首端L2SA位于第一首端L1SA至第一末端L1SB之间。
另外,各第一走线L1与各第二走线L2分别具有第一讯号输出部L1O以及第二讯号输出部L2O。第一讯号输出部L1O以及第二讯号输出部L2O自显示区R1沿列方向D1延伸,第一讯号输出部L1O与第二讯号输出部L2O彼此平行,并在行方向D2上交替排列。
值得一提的是,在各组双层走线L中,第二走线L2藉由第二讯号输出部L2O汇入第二倾斜部L2S的第二首端L2SA。换言之,沿列方向D1延伸的第二讯号输出部L2O是由位于第一倾斜部的第一首端L1SA与第一倾斜部的第一末端L1SB间汇入第二倾斜部的第二首端L2SA。这样一来,各第二走线L2的第二讯号输出部L2O与相邻的第一走线L1的第一倾斜部L1S的夹角θ,其可设计的范围则较大。举例而言,各第二走线L2的第二讯号输出部L2O与相邻的第一走线L1的第一倾斜部L1S的夹角θ不需局限于角度很小的锐角,夹角θ可选择性地设计为大于等于45且小于等于90度的任一角度,可以避免两走线在构成双层走线时因逐渐减少间距而产生静电放电的机率,藉此可以有效降低第一走线L1或第二走线L2发生静电损害的机率。
另外,需特别说明的是,在本实施例中,第一走线L1的第一倾斜部L1S之间的间距P实质上相等。换言之,第一走线L1与第二走线L2在沿着行方向D2的任意位置上所导致的光穿透率损失是维持恒定的,例如第一走线L1与第二走线L2在图中区域B的任意位置上所导致的光穿透率损失是维持恒定的。如此一来,在后续的框胶制程中,当框胶沿着行方向D2涂布于第一走线L1与第二走线L2上时,由于第一走线L1与第二走线L2在沿着行方向D2的任意位置上所导致的光穿透率损失是维持恒定的,因此当以紫外光从基板110的外表面(即不含画素结构120的表面)照射涂布于区域B上的框胶时,可使框胶在区域B的硬化程度实质上相同,因此可以改善习知第一走线L1与第二走线L2在沿着行方向D2的任意位置上的光穿透率不一致而导致的框胶硬化程度不一(或硬化不完全)的问题。如此一来,具有本实施例的画素数组基板100的显示面板其上下基板间的黏着强度便可有效提升,且于后续制程中不易发生显示介质与框胶污染的问题。
此外,请参照图1A,本实施例的画素数组基板100更可包括多组驱动芯片接垫组130。各组双层走线L的第一走线L1与第二走线L2自显示区R1延伸至额缘区R2A,而各驱动芯片接垫组130位于端子区R2B,且各驱动芯片接垫组130的二驱动芯片接垫132分别与对应的一组双层走线L的第一走线L1以及第二走线L2电性连接,以传输驱动讯号。
详言之,各组双层走线L的第一走线L1及第二走线L2更分别包括自第一倾斜部L1S延伸的第一重叠延伸部L1E及自第二倾斜部L2S延伸的第二重叠延伸部L2E,其中第一重叠延伸部L1E与第二重叠延伸部L2E相重合,藉以将第一走线L1以及第二走线L2的重叠区域往位于相邻侧的驱动芯片接垫组132延伸。并且,各组双层走线L的第一走线L1与第二走线L2分别具有第一讯号接收部L1I以及第二讯号接收部L2I,藉以与驱动芯片接垫组132连接。详言之,第一重叠延伸部L1E的一端及第二重叠延伸部L2E的一端分别与第一倾斜部L1S及第二倾斜部L2S连接,而各第一走线L1及各第二走线L1分别自第一重叠延伸部L1E的另一端及第二重叠延伸部L2E的另一端分离成第一讯号接收部L1I及第二讯号接收部L2I。各双层走线L的第一走线L1以及第二走线L2即分别藉由第一讯号接收部L1I及第二讯号接收部L2I与各驱动芯片接垫组130电性连接。如此一来,与各驱动芯片接垫组130电性连接的驱动芯片140便可透过由第一走线L1及第二走线L2驱动画素结构120,进而使具有本实施例的画素数组基板100的显示面板可显示各种不同的画面。
图3为本发明一实施例的显示面板的剖面示意图。请同时参照图1A及图3,本实施例的显示面板1000包括上述的画素数组基板100、相对于画素数组基板100的对向基板200以及位于画素数组基板100与对向基板200之间的显示介质300。在本实施例中,对向基板200例如为彩色滤光片(Color Filter),显示介质300例如为液晶,但本发明不以此为限。
另外,本实施例的显示面板1000更包括框胶400,其位于画素数组基板100与对向基板200之间并环绕显示介质300,且同时位于周边电路区R2并覆盖第一走线L1的第一倾斜部L1S及第二走线L2的第二倾斜部L2S。在本实施例中,框胶400例如为光硬化型框胶或复合型框胶(即可利用光与热使其硬化的框胶)。
类似地,在本实施例的显示面板1000中,由于第一走线L1与第二走线L2在沿着行方向D2的任意位置上所导致的光穿透率损失是维持恒定的,因此当以紫外光从基板110的外表面110a(即不含画素结构120的表面)照射涂布于区域B上的框胶400时,可使框胶在区域B的硬化程度实质上相同,因此可以改善习知第一走线L1与第二走线L2在沿着行方向D2的任意位置上的光穿透率不一致而导致的框胶硬化程度不一(或硬化不完全)的问题。如此一来,本实施例的显示面板1000其画素数组基板100与对向基板200间的黏着强度便可有效提升,且于后续制程中不易发生显示介质300与框胶400污染的问题。
此外,在本实施例的显示面板1000中,由于各第二走线L2的第二讯号输出部L2O与相邻的第一走线L1的第一倾斜部L1S的夹角θ可选择性地设计为大于等于45度小于等于90度的任一角度,可以避免两走线L1、L2在构成双层走线时因逐渐减少间距而产生静电放电的机率,藉此可以有效降低第一走线L1或第二走线L2发生静电损害的机率。
综上所述,在本发明的画素数组基板及显示面板中,由于各第一走线与相邻的第二走线的其中之一在基板上的投影是藉由斜率相同的倾斜部彼此交会并重叠,因此,各第二走线的第二讯号输出部与相邻的第一走线的倾斜部间的夹角可设计为大角度,可以避免两走线在构成双层走线时因逐渐减少间距而产生静电放电的机率,藉此可以有效降低第一走线或第二走线发生静电损害的机率。
此外,在本发明的画素数组基板及显示面板中,由于第一走线的第一倾斜部之间的间距实质上相等,即第一走线与第二走线在沿着行方向的任意位置上所导致的光穿透率损失是维持恒定的。如此一来,当欲从画素数组的外表面照射沿着行方向涂布于第一走线与第二走线的框胶时,因第一走线与第二走线在沿着行方向的任意位置上的光穿透率不一致而导致的框胶硬化程度不一(或硬化不完全)的问题便可获得改善。如此一来,具有本实施例的画素数组基板的显示面板其画素数组基板与对向基板间的黏着强度便可提升,且于后续制程中不易发生显示介质与框胶污染的问题。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视权利要求书所界定者为准。