TWI662326B

TWI662326B - 顯示面板

Info

Publication number: TWI662326B
Application number: TW107101351A
Authority: TW
Inventors: 王澄光
Original assignee: 友達光電股份有限公司
Priority date: 2018-01-15
Filing date: 2018-01-15
Publication date: 2019-06-11
Also published as: TW201932933A; CN108492760A

Abstract

一種顯示面板，包括畫素陣列以及閘極驅動電路。畫素陣列藉由多個畫素單元所構成。畫素陣列包括多條閘極線、多條資料線以及多個子畫素。多個子畫素分別電性連接其中一條閘極線以及其中一條資料線。子畫素於閘極線之延伸方向上的寬度大於子畫素於資料線之延伸方向上的寬度。各該畫素單元包括二條閘極線、三條資料線以及六個子畫素。閘極驅動電路位於畫素陣列之中。

Description

顯示面板

本發明是有關於一種顯示面板，且特別是有關於一種閘極驅動電路位於畫素陣列中的顯示面板。

閘極驅動電路基板技術（Gate on Array；GOA）指的是在製作面板時，直接將閘極驅動電路形成於主動元件陣列基板上，以代替外接之驅動晶片的技術。

一般而言，閘極驅動電路是設置在面板的顯示區之外，位於面板的邊框位置。然而，閘極驅動電路通常佔了邊框面積的很大一部分。若是能夠將閘極驅動電路移到顯示區之中，則勢必能夠大幅減小邊框面積設計，並且增加顯示區面積。因此，有必要對現有的閘極驅動電路基板技術進行改進。

本發明提供一種顯示面板，能夠減少閘極驅動電路在面板邊框區所佔據的面積。

本發明的顯示面板，包括畫素陣列以及閘極驅動電路。畫素陣列藉由多個畫素單元所構成。畫素陣列包括多條閘極線、多條資料線以及多個子畫素。多個子畫素分別電性連接其中一條閘極線以及其中一條資料線。子畫素於閘極線之延伸方向上的寬度大於子畫素於資料線之延伸方向上的寬度。各該畫素單元包括二條閘極線、三條資料線以及六個子畫素。閘極驅動電路位於畫素陣列之中。

本發明之至少一目的為，將閘極驅動電路設置在畫素陣列之中。據此，能獲得降低成本、大幅縮減邊框的技術效果。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依據本發明一實施例的顯示面板的上視示意圖。

請參考圖1，本實施例的顯示面板100包括有顯示區AR以及非顯示區NR，其中，非顯示區NR位於顯示區AR的一側，或是非顯示區NR環繞顯示區AR。換言之，非顯示區NR可位於顯示區AR的其中一側邊，且可依不同需求而調整。舉例而言，非顯示區NR係環繞於顯示區AR，應用於矩形顯示區時，非顯示區NR可位於顯示區AR的其中一側邊、兩側邊、三側邊或四側邊；應用於非矩形顯示區或圓形顯示區時，非顯示區NR可鄰近於顯示區AR，形成顯示區AR的部分周邊或全部周邊為非顯示區NR。一般來說，閘極驅動電路（Gate on Array；GOA）通常是製作在顯示面板的非顯示區NR上，例如是位於邊框的位置。然而，在本發明實施例中，閘極驅動電路是設置在顯示區AR中。以下，將對如何設置閘極驅動電路於顯示區AR中進行說明。

詳細來說，本實施例的顯示面板100可以包括畫素陣列設置在顯示區AR之中。畫素陣列的排列可以例如有圖2A與圖2B兩種不同的實施態樣。

圖2A為依據本發明一實施例的畫素陣列的排列示意圖。

如圖2A所示，畫素陣列10位於圖1的顯示區AR之中，且畫素陣列10藉由多個重複排列的畫素單元PX1~PX4所構成。畫素陣列10包括多條閘極線、多條資料線以及多個子畫素。畫素單元PX1~PX4分別包括二條閘極線、三條資料線以及六個子畫素。在圖2A中是以畫素單元PX1、畫素單元PX2、畫素單元PX3與畫素單元PX4的四組重複排列的畫素單元來進行說明。但需注意的是，顯示面板100實際上應包括更多個重複排列的畫素單元。

在圖2A中，第一至第六資料線D1~D6依序排列，且第一至第四掃描線G1~G4依序排列。其中，畫素單元PX1包括第一資料線D1、第二資料線D2、第三資料線D3、第一閘極線G1以及第二閘極線G2，畫素單元PX2包括第四資料線D4、第五資料線D5、第六資料線D6、第一閘極線G1以及第二閘極線G2，畫素單元PX3包括第一資料線D1、第二資料線D2、第三資料線D3、第三閘極線G3以及第四閘極線G4，畫素單元PX4包括第四資料線D4、第五資料線D5、第六資料線D6、第三閘極線G3以及第四閘極線G4。畫素單元PX1~PX4中相鄰的兩者之間不具有閘極線及資料線。

在本實施例中，畫素單元PX2、畫素單元PX3與畫素單元PX4的設置方式與畫素單元PX1的設置方式相似，因此，僅以畫素單元PX1做為代表來說明。

畫素單元PX1包括第一至第六子畫素SPX1~SPX6。第一至第六子畫素SPX1~SPX6中的每個子畫素皆包括一個開關元件T以及一個畫素電極PE，畫素電極PE電性連接至開關元件T。

於本實施例中，第一至第六子畫素SPX1~SPX6於第一至第四閘極線G1~G4之延伸方向E2上的寬度大於第一至第六子畫素SPX1~SPX6於第一至第六資料線D1~D6之延伸方向E1上的寬度。舉例來說，開關元件T以及畫素電極PE在第一至第四閘極線G1~G4之延伸方向E2上的寬度大於開關元件T以及畫素電極PE在第一至第六資料線D1~D6之延伸方向E1上的寬度。詳言之，以第二子畫素SPX2為例，第二子畫素SPX2是由第一閘極線G1、第二閘極線G2、第一資料線D1以及第二資料線D2所定義出來。第二子畫素SPX2於延伸方向E2上的寬度例如約為第一資料線D1以及第二資料線D2之間的最大間距，而第二子畫素SPX2於延伸方向E1上的寬度例如約為第一閘極線G1以及第二閘極線G2之間的最大間距。在本實施例中，第一至第六子畫素SPX1~SPX6於延伸方向E2上的寬度大約相同，且第一至第六子畫素SPX1~SPX6於延伸方向E1上的寬度大約相同。於本實施例中，每一子畫素中，於延伸方向E2上的寬度會大於於延伸方向E1的寬度，適合應用於長形顯示裝置，如應用於車內後照鏡的顯示裝置..等，但本發明不以此為限。

於本實施例之畫素單元PX1中，第一至第六子畫素SPX1~SPX6分別電性連接其中一條閘極線以及其中一條資料線。具體而言，第一子畫素SPX1的開關元件T分別與第一閘極線G1以及第一資料線D1電性連接。第二子畫素SPX2的開關元件T分別與第一閘極線G1以及第二資料線D2電性連接。第三子畫素SPX3的開關元件T分別與第二閘極線G2以及第一資料線D1電性連接。第四子畫素SPX4的開關元件T分別與第一閘極線G1以及第三資料線D3電性連接。第五子畫素SPX5的開關元件T分別與第二閘極線G2以及第二資料線D2電性連接。第六子畫素SPX6的開關元件T分別與第二閘極線G2以及第三資料線D3電性連接。

於圖2A之實施例中，第一、第二閘極線G1、G2依序排列，第二子畫素SPX2以及第五子畫素SPX5位於第一閘極線G1與第二閘極線G2之間。於圖2A之實施例中，第一至第三資料線D1~D3依序排列，第一子畫素SPX1、第二子畫素SPX2以及第三子畫素SPX3位於第一資料線D1與第二資料線D2之間，且第二資料線D2以及第三資料線D3之間不具有子畫素。在本實施例中，畫素陣列10中的畫素單元PX1~PX4以矩形為例，但本發明不以此為限。在其他實施例中，畫素單元PX1~PX4的形狀亦可以為Ｖ字型。在本實施例中，定義出畫素單元PX1~PX4的第一至第四閘極線G1~G4與第一至第六資料線D1~D6以直線形為例，但本發明不以此為限。在其他實施例中，定義出畫素單元PX1~PX4的第一至第四閘極線G1~G4及/或第一至第六資料線D1~D6可以為鋸齒形（zigzag）或其他形狀。

圖2B為依據本發明一實施例的畫素陣列的排列示意圖。在此必須說明的是，圖2B的實施例沿用圖2A的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

如圖2B所示，畫素陣列20藉由多個重複排列的畫素單元PX1、PX2所構成。在本實施例中，畫素單元PX2的設置方式與畫素單元PX1的設置方式相似，因此，僅以畫素單元PX1做為代表來說明。

在圖2B中，第一至第七資料線D1~D7依序排列，且第一至第四掃描線G1~G4依序排列。其中，畫素單元PX1包括第一至第三資料線D1~D3以及第一至第四閘極線G1~G4，畫素單元PX2包括第四至第六資料線D4~D6以及第一至第四閘極線G1~G4。畫素單元PX1與畫素單元PX2之間不具有閘極線及資料線。

畫素單元PX1包括第一至第三資料線D1~D3、第一至第四閘極線G1~G4以及第一至第十二子畫素SPX1~SPX12。圖2B之實施例的第一至第十二子畫素SPX1~SPX12在延伸方向E1與延伸方向E2上的寬度例如與圖2A之實施例的第二子畫素SPX2大約相同，於此不再贅述。

第一至第十二子畫素SPX1~SPX12中的每個子畫素皆包括一個開關元件T以及一個畫素電極PE，畫素電極PE電性連接至開關元件T。

於圖2B之實施例中，第一至第十二子畫素SPX1~SPX12分別電性連接其中一條閘極線以及其中一條資料線。圖2B之實施例的第一至第六子畫素SPX1~SPX6例如與圖2A之實施例的第一至第六子畫素SPX1~SPX6相似，於此不再贅述。

第七子畫素SPX7的開關元件T分別與第三閘極線G3以及第二資料線D2電性連接。第八子畫素SPX8的開關元件T分別與第三閘極線G3以及第三資料線D3電性連接。第九子畫素SPX9的開關元件T分別與第四閘極線G4以及第二資料線D2電性連接。第十子畫素SPX10的開關元件T分別與第三閘極線G3以及第四資料線D4電性連接，其中第四資料線D4為畫素單元PX2內的元件，畫素單元PX2相鄰於畫素單元PX1。第十一子畫素SPX11的開關元件T分別與第四閘極線G4以及第三資料線D3電性連接。第十二子畫素SPX12的開關元件T分別與第四閘極線G4以及第四資料線D4電性連接。

於圖2B之實施例中，第一至第四閘極線G1~G4依序排列，第二子畫素SPX2以及第五子畫素SPX5位於第一閘極線G1與第二閘極線G2之間，第八子畫素SPX8以及第十一子畫素SPX11位於第三閘極線G3與第四閘極線G4之間。在本實施例中，畫素單元10的第三子畫素SPX3與第七子畫素SPX7之間以及第六子畫素SPX6與第十子畫素SPX10之間不具有閘極線。第一~第三資料線D1~D3依序排列，第七子畫素SPX7、第八子畫素SPX8以及第九子畫素SPX9位於第一資料線D1與第二資料線D2之間，且第二資料線D2以及第三資料線D3之間不具有子畫素。

圖3是依照本發明的一實施例的驅動單元之電路圖。

請參考圖3，前級輸入線140、後級輸入線150與輸出線160分別連接至三條閘極線。電源訊號線110電性連接至電壓VSS，電壓VSS例如為由電源供應器提供的電壓或是接地電壓。

於圖3之實施例中，驅動單元包含第一主動元件M1、第二主動元件M2、第三主動元件M3、第四主動元件M4、第五主動元件M5、第六主動元件M6與第七主動元件M7，其中每一主動元件皆具有控制端、第一端與第二端。具體而言，第一主動元件M1之控制端電性連接於後級輸入線150，且第二端電性連接於電源訊號線110。第二主動元件M2之控制端電性連接於第一主動元件M1之第一端，且其第二端電性連接於電源訊號線110。第三主動元件M3之控制端電性連接於第二主動元件M2之第一端，第一端電性連接於第一主動元件M1之第一端，而第二端電性連接於該電源訊號線110。另外，第四主動元件M4之控制端與第一端係電性連接於前級輸入線140，而第二端則電性連接於第一主動元件M1之第一端。第五主動元件M5之控制端為電性連接於第二時脈訊號線130，第一端為電性連接於輸出線160，而第二端則電性連接於電源訊號線110。此外，第六主動元件M6之控制端係電性連接於第二主動元件M2之第一端，第一端則電性連接於輸出線160，而第二端電性連接於電源訊號線110。於第七主動元件M7中，控制端是電性連接於第一主動元件M1之第一端，而第一端電性連接於第一時脈訊號線120，第二端則電性連接於輸出線160。

於本實施例中，驅動單元更包含第一電容C1與第二電容C2。第一電容C1分別電性連接於輸出線160與第一主動元件M1之第一端，換言之，第一電容C1形成於第七主動元件M7之控制端與其第二端之間。第二電容C2則分別電性連接於第一時脈訊號線120與第二主動元件M2之第一端，換言之，第二電容C1亦可形成於第七主動元件M7之第一端與第二主動元件M2之第一端之間。

在本實施例中，第一主動元件M1之第一端、第二主動元件M2之控制端、第三主動元件M3之第一端、第四主動元件M4之第二端、第七主動元件M7之控制端以及第一電容C1電性連接至訊號點Q，換句話說，上述各主動元件之端點可透過訊號點Q而彼此相互耦接。在本實施例中，第二主動元件M2之第一端、第三主動元件M3之控制端、第六主動元件M6之控制端以及第二電容C2電性連接至訊號點P，相似地，上述各主動元件之端點亦可透過訊號點P而彼此相互耦接。在一些實施例中，訊號點Q與訊號點P可產生浮動訊號，如浮動電壓值（非固定電壓值）。

圖4為依據本發明一實施例的驅動單元的一種設置方式示意圖。在此必須說明的是，圖4的實施例沿用圖1、圖2A、圖2B以及圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

閘極驅動電路DR位於畫素陣列（包括第一至第十一閘極線G1~G11、第一至第二十五資料線D1~D25以及多個子畫素SPX）之中。需注意的是，圖4雖然僅框出了一個畫素單元PX，但其僅是用來示意，圖4中實際上包括了多個重複排列的畫素單元PX。另外，圖4的畫素單元PX以包括六個子畫素SPX的畫素單元PX為例（如圖2A的畫素陣列10），但本發明不以此為限。畫素單元PX也可以包括十二個子畫素SPX（如圖2B的畫素陣列20）。

在本實施例中，部分相鄰的子畫素SPX（及/或畫素單元PX）之間不用設置閘極線，且部分相鄰的子畫素SPX（及/或畫素單元PX）之間不用設置資料線，因此，閘極驅動電路DR可以對應設置於相鄰的子畫素SPX（及/或畫素單元PX）之間的區域上。

於本實施例中，閘極驅動電路DR包括多個第一至第七主動元件M1~M7與多條訊號線100（圖4中加粗的線段，包括實線、虛線與點鏈線），第一至第七主動元件M1~M7設置於相鄰之兩個畫素單元PX之間及/或相鄰之兩個子畫素SPX之間，多條訊號線100則設置於相鄰之兩畫素單元PX之間及/或相鄰之兩個子畫素SPX之間。

在本實施例中，閘極驅動電路DR包括第一驅動單元DR1及第二驅動單元DR2，第一驅動單元DR1及第二驅動單元DR2分別包括第一至第七主動元件M1~M7、多條訊號線100以及多個電容C1、C2。訊號線100包括與第一~第二十五資料線D1~D25實質上平行設置的訊號線100A以及與第一~第十一閘極線G1~G11實質上平行設置的訊號線100B。在一些實施例中，訊號線100A與資料線同時形成，訊號線100B與閘極線同時形成，但本發明不以此為限。部分訊號線100A與部分訊號線100B電性連接，部分訊號線100A與部分訊號線100B電性分離。在本實施例中，訊號線100、第一至第十一閘極線G1~G11以及第一至第二十五資料線D1~D25以直線形為例，但本發明不以此為限。在其他實施例中，訊號線100、第一至第十一閘極線G1~G11以及第一至第二十五資料線D1~D25可以為鋸齒形（zigzag）或其他形狀。

請參考圖3和圖4，訊號線100包含電源訊號線110、第一時脈訊號線120、第二時脈訊號線130、前級輸入線140、後級輸入線150與輸出線160。前級輸入線140、後級輸入線150與輸出線160分別連接至三條閘極線。電源訊號線110電性連接至電壓VSS，電壓VSS例如為由電源供應器提供的電壓或是接地電壓。

在本實施例中，第一驅動單元DR1之第一至第七主動元件M1~M7之間的排列關係與第二驅動單元DR2之第一至第七主動元件M1~M7之間的排列關係互相鏡向對稱。舉例來說，在第一驅動單元DR1中，第四主動元件M4位於第一主動元件M1的右邊以及第七主動元件M7的左邊。然而，在第二驅動單元DR2中，第四主動元件M4位於第一主動元件M1的左邊以及第七主動元件M7的右邊。在第一驅動單元DR1中，第七主動元件M7位於第四主動元件M4的右邊以及第五主動元件M5的左邊。然而，在第二驅動單元DR2中，第七主動元件M7位於第四主動元件M4的左邊以及第五主動元件M5的右邊。在第一驅動單元DR1中，第二主動元件M2及/或第三主動元件M3位於第六主動元件M6的左邊。然而，在第二驅動單元DR2中，第二主動元件M2及/或第三主動元件M3位於第六主動元件M6的右邊。值得注意的是，在第一驅動單元DR1及第二驅動單元DR2中，第二主動元件M2及第三主動元件M3是設置於同一個區域中，因此，本實施例將，第二主動元件M2及第三主動元件M3視為一體。

從另一觀點來看，在圖3的第一驅動單元DR1中，由左至右依序包括了第一主動元件M1（及/或第一電容C1）、第四主動元件M4（及/或第二主動元件M2、第三主動元件M3）、第七主動元件M7（及/或第二電容C2）、第六主動元件M6以及第五主動元件M5，在圖3的第二驅動單元DR2中，由右至左依序包括了第一主動元件M1（及/或第一電容C1）、第四主動元件M4（及/或第二主動元件M2、第三主動元件M3）、第七主動元件M7（及/或第二電容C2）、第六主動元件M6以及第五主動元件M5。其中，圖3的左側例如定義為靠近第一資料線D1的一側，右側例如定義為靠近第二十五資料線D25的一側。如此一來，第一驅動單元DR1之各元件設置相對位置與第二驅動單元DR2之各元件設置的相對位置呈現鏡向對稱。

請參閱圖4，第一驅動單元DR1與第二驅動單元DR2其所需之訊號線100A與訊號線100B係位於兩兩相鄰之子畫素SPX之間。同時請對照圖2A或圖2B，於畫素陣列10中，部分相鄰兩行或兩列之子畫素SPX之間並未設有資料線或閘極線。因此，本實施例可將第一驅動單元DR1與第二驅動單元DR2設置於其空間（未設有資料線或閘極線的空間），進而將閘極驅動電路DR設置於顯示區AR，以達到窄邊框的功效。在本實施例中，第一驅動單元DR1中的第一主動元件M1、第四主動元件M4、第五主動元件M5以及第七主動元件M7沿著閘極線的延伸方向E2設置在同一水平線LN1上，且第二主動元件M2、第三主動元件M3以及第六主動元件M6沿著閘極線的延伸方向E2設置在另一相同的水平線LN2上。

在本實施例中，第二驅動單元DR2中的第一主動元件M1、第四主動元件M4、第五主動元件M5以及第七主動元件M7沿著閘極線的延伸方向E2設置在同一水平線LN3上，且第二主動元件M2、第三主動元件M3以及第六主動元件M6沿著閘極線的延伸方向E2設置在另一相同的水平線LN4上。

舉例來說，「同一水平線」的設置意指驅動單元的主動元件至少有部分是設置在相鄰的兩條閘極線之間的空間。以圖4之驅動單元DR1的第一主動元件M1、第四主動元件M4、第五主動元件M5以及第七主動元件M7為例，第一驅動單元DR1的第一主動元件M1、第四主動元件M4、第五主動元件M5以及第七主動元件M7係位於第四閘極線G4與第五閘極線G5之間的空間，且其空間可沿著閘極線的延伸方向E2而延伸。

因此，於本實施例中，驅動單元DR1的第一主動元件M1、第四主動元件M4、第五主動元件M5以及第七主動元件M7是設置同一空間中，且第二主動元件M2、第三主動元件M3以及第六主動元件M6是設置同一空間中。驅動單元DR2的第一主動元件M1、第四主動元件M4、第五主動元件M5以及第七主動元件M7是設置同一空間中，且第二主動元件M2、第三主動元件M3以及第六主動元件M6是設置同一空間中。前述之同一空間指的是相鄰的兩條閘極線之間的空間，亦可以用設置於「同一水平線」來表示。

雖然前述之「同一水平線」的設置是以設置在相鄰的兩條閘極線之間的空間為例，但本發明不以此為限。在一些實施例中，「同一水平線」的設置可以用設置於相鄰兩列之子畫素SPX之間為例。以圖4來舉例，「設置於相同的水平線LN1上」可以表示設置於由上數下來第五列子畫素SPX與第六列子畫素SPX之間。

在一些實施例中，電性連接至訊號點Q與訊號點P的訊號線越短，顯示面板具有較佳的品質。在本實施例中，第一電容C1鄰近於第一主動元件M1設置，例如是位於相同的四個鄰近之畫素單元PX之間，且第二主動元件M2鄰近於第三主動元件M3設置，例如是位於相同的四個鄰近之畫素單元PX之間。因此，電性連接至訊號點Q與訊號點P的訊號線可以比較短。

在一些實施例中，顯示面板的時脈訊號以1個、2個、4個、8個或16個為一組。於本發明之實施例中，閘極驅動電路DR包含多個驅動單元，如第一驅動單元DR1與第二驅動單元DR2，而多個驅動單元可彼此串接而形成多級移位暫存器電路，以提供各閘極線的驅動訊號。舉例而言，閘極驅動電路DR包含x個驅動單元，分別為第一驅動單元DR1、第二驅動單元DR2、第三驅動單元DR3、…依此類推至第x驅動單元DRx，其中x為正整數。於一些實施例中，第x閘極驅動電路DRx亦形成n級移位暫存器電路，其中n為正整數。舉例來說，由第一驅動單元DR1之輸出線產生第一級閘極線（第一閘極線G1）的驅動訊號，第二驅動單元DR2產生第二級閘極線（第二閘極線G2）的驅動訊號，第三驅動單元DR3產生第三級閘極線（第三閘極線G3）的驅動訊號、…依此類推至第x驅動單元DRx產生第n級閘極線（第n閘極線Gn）的驅動訊號，x個驅動單元DR最多可以產生x種不同級的驅動訊號，但本發明並未特別限制x等於n。在圖4的實施例中，時脈訊號以8個為一組，第一驅動單元DR1的第一時脈訊號120電性連接至第三級（n=3）時脈訊號HC3，且第一驅動單元DR1是產生第三級閘極線（第三閘極線G3）的驅動訊號，亦即以n=3為例，請同時搭配圖3之電路圖。當第一驅動單元DR1產生第三級閘極線（第三閘極線G3）的驅動訊號（即n=3），其輸出線160電性連接至第三級閘極線（第三閘極線G3）、前級輸入線140電性連接至第一級閘極線（第一閘極線G1）、後級輸入線150電性連接至第七級閘極線（第七閘極線G7）、第一時脈訊號線120電性連接至第三級時脈訊號HC3以及第二時脈訊號線130電性連接至第七級時脈訊號HC7。依此類推，當第二驅動單元DR2產生第七級閘極線（第七閘極線G7）的驅動訊號（即n=7）時，其輸出線160電性連接至第七級閘極線（第七閘極線G7）、前級輸入線140電性連接至第五級閘極線（第五閘極線G5）、後級輸入線150電性連接至第十一級閘極線（第十一閘極線G11）、第一時脈訊號線120電性連接至第七級時脈訊號HC7以及第二時脈訊號線130電性連接至第十一級時脈訊號HC11（即HC3）。

換句話說，圖4的實施例中，第一驅動單元DR1的第一時脈訊號線120可以電性連接至第二驅動單元DR2的第二時脈訊號線130，且第一驅動單元DR1的第二時脈訊號線130可以電性連接至第二驅動單元DR2的第一時脈訊號線120。

圖5A~圖5D為依據本發明一實施例的驅動單元的一種設置方式示意圖。在此必須說明的是，圖5A~圖5D的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖5A~圖5D，圖5A~圖5D例如為同一實施例的顯示面板中之不同部分的示意圖。圖5A繪示了第一至第十一閘極線G1~G11以及第一至第二十五資料線D1~D25的部分，圖5B繪示了第二至第十二閘極線G2~G12以及第二十五至第四十九資料線D25~D49的部分，圖5C繪示了第三至第十三閘極線G3~G13以及第四十九至第七十三資料線D49~D73的部分，圖5D繪示了第四至第十四閘極線G4~G14以及第七十三至第九十七資料線D73~D97的部分。

圖5A~圖5D之實施例與圖4之實施例的主要差異在於：圖4之實施例是以第一驅動單元DR1與第二驅動單元DR2為一組重複單元為例，圖5A~圖5D之實施例則是以第一至第八驅動單元DR1~DR8為一組重複單元為例，不同組的重複單元例如可以電性連接至不同級的閘極線。

在本實施例中，閘極線包括依序排列的第一至第十四閘極線G1~G14。第一、第三、第五、第七驅動單元DR1、DR3、DR5、DR7之輸出線160（繪示於圖3中）分別電性連接於第三至第六閘極線G3~G6，也可以說，第一、第三、第五、第七驅動單元DR1、DR3、DR5、DR7分別產生第三級至第六級（n=3~n=6）閘極線的驅動訊號，前級輸入線140（繪示於圖3中）分別電性連接於第一至第四閘極線G1~G4，後級輸入線150（繪示於圖3中）分別電性連接於第七至第十閘極線G7~G10。

第二、第四、第六、第八驅動單元DR2、DR4、DR6、DR8之輸出線160（繪示於圖3中）分別電性連接於第七至第十閘極線G7~G10，也可以說，第五至第八驅動單元DR5~DR8分別產生第七級至第十級（n=7~n=10）閘極線的驅動訊號，前級輸入線140分別電性連接於第五至第八閘極線G5~G8，後級輸入線150（繪示於圖3中）分別電性連接於第十一至第十四閘極線G11~G14。

在本實施例中，第一、第三、第五、第七驅動單元DR1、DR3、DR5、DR7各自的主動元件之間的排列關係相似，且第二、第四、第六、第八驅動單元DR2、DR4、DR6、DR8各自的主動元件之間的排列關係相似。第一、第三、第五、第七驅動單元DR1、DR3、DR5、DR7之主動元件之間的排列關係分別與第二、第四、第六、第八驅動單元DR2、DR4、DR6、DR8之主動元件互相鏡向對稱。若把圖5A~圖5D結合在一起，將第一至第四驅動單元DR1~DR4之主動元件往下平移再往右平移，即可與第五至第八驅動單元DR5~DR8之主動元件重疊。

圖6為依據本發明一實施例的驅動單元的一種設置方式示意圖。在此必須說明的是，圖6的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖6之實施例與圖3之實施例的主要差異在於：圖3的第一驅動單元DR1之主動元件之間的排列關係與第二驅動單元DR2之主動元件之間的排列關係互相鏡向對稱，圖6的第一驅動單元DR1之主動元件之間的排列關係與第二驅動單元DR2之主動元件之間的排列關係實質上相同。

請參考圖6，驅動單元包含第一驅動單元DR1與第二驅動單元DR2。閘極線包括依序排列的第一至第八閘極線G1~G8，資料線包括依序排列的第一至第三十六資料線D1~D34。第一與第二驅動單元DR1、DR2之輸出線160（繪示於圖4中）分別電性連接於第三與第四閘極線G3、G4，也可以說，第一、第二驅動單元DR1、DR2分別產生第三級、第四級（n=3、n=4）閘極線的驅動訊號。第一與第二驅動單元DR1、DR2之前級輸入線140（繪示於圖4中）分別電性連接於第一與第二閘極線G1、G2。第一與第二驅動單元DR1、DR2之後級輸入線150（繪示於圖4中）分別電性連接於第七與第八閘極線G7、G8。

在本實施例中，第一驅動單元DR1與第二驅動單元DR2分別具有第一至第七主動元件M1~M7及電容C1、C2，且第一驅動單元DR1之第一至第七主動元件M1~M7及電容C1、C2之間的排列關係與第二驅動單元DR2之第一至第七主動元件M1~M7及電容C1、C2之間的排列關係相似。舉例來說，在第一驅動單元DR1中，主動元件M4位於主動元件M1的右邊以及主動元件M7的左邊，而在第二驅動單元DR2中，主動元件M4也是位於主動元件M1的右邊以及主動元件M7的左邊。在第一驅動單元DR1中，主動元件M7位於主動元件M4的右邊以及主動元件M5的左邊，而在第二驅動單元DR2中，主動元件M7也是位於主動元件M4的右邊以及主動元件M5的左邊。在第一驅動單元DR1中，主動元件M2及/或主動元件M3位於主動元件M6的左邊，而在第二驅動單元DR2中，主動元件M2及/或主動元件M3也是位於主動元件M6的左邊。

綜上所述，本發明之一些實施例中，將閘極驅動電路設置在畫素陣列之中。據此，能獲得降低成本、大幅縮減邊框的技術效果。本發明之一些實施例中，電性連接至訊號點Q與訊號點P的主動元件設置於鄰近的位置，因此，電性連接至訊號點Q與訊號點P訊號線可以比較短，顯示面板具有較佳的品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1‧‧‧顯示面板

10、20‧‧‧畫素陣列

100、100A、100B‧‧‧訊號線

110‧‧‧電源訊號線

120‧‧‧第一時脈訊號線

130‧‧‧第二時脈訊號線

140‧‧‧前級輸入線

150‧‧‧後級輸入線

160‧‧‧輸出線

AR‧‧‧顯示區

C1、C2‧‧‧電容

D1~ D97‧‧‧資料線

DR、DR1~DR8‧‧‧驅動單元

E1、E2‧‧‧延伸方向

G1~G14‧‧‧閘極線

HC‧‧‧時脈訊號

LN1~LN4‧‧‧水平線

M1~M7‧‧‧主動元件

NR‧‧‧非顯示區

P、Q‧‧‧訊號點

PE‧‧‧畫素電極

PX、PX1~PX4‧‧‧畫素單元

SPX、SPX1~SPX12‧‧‧子畫素

T‧‧‧開關元件

VSS‧‧‧電壓

圖1為依據本發明一實施例的顯示面板的上視示意圖。圖2A為依據本發明一實施例的畫素陣列的排列示意圖。圖2B為依據本發明一實施例的畫素陣列的排列示意圖。圖3為依據本發明的一實施例的驅動單元之電路圖。圖4是依據本發明一實施例的驅動單元的一種設置方式示意圖。圖5A~圖5D為依據本發明一實施例的驅動單元的一種設置方式示意圖。圖6為依據本發明一實施例的驅動單元的一種設置方式示意圖。

Claims

一種顯示面板，包括：一畫素陣列設置於一顯示區中，該畫素陣列藉由多個畫素單元所構成，該畫素陣列包括：多條閘極線及多條資料線；以及多個子畫素，分別電性連接其中一條閘極線以及其中一條資料線，且各該子畫素於該些閘極線之延伸方向上的寬度大於各該子畫素於該些資料線之延伸方向上的寬度，其中各該畫素單元包括二條閘極線、三條資料線以及六個子畫素；以及一閘極驅動電路，位於該畫素陣列之中。
如申請專利範圍第1項所述的顯示面板，其中該閘極驅動電路包括多個驅動單元，各該驅動單元包括多個主動元件、多條訊號線以及多個電容，其中該些訊號線的其中之一與該些資料線或該些閘極線實質上平行設置。
如申請專利範圍第2項所述的顯示面板，其中該些訊號線包含一電源訊號線、一第一時脈訊號線、一第二時脈訊號線、一前級輸入線、一後級輸入線與一輸出線，其中該前級輸入線、該後級輸入線與該輸出線分別連接至三條閘極線。
如申請專利範圍第3項所述的顯示面板，其中各該驅動單元分別包含：一第一主動元件，具有一控制端、一第一端與一第二端，其中該第一主動元件之控制端電性連接於該後級輸入線，且該第一主動元件之第二端電性連接於該電源訊號線；一第二主動元件，具有一控制端、一第一端與一第二端，其中該第二主動元件之控制端電性連接於該第一主動元件之第一端，且該第二主動元件之第二端電性連接於該電源訊號線；一第三主動元件，具有一控制端、一第一端與一第二端，其中該第三主動元件之控制端電性連接於該第二主動元件之第一端，該第三主動元件之第一端電性連接於該第一主動元件之第一端，且該第三主動元件之第二端電性連接於該電源訊號線；一第四主動元件，具有一控制端、一第一端與一第二端，其中該第四主動元件之控制端與該第四主動元件之第一端電性連接於該前級輸入線，該第四主動元件之第二端電性連接於該第一主動元件之第一端；一第五主動元件，具有一控制端、一第一端與一第二端，其中該第五主動元件之控制端電性連接於該第二時脈訊號線，該第五主動元件之第一端電性連接於該輸出線，且該第五主動元件之第二端電性連接於該電源訊號線；一第六主動元件，具有一控制端、一第一端與一第二端，其中該第六主動元件之控制端電性連接於該第二主動元件之第一端，該第六主動元件之第一端電性連接於該輸出線，且該第六主動元件之第二端電性連接於該電源訊號線；一第七主動元件，具有一控制端、一第一端與一第二端，其中該第七主動元件之控制端電性連接於該第一主動元件之第一端，該第七主動元件之第一端電性連接於該第一時脈訊號線，且該第七主動元件之第二端電性連接於該輸出線。
如申請專利範圍第4項所述的顯示面板，其中各該驅動單元更包含：一第一電容，分別電性連接於該輸出線與該第一主動元件之第一端；以及一第二電容，分別電性連接於該第一時脈訊號線與該第二主動元件之第一端。
如申請專利範圍第4項所述的顯示面板，其中該些驅動單元的其中之一中的該第一主動元件、該第四主動元件、該第五主動元件以及該第七主動元件沿著該些閘極線的延伸方向設置在同一水平線上，且該第二主動元件、該第三主動元件以及該第六主動元件沿著該些閘極線的延伸方向設置在另一相同的水平線上。
如申請專利範圍第1項所述的顯示面板，其一之該些畫素單元包括一第一資料線、一第二資料線、一第三資料線、一第一閘極線、一第二閘極線以及第一至第六子畫素，而該第一子畫素分別與該第一閘極線以及該第一資料線電性連接，該第二子畫素分別與該第一閘極線以及該第二資料線電性連接，該第三子畫素分別與該第二閘極線以及該第一資料線電性連接，該第四子畫素分別與該第一閘極線以及該第三資料線電性連接，該第五子畫素分別與該第二閘極線以及該第二資料線電性連接，該第六子畫素分別與該第二閘極線以及該第三資料線電性連接，其中該第二子畫素以及該第五子畫素位於該第一閘極線與該第二閘極線之間，而該第一子畫素、該第二子畫素以及該第三子畫素位於該第一資料線與該第二資料線之間。
如申請專利範圍第7項所述的顯示面板，其一之該些畫素單元更包括一第三閘極線、一第四閘極線以及第七至第十二子畫素，而該第七子畫素分別與該第三閘極線以及該第二資料線電性連接，該第八子畫素分別與該第三閘極線以及該第三資料線電性連接，該第九子畫素分別與該第四閘極線以及該第二資料線電性連接，該第十子畫素分別與該第三閘極線以及一第四資料線電性連接，該第十一子畫素分別與該第四閘極線以及該第三資料線電性連接，該第十二子畫素分別與該第四閘極線以及該第四資料線電性連接，其中該第八子畫素以及該第十一子畫素位於該第三閘極線與該第四閘極線之間，而該第七子畫素、該第八子畫素以及該第九子畫素位於該第一資料線與該第二資料線之間。
如申請專利範圍第7或第8項中所述的顯示面板，其中該閘極驅動電路包括多個主動元件與多條訊號線，該些主動元件設置於相鄰之兩個畫素單元之間，多條訊號線則設置於相鄰之兩畫素單元之間或相鄰之兩個子畫素之間。
如申請專利範圍第1項所述的顯示面板，其中該閘極動電路包含一第一驅動單元與一第二驅動單元，該第一驅動單元與該第二驅動單元分別具有多個主動元件，且該第一驅動單元之該些主動元件之間的排列關係與該第二驅動單元之該些主動元件之間的排列關係相同。
如申請專利範圍第1項所述的顯示面板，其中該閘極動電路包含一第一驅動單元與一第二驅動單元，而該第一驅動單元與該第二驅動單元分別具有多個主動元件，且該第一驅動單元之該些主動元件之間的排列關係與該第二驅動單元之該些主動元件之間的排列關係互相鏡向對稱。