CN108492760A - 显示面板 - Google Patents

Abstract

本发明公开了一种显示面板，包括像素阵列以及栅极驱动电路。像素阵列藉由多个像素单元所构成。像素阵列包括多条栅极线、多条数据线以及多个子像素。多个子像素分别电性连接其中一条栅极线以及其中一条数据线。子像素于栅极线的延伸方向上的宽度大于子像素于数据线的延伸方向上的宽度。各该像素单元包括二条栅极线、三条数据线以及六个子像素。栅极驱动电路位于像素阵列之中。

Description

显示面板

技术领域

本发明是有关于一种显示面板，且特别是有关于一种栅极驱动电路位于像素阵列中的显示面板。

背景技术

栅极驱动电路基板技术(Gate on Array；GOA)指的是在制作面板时，直接将栅极驱动电路形成于主动元件阵列基板上，以代替外接的驱动芯片的技术。

一般而言，栅极驱动电路是设置在面板的显示区之外，位于面板的边框位置。然而，栅极驱动电路通常占了边框面积的很大一部分。若是能够将栅极驱动电路移到显示区之中，则势必能够大幅减小边框面积设计，并且增加显示区面积。因此，有必要对现有的栅极驱动电路基板技术进行改进。

发明内容

本发明提供一种显示面板，能够减少栅极驱动电路在面板边框区所占据的面积。

本发明的显示面板，包括像素阵列以及栅极驱动电路。像素阵列藉由多个像素单元所构成。像素阵列包括多条栅极线、多条数据线以及多个子像素。多个子像素分别电性连接其中一条栅极线以及其中一条数据线。子像素于栅极线的延伸方向上的宽度大于子像素于数据线的延伸方向上的宽度。各该像素单元包括二条栅极线、三条数据线以及六个子像素。栅极驱动电路位于像素阵列之中。

本发明的至少一目的为，将栅极驱动电路设置在像素阵列之中。据此，能获得降低成本、大幅缩减边框的技术效果。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为依据本发明一实施例的显示面板的上视示意图。

图2A为依据本发明一实施例的像素阵列的排列示意图。

图2B为依据本发明一实施例的像素阵列的排列示意图。

图3为依据本发明的一实施例的驱动单元的电路图。

图4是依据本发明一实施例的驱动单元的一种设置方式示意图。

图5A～图5D为依据本发明一实施例的驱动单元的一种设置方式示意图。

图6为依据本发明一实施例的驱动单元的一种设置方式示意图。

其中，附图标记：

1：显示面板

10、20：像素阵列

100、100A、100B：信号线

110：电源信号线

120：第一时脉信号线

130：第二时脉信号线

140：前级输入线

150：后级输入线

160：输出线

AR：显示区

C1、C2：电容

D1～D97：数据线

DR、DR1～DR8：驱动单元

E1、E2：延伸方向

G1～G14：栅极线

HC：时脉信号

LN1～LN4：水平线

M1～M7：主动元件

NR：非显示区

P、Q：信号点

PE：像素电极

PX、PX1～PX4：像素单元

SPX、SPX1～SPX12：子像素

T：开关元件

VSS：电压

具体实施方式

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

图1为依据本发明一实施例的显示面板的上视示意图。

请参考图1，本实施例的显示面板100包括有显示区AR以及非显示区NR，其中，非显示区NR位于显示区AR的一侧，或是非显示区NR环绕显示区AR。换言之，非显示区NR可位于显示区AR的其中一侧边，且可依不同需求而调整。举例而言，非显示区NR环绕于显示区AR，应用于矩形显示区时，非显示区NR可位于显示区AR的其中一侧边、两侧边、三侧边或四侧边；应用于非矩形显示区或圆形显示区时，非显示区NR可邻近于显示区AR，形成显示区AR的部分周边或全部周边为非显示区NR。一般来说，栅极驱动电路(Gate on Array；GOA)通常是制作在显示面板的非显示区NR上，例如是位于边框的位置。然而，在本发明实施例中，栅极驱动电路是设置在显示区AR中。以下，将对如何设置栅极驱动电路于显示区AR中进行说明。

详细来说，本实施例的显示面板100可以包括像素阵列设置在显示区AR之中。像素阵列的排列可以例如有图2A与图2B两种不同的实施态样。

图2A为依据本发明一实施例的像素阵列的排列示意图。

如图2A所示，像素阵列10位于图1的显示区AR之中，且像素阵列10藉由多个重复排列的像素单元PX1～PX4所构成。像素阵列10包括多条栅极线、多条数据线以及多个子像素。像素单元PX1～PX4分别包括二条栅极线、三条数据线以及六个子像素。在图2A中是以像素单元PX1、像素单元PX2、像素单元PX3与像素单元PX4的四组重复排列的像素单元来进行说明。但需注意的是，显示面板100实际上应包括更多个重复排列的像素单元。

在图2A中，第一至第六数据线D1～D6依序排列，且第一至第四扫描线G1～G4依序排列。其中，像素单元PX1包括第一数据线D1、第二数据线D2、第三数据线D3、第一栅极线G1以及第二栅极线G2，像素单元PX2包括第四数据线D4、第五数据线D5、第六数据线D6、第一栅极线G1以及第二栅极线G2，像素单元PX3包括第一数据线D1、第二数据线D2、第三数据线D3、第三栅极线G3以及第四栅极线G4，像素单元PX4包括第四数据线D4、第五数据线D5、第六数据线D6、第三栅极线G3以及第四栅极线G4。像素单元PX1～PX4中相邻的两者之间不具有栅极线及数据线。

在本实施例中，像素单元PX2、像素单元PX3与像素单元PX4的设置方式与像素单元PX1的设置方式相似，因此，仅以像素单元PX1做为代表来说明。

像素单元PX1包括第一至第六子像素SPX1～SPX6。第一至第六子像素SPX1～SPX6中的每个子像素皆包括一个开关元件T以及一个像素电极PE，像素电极PE电性连接至开关元件T。

于本实施例中，第一至第六子像素SPX1～SPX6于第一至第四栅极线G1～G4的延伸方向E2上的宽度大于第一至第六子像素SPX1～SPX6于第一至第六数据线D1～D6的延伸方向E1上的宽度。举例来说，开关元件T以及像素电极PE在第一至第四栅极线G1～G4的延伸方向E2上的宽度大于开关元件T以及像素电极PE在第一至第六数据线D1～D6的延伸方向E1上的宽度。详言之，以第二子像素SPX2为例，第二子像素SPX2是由第一栅极线G1、第二栅极线G2、第一数据线D1以及第二数据线D2所定义出来。第二子像素SPX2于延伸方向E2上的宽度例如约为第一数据线D1以及第二数据线D2之间的最大间距，而第二子像素SPX2于延伸方向E1上的宽度例如约为第一栅极线G1以及第二栅极线G2之间的最大间距。在本实施例中，第一至第六子像素SPX1～SPX6于延伸方向E2上的宽度大约相同，且第一至第六子像素SPX1～SPX6于延伸方向E1上的宽度大约相同。于本实施例中，每一子像素中，于延伸方向E2上的宽度会大于于延伸方向E1的宽度，适合应用于长形显示装置，如应用于车内后照镜的显示装置..等，但本发明不以此为限。

于本实施例的像素单元PX1中，第一至第六子像素SPX1～SPX6分别电性连接其中一条栅极线以及其中一条数据线。具体而言，第一子像素SPX1的开关元件T分别与第一栅极线G1以及第一数据线D1电性连接。第二子像素SPX2的开关元件T分别与第一栅极线G1以及第二数据线D2电性连接。第三子像素SPX3的开关元件T分别与第二栅极线G2以及第一数据线D1电性连接。第四子像素SPX4的开关元件T分别与第一栅极线G1以及第三数据线D3电性连接。第五子像素SPX5的开关元件T分别与第二栅极线G2以及第二数据线D2电性连接。第六子像素SPX6的开关元件T分别与第二栅极线G2以及第三数据线D3电性连接。

于图2A的实施例中，第一、第二栅极线G1、G2依序排列，第二子像素SPX2以及第五子像素SPX5位于第一栅极线G1与第二栅极线G2之间。于图2A的实施例中，第一至第三数据线D1～D3依序排列，第一子像素SPX1、第二子像素SPX2以及第三子像素SPX3位于第一数据线D1与第二数据线D2之间，且第二数据线D2以及第三数据线D3之间不具有子像素。在本实施例中，像素阵列10中的像素单元PX1～PX4以矩形为例，但本发明不以此为限。在其他实施例中，像素单元PX1～PX4的形状亦可以为V字型。在本实施例中，定义出像素单元PX1～PX4的第一至第四栅极线G1～G4与第一至第六数据线D1～D6以直线形为例，但本发明不以此为限。在其他实施例中，定义出像素单元PX1～PX4的第一至第四栅极线G1～G4及/或第一至第六数据线D1～D6可以为锯齿形(zigzag)或其他形状。

图2B为依据本发明一实施例的像素阵列的排列示意图。在此必须说明的是，图2B的实施例沿用图2A的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

如图2B所示，像素阵列20藉由多个重复排列的像素单元PX1、PX2所构成。在本实施例中，像素单元PX2的设置方式与像素单元PX1的设置方式相似，因此，仅以像素单元PX1做为代表来说明。

在图2B中，第一至第七数据线D1～D7依序排列，且第一至第四扫描线G1～G4依序排列。其中，像素单元PX1包括第一至第三数据线D1～D3以及第一至第四栅极线G1～G4，像素单元PX2包括第四至第六数据线D4～D6以及第一至第四栅极线G1～G4。像素单元PX1与像素单元PX2之间不具有栅极线及数据线。

像素单元PX1包括第一至第三数据线D1～D3、第一至第四栅极线G1～G4以及第一至第十二子像素SPX1～SPX12。图2B的实施例的第一至第十二子像素SPX1～SPX12在延伸方向E1与延伸方向E2上的宽度例如与图2A的实施例的第二子像素SPX2大约相同，于此不再赘述。

第一至第十二子像素SPX1～SPX12中的每个子像素皆包括一个开关元件T以及一个像素电极PE，像素电极PE电性连接至开关元件T。

于图2B的实施例中，第一至第十二子像素SPX1～SPX12分别电性连接其中一条栅极线以及其中一条数据线。图2B的实施例的第一至第六子像素SPX1～SPX6例如与图2A的实施例的第一至第六子像素SPX1～SPX6相似，于此不再赘述。

第七子像素SPX7的开关元件T分别与第三栅极线G3以及第二数据线D2电性连接。第八子像素SPX8的开关元件T分别与第三栅极线G3以及第三数据线D3电性连接。第九子像素SPX9的开关元件T分别与第四栅极线G4以及第二数据线D2电性连接。第十子像素SPX10的开关元件T分别与第三栅极线G3以及第四数据线D4电性连接，其中第四数据线D4为像素单元PX2内的元件，像素单元PX2相邻于像素单元PX1。第十一子像素SPX11的开关元件T分别与第四栅极线G4以及第三数据线D3电性连接。第十二子像素SPX12的开关元件T分别与第四栅极线G4以及第四数据线D4电性连接。

于图2B的实施例中，第一至第四栅极线G1～G4依序排列，第二子像素SPX2以及第五子像素SPX5位于第一栅极线G1与第二栅极线G2之间，第八子像素SPX8以及第十一子像素SPX11位于第三栅极线G3与第四栅极线G4之间。在本实施例中，像素单元10的第三子像素SPX3与第七子像素SPX7之间以及第六子像素SPX6与第十子像素SPX10之间不具有栅极线。第一～第三数据线D1～D3依序排列，第七子像素SPX7、第八子像素SPX8以及第九子像素SPX9位于第一数据线D1与第二数据线D2之间，且第二数据线D2以及第三数据线D3之间不具有子像素。

图3是依照本发明的一实施例的驱动单元的电路图。

请参考图3，前级输入线140、后级输入线150与输出线160分别连接至三条栅极线。电源信号线110电性连接至电压VSS，电压VSS例如为由电源供应器提供的电压或是接地电压。

于图3的实施例中，驱动单元包含第一主动元件M1、第二主动元件M2、第三主动元件M3、第四主动元件M4、第五主动元件M5、第六主动元件M6与第七主动元件M7，其中每一主动元件皆具有控制端、第一端与第二端。具体而言，第一主动元件M1的控制端电性连接于后级输入线150，且第二端电性连接于电源信号线110。第二主动元件M2的控制端电性连接于第一主动元件M1的第一端，且其第二端电性连接于电源信号线110。第三主动元件M3的控制端电性连接于第二主动元件M2的第一端，第一端电性连接于第一主动元件M1的第一端，而第二端电性连接于该电源信号线110。另外，第四主动元件M4的控制端与第一端电性连接于前级输入线140，而第二端则电性连接于第一主动元件M1的第一端。第五主动元件M5的控制端为电性连接于第二时脉信号线130，第一端为电性连接于输出线160，而第二端则电性连接于电源信号线110。此外，第六主动元件M6的控制端电性连接于第二主动元件M2的第一端，第一端则电性连接于输出线160，而第二端电性连接于电源信号线110。于第七主动元件M7中，控制端是电性连接于第一主动元件M1的第一端，而第一端电性连接于第一时脉信号线120，第二端则电性连接于输出线160。

于本实施例中，驱动单元更包含第一电容C1与第二电容C2。第一电容C1分别电性连接于输出线160与第一主动元件M1的第一端，换言之，第一电容C1形成于第七主动元件M7的控制端与其第二端之间。第二电容C2则分别电性连接于第一时脉信号线120与第二主动元件M2的第一端，换言之，第二电容C1亦可形成于第七主动元件M7的第一端与第二主动元件M2的第一端之间。

在本实施例中，第一主动元件M1的第一端、第二主动元件M2的控制端、第三主动元件M3的第一端、第四主动元件M4的第二端、第七主动元件M7的控制端以及第一电容C1电性连接至信号点Q，换句话说，上述各主动元件的端点可通过信号点Q而彼此相互耦接。在本实施例中，第二主动元件M2的第一端、第三主动元件M3的控制端、第六主动元件M6的控制端以及第二电容C2电性连接至信号点P，相似地，上述各主动元件的端点亦可通过信号点P而彼此相互耦接。在一些实施例中，信号点Q与信号点P可产生浮动信号，如浮动电压值(非固定电压值)。

图4为依据本发明一实施例的驱动单元的一种设置方式示意图。在此必须说明的是，图4的实施例沿用图1、图2A、图2B以及图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

栅极驱动电路DR位于像素阵列(包括第一至第十一栅极线G1～G11、第一至第二十五数据线D1～D25以及多个子像素SPX)之中。需注意的是，图4虽然仅框出了一个像素单元PX，但其仅是用来示意，图4中实际上包括了多个重复排列的像素单元PX。另外，图4的像素单元PX以包括六个子像素SPX的像素单元PX为例(如图2A的像素阵列10)，但本发明不以此为限。像素单元PX也可以包括十二个子像素SPX(如图2B的像素阵列20)。

在本实施例中，部分相邻的子像素SPX(及/或像素单元PX)之间不用设置栅极线，且部分相邻的子像素SPX(及/或像素单元PX)之间不用设置数据线，因此，栅极驱动电路DR可以对应设置于相邻的子像素SPX(及/或像素单元PX)之间的区域上。

于本实施例中，栅极驱动电路DR包括多个第一至第七主动元件M1～M7与多条信号线100(图4中加粗的线段，包括实线、虚线与点链线)，第一至第七主动元件M1～M7设置于相邻的两个像素单元PX之间及/或相邻的两个子像素SPX之间，多条信号线100则设置于相邻的两像素单元PX之间及/或相邻的两个子像素SPX之间。

在本实施例中，栅极驱动电路DR包括第一驱动单元DR1及第二驱动单元DR2，第一驱动单元DR1及第二驱动单元DR2分别包括第一至第七主动元件M1～M7、多条信号线100以及多个电容C1、C2。信号线100包括与第一～第二十五数据线D1～D25实质上平行设置的信号线100A以及与第一～第十一栅极线G1～G11实质上平行设置的信号线100B。在一些实施例中，信号线100A与数据线同时形成，信号线100B与栅极线同时形成，但本发明不以此为限。部分信号线100A与部分信号线100B电性连接，部分信号线100A与部分信号线100B电性分离。在本实施例中，信号线100、第一至第十一栅极线G1～G11以及第一至第二十五数据线D1～D25以直线形为例，但本发明不以此为限。在其他实施例中，信号线100、第一至第十一栅极线G1～G11以及第一至第二十五数据线D1～D25可以为锯齿形(zigzag)或其他形状。

请参考图3和图4，信号线100包含电源信号线110、第一时脉信号线120、第二时脉信号线130、前级输入线140、后级输入线150与输出线160。前级输入线140、后级输入线150与输出线160分别连接至三条栅极线。电源信号线110电性连接至电压VSS，电压VSS例如为由电源供应器提供的电压或是接地电压。

在本实施例中，第一驱动单元DR1的第一至第七主动元件M1～M7之间的排列关系与第二驱动单元DR2的第一至第七主动元件M1～M7之间的排列关系互相镜向对称。举例来说，在第一驱动单元DR1中，第四主动元件M4位于第一主动元件M1的右边以及第七主动元件M7的左边。然而，在第二驱动单元DR2中，第四主动元件M4位于第一主动元件M1的左边以及第七主动元件M7的右边。在第一驱动单元DR1中，第七主动元件M7位于第四主动元件M4的右边以及第五主动元件M5的左边。然而，在第二驱动单元DR2中，第七主动元件M7位于第四主动元件M4的左边以及第五主动元件M5的右边。在第一驱动单元DR1中，第二主动元件M2及/或第三主动元件M3位于第六主动元件M6的左边。然而，在第二驱动单元DR2中，第二主动元件M2及/或第三主动元件M3位于第六主动元件M6的右边。值得注意的是，在第一驱动单元DR1及第二驱动单元DR2中，第二主动元件M2及第三主动元件M3是设置于同一个区域中，因此，本实施例将，第二主动元件M2及第三主动元件M3视为一体。

从另一观点来看，在图3的第一驱动单元DR1中，由左至右依序包括了第一主动元件M1(及/或第一电容C1)、第四主动元件M4(及/或第二主动元件M2、第三主动元件M3)、第七主动元件M7(及/或第二电容C2)、第六主动元件M6以及第五主动元件M5，在图3的第二驱动单元DR2中，由右至左依序包括了第一主动元件M1(及/或第一电容C1)、第四主动元件M4(及/或第二主动元件M2、第三主动元件M3)、第七主动元件M7(及/或第二电容C2)、第六主动元件M6以及第五主动元件M5。其中，图3的左侧例如定义为靠近第一数据线D1的一侧，右侧例如定义为靠近第二十五数据线D25的一侧。如此一来，第一驱动单元DR1的各元件设置相对位置与第二驱动单元DR2的各元件设置的相对位置呈现镜向对称。

请参阅图4，第一驱动单元DR1与第二驱动单元DR2其所需的信号线100A与信号线100B位于两两相邻的子像素SPX之间。同时请对照图2A或图2B，于像素阵列10中，部分相邻两行或两列的子像素SPX之间并未设有数据线或栅极线。因此，本实施例可将第一驱动单元DR1与第二驱动单元DR2设置于其空间(未设有数据线或栅极线的空间)，进而将栅极驱动电路DR设置于显示区AR，以达到窄边框的功效。在本实施例中，第一驱动单元DR1中的第一主动元件M1、第四主动元件M4、第五主动元件M5以及第七主动元件M7沿着栅极线的延伸方向E2设置在同一水平线LN1上，且第二主动元件M2、第三主动元件M3以及第六主动元件M6沿着栅极线的延伸方向E2设置在另一相同的水平线LN2上。

在本实施例中，第二驱动单元DR2中的第一主动元件M1、第四主动元件M4、第五主动元件M5以及第七主动元件M7沿着栅极线的延伸方向E2设置在同一水平线LN3上，且第二主动元件M2、第三主动元件M3以及第六主动元件M6沿着栅极线的延伸方向E2设置在另一相同的水平线LN4上。

举例来说，“同一水平线”的设置意指驱动单元的主动元件至少有部分是设置在相邻的两条栅极线之间的空间。以图4的驱动单元DR1的第一主动元件M1、第四主动元件M4、第五主动元件M5以及第七主动元件M7为例，第一驱动单元DR1的第一主动元件M1、第四主动元件M4、第五主动元件M5以及第七主动元件M7位于第四栅极线G4与第五栅极线G5之间的空间，且其空间可沿着栅极线的延伸方向E2而延伸。

因此，于本实施例中，驱动单元DR1的第一主动元件M1、第四主动元件M4、第五主动元件M5以及第七主动元件M7是设置同一空间中，且第二主动元件M2、第三主动元件M3以及第六主动元件M6是设置同一空间中。驱动单元DR2的第一主动元件M1、第四主动元件M4、第五主动元件M5以及第七主动元件M7是设置同一空间中，且第二主动元件M2、第三主动元件M3以及第六主动元件M6是设置同一空间中。前述的同一空间指的是相邻的两条栅极线之间的空间，亦可以用设置于“同一水平线”来表示。

虽然前述的“同一水平线”的设置是以设置在相邻的两条栅极线之间的空间为例，但本发明不以此为限。在一些实施例中，“同一水平线”的设置可以用设置于相邻两列的子像素SPX之间为例。以图4来举例，“设置于相同的水平线LN1上”可以表示设置于由上数下来第五列子像素SPX与第六列子像素SPX之间。

在一些实施例中，电性连接至信号点Q与信号点P的信号线越短，显示面板具有较佳的品质。在本实施例中，第一电容C1邻近于第一主动元件M1设置，例如是位于相同的四个邻近的像素单元PX之间，且第二主动元件M2邻近于第三主动元件M3设置，例如是位于相同的四个邻近的像素单元PX之间。因此，电性连接至信号点Q与信号点P的信号线可以比较短。

在一些实施例中，显示面板的时脉信号以1个、2个、4个、8个或16个为一组。于本发明的实施例中，栅极驱动电路DR包含多个驱动单元，如第一驱动单元DR1与第二驱动单元DR2，而多个驱动单元可彼此串接而形成多级移位暂存器电路，以提供各栅极线的驱动信号。举例而言，栅极驱动电路DR包含x个驱动单元，分别为第一驱动单元DR1、第二驱动单元DR2、第三驱动单元DR3、…依此类推至第x驱动单元DRx，其中x为正整数。于一些实施例中，第x栅极驱动电路DRx亦形成n级移位暂存器电路，其中n为正整数。举例来说，由第一驱动单元DR1的输出线产生第一级栅极线(第一栅极线G1)的驱动信号，第二驱动单元DR2产生第二级栅极线(第二栅极线G2)的驱动信号，第三驱动单元DR3产生第三级栅极线(第三栅极线G3)的驱动信号、…依此类推至第x驱动单元DRx产生第n级栅极线(第n栅极线Gn)的驱动信号，x个驱动单元DR最多可以产生x种不同级的驱动信号，但本发明并未特别限制x等于n。在图4的实施例中，时脉信号以8个为一组，第一驱动单元DR1的第一时脉信号120电性连接至第三级(n＝3)时脉信号HC3，且第一驱动单元DR1是产生第三级栅极线(第三栅极线G3)的驱动信号，亦即以n＝3为例，请同时搭配图3的电路图。当第一驱动单元DR1产生第三级栅极线(第三栅极线G3)的驱动信号(即n＝3)，其输出线160电性连接至第三级栅极线(第三栅极线G3)、前级输入线140电性连接至第一级栅极线(第一栅极线G1)、后级输入线150电性连接至第七级栅极线(第七栅极线G7)、第一时脉信号线120电性连接至第三级时脉信号HC3以及第二时脉信号线130电性连接至第七级时脉信号HC7。依此类推，当第二驱动单元DR2产生第七级栅极线(第七栅极线G7)的驱动信号(即n＝7)时，其输出线160电性连接至第七级栅极线(第七栅极线G7)、前级输入线140电性连接至第五级栅极线(第五栅极线G5)、后级输入线150电性连接至第十一级栅极线(第十一栅极线G11)、第一时脉信号线120电性连接至第七级时脉信号HC7以及第二时脉信号线130电性连接至第十一级时脉信号HC11(即HC3)。

换句话说，图4的实施例中，第一驱动单元DR1的第一时脉信号线120可以电性连接至第二驱动单元DR2的第二时脉信号线130，且第一驱动单元DR1的第二时脉信号线130可以电性连接至第二驱动单元DR2的第一时脉信号线120。

图5A～图5D为依据本发明一实施例的驱动单元的一种设置方式示意图。在此必须说明的是，图5A～图5D的实施例沿用图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

请参考图5A～图5D，图5A～图5D例如为同一实施例的显示面板中的不同部分的示意图。图5A绘示了第一至第十一栅极线G1～G11以及第一至第二十五数据线D1～D25的部分，图5B绘示了第二至第十二栅极线G2～G12以及第二十五至第四十九数据线D25～D49的部分，图5C绘示了第三至第十三栅极线G3～G13以及第四十九至第七十三数据线D49～D73的部分，图5D绘示了第四至第十四栅极线G4～G14以及第七十三至第九十七数据线D73～D97的部分。

图5A～图5D的实施例与图4的实施例的主要差异在于：图4的实施例是以第一驱动单元DR1与第二驱动单元DR2为一组重复单元为例，图5A～图5D的实施例则是以第一至第八驱动单元DR1～DR8为一组重复单元为例，不同组的重复单元例如可以电性连接至不同级的栅极线。

在本实施例中，栅极线包括依序排列的第一至第十四栅极线G1～G14。第一、第三、第五、第七驱动单元DR1、DR3、DR5、DR7的输出线160(绘示于图3中)分别电性连接于第三至第六栅极线G3～G6，也可以说，第一、第三、第五、第七驱动单元DR1、DR3、DR5、DR7分别产生第三级至第六级(n＝3～n＝6)栅极线的驱动信号，前级输入线140(绘示于图3中)分别电性连接于第一至第四栅极线G1～G4，后级输入线150(绘示于图3中)分别电性连接于第七至第十栅极线G7～G10。

第二、第四、第六、第八驱动单元DR2、DR4、DR6、DR8的输出线160(绘示于图3中)分别电性连接于第七至第十栅极线G7～G10，也可以说，第五至第八驱动单元DR5～DR8分别产生第七级至第十级(n＝7～n＝10)栅极线的驱动信号，前级输入线140分别电性连接于第五至第八栅极线G5～G8，后级输入线150(绘示于图3中)分别电性连接于第十一至第十四栅极线G11～G14。

在本实施例中，第一、第三、第五、第七驱动单元DR1、DR3、DR5、DR7各自的主动元件之间的排列关系相似，且第二、第四、第六、第八驱动单元DR2、DR4、DR6、DR8各自的主动元件之间的排列关系相似。第一、第三、第五、第七驱动单元DR1、DR3、DR5、DR7的主动元件之间的排列关系分别与第二、第四、第六、第八驱动单元DR2、DR4、DR6、DR8的主动元件互相镜向对称。若把图5A～图5D结合在一起，将第一至第四驱动单元DR1～DR4的主动元件往下平移再往右平移，即可与第五至第八驱动单元DR5～DR8的主动元件重叠。

图6为依据本发明一实施例的驱动单元的一种设置方式示意图。在此必须说明的是，图6的实施例沿用图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

图6的实施例与图3的实施例的主要差异在于：图3的第一驱动单元DR1的主动元件之间的排列关系与第二驱动单元DR2的主动元件之间的排列关系互相镜向对称，图6的第一驱动单元DR1的主动元件之间的排列关系与第二驱动单元DR2的主动元件之间的排列关系实质上相同。

请参考图6，驱动单元包含第一驱动单元DR1与第二驱动单元DR2。栅极线包括依序排列的第一至第八栅极线G1～G8，数据线包括依序排列的第一至第三十六数据线D1～D36。第一与第二驱动单元DR1、DR2的输出线160(绘示于图4中)分别电性连接于第三与第四栅极线G3、G4，也可以说，第一、第二驱动单元DR1、DR2分别产生第三级、第四级(n＝3、n＝4)栅极线的驱动信号。第一与第二驱动单元DR1、DR2的前级输入线140(绘示于图4中)分别电性连接于第一与第二栅极线G1、G2。第一与第二驱动单元DR1、DR2的后级输入线150(绘示于图4中)分别电性连接于第七与第八栅极线G7、G8。

在本实施例中，第一驱动单元DR1与第二驱动单元DR2分别具有第一至第七主动元件M1～M7及电容C1、C2，且第一驱动单元DR1的第一至第七主动元件M1～M7及电容C1、C2之间的排列关系与第二驱动单元DR2的第一至第七主动元件M1～M7及电容C1、C2之间的排列关系相似。举例来说，在第一驱动单元DR1中，主动元件M4位于主动元件M1的右边以及主动元件M7的左边，而在第二驱动单元DR2中，主动元件M4也是位于主动元件M1的右边以及主动元件M7的左边。在第一驱动单元DR1中，主动元件M7位于主动元件M4的右边以及主动元件M5的左边，而在第二驱动单元DR2中，主动元件M7也是位于主动元件M4的右边以及主动元件M5的左边。在第一驱动单元DR1中，主动元件M2及/或主动元件M3位于主动元件M6的左边，而在第二驱动单元DR2中，主动元件M2及/或主动元件M3也是位于主动元件M6的左边。

综上所述，本发明的一些实施例中，将栅极驱动电路设置在像素阵列之中。据此，能获得降低成本、大幅缩减边框的技术效果。本发明的一些实施例中，电性连接至信号点Q与信号点P的主动元件设置于邻近的位置，因此，电性连接至信号点Q与信号点P信号线可以比较短，显示面板具有较佳的品质。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (11)

1.一种显示面板，其特征在于，包括：

一像素阵列，藉由多个像素单元所构成，该像素阵列包括：

多条栅极线及多条数据线；以及

多个子像素，分别电性连接其中一条栅极线以及其中一条数据线，且各该子像素于该些栅极线的延伸方向上的宽度大于各该子像素于该些数据线的延伸方向上的宽度，其中各该像素单元包括二条栅极线、三条数据线以及六个子像素；以及

一栅极驱动电路，位于该像素阵列之中。

2.如权利要求1所述的显示面板，其特征在于，该栅极驱动电路包括多个驱动单元，各该驱动单元包括多个主动元件、多条信号线以及多个电容，其中该些信号线的其中之一与该些数据线或该些栅极线实质上平行设置。

3.如权利要求2所述的显示面板，其特征在于，该些信号线包含一电源信号线、一第一时脉信号线、一第二时脉信号线、一前级输入线、一后级输入线与一输出线，其中该前级输入线、该后级输入线与该输出线分别连接至三条栅极线。

4.如权利要求3所述的显示面板，其特征在于，各该驱动单元分别包含：

一第一主动元件，具有一控制端、一第一端与一第二端，其中该第一主动元件的控制端电性连接于该后级输入线，且该第一主动元件的第二端电性连接于该电源信号线；

一第二主动元件，具有一控制端、一第一端与一第二端，其中该第二主动元件的控制端电性连接于该第一主动元件的第一端，且该第二主动元件的第二端电性连接于该电源信号线；

一第三主动元件，具有一控制端、一第一端与一第二端，其中该第三主动元件的控制端电性连接于该第二主动元件的第一端，该第三主动元件的第一端电性连接于该第一主动元件的第一端，且该第三主动元件的第二端电性连接于该电源信号线；

一第四主动元件，具有一控制端、一第一端与一第二端，其中该第四主动元件的控制端与该第四主动元件的第一端电性连接于该前级输入线，该第四主动元件的第二端电性连接于该第一主动元件的第一端；

一第五主动元件，具有一控制端、一第一端与一第二端，其中该第五主动元件的控制端电性连接于该第二时脉信号线，该第五主动元件的第一端电性连接于该输出线，且该第五主动元件的第二端电性连接于该电源信号线；

一第六主动元件，具有一控制端、一第一端与一第二端，其中该第六主动元件的控制端电性连接于该第二主动元件的第一端，该第六主动元件的第一端电性连接于该输出线，且该第六主动元件的第二端电性连接于该电源信号线；

一第七主动元件，具有一控制端、一第一端与一第二端，其中该第七主动元件的控制端电性连接于该第一主动元件的第一端，该第七主动元件的第一端电性连接于该第一时脉信号线，且该第七主动元件的第二端电性连接于该输出线。

5.如权利要求4所述的显示面板，其特征在于，各该驱动单元更包含：

一第一电容，分别电性连接于该输出线与该第一主动元件的第一端；以及一第二电容，分别电性连接于该第一时脉信号线与该第二主动元件的第一端。

6.如权利要求4所述的显示面板，其特征在于，一个驱动单元中的该第一主动元件、该第四主动元件、该第五主动元件以及该第七主动元件沿着该些栅极线的延伸方向设置在同一水平线上，且该第二主动元件、该第三主动元件以及该第六主动元件沿着该些栅极线的延伸方向设置在另一相同的水平线上。

7.如权利要求1所述的显示面板，其特征在于，其一的该些像素单元包括一第一数据线、一第二数据线、一第三数据线、一第一栅极线、一第二栅极线以及第一至第六子像素，而该第一子像素分别与该第一栅极线以及该第一数据线电性连接，该第二子像素分别与该第一栅极线以及该第二数据线电性连接，该第三子像素分别与该第二栅极线以及该第一数据线电性连接，该第四子像素分别与该第一栅极线以及该第三数据线电性连接，该第五子像素分别与该第二栅极线以及该第二数据线电性连接，该第六子像素分别与该第二栅极线以及该第三数据线电性连接，其中该第二子像素以及该第五子像素位于该第一栅极线与该第二栅极线之间，而该第一子像素、该第二子像素以及该第三子像素位于该第一数据线与该第二数据线之间。

8.如权利要求7所述的显示面板，其特征在于，其一的该些像素单元更包括一第三栅极线、一第四栅极线以及第七至第十二子像素，而该第七子像素分别与该第三栅极线以及该第二数据线电性连接，该第八子像素分别与该第三栅极线以及该第三数据线电性连接，该第九子像素分别与该第四栅极线以及该第二数据线电性连接，该第十子像素分别与该第三栅极线以及一第四数据线电性连接，该第十一子像素分别与该第四栅极线以及该第三数据线电性连接，该第十二子像素分别与该第四栅极线以及该第四数据线电性连接，其中该第八子像素以及该第十一子像素位于该第三栅极线与该第四栅极线之间，而该第七子像素、该第八子像素以及该第九子像素位于该第一数据线与该第二数据线之间。

9.如权利要求7或8中所述的显示面板，其特征在于，该栅极驱动电路包括多个主动元件与多条信号线，该些主动元件设置于相邻的两个像素单元之间，多条信号线则设置于相邻的两像素单元之间或相邻的两个子像素之间。

10.如权利要求1所述的显示面板，其特征在于，该栅极动电路包含一第一驱动单元与一第二驱动单元，该第一驱动单元与该第二驱动单元分别具有多个主动元件，且该第一驱动单元的该些主动元件之间的排列关系与该第二驱动单元的该些主动元件之间的排列关系相同。

11.如权利要求1所述的显示面板，其特征在于，该栅极动电路包含一第一驱动单元与一第二驱动单元，而该第一驱动单元与该第二驱动单元分别具有多个主动元件，且该第一驱动单元的该些主动元件之间的排列关系与该第二驱动单元的该些主动元件之间的排列关系互相镜向对称。