TWI594046B - 主動元件陣列基板 - Google Patents

主動元件陣列基板 Download PDF

Info

Publication number
TWI594046B
TWI594046B TW105133917A TW105133917A TWI594046B TW I594046 B TWI594046 B TW I594046B TW 105133917 A TW105133917 A TW 105133917A TW 105133917 A TW105133917 A TW 105133917A TW I594046 B TWI594046 B TW I594046B
Authority
TW
Taiwan
Prior art keywords
gate
lines
line
signal transmission
auxiliary
Prior art date
Application number
TW105133917A
Other languages
English (en)
Other versions
TW201816475A (zh
Inventor
蔡堯鈞
莊銘宏
白承丘
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105133917A priority Critical patent/TWI594046B/zh
Priority to CN201611090588.XA priority patent/CN106647073A/zh
Application granted granted Critical
Publication of TWI594046B publication Critical patent/TWI594046B/zh
Publication of TW201816475A publication Critical patent/TW201816475A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

主動元件陣列基板
本發明是關於一種主動元件陣列基板。
隨著顯示科技的發展，對於顯示品質的要求也逐漸提升，目前，窄邊框甚至無邊框是現有的顯示領域的發展趨勢。為了使顯示裝置實現窄邊框的設計，一般採用將閘極驅動電路整合於陣列基板上(Gate On Array；GOA)的技術。也就是將閘極驅動電路設置於陣列基板的有效顯示區域的兩側，通過雙邊交叉驅動，依次對各行閘線進行掃描，以實現畫面顯示。如此一來，陣列基板的中央區域為有效顯示區域，陣列基板的邊緣區域為非顯示區，非顯示區的形式呈口字型，因此非顯示區也稱為邊框區域。
隨著對顯示面板美觀性要求的進一步提升，顯示面板的邊框尺寸需要越小越好，以達到超窄邊框，甚至是無邊框設計目的。因此，如何進一步減小顯示裝置的邊框的寬度，是本領域技術人員極待解決的技術問題。
本發明之多個實施方式中，透過設置閘極驅動器 與源極驅動器為於主動區的同一側，並搭配連接閘極驅動器與閘極線的閘極訊號傳遞線，達到窄邊框的效果。透過由近至遠依序掃描對應的閘極訊號傳遞線，可以在波形失真最小的情況下，驅動畫素單元。
根據本發明之部份實施方式中，主動元件陣列基板包含基板、多個畫素單元、源極驅動器、至少一閘極驅動器、多個資料線、多個閘極線以及多個閘極訊號傳遞線。基板具有主動區與周邊區。畫素單元設置於基板之主動區。源極驅動器設置於周邊區。閘極驅動器設置於周邊區，其中閘極驅動器與源極驅動器分別設置於主動區之同一側或相對兩側。資料線分別電性連接畫素單元，其中資料線連接至源極驅動器。閘極線設置於基板之主動區且與資料線交錯，其中閘極線電性連接畫素單元。閘極訊號傳遞線實質平行於資料線且分別電性連接閘極線，其中閘極訊號傳遞線連接至閘極驅動器，其中閘極驅動器依閘極線至閘極驅動器的距離由近至遠依序掃描對應的閘極訊號傳遞線。
於本發明之部份實施方式中，主動元件陣列基板更包含多個連接點，設置於主動區內，分別電性連接閘極訊號傳遞線至閘極線，至少部分之閘極線的中心與所對應的連接點之間的距離與至少部分之閘極線與該至少部分之閘極線所連接之閘極驅動器之間的距離呈負相關關係。
於本發明之部份實施方式中，閘極線包含遠閘極線，主動元件陣列基板包含遠連接點，遠連接點連接遠閘極線至閘極驅動器，其中遠連接點鄰近於遠閘極線的中心，閘極線 沿一方向延伸，遠連接點與遠閘極線的中心的距離小於三個畫素單元於方向上的畫素長度。
於本發明之部份實施方式中，閘極驅動器的數量為複數個，閘極驅動器包含一第一閘極驅動器與一第二閘極驅動器，閘極訊號傳遞線包含多個第一閘極訊號傳遞線以及多個第二閘極訊號傳遞線，第一閘極訊號傳遞線分別連接第一閘極驅動器，第二閘極訊號傳遞線分別連接第二閘極驅動器。
於本發明之部份實施方式中，主動元件陣列基板更包含多個連接點，設置於主動區內，分別連接閘極訊號傳遞線與閘極線，其中連接點以V型排列。
於本發明之部份實施方式中，主動元件陣列基板更包含輔助閘極驅動器、多個輔助閘極訊號傳遞線以及多個輔助連接點。輔助閘極驅動器設置於周邊區。輔助閘極訊號傳遞線實質平行於資料線，其中輔助閘極訊號傳遞線連接至輔助閘極驅動器。輔助連接點設置於主動區內，分別連接輔助閘極訊號傳遞線與閘極線，其中閘極驅動器與輔助閘極驅動器分別位於主動區之相對兩側。
於本發明之部份實施方式中，閘極線包含一輔助遠閘極線，輔助連接點包含輔助遠連接點，輔助連接點連接輔助遠閘極線至輔助閘極驅動器，其中閘極線沿一方向延伸，輔助遠連接點與輔助遠閘極線的中心的距離小於三個畫素單元於該方向上的畫素長度。
於本發明之部份實施方式中，輔助連接點以V型排列。
於本發明之部份實施方式中，輔助資料線、輔助閘極訊號傳遞線與閘極訊號傳遞線平均設置。
於本發明之部份實施方式中，每一資料線電性連接至少二行之畫素單元。
100‧‧‧主動元件陣列基板
110‧‧‧基板
120‧‧‧畫素單元
120R、120G、120B‧‧‧畫素單元
120’、120”、120'''‧‧‧末端畫素單元
1201~1209‧‧‧畫素單元
130‧‧‧源極驅動器
140‧‧‧閘極驅動器
142‧‧‧第一閘極驅動器
144‧‧‧第二閘極驅動器
150‧‧‧資料線
150a~150c‧‧‧資料線
180‧‧‧連接點
180a‧‧‧遠連接點
182‧‧‧第一連接點
184、184d‧‧‧第二連接點
190‧‧‧輔助閘極訊號傳遞線
200‧‧‧輔助連接點
200a‧‧‧輔助遠連接點
210‧‧‧輔助閘極驅動器
TT‧‧‧薄膜電晶體
PE‧‧‧畫素電極
Cst‧‧‧儲存電容
Clc‧‧‧液晶電容
AR‧‧‧主動區
PR‧‧‧周邊區
160‧‧‧閘極線
160a~160c‧‧‧閘極線
162a~162d‧‧‧第一閘極線
164a~164d‧‧‧第二閘極線
170‧‧‧閘極訊號傳遞線
172a~172d‧‧‧第一閘極訊號傳遞線
174a~174d‧‧‧第二閘極訊號傳遞線
DR‧‧‧方向
D1~D5‧‧‧距離
L1~L3‧‧‧距離
S1‧‧‧空間
PL‧‧‧畫素長度
SR‧‧‧掃描方向
CL‧‧‧控制訊號線
第1圖根據本發明之第一實施方式之主動元件陣列基板的上視示意圖。
第2圖根據本發明之第二實施方式之主動元件陣列基板的上視示意圖。
第3圖根據本發明之第三實施方式之主動元件陣列基板的上視示意圖。
第4圖根據本發明之第四實施方式之主動元件陣列基板的上視示意圖。
第5圖根據本發明之第五實施方式之主動元件陣列基板的上視示意圖。
第6圖根據本發明之第六實施方式之主動元件陣列基板的上視示意圖。
第7圖根據本發明之第七實施方式之主動元件陣列基板的上視示意圖。
第8圖根據本發明之第八實施方式之主動元件陣列基板的上視示意圖。
第9圖根據本發明之部分實施方式之主動元件陣列基板 的上視操作示意圖。
以下將以圖式揭露本發明之多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式為之。
第1圖根據本發明之第一實施方式之主動元件陣列基板100的上視示意圖。主動元件陣列基板100包含基板110、多個畫素單元120、源極驅動器130、至少一閘極驅動器140、多個資料線150、多個閘極線160以及多個閘極訊號傳遞線170。基板110具有主動區AR與周邊區PR，其中周邊區PR位於主動區AR周邊，舉例而言，周邊區PR可圍繞或環繞主動區AR周邊，亦或位於主動區AR的一側邊、兩側邊或三側邊，即坐落於基板110之主動區AR以外的全部或部分區域皆可視為周邊區PR。於本實施例中，畫素單元120陣列排列於基板110之主動區AR。雖然在此畫素單元120以長方形表示，但本發明不以此為限，畫素單元120亦可因不同需求而有不同形狀的排列方式，如蜂窩狀或菱格紋。
於第1圖之實施例中，源極驅動器130與閘極驅動器140則設置於周邊區PR，其中閘極驅動器140與源極驅動器130分別設置於主動區AR之同一側或相對兩側。資料線150與 閘極線160分別電性連接各畫素單元120，其中資料線150自基板110之主動區AR延伸至基板110之周邊區PR，以連接至源極驅動器130。閘極線160則設置於基板110之主動區AR，且與資料線150交錯。於本實施例中，閘極訊號傳遞線170實質平行於資料線150且分別電性連接閘極線160，其中閘極訊號傳遞線170自基板110之主動區AR延伸至基板110之周邊區PR，以連接至閘極驅動器140。閘極驅動器140依閘極線160至閘極驅動器140的距離由近至遠依序掃描對應的閘極訊號傳遞線170。於此，以箭號表示閘極驅動器140的掃描方向SR。
如此一來，透過由近至遠依序掃描對應的閘極訊號傳遞線170，可以在波形失真最小的情況下，驅動畫素單元120。此一實施例的閘極掃描傳遞方式單純(單一方向)，使得電路布局比較簡單容易。此外，於部分實施方式中，主動元件陣列基板100還包含有控制訊號線CL，源極驅動器130透過控制訊號線CL提供控制訊號給予閘極驅動器140，於本實施方式中，控制訊號線CL可以設置於主動區AR兩側的周邊區PR，控制訊號可以雙邊驅動，推力較足。
本文中，閘極訊號傳遞線170實質平行於資料線150，其中「實質平行」係指閘極訊號傳遞線170整體的指向與資料線150整體的指向大致相同，並非用於限定閘極訊號傳遞線170與資料線150局部的指向相同。於本發明之多個實施方式中，資料線150的延伸方向可以隨著畫素單元120的排列方式而變化，閘極訊號傳遞線170亦可以隨之變化。舉例而言，當畫素單元120為蜂窩狀或菱格紋時，資料線150與閘極 訊號傳遞線170可以是鋸齒型或閃電型，其中資料線150與閘極訊號傳遞線170的局部形狀可以相同或不同。
於本發明之部份實施方式中，每一閘極線160電性連接至每一列之多個畫素單元120，每一資料線150電性連接至少二行之畫素單元120。換句話說，多行之畫素單元120共用一資料線150且以不同的閘極線160控制。如此一來，相鄰的資料線150之間能有足夠的空間S1，以設置閘極訊號傳遞線170。
於部分實施方式中，可以在相近的三行之畫素單元120中，設置一資料線150對應其中一行的位置，設置閘極訊號傳遞線170對應其中二行的位置。舉例而言，如第1圖所示，相近的三行之畫素單元120R、120G、120B共用一資料線150，資料線150對應畫素單元120R的位置，二條閘極訊號傳遞線170分別對應畫素單元120R、120B的位置。藉此，可以在不改變製程的層體數量下，將閘極驅動器140設置於主動區AR的上下側(與源極驅動器130同側或相對側)，達到窄邊框的效果。於本實施方式中，共用資料線的三行之畫素單元120可以是相鄰的，其中不設置有其他畫素單元120，但不應以此限制本發明之範圍。於其他實施方式中，透過適當的電路結構設計，共用資料線的三行之畫素單元120可以是不相鄰的，其中可設置有其他畫素單元120。於部分實施方式中，因共用資料線150的因素，閘極線160的數量可能大於資料線150的數量。共用資料線150的操作方法將在最後第9圖中介紹，在此先不多言。
於部分實施方式中，資料線150與閘極訊號傳遞線170由同一導電層經圖案化設置。具體而言，資料線150與閘極訊號傳遞線170由同一導電材料所形成，且皆形成或設置於相同材料或相同水平面上，亦即可使用同一道光罩與製程而同層製作。相較之下，閘極線160並不與資料線150同層設置，閘極線160與資料線150可由相同或不同材料形成。於部分實施方式中，資料線150與閘極訊號傳遞線170所在的層體與閘極線160之間由一介電層(未繪示)分隔開來，介電層包含多個接觸洞(未繪示)，進而構成主動元件陣列基板100之多個連接點180。詳言之，形成閘極訊號傳遞線170時，則其材料填入介電層之接觸洞而形成連接點180，使得閘極訊號傳遞線170可透過接觸洞而與閘極線160所接觸。於本實施例中，連接點180設置於主動區AR內，分別電性連接閘極訊號傳遞線170至閘極線160。
應了解到，基板110上可以設有多個絕緣層體，以協助各個導電元件構成可運行的電路結構。資料線150與畫素單元120之間可以設有絕緣層(未繪示)，且該絕緣層亦可具有開口，以供資料線150與畫素單元120的電性連接。同樣地，閘極線160與畫素單元120之間可以設有多個絕緣層(未繪示)，且這些絕緣層亦可具有開口，以供閘極線160與畫素單元120的電性連接。至此，閘極訊號傳遞線170與畫素單元120並不直接電性連接，閘極訊號傳遞線170至少透過閘極線160而電性連接畫素單元120。絕緣層的設置有多種可能的實施方式，在此不一一敘述介紹。
於部分實施方式中，舉例而言，基板110材質可為玻璃、石英、陶瓷、金屬、合金或聚亞醯胺(polyimide；PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚萘二甲酸乙二酯(polyethylene naphthalate；PEN)、聚醯胺(polyamide；PA)等有機材料或其它合適的材料或上述至少兩種材料的結合。
於部分實施方式中，畫素單元120可包含主動元件、畫素電極等其他設置。於部分實施方式中，主動元件陣列基板100為整合彩色濾光片陣列與薄膜電晶體陣列(color filter on array；COA)的基板，各個畫素單元120R、120G、120B可包含對應顏色的彩色濾光單元，例如紅色濾光單元、綠色濾光單元以及藍色濾光單元。
第2圖根據本發明之第二實施方式之主動元件陣列基板100的上視示意圖。本實施方式與第1圖的實施方式相似，差別在於：本實施方式中，閘極驅動器140包含第一閘極驅動器142與第二閘極驅動器144。閘極訊號傳遞線170包含多個第一閘極訊號傳遞線172a~172d以及多個第二閘極訊號傳遞線174a~174d，第一閘極訊號傳遞線172a~172d連接第一閘極驅動器142，第二閘極訊號傳遞線174a~174d連接第二閘極驅動器144。
詳細而言，於本實施方式中，連接點180包含多個第一連接點182以及多個第二連接點184，閘極線160包含第一閘極線162a~162d與第二閘極線164a~164d。多個第一連接點182分別將第一閘極訊號傳遞線172a~172d各自電性連接 至第一閘極線162a~162d，多個第二連接點184分別將第二閘極訊號傳遞線174a~174d各自電性連接至第二閘極線164a~164d。
於本發明之部份實施方式中，第一閘極驅動器142與第二閘極驅動器144交替掃描第一閘極訊號傳遞線172a~172d以及第二閘極訊號傳遞線174a~174d。至此，設計第一閘極線162a~162d與第二閘極線164a~164d交替排列，可以使第一閘極驅動器142與第二閘極驅動器144z分別依第一閘極線162a~162d與第二閘極線164a~164d至第一閘極驅動器142與第二閘極驅動器144的距離，且由距離近至遠依序掃描對應的第一閘極訊號傳遞線172a~172d與第二閘極訊號傳遞線174a~174d。具體而言，第一閘極線162a、第二閘極線164a、第一閘極線162b、第二閘極線164b、第一閘極線162c、第二閘極線164c、第一閘極線162d以及第二閘極線164d依序接收到閘極訊號。其中第一閘極驅動器142與第二閘極驅動器144的掃描方向SR相同，皆為由左往右。
於此，第一閘極驅動器142與第二閘極驅動器144「交替掃描」係指第一閘極驅動器142與第二閘極驅動器144交替地提供各自訊號。換句話說，第一閘極驅動器142與第二閘極驅動器144在不同時間點提供各自訊號。舉例而言，將依時段切割為第一至第八時序，在第一時序，第一閘極驅動器142提供訊號給第一閘極線162a；在第二時序，第二閘極驅動器144提供訊號給第二閘極線164a；在第三時序，第一閘極驅動器142提供訊號給第一閘極線162b；在第四時序，第二閘極 驅動器144提供訊號給第二閘極線164b；在第五時序，第一閘極驅動器142提供訊號給第一閘極線162c；在第六時序，第二閘極驅動器144提供訊號給第二閘極線164c；在第七時序，第一閘極驅動器142提供訊號給第一閘極線162d；在第八時序，第二閘極驅動器144提供訊號給第二閘極線164d。
本實施方式的其他細節大致如同第1圖的實施方式，在此不再贅述。
第3圖根據本發明之第三實施方式之主動元件陣列基板100的上視示意圖。本實施方式與第2圖的實施方式相似，差別在於：本實施方式中，至少部分之閘極線160之中心與所對應的連接點180之間的距離與該至少部分之閘極線160與該至少部分之閘極線160所連接之閘極驅動器140之間的距離呈負相關關係。具體而言，每一第一閘極線162a~162d的中心與所對應的每一第一連接點182之間的距離與所述每一第一閘極線162a~162d與第一閘極驅動器142之間的距離呈負相關關係。同樣地，每一第二閘極線164a~164d的中心與所對應的每一第二連接點184之間的距離與所述每一第二閘極線164a~164d與第二閘極驅動器144之間的距離呈負相關關係。
於本文中，「閘極線之中心」係指各個閘極線160於方向DR上的中心點，其中各個閘極線160之該中心點至該閘極線160兩端的距離相同。另外，於本文中，為方便說明起見，以方框來表示閘極驅動器140，方框表示閘極驅動器140及其相關電路元件分布的範圍，並不僅限於閘極驅動器140內的積體電路裝置。理想上，此閘極驅動器140的底邊平行於方 向DR，而使「閘極線160與該閘極線160所連接之閘極驅動器140之間的距離」是以同一參考線(即閘極驅動器140的底邊)來考量。於部份實施方式中，方框可以緊鄰主動區AR，而使得「閘極線160與該閘極線160所連接之閘極驅動器140之間的距離」是以主動區AR與周邊區PR之界線來考量。
舉例而言，於一實施方式中，第一閘極線162b的中心與對應的第一連接點182之間具有距離D1，第一閘極線162b與第一閘極驅動器142之間具有距離L1；第一閘極線162c的中心與對應的第一連接點182之間具有距離D2，第一閘極線162c與第一閘極驅動器142之間具有距離L2。於此，距離D2小於距離D1，而距離L2大於距離L1，兩者呈現負相關關係。換言之，任兩閘極線中，當其中之一的閘極線中心至連接點的距離大於另一閘極線中心至連接點的距離時，其中之一的閘極線至閘極驅動器的距離則小於另一閘極線至閘極驅動器的距離。反之，任兩閘極線中，當其中之一的閘極線中心至連接點的距離小於另一閘極線中心至連接點的距離時，其中之一的閘極線至閘極驅動器的距離則大於另一閘極線至閘極驅動器的距離。
如此一來，閘極驅動器140的信號傳送至第一閘極線162b的末端畫素單元120’的傳遞路徑長度大約為距離D1、距離L1以及第一閘極線162b長度的一半之和，閘極驅動器140的信號傳送至第一閘極線162c的末端畫素單元120”的傳遞路徑長度大約為距離D2、距離L2以及第一閘極線162c長度的一半之和。有鑑於第一閘極線162b以及第一閘極線162c 長度大致相同，透過上述負相關關係的設計，可使得距離D1與距離L1之和相較於距離D2與距離L2之和不會差異過大。如此一來閘極驅動器140的信號分別傳送至末端畫素單元120’與末端畫素單元120”的傳遞路徑長度亦不會差異過大，使得兩條傳遞路徑所面臨的阻抗可較為平均，進而降低波形失真的問題。
於部分實施方式中，可以設計第一閘極線162a~162d的中心與所對應的每一第一連接點182之間的距離與所述每一第一閘極線162a~162d與第一閘極驅動器142之間的距離之和實質上相同(舉例而言，距離D1與距離L1之和等於距離D2與距離L2之和)，而使第一閘極驅動器142的信號傳送至每一第一閘極線162a~162d上的末端畫素單元120的傳遞路徑長度實質相同。如此一來，可以更有效地降低波形失真的問題。
於另一實施方式中，第二閘極線164b的中心與對應的第二連接點184之間具有距離D3，第二閘極線164b與第二閘極驅動器144之間具有距離L3。於此，距離D3大於距離D2，而距離L3小於距離L2，兩者呈現負相關關係。然而，應了解到，因連接第一閘極驅動器142與第一閘極線162a~162d的電路配置與第二閘極驅動器144與第二閘極線164a~164d的電路配置本身並不相同，本質上有路徑的差異。舉例而言，於此，相較於第二閘極線164a~164d，第一閘極線162a~162d普遍較接近閘極驅動器140以及第一連接點182也較接近各個閘極線160的中心。因此，第一閘極線162a~162d與第一閘極 線162a~162d並不一定遵守上述負相關關係的設置，例如距離D3大於距離D1，而距離L3大於距離L1，兩者不呈現負相關關係。
於本實施方式中，第一連接點182與第二連接點184大致上以V型排列，其中V型的尖端朝向遠離第一閘極驅動器142與第二閘極驅動器144的一側。具體而言，第一連接點182構成V型的一斜側(如第3圖之左斜側)，第二連接點184構成V型的另一斜側(如第3圖之右斜側)。
於本實施例中，閘極線160包含一遠閘極線(如第3圖之第二閘極線164d)與遠連接點(如第3圖之第二連接點184d)，遠閘極線為最遠離閘極驅動器140的閘極線160，而遠連接點則為連接遠閘極線至閘極驅動器，其中遠連接點鄰近於遠閘極線的中心。閘極線160沿方向DR延伸，遠連接點與遠閘極線的中心的距離D4小於三個畫素單元120於方向DR上的畫素長度PL，亦即D4小於3PL。換句話說，設計上，最遠離閘極驅動器140的閘極線160的中心與其對應的連接點180之間的距離小於三個畫素單元120於方向DR上的畫素長度PL。如此一來，最遠離閘極驅動器140的閘極線160(在此為第二閘極線164d)所連接的末端畫素單元120'''的傳遞路徑較為平均，使得訊號傳遞路徑所面臨的阻抗較為平均，以降低波形失真的問題。
在上述的設置下，第一閘極驅動器142與第二閘極驅動器144分別由外往內掃描交替掃描第一閘極訊號傳遞線172a~172d以及第二閘極訊號傳遞線174a~174d，進而由近 至遠掃描交替掃描第一閘極線162a~162d與第二閘極線164a~164d。此處，「由近至遠」係依第一閘極線162a~162d與第二閘極線164a~164d至第一閘極驅動器142與第二閘極驅動器144的距離而判別遠近，「由外往內」係指由主動區AR兩側之周邊區PR往主動區AR的方向。具體而言，第一閘極線162a、第二閘極線164a、第一閘極線162b、第二閘極線164b、第一閘極線162c、第二閘極線164c、第一閘極線162d以及第二閘極線164d依序接收到閘極訊號。此外，第一閘極驅動器142與第二閘極驅動器144的掃描方向SR為相反。本實施方式的其他細節大致如前述實施方式所述，在此不再贅述。
第4圖根據本發明之第四實施方式之主動元件陣列基板100的上視示意圖。本實施方式與第3圖的實施方式相似，差別在於：本實施方式中，第一連接點182與第二連接點184大致以V型排列，其中V型的尖端朝向第一閘極驅動器142與第二閘極驅動器144。
如此一來，第一閘極驅動器142與第二閘極驅動器144分別由內往外、由近至遠掃描交替掃描第一閘極訊號傳遞線172a~172d以及第二閘極訊號傳遞線174a~174d。此外，第一閘極驅動器142與第二閘極驅動器144的掃描方向SR為相反。本實施方式的其他細節大致如前述實施方式所述，在此不再贅述。
第5圖根據本發明之第五實施方式之主動元件陣列基板100的上視示意圖。本實施方式與第3圖的實施方式相似，差別在於：本實施方式中，閘極驅動器140與源極驅動器 130分別設置於主動區AR之同一側。
同樣地，第一連接點182與第二連接點184大致以V型排列，其中V型的尖端朝向遠離第一閘極驅動器142與第二閘極驅動器144的一側。如此一來，第一閘極驅動器142與第二閘極驅動器144分別由外往內、由近至遠掃描交替掃描第一閘極訊號傳遞線172a~172d以及第二閘極訊號傳遞線174a~174d。此外，第一閘極驅動器142與第二閘極驅動器144的掃描方向SR不同。
本實施方式的其他細節大致如前所述，在此不再贅述。
第6圖根據本發明之第六實施方式之主動元件陣列基板100的上視示意圖。本實施方式與第3圖的實施方式相似，差別在於：本實施方式中，第一閘極訊號傳遞線172a~172c、第二閘極訊號傳遞線174a~174c以及資料線150並非平均設置，且第一閘極訊號傳遞線172a~172c與第二閘極訊號傳遞線174a~174c設置鄰近於閘極線160的中心。
於本文中，「非平均設置」表示元件的分布位置是不均勻的，舉例而言，閘極訊號傳遞線170(包含第一閘極訊號傳遞線172a~172c以及第二閘極訊號傳遞線174a~174c)以及資料線150中，至少有兩個相鄰的元件的間距是不同的。相對地，於本文中，「平均設置」表示元件的分布位置是均勻的，舉例而言，於第1圖至第5圖的實施方式中，閘極訊號傳遞線170(包含第一閘極訊號傳遞線172a~172d以及第二閘極訊號傳遞線174a~174d)以及資料線150中，任兩相鄰的元件的間距 是相同的。
如前所述，本發明之部分實施方式中，多行之畫素單元120共用一資料線150，而使得相鄰的資料線150之間，有足夠的空間S1，以供設置閘極訊號傳遞線170。於此，閘極訊號傳遞線170選擇性設置於部分的空間S1中，以求縮減每一閘極線160的中心與所對應的每一連接點180之間的距離。如此一來，來自閘極驅動器140的信號所面臨的阻抗可盡可能地縮減，以降低波形失真的問題。本實施方式的其他細節大致如前所述，在此不再贅述。
第7圖根據本發明之第七實施方式之主動元件陣列基板100的上視示意圖。本實施方式與第3圖的實施方式相似，差別在於：本實施方式中，第一閘極訊號傳遞線172a~172c、第二閘極訊號傳遞線174a~174c以及資料線150並非平均設置。如前所述，本發明之部分實施方式中，多行之畫素單元120共用一資料線150，而使得相鄰的資料線150之間，有足夠的空間S1，以供設置閘極訊號傳遞線170。於部分實施方式中，可以在相近的三行之畫素單元120中，設置一資料線150對應其中一行的位置，設置閘極訊號傳遞線170(第一閘極訊號傳遞線172a~172c以及第二閘極訊號傳遞線174a~174c)對應其中一行的位置。舉例而言，如第7圖所示，相近的三行之畫素單元120R、120G、120B共用一資料線150，資料線150對應畫素單元120R的位置，第一閘極訊號傳遞線172a~172c以及第二閘極訊號傳遞線174a~174c則對應畫素單元120G的位置。如此一來，畫素單元120B上並沒有設 置閘極訊號傳遞線170或資料線150，而非為平均設置。實際應用上不應以此限制本發明之範圍。於其他實施方式中，可在部分的畫素單元120B上設置閘極訊號傳遞線170或資料線150，並在另一部分的畫素單元120B上不設置閘極訊號傳遞線170或資料線150，畫素單元120R、120G亦可以相應調整配置。
於本實施方式中，共用資料線的三行之畫素單元120可以是相鄰的，其中不設置有其他畫素單元120，但不應以此限制本發明之範圍。於其他實施方式中，透過適當的電路結構設計，共用資料線的三行之畫素單元120可以是不相鄰的，其中可設置有其他畫素單元120。
本實施方式的其他細節大致如前所述，在此不再贅述。
第8圖根據本發明之第八實施方式之主動元件陣列基板100的上視示意圖。本實施方式與第7圖的實施方式相似，差別在於：本實施方式中，主動元件陣列基板100更包含多個輔助閘極訊號傳遞線190以及多個輔助連接點200。輔助閘極訊號傳遞線190實質平行於資料線150，其中輔助閘極訊號傳遞線190自主動區AR延伸至周邊區PR以連接至輔助閘極驅動器210。輔助連接點200設置於主動區AR內，分別連接輔助閘極訊號傳遞線190與閘極線160，其中閘極驅動器140與輔助閘極驅動器210分別設置於主動區AR之相對兩側。
如前所述，本發明之部分實施方式中，多行之畫素單元120共用一資料線150，而使得相鄰的資料線150之間， 有足夠的空間S1，以供設置閘極訊號傳遞線170與輔助閘極訊號傳遞線190。於此，相近的三行之畫素單元120共用一資料線150。於部分實施方式中，可以在相近的三行之畫素單元120中，設置一資料線150對應其中一行的位置，設置閘極訊號傳遞線170對應其中一行的位置，設置輔助閘極訊號傳遞線190對應其中一行的位置。舉例而言，資料線150對應畫素單元120R的位置，閘極訊號傳遞線170對應畫素單元120G的位置，輔助閘極訊號傳遞線190對應畫素單元120B的位置。
於本發明之部份實施方式中，閘極驅動器140由外往內依序掃描，而使第一閘極線162a、第二閘極線164a、第一閘極線162b、第二閘極線164b、第一閘極線162c、第二閘極線164c、第一閘極線162d以及第二閘極線164d依序接收到閘極訊號。
於本發明之部份實施方式中，輔助閘極驅動器210由內往外依序掃描，而使第一閘極線162a、第二閘極線164a、第一閘極線162b、第二閘極線164b、第一閘極線162c、第二閘極線164c、第一閘極線162d以及第二閘極線164d依序接收到輔助閘極訊號。於部分實施方式中，輔助閘極驅動器210與閘極驅動器140的掃描方向相反。輔助閘極驅動器210與閘極驅動器140可同時運作。如此一來，當傳遞路徑過遠而使各個閘極線160難以從閘極驅動器140接收到適當的閘極訊號時，輔助閘極驅動器210可以透過輔助閘極訊號190提供閘極線160適當的訊號。
於此，「由外往內」係指由主動區AR兩側之周 邊區PR往主動區AR的方向。「由內往外」係指由主動區AR往主動區AR兩側之周邊區PR的方向。
於本發明之部份實施方式中，閘極線160包含一輔助遠閘極線(如第8圖之第一閘極線162a)，輔助遠閘極線為最遠離輔助閘極驅動器210，輔助連接點200包含輔助遠連接點200a，輔助遠連接點200a連接輔助遠閘極線至最遠離輔助閘極驅動器210，其中輔助遠連接點200a鄰近於輔助遠閘極線的中心。於此，輔助遠連接點200a與輔助遠閘極線的中心的距離D5小於三個畫素單元120的畫素長度PL，亦即D5小於3PL。換句話說，設計上，最遠離輔助閘極驅動器210的閘極線160的中心與其對應的輔助連接點200之間的距離小於三個畫素單元120的畫素長度PL。如此一來，可降低最遠離輔助閘極驅動器210的閘極線160(在此為第一閘極線162a)所連接的末端畫素單元120'''的傳遞路徑，使得各個畫素單元120訊號傳遞路徑所面臨的阻抗較為平均，以降低波形失真的問題。
同樣地，於此，閘極線160包含一遠閘極線(如第8圖之第二閘極線164c)，遠閘極線為最遠離閘極驅動器140的閘極線160，而遠連接點180a連接遠閘極線至閘極驅動器，其中遠連接點180a鄰近於遠閘極線(的中心。遠連接點180a與遠閘極線的中心的距離小於三個畫素單元120的畫素長度PL。
於此，連接點180與輔助連接點200以不同斜線圖案表示，但兩者結構上可以完全相同。連接點180與輔助連接點200分別以V型排列，其中連接點180的V型尖端朝向輔助閘極驅動器210，輔助連接點200的V型尖端朝向閘極驅動器 140。
於本實施方式中，閘極訊號傳遞線170、輔助閘極訊號傳遞線190以及資料線150平均設置。換句話說，閘極訊號傳遞線170、輔助閘極訊號傳遞線190以及資料線150中，任兩相鄰的元件的間距是相同的，當然不應以此限制本發明之範圍。於其他實施方式中，閘極訊號傳遞線170、輔助閘極訊號傳遞線190以及資料線150亦可採用非平均設置。
本實施方式的其他細節大致如前所述，在此不再贅述。
第9圖根據本發明之部分實施方式之主動元件陣列基板100的上視操作示意圖。閘極線160包含閘極線160a~160c，資料線150包含資料線150a~150c，畫素單元1201~1209分別包含薄膜電晶體TT以及畫素電極PE，舉例而言，薄膜電晶體TT例如為低溫多晶矽(Low Temperature Poly-silicon；簡稱LTPS)薄膜電晶體，其中畫素電極PE連接薄膜電晶體TT之汲極。主動元件陣列基板100可與液晶顯示介質搭配，如圖所示，畫素電極PE連接液晶電容Clc。於部分實施方式中，畫素電極PE可連接至儲存電容Cst，以維持其電位的穩定。
於此，畫素單元1201~1209分別以三個為一組設置。舉例而言，如第9圖所示，畫素單元1207之薄膜電晶體TT之源極連接資料線150a，畫素單元1205之薄膜電晶體TT之源極連接畫素單元1207之薄膜電晶體TT之汲極，畫素單元1203之薄膜電晶體TT之源極連接畫素單元1205之薄膜電晶體TT 之汲極，其中畫素單元1203、1205、1207分別電性連接閘極線160a~160c。
於此，如前所述，閘極線160a~160c分別透過連接點180電性連接閘極訊號傳遞線170a~170c，而電性連接至閘極驅動器。
如此一來，透過分別電性連接閘極線160a~160c的閘極訊號傳遞線170a~170c，可以使來自資料線150a的電訊號分別充至畫素單元1203、1205、1207的畫素電極。舉例而言，若開啟閘極線160a~160c，則來自資料線150c的電訊號將充至畫素單元1203；若開啟閘極線160b~160c並關閉閘極線160a，則來自資料線150a的電訊號將充至畫素單元1205；若開啟閘極線160c並關閉閘極線160a~160b，則來自資料線150c的電訊號將充至畫素單元1207。至此，可以在共用資料線150c的情況下，操作畫素單元1203、1205、1207。其他畫素單元的控制亦可依此操作，在此不再贅述。
如前所述，主動元件陣列基板100可為整合彩色濾光片陣列與薄膜電晶體陣列(color filter on array；COA)的基板，各個畫素單元120可包含對應顏色的彩色濾光單元。於此，畫素單元1203、1205、1207可包含不同顏色的彩色濾光單元，例如綠色濾光單元、紅色濾光單元以及藍色濾光單元，在此以不同網點圖案表示。其他畫素單元亦依此設置，在此不再贅述。
本發明之多個實施方式中，透過設置閘極驅動器與源極驅動器為於主動區的同一側，並搭配連接閘極驅動器與 閘極線的閘極訊號傳遞線，達到窄邊框的效果。透過由近至遠依序掃描對應的閘極訊號傳遞線，可以在波形失真最小的情況下，驅動畫素單元。
雖然本發明已以多種實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧主動元件陣列基板
110‧‧‧基板
120‧‧‧畫素單元
120R、120G、120B‧‧‧畫素單元
120’、120”、120'''‧‧‧末端畫素單元
130‧‧‧源極驅動器
140‧‧‧閘極驅動器
142‧‧‧第一閘極驅動器
144‧‧‧第二閘極驅動器
150‧‧‧資料線
170‧‧‧閘極訊號傳遞線
172a~172d‧‧‧第一閘極訊號傳遞線
174a~174d‧‧‧第二閘極訊號傳遞線
180‧‧‧連接點
182‧‧‧第一連接點
184、184d‧‧‧第二連接點
AR‧‧‧主動區
PR‧‧‧周邊區
DR‧‧‧方向
D1~D4‧‧‧距離
160‧‧‧閘極線
162a~162d‧‧‧第一閘極線
164a~164d‧‧‧第二閘極線
L1~L3‧‧‧距離
PL‧‧‧畫素長度
SR‧‧‧掃描方向

Claims (10)

  1. 一種主動元件陣列基板，包含：一基板，具有一主動區與一周邊區；複數個畫素單元，設置於該基板之該主動區；一源極驅動器，設置於該周邊區；至少一閘極驅動器，設置於該周邊區，其中該閘極驅動器與該源極驅動器分別設置於該主動區之同一側或相對兩側；複數個資料線，分別電性連接該些畫素單元，其中該些資料線連接至該源極驅動器；複數個閘極線，設置於該基板之該主動區，且與該些資料線交錯，其中該些閘極線分別電性連接該些畫素單元；以及複數個閘極訊號傳遞線，實質平行於該些資料線且分別電性連接該些閘極線，其中該些閘極訊號傳遞線連接至該至少一閘極驅動器，其中該至少一閘極驅動器依該些閘極線至該閘極驅動器的距離由近至遠依序掃描對應的該些閘極訊號傳遞線。
  2. 如請求項1所述之主動元件陣列基板，更包含：複數個連接點，設置於該主動區內，分別電性連接該些閘極訊號傳遞線至該些閘極線，其中至少部分之該些閘極線的中心與所對應的該些連接點之間的距離與該至少部分之該 些閘極線與該至少部分之該些閘極線所連接之該閘極驅動器之間的距離呈負相關關係。
  3. 如請求項1所述之主動元件陣列基板，其中該些閘極線包含一遠閘極線，該主動元件陣列基板包含一遠連接點，而該遠連接點連接該遠閘極線至該閘極驅動器，其中該些閘極線沿一方向延伸，該遠連接點與該遠閘極線的中心的距離小於三個該些畫素單元於該方向上的畫素長度。
  4. 如請求項1所述之主動元件陣列基板，其中該至少一閘極驅動器的數量為複數個，該些閘極驅動器包含一第一閘極驅動器與一第二閘極驅動器，該些閘極訊號傳遞線包含複數個第一閘極訊號傳遞線以及複數個第二閘極訊號傳遞線，該些第一閘極訊號傳遞線分別連接該第一閘極驅動器，該些第二閘極訊號傳遞線分別連接該第二閘極驅動器。
  5. 如請求項4所述之主動元件陣列基板，更包含：複數個連接點，設置於該主動區內，分別連接該些閘極訊號傳遞線與該些閘極線，其中該些連接點以V型排列。
  6. 如請求項1所述之主動元件陣列基板，更包含：一輔助閘極驅動器，設置於該周邊區； 複數個輔助閘極訊號傳遞線，實質平行於該些資料線，其中該些輔助閘極訊號傳遞線連接至該輔助閘極驅動器；以及複數個輔助連接點，設置於該主動區內，分別連接該些輔助閘極訊號傳遞線與該些閘極線，其中該閘極驅動器與該輔助閘極驅動器分別位於該主動區之相對兩側。
  7. 如請求項6所述之主動元件陣列基板，其中該些閘極線包含一輔助遠閘極線，該些輔助連接點包含一輔助遠連接點，該輔助遠連接點連接該輔助遠閘極線至該輔助閘極驅動器，其中該些閘極線沿一方向延伸，該輔助遠連接點與該輔助遠閘極線的中心的距離小於三個該些畫素單元於該方向上的畫素長度。
  8. 如請求項6所述之主動元件陣列基板，其中，其中該些輔助連接點以V型排列。
  9. 如請求項6所述之主動元件陣列基板，其中該些資料線、該些輔助閘極訊號傳遞線與該些閘極訊號傳遞線平均設置。
  10. 如請求項1所述之主動元件陣列基板，其中每一該些資料線電性連接至少二行之該些畫素單元。
TW105133917A 2016-10-20 2016-10-20 主動元件陣列基板 TWI594046B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105133917A TWI594046B (zh) 2016-10-20 2016-10-20 主動元件陣列基板
CN201611090588.XA CN106647073A (zh) 2016-10-20 2016-12-01 主动元件阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105133917A TWI594046B (zh) 2016-10-20 2016-10-20 主動元件陣列基板

Publications (2)

Publication Number Publication Date
TWI594046B true TWI594046B (zh) 2017-08-01
TW201816475A TW201816475A (zh) 2018-05-01

Family

ID=58813674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133917A TWI594046B (zh) 2016-10-20 2016-10-20 主動元件陣列基板

Country Status (2)

Country Link
CN (1) CN106647073A (zh)
TW (1) TWI594046B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662326B (zh) * 2018-01-15 2019-06-11 友達光電股份有限公司 顯示面板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107065376B (zh) * 2017-05-24 2019-12-27 上海天马微电子有限公司 一种阵列基板和电子纸显示装置
CN110428784A (zh) * 2018-04-27 2019-11-08 群创光电股份有限公司 显示面板
WO2020103101A1 (zh) * 2018-11-22 2020-05-28 深圳市柔宇科技有限公司 扫描驱动电路及显示面板
US11502114B2 (en) * 2019-08-20 2022-11-15 Au Optronics Corporation Display panel
US11586085B2 (en) 2019-08-20 2023-02-21 Au Optronics Corporation Display apparatus
TWI708105B (zh) * 2019-10-17 2020-10-21 友達光電股份有限公司 畫素陣列基板
CN111816135B (zh) * 2020-08-09 2021-12-03 合肥奕斯伟集成电路有限公司 驱动电压补偿方法、补偿装置及显示装置
CN114114763B (zh) * 2020-08-27 2023-08-08 合肥京东方显示技术有限公司 一种显示基板和显示面板
KR20220096934A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시장치
CN112820246A (zh) * 2021-01-04 2021-05-18 Tcl华星光电技术有限公司 Tft阵列基板
TWI804202B (zh) * 2022-02-18 2023-06-01 友達光電股份有限公司 顯示裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004334234A (ja) * 1995-01-26 2004-11-25 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
CN102629053A (zh) * 2011-08-29 2012-08-08 京东方科技集团股份有限公司 阵列基板及显示装置
US20130113766A1 (en) * 2011-11-04 2013-05-09 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
JP2016071083A (ja) * 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置及び駆動回路
TW201619677A (zh) * 2014-11-28 2016-06-01 友達光電股份有限公司 顯示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052470A (ko) * 2005-11-17 2007-05-22 삼성전자주식회사 액정 표시 장치 및 액정 표시 장치의 구동 방법
CN101487962B (zh) * 2009-01-20 2012-07-04 友达光电股份有限公司 具窄型边框区结构的显示装置与其驱动方法
KR102284296B1 (ko) * 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004334234A (ja) * 1995-01-26 2004-11-25 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
CN102629053A (zh) * 2011-08-29 2012-08-08 京东方科技集团股份有限公司 阵列基板及显示装置
US20130113766A1 (en) * 2011-11-04 2013-05-09 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
JP2016071083A (ja) * 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置及び駆動回路
TW201619677A (zh) * 2014-11-28 2016-06-01 友達光電股份有限公司 顯示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662326B (zh) * 2018-01-15 2019-06-11 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
CN106647073A (zh) 2017-05-10
TW201816475A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
TWI594046B (zh) 主動元件陣列基板
JP7391853B2 (ja) 表示基板及び表示装置
EP3323015B1 (en) Array substrate, display panel and display apparatus having the same
US11550190B2 (en) Display device comprising a first slit separating first and second common electrodes and overlapping first and second metal lines
TWI626498B (zh) 顯示面板
TWI545384B (zh) 顯示裝置
TWI420443B (zh) 顯示裝置及驅動方法
TWI608281B (zh) 顯示面板
CN107562270B (zh) 一种触控显示面板及显示装置
US10223954B2 (en) Array substrate and method for manufacturing the same, and display apparatus
WO2017012304A1 (zh) 一种阵列基板、显示装置及制作方法
US6897930B2 (en) Display device
TWI559048B (zh) 主動元件基板與應用其之顯示面板
JP2005099797A (ja) 液晶表示装置
JP2005352451A (ja) 液晶表示装置
TWI399606B (zh) 主動元件陣列基板以及顯示面板
US10281761B2 (en) Liquid crystal display device
TW201622112A (zh) 顯示面板
US10884533B2 (en) Touch display device
WO2022193337A1 (zh) 阵列基板及显示面板
US7212271B2 (en) Liquid crystal display device with one pixel electrode having a plurality of generally circular patterns in each pixel region
JP2016004177A (ja) 液晶表示装置
US20190250478A1 (en) Liquid crystal display device
US11294250B2 (en) Display device
KR100925454B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees