JP5240884B2 - バス配列された表示装置用の駆動装置 - Google Patents

Description

（発明の属する技術分野）
本発明は、一般的には表示装置用のバス配列に関するものであり、特に、液晶表示装置（ＬＣＤ）あるいはプラズマ表示装置のような表示装置のピクセルに輝度（ブライトネス）信号を供給するシステムに関するものである。

（発明の背景）
液晶表示装置やプラズマ表示装置のような表示装置は、行をなして水平方向に、列をなして垂直方向に配列されたピクセルのマトリックスまたはアレイ（ａｒｒａｙ）からなる。表示しようとするビデオ情報は輝度（ｇｒａｙ ｓｃａｌｅ：グレー・スケール）信号として、ピクセルの各列に個々に関連するデータ・ラインに供給される。ピクセルの行は順次走査され、付勢された行中のピクセルのキャパシタンスは個々の列に供給された輝度信号のレベルに従って種々の輝度レベルに充電される。

ピクセルのアレイに供給される輝度情報は、Ｍ個の並列輝度情報キャリー（ｃａｒｒｙ：担持）導体、例えばＭ＝１００、に発生するＭ個の輝度情報信号にフォーマット化される。Ｍ個の輝度情報信号はアレイの入力デマルチプレクサの入力ポートに供給される。ビデオ情報の各水平ラインの期間中、デマルチプレクサはＭ個の輝度情報信号を、Ｍ×Ｎ個のデータ・ライン・ドライバ（駆動部）を介してアレイのＭ×Ｎ個の列導体に結合されたＭ×Ｎ個の並列導体中に発生するＭ×Ｎ個の信号に変換する。入力デマルチプレクサはＭ×Ｎ個の薄膜トランジスタ（ＴＦＴ）によって形成することができる。Ｍ個の並列導体のグループは、ビデオ信号の各水平ライン期間中に連続的に選択される。Ｍ個の並列導体の各グループの選択はＮ個の並列導体のバス中に発生する選択パルス信号によって得られる。

Ｎ個の選択並列導体に関連する入力バス（ｂｕｓｓｉｎｇ）化構造、およびＭ個の輝度情報キャリー（輝度情報を担持する）並列導体に関連する入力バス化構造のキャパシタンスは、特に高解像度の自己走査形アクティブ・マトリックス液晶表示装置（ＡＭＬＣＤ：Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）に対する電力消費と歩留まり損失の双方の大きな原因となる可能性がある。表示装置を横切って延びる長い金属および多数のクロスオーバ（ｃｒｏｓｓｏｖｅｒ：交差）（ソース／ドレイン金属−ゲート金属）は大きな容量性負荷を生じさせ、その結果、両方のキャパシタンスの短絡による故障、輝度情報キャリー導体間の好ましくないクロストーク（ｃｒｏｓｓｔａｌｋ：漏話）、および過度のダイナミック電力消費を生じさせる。Ｎ個の選択並列導体に関連する入力バス化構造とＭ個の輝度情報キャリー（輝度情報を担持する）並列導体に関連する入力バス化構造のクロスオーバの数を低減させることが望ましい。

（発明の概要）
表示装置のアレイの行列に配列されたピクセルに関するピクセル情報を転送するための本発明の特徴を実施した装置は、半導体スイッチを含んでいる。各スイッチは第１の端子、第２の端子および第３の端子を有している。第１のバスは、複数の第１の端子と上記スイッチの第１の端子との間で信号を伝達するために第１の複数の端子に結合されている。互いに分離されたローカル・バスが設けられている。所定のローカル・バスは、この所定のローカル・バスに関連する第２の複数の端子に結合された第１のバス・セクションを具えており、第１のバスとクロスオーバ（交差）する態様で延びている。ローカル・バスは第１のバス・セクションから延びる第２のバス・セクションを有し、また所定のローカル・バスに関連するスイッチの第２の端子にローカルのクラスタ化（ｃｌｕｓｔｅｒｉｎｇ）バス配列の形で結合された導体を有している。上記関連するスイッチは上記アレイの連続的に配置された列導体にそれぞれ結合された第３の端子を具備している。

（発明の実施の形態）
図１はＳＶＧＡ（Ｓｕｐｅｒ Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）液晶アレイに情報を記憶させるための集積化されたドライバ装置を示す図である。本発明はプラズマ表示装置のピクセルに情報を記憶させるために使用することもできることを理解すべきである。アナログ回路１１は、表示しようとする画像情報を表わすビデオ信号を例えばアンテナ１２から受信する。アナログ回路１１は、アナログ−ディジタル（Ａ／Ｄ）変換器１４への入力信号としてライン１３上にビデオ信号を供給する。

アナログ回路１１からのテレビジョン信号は、例えば水平方向にｍ＝６００行、垂直方向にｎ＝２４００列に配列された液晶セル１６ａのような多数のピクセル素子からなる液晶アレイ１６上に表示される。液晶アレイ１６は、液晶セル１６ａの垂直列の各々について１個ずつで、ｎ＝２４００列のデータ・ライン１７と、液晶セル１６ａの水平行の各々について１個ずつで、ｍ＝６００の選択ライン１８を含んでいる。

Ａ／Ｄ変換器１４は、１００グループの出力ライン２２を具えたメモリ２１に輝度レベル、すなわちグレー（ｇｒａｙ：灰）スケール・コードを供給する出力バス１９を有している。メモリ２１の出力ライン２２の各グループは、記憶されたディジタル情報を対応するディジタル−アナログ（Ｄ／Ａ）変換器２３に供給する。１００グループのライン２２にそれぞれ対応する１００個のＤ／Ａ変換器２３が存在する。Ｄ／Ａ変換器２３からの出力アナログ信号ＤＢＳ（ｊ）は、対応する輝度情報キャリー導体ＤＢ（ｊ）を介して、対応する列に関連するデマルチプレクサ・トランジスタＭＮＩに供給される。トランジスタＭＮＩは薄膜トランジスタ（ＴＦＴ）でもよい。記号（ｊ）は、１００個のＤ／Ａ変換器２３に関連する１乃至１００の値を仮定している。デマルチプレクサ・トランジスタＭＮＩは、対応する輝度情報キャリー導体ＤＢ（ｊ）上に発生した信号ＤＢＳ（ｊ）の情報を対応するサンプリング・キャパシタＣ４３に供給して、アナログ信号ＶＣ４３をそのキャパシタＣ４３中に記憶させる。信号ＶＣ４３は対応するデータ・ライン・ドライバ１００に供給され、該ドライバ１００は対応する列に関連する対応するデータ・ライン１７を駆動する。

選択ライン・スキャナ６０は、アレイ１６の所定の行を通常の態様で選択する行選択信号をライン１８中に発生する。１００本のデータ・ライン１７に発生した電圧は、３２マイクロ秒のライン時間の期間中に選択された行のピクセル１６ａに供給される。

輝度情報キャリー導体ＤＢ（ｊ）中に発生した図１の１００個の信号ＤＢＳ（ｊ）の所定のグループ中のサンプリングは、選択ワードを形成する対応するデータ−ワード・パルス信号（Ｄａｔａ Ｗｏｒｄ ｐｕｌｓｅ Ｓｉｇｎａｌ）ＤＷＳ（ｉ）の制御の下で同時に行なわれる。２４本の別々のデータ−ワード導体ＤＷ（ｉ）上に発生する２４個のパルス信号ＤＷＳ（ｉ）が存在し、この２４個のパルス信号ＤＷＳ（ｉ）は３２マイクロ秒の水平ライン時間の期間中に連続的に生ずる。符号（ｉ）は２４本の別々のデータ−ワード導体ＤＷ（ｉ）に関連する１乃至２４の値を仮定する。各パルス信号ＤＷＳ（ｉ）はキャパシタＣ４３中の１００個の信号ＤＢＳ（ｊ）の対応するグループのサンプリングを制御する。

時間を効率よく利用するために、２段パイプライン・サイクル（ｔｗｏ−ｓｔａｇｅ ｐｉｐｅｌｉｎｅ ｃｙｃｌｅ）が使用される。信号ＤＢＳ（ｊ）はパルス信号ＤＷＳ（ｉ）の動作によってデマルチプレックスされ、２４００個のキャパシタＣ４３中に記憶される。次いで、キャパシタＣ４３中の情報はデータ・ライン・ドライバ１００に同時に転送される。従って、キャパシタＣ４３は次の行情報のデマルチプレックスのために利用可能になり、一方先行する行情報はピクセルに供給される。

後述するように、図１の回路はバス化配列を除いて、例えば「Ａ ＤＡＴＡＬＩＮＥ ＤＲＩＶＥＲ ＦＯＲ ＡＰＰＬＹＩＮＧ ＢＲＩＧＨＴＮＥＳＳ ＳＩＧＮＡＬＳ ＴＯ Ａ ＤＩＳＰＬＡＹ（表示装置に輝度信号を供給するためのデータ・ライン・ドライバ）」という名称のシャーマン ワイズブロッド（Ｓｈｅｒｍａｎ Ｗｅｉｓｂｒｏｄ）氏の米国特許第５，６７３，０６３号に記載されている回路と同じように動作する。導体ＤＷ（ｉ）およびＤＢ（ｊ）の取り得るバス化配列については図２に関連して説明する。本発明の特徴を実施した導体ＤＷ（ｉ）およびＤＢ（ｊ）のバス化配列については図３に関連して説明する。図１、２、３で、同じ符号、番号は同じ項目（事項）あるいは機能を表わす。

前述のように、導体ＤＷ（ｉ）およびＤＢ（ｊ）に関連する入力バス化構造のクロスオーバ・キャパシタンスは、特に高解像度の自己走査形アクティブ・マトリックス液晶表示装置（ＡＭＬＣＤ：Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）に対する電力消費と歩留まり損失の双方の大きな原因となる可能性がある。表示装置を横切って延びる長い金属および多数のクロスオーバ（ソース／ドレイン金属−ゲート金属）は大きな容量性負荷を生じさせ、その結果、双方のキャパシタンスの短絡による故障、輝度情報キャリー導体間の好ましくないクロストーク（漏話）、および過度のダイナミック電力消費を生じさせる。図３のバス化配列は入力バス構成に関連する容量性クロスオーバの数を減少させ、それによって電力消費を減少させ、歩留まりを改善することができる。

図２のバス化配列では、図１のデマルチプレクサ・トランジスタＭＮ１のゲート信号ＤＷＳ（ｉ）を発生させるすべての導体ＤＷ（ｉ）は一緒にバス化され、すなわち全ディスプレイをすべて横切る。アレイの各列は対応するトランジスタＭＮ１に関連しており、このトランジスタＭＮ１は、対応する延長導体ＤＷＣ（ｉ）を介して上記のバス導体ＤＷ（ｉ）の１本に接続されたゲート電極を有してる。延長導体ＤＷＣ（ｉ）は、データ・スキャナ・トランジスタＭＮ１の最も近くに配置された対応するバス導体ＤＷ（ｉ）に接続されるので、過大なキャパシタンスを生じさせる問題は生じない。しかしながら、所定の延長導体ＤＷＣ（ｉ）をデータ・スキャナ・トランジスタＭＮ１から最も遠くにある対応するバス導体ＤＷ（ｉ）に接続することは、上記延長導体ＤＷＣ（ｉ）はこれが接続されない他のすべてのバス導体ＤＷ（ｉ）とクロスオーバしなければならないことを意味する。この他のバス導体ＤＷ（ｉ）に対する容量性結合ＣＰは、図２に示すように各クロスオーバ点でもたらされる。

都合の悪いことに、容量性クロスオーバの数は、次式
クロスオーバの数＝輝度情報キャリー導体ＤＢ（ｊ）の数×１／２×（データ・ワード導体ＤＷ（ｉ）数）
に従って、上記データ・ワード導体ＤＷ（ｉ）の数と共に相乗的に増加する。ダイナミック電力消費を減少させ、歩留まりを改善するように導体ＤＷＣ（ｉ）が導体ＤＷ（ｉ）のバスを横切る回数を減少させることが望ましい。

図３に示すように、本発明の特徴を実施した“クラスタ・バス化（ｃｌｕｓｔｅｒ ｂｕｓｓｉｎｇ）”バス構造では、輝度情報キャリー導体ＤＢ（ｊ）は個々に配列されてディスプレイを一様に横切るのではなく、例えば輝度情報キャリー導体ＤＢ（１）〜ＤＢ（４）のようにローカル（ｌｏｃａｌ）“クラスタ（ｃｌｕｓｔｅｒ）”の形に一緒にグループ化されている。輝度情報キャリー導体ＤＢ（１）〜ＤＢ（４）のクラスタは共通の導体ＤＷ（２４）を共有するゲート電極を有する４個のトランジスタＭＮ１に結合されている。この例では、輝度情報キャリー導体ＤＢ（ｊ）とデータ・ワード導体ＤＷ（ｉ）とのクロスオーバの回数は約４：１の割合で減少した。これによってダイナミック電力消費を減少させ、歩留まりを改善し、輝度情報キャリー導体間のクロストーク（漏話）を減少させることができるという利点が得られる。

図２の配列では、図１のマトリックス１６の２４個の隣接する列に結合されたトランジスタＭＮ１は連続するデータ・ワード信号ＤＷＳ（ｉ）によって制御されるゲートを有し、共通する信号ＤＢＳ（ｉ）を対応する列に供給する。比較すると、図３の構成では、図１のマトリックス１６の４個の隣接する列に結合された（関連する）トランジスタＭＮ１は、共通のデータ・ワード信号ＤＷ（２４）によって制御されるゲートを有し、４個の異なる信号ＤＢＳ（ｉ）を対応する列に供給する。

クラスタ・バス化配列は、バス構造に多数の新しいローカル・サブアレイＤＢＳＡを追加する。この新しいローカル・サブアレイはそれ自身による幾つかの追加のクロスオーバを付加するが（輝度情報キャリー導体当たり２．５個）、これはデータ・ワード導体マトリックスに対する主輝度情報キャリー導体のクロスオーバの平均回数を２０回／データ・ラインから僅か５回／データ・ラインに減少させるために支払う小さな代償にすぎない。従って、入力バス構造における全容量性結合は、クラスタ・バス技法を使用することにより約４分の１に削減される。例えば、１００個のＤＢ（ｊ）と２４個のＤＷ（ｉ）を有するディスプレイ装置では、図２の技法を使用するとクロスオーバの合計は２８８００になり、一方、図３のクラスタ・バス化を使用すると生じるクロスオーバの合計は７４５０になる。

従って、クラスタ・バス化の主な利点として、歩留まりが高く、電力消費が小さく、クロストークが減少する点がある。しかしながら、クラスタ・バス化の他の利点は１個の信号ＤＢＳ（ｊ）に接続される連続する列のパターンを解体することにある。人間の目は、大きなブロック・パターンに対しては非常に敏感であるために、信号ＤＢＳ（ｊ）−信号ＤＢＳ（ｊ）中の小さなエラーは、通常顕著な“ブロック”エラーを生じさせる。クラスタ・バス技法を使用すると、都合のよいことに、ブロックは、視聴者にそれほど目立たない細かいピッチに細かくばらばらに解体される。

従って、デマルチプレックスが、一般に２０あるいはそれ以上のラインを含む２信号形式のマトリックスを用いて行われるときは、サブアレイのクラスタを付加することにより主アレイの複雑さ並びにキャパシタンスが軽減され、構造が改善される。

図３のバス化配列と組合わせたときに本発明の特徴による集積化ドライバ回路を具えたＡＭＬＣＤを示す図である。 従来技術によるバス化構造を示す図である。 図１の装置に組み込むことができる本発明の特徴によるバス化構造を示す図である。

１６ 表示装置のアレイ
１６ａ ピクセル
ＭＮ１ トランジスタ・スイッチ
ＤＷ（ｉ） データ・ワード導体（第１のバス）
ＤＢ（ｊ） 輝度情報キャリー導体（列導体）
ＤＢＳＡ ローカル・サブアレイ（ローカル・バス）

Claims (3)

1. 表示装置の行列アレイの形態に配列されたピクセルに関連するピクセル情報を転送する装置であって、
   各々が第１の端子、第２の端子および第３の端子を有する複数の半導体スイッチであって、前記複数の半導体スイッチが、半導体スイッチの複数のグループに分けられ、前記半導体スイッチの複数のグループが、半導体スイッチの複数のサブグループに分けられており、前記各第１の端子はスイッチ制御信号を受信し、前記各第２の端子は前記行列アレイの前記ピクセルに画像情報を記憶させるための前記半導体スイッチに対する画像情報信号を受信し、前記各第３の端子は前記表示装置の前記行列アレイの連続的に配置された列導体に結合されている、前記複数の半導体スイッチと、
   複数の導体を有する制御バスと、
   各々のローカル・バスが、複数の導体を有し、前記半導体スイッチの各グループごとに配置されている、複数のローカル・バスと、
   を含み、
   前記各サブグループの前記各半導体スイッチの前記第１の端子が、共通の接続を介して前記制御バスの前記複数の導体の１つに接続されており、
   前記複数のローカル・バスの前記複数の導体は、前記制御バスの前記複数の導体と一度交差する態様で延びている第１のバス・セクションと、前記第１のバス・セクションの端部に結合された第２のバス・セクションとを有し、該第２のバス・セクションにおいて、前記各サブグループの前記半導体スイッチの前記各第２の端子が前記各ローカル・バスの前記複数の導体にそれぞれ結合されている、
   前記装置。
   
2. 前記半導体スイッチの各々の第３の端子は対応するデータ・ライン・ドライバの入力端子に結合されている、請求項１記載の装置。
   
3. 表示パネル用の信号デマルチプレクサであって、
   スイッチの複数のグループであって、前記スイッチのグループの各々が、複数のサブグループを含み、各サブグループは連続的に配列された、順番に番号が付されたスイッチ１乃至ｎを有し、各スイッチはそれぞれの入力端子、出力端子および制御端子を有し、各サブグループ中のすべてのスイッチの制御端子は共通制御端子に接続されており、それぞれの出力端子は前記表示パネル上の連続するデータ・ラインに結合される、前記スイッチの複数のグループと、
   データ・バスの複数のグループであって、データ・バスの各グループは、前記スイッチの各グループごとに配置され、順番に番号が付された導体１乃至ｎを有しており、データ・バスの各グループの順番に番号が付された導体は、前記各サブグループの対応する順番に番号が付されたスイッチの入力端子に結合されている、前記データ・バスの複数のグループと、
   複数の導体を含む制御バスと、
   前記制御バスの前記複数の導体の１つと前記各サブグループの前記共通制御端子との間の接続と、を有し、
   前記複数のデータ・バスの各グループが、前記制御バスの前記複数の導体と一度交差する態様で延びている第１のバス・セクションと、前記第１のバス・セクションの端部に結合された第２のバス・セクションとを有し、該第２のバス・セクションにおいて、前記各サブグループの前記スイッチの前記各入力端子が前記各データ・バスの前記複数の導体にそれぞれ結合されている、
   前記信号デマルチプレクサ。
   

Images