JP2007183581A

JP2007183581A - 能動素子アレイ基板

Info

Publication number: JP2007183581A
Application number: JP2006315105A
Authority: JP
Inventors: Meng-Yi Hung; 孟▲逸▼ 洪
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2005-12-30
Filing date: 2006-11-22
Publication date: 2007-07-19
Also published as: TW200725134A; US20070152218A1; KR20070072367A; TWI322319B

Abstract

【課題】能動素子アレイ基板を提供する。
【解決手段】スキャンラインおよびデータラインが基板の表示領域に配設され、複数のピクセル領域が表示領域上に形成される。スイッチ素子がピクセル領域に配設され、各スイッチ素子はスキャンラインおよびデータラインと電気的に接続される。ピクセル電極がピクセル領域に配設され、各ピクセル電極はスイッチ素子と電気的に接続される。ワイヤは基板の非表示領域に配設され、各ワイヤの少なくとも一部分は第１導電体層および第２導電体層を含む。ここで、第２導電体層は第１導電体層の上に配設され、第１導電体層と第２導電体層は並列に接続される。第１導電体層は、スキャンライン、データラインおよびピクセル電極のいずれかと同じ層に形成される。第２導電体層は、スキャンライン、データラインおよびピクセル電極のいずれかであって第１導電体層とは異なるものと、同じ層に形成される。
【選択図】図２Ａ

Description

本発明は、素子アレイ基板、特に能動素子アレイ基板に関する。

ディスプレイに対する需要がますます高まっている中、ディスプレイメーカーは関連ディスプレイの開発に力を注いでいる。ディスプレイには多くの種類があるが、そのなかでディスプレイ市場のトップを走ってきたのは、優れた表示画質と高度な技術を持つ陰極線管（ＣＲＴ）であった。しかし、環境保護の概念が広まるに従って、電力消費量や放熱量が大きいＣＲＴは、設置する平坦なスペースがある程度必要なこともあり、軽量、薄型、小型で高さが低くおしゃれ且つ省エネタイプが求められている市場のトレンドに合うものではなくなってきた。このため、高精細で、スペース利用効率が高く、消費電力が少ない上に放熱がないという利点を持つ薄膜トランジスタ液晶ディスプレイ（ＴＦＴＬＣＤ）が徐々に主流となってきている。しかし現在、液晶ディスプレイのサイズが次第に大型化するにつれて、液晶ディスプレイ中に設けられる金属ワイヤの長さも徐々に長くなり、金属ワイヤのインピーダンスの増加および信号遅延がますます深刻な問題となってきている。

図１は、従来の薄膜トランジスタ（ＴＦＴ）アレイ基板を示す上面図である。同図によれば、従来のＴＦＴアレイ基板１００は、基板１１０、複数のスキャンライン１２０、複数のデータライン１３０、複数のＴＦＴ１４０、複数のピクセル電極１５０、複数のワイヤ１６０および複数のパッド１７０を備える。なお、基板１１０は表示領域１１０ａと非表示領域１１０ｂに分割される。また、スキャンライン１２０およびデータライン１３０は表示領域１１０ａに配設される。スキャンライン１２０およびデータライン１３０によって、表示領域１１０ａは複数のピクセル領域１１０ｃに分割される。さらに、ＴＦＴ１４０はそれぞれピクセル領域１１０ｃに設けられ、スキャンライン１２０およびデータライン１３０によって制御される。

ピクセル電極１５０はそれぞれピクセル領域１１０ｃに配設され、各ピクセル電極１５０は対応するＴＦＴ１４０と電気的に接続されている。パッド１７０とワイヤ１６０は非表示領域１１０ｂに配設され、各ワイヤ１６０は対応するスキャンライン１２０またはデータライン１３０およびパッド１７０に接続されている。例えば、電子信号は通常、パッド１７０、ワイヤ１６０、データライン１３０、ＴＦＴ１４０を順番に通過して、ピクセル電極１５０に入力される。しかし、ワイヤ１６０はそれぞれ長さが異なるので、ワイヤ１６０間でインピーダンスが異なってしまう。ワイヤ１６０のうち任意の２本のインピーダンスの差を具体的に表すと、次のようになる。

ここで、ω１はワイヤ１６０の表面抵抗、Ｌはワイヤ１６０の長さ、Ｗはワイヤ１６０の幅である。この式から、幅Ｗを一定とすると、インピーダンスの差は２本のワイヤ１６０の長さの差に正比例することが分かる。任意の２本のワイヤ１６０間でインピーダンスの差が非常に大きくなれば、このような従来のＴＦＴアレイ基板１００を持つ液晶ディスプレイで画像表示を行う場合、画像表示が不均一になりがちである。

以上より、本発明は非表示領域に設けられるワイヤ間でのインピーダンスの差を低減できる能動素子アレイ基板を提供することを目的とする。

以上またはその他の目的を達成するべく、本発明は以下の特徴を有する能動素子アレイ基板を提供する。該能動素子アレイ基板は、基板、複数のスキャンライン、複数のデータライン、複数のスイッチ素子、複数のピクセル電極および複数の第１ワイヤを有する。基板は表示領域および非表示領域を有する。スキャンラインは表示領域に配設される。データラインも表示領域に配設され、スキャンラインおよびデータラインによって表示領域が複数のピクセル領域に分割される。スイッチ素子は、それぞれピクセル領域に配設され、スキャンラインおよびデータラインと電気的に接続される。ピクセル電極は、それぞれピクセル領域に配設され、対応するスイッチ素子と電気的に接続される。第１ワイヤは、非表示領域に配設される。第１ワイヤのそれぞれの少なくとも一部分は、第１導電体層および第２導電体層を有する。第１導電体層は基板上に配設され、第２導電体層は第１導電体層上に配設され、第１導電体層と並列に電気接続される。第１導電体層はスキャンライン、データラインおよびピクセル電極のうちいずれかと同じ層に設けられる。第２導電体層はスキャンライン、データラインおよびピクセル電極のうち第１導電体層とは異なるものと同じ層に設けられている。

本発明の実施形態によれば、第１ワイヤはそれぞれ、スキャンラインのうち１本またはデータラインのうち１本と接続されるとしてもよい。

本発明の実施形態によれば、当該能動素子アレイ基板は、非表示領域に配設された複数の第２ワイヤをさらに備え、第２ワイヤはそれぞれ、スキャンラインまたはデータラインと同じ層に設けられている。

本発明の実施形態によれば、第１ワイヤは第２ワイヤより長い。

本発明の実施形態によれば、第２ワイヤはそれぞれ、スキャンラインのうち１本またはデータラインのうち１本と接続されている。

本発明の実施形態によれば、第１ワイヤはそれぞれ、第１導電体層と第２導電体層の間に設けられた第１誘電体層をさらに有する。第１誘電体層は、第１導電体層の一部を露出させる複数の第１コンタクトホールを含む。第２導電体層は第１コンタクトホールを被覆し、第１導電体層と並列に電気接続されている。

本発明の実施形態によれば、第１ワイヤはそれぞれ、第２導電体層上に配設された第３導電体層をさらに有する。第１導電体層、第２導電体層および第３導電体層は並列に電気接続される。第１導電体層はスキャンラインと同じ層に設けられ、第２導電体層はデータラインと同じ層に設けられ、第３導電体層はピクセル電極と同じ層に設けられる。

本発明の実施形態によれば、第１ワイヤはそれぞれ、第１導電体層と第２導電体層の間に設けられた第１誘電体層、および第２導電体層と第３導電体層の間に設けられた第２誘電体層をさらに有する。第２誘電体層は、第２導電体層の一部を露出させる複数の第２コンタクトホールを含む。第３導電体層は第２コンタクトホールを被覆し第２導電体層と並列に電気接続される。第１誘電体層および第２誘電体層には第１導電体層の一部を露出させる複数の第１コンタクトホールが設けられる。第３導電体層は第１コンタクトホールを被覆し第１導電体層と並列に電気接続されている。

本発明の実施形態によれば、第１ワイヤはそれぞれ、第１導電体層と第２導電体層の間に配設された第１誘電体層をさらに有する。第１誘電体層は第１導電体層の一部を露出させる複数の第１コンタクトホールを含む。第２導電体層は第１コンタクトホールを被覆し第１導電体層と並列に電気接続されている。

本発明の実施形態によれば、第１ワイヤはそれぞれ、第２導電体層と第３導電体層の間に配設された第２誘電体層をさらに有する。第２誘電体層は第２導電体層の一部を露出させる複数の第２コンタクトホールを含む。第３導電体層は第２コンタクトホールを被覆し第２導電体層と並列に電気接続されている。

本発明の実施形態によれば、当該能動素子アレイ基板は、非表示領域に配設された複数のパッドをさらに備える。第１ワイヤのそれぞれの一端はパッドのうちの１つに接続されている。

本発明の実施形態によれば、スイッチ素子はＴＦＴであってもよい。

上記より、本発明によれば、非表示領域に設けられるワイヤの一部またはすべてを、並列に接続された複数の導電体層によって構成する。このような構成とすることで、すべてのワイヤを１層の導電体層から構成している従来技術に比べると、本発明はワイヤ間のインピーダンスの差を小さくできる。従って、より均一な画像表示を実現できる。

以下において、上記およびその他の目的ならびに本発明の特徴および効果を明らかにするべく、添付の図面を参照しつつ望ましい実施形態を詳細に説明する。

上述の一般的な説明および以下に述べる具体的な説明は例示にすぎず、必要に応じて本発明をさらに詳細に説明する。

従来のＴＦＴアレイ基板を示す上面図である。

本発明の第１の実施の形態に係る能動素子アレイ基板を示す、上面図である。

図２Ａに示すラインＡ−Ａ’に沿った断面図である。

本発明の第１の実施の形態に係る別の第１ワイヤを示す断面図である。

本発明の第２の実施の形態に係る第１ワイヤを示す断面図である。

＜第１の実施の形態＞
図２Ａは、本発明の第１の実施の形態に係る能動素子アレイ基板を示す上面図、図２Ｂは図２Ａに示すラインＡ−Ａ’に沿った断面図である。図２Ａおよび図２Ｂに示すように、本実施の形態に係る能動素子アレイ基板２００は、基板２１０、複数のスキャンライン２２０、複数のデータライン２３０、複数のスイッチ素子２４０、複数のピクセル電極２５０、複数の第１ワイヤ２６０、複数の第２ワイヤ２８０および複数のパッド２７０を備える。基板２１０は、表示領域２１０ａおよび非表示領域２１０ｂを有する。また、スキャンライン２２０およびデータライン２３０は、表示領域２１０ａに配設される。スキャンライン２２０およびデータライン２３０は、表示領域２１０ａを複数のピクセル領域２１０ｃに分割する。さらに、スイッチ素子２４０はそれぞれ、ピクセル領域２１０ｃに配設され、スキャンライン２２０およびデータライン２３０によって制御される。なお、スイッチ素子２４０は例えば、ＴＦＴであってもよい。

ピクセル電極２５０はそれぞれ、ピクセル領域２１０ｃに配設され、対応するスイッチ素子２４０と電気的に接続される。また、パッド２７０、第１ワイヤ２６０および第２ワイヤ２８０はすべて、非表示領域２１０ｂに配設されており、各第２ワイヤ２８０は１層の導電体層から形成される。例えば、各第２ワイヤ２８０は、スキャンライン２２０またはデータライン２３０と同じ層に形成されている。さらに、第１ワイヤ２６０は第２ワイヤ２８０よりも長い。本実施形態によれば、各第１ワイヤ２６０および各第２ワイヤ２８０は、スキャンライン２２０またはデータライン２３０およびパッド２７０に接続されるとしてもよい。さらに詳細に説明すると、各第１ワイヤ２６０の少なくとも一部分は第１導電体層２６２ａおよび第２導電体層２６２ｂを備える。第１導電体層２６２ａは基板２１０の上に設けられ、第２導電体層２６２ｂは第１導電体層２６２ａの上に設けられ、第１導電体層２６２ａと並列に電気接続される。例えば、電子信号は、パッド２７０、第１ワイヤ２６０、データライン２３０およびスイッチ素子２４０を順番に通過し、ピクセル電極２５０に入力されるとしてもよい。または、パッド２７０、第２ワイヤ２８０、データライン２３０およびスイッチ素子２４０を順番に通過し、ピクセル電極２５０に入力されるとしてもよい。

本実施形態によれば、第１導電体層２６２ａはスキャンライン２２０と同じ層に設けられ、第２導電体層２６２ｂはデータライン２３０と同じ層に設けられるとしてもよい。または、第１導電体層２６２ａはスキャンライン２２０と同じ層に設けられ、第２導電体層２６２ｂはピクセル電極２５０と同じ層に設けられるとしてもよい。または、第１導電体層２６２ａはデータライン２３０と同じ層に設けられ、第２導電体層２６２ｂはピクセル電極２５０と同じ層に設けられるとしてもよい。以上の説明から明らかであるが、第１導電体層２６２ａおよび第２導電体層２６２ｂを形成する処理は、現在用いられている処理による対応が可能で、別の処理を追加する必要はない。

上述した通り、第２ワイヤ２８０は１層の導電体層から成り、第１ワイヤ２６０は複数の導電体層から成るので、第２ワイヤ２８０と第１ワイヤ２６０間のインピーダンスの差は以下の式で表せる。

ここで、ω２は並列に接続された第１導電体層２６２ａおよび第２導電体層２６２ｂの表面抵抗、ω１は１層の導電体層から成る第２ワイヤ２８０の表面抵抗、Ｌ３は第２ワイヤ２８０の長さ、Ｗ３は第２ワイヤ２８０の幅、Ｌ４は第１ワイヤ２６０の長さ、Ｗ４は第１ワイヤ２６０の幅である。通常の条件下であれば、上記の式で表されるインピーダンスの差は、従来より小さくなるはずである。上記の式で表されるインピーダンスの差が従来より大きくなる場合は、導電ワイヤの多層構造の長さや積層される導電体層の数などのパラメータを変化させて、インピーダンスの差がそれ以上大きくならないように調整することができる。

従来のワイヤは１層の導電体層から成っているが、本発明によればワイヤの一部が並列に接続された複数の導電体層から成っている。このため、本発明の実施の形態に係る第１ワイヤ２６０は従来技術より低い表面抵抗を持つ。つまり、本発明の実施の形態においては、第２ワイヤ２８０と第１ワイヤ２６０のインピーダンスの差が従来に比べ小さくなっている。このため、インピーダンスの差が過剰に大きくなることに起因する不均一な画像表示という問題を改善することができる。また、本発明に係る第１ワイヤ２６０は、パッド２７０およびスキャンライン２２０またはデータライン２３０と接続される構成に限定されない。並列に接続された複数の導電体層から成る第１ワイヤ２６０は、信号遅延や信号減衰などを低減するために、非表示領域２１０ｂに配設されるほかの回路に使用するとしてもよい。

本発明によれば、第１ワイヤ２６０のみの構成を並列に接続された複数の導電体層から成るとし、第２ワイヤ２８０は１層の導電体層から成るとしたが、第２ワイヤ２８０も並列に接続された複数の導電体層から成るとしてもよい。このような構成としても、ワイヤ間のインピーダンスの差を小さくできる。

図２Ｃは、本発明の第１の実施の形態に係る別の第１ワイヤを示す断面図である。同図によれば、第１ワイヤ２６０は第１導電体層２６２ａと第２導電体層２６２ｂの間に第１誘電体層２６４をさらに含む。ここで、第１誘電体層２６４は、第１導電体層２６２ａの一部を露出させるコンタクトホール２６４ａを複数含む。第２導電体層２６２ｂはコンタクトホール２６４ａを被覆し、第１導電体層２６２ａと並列に電気接続されている。この実施形態において、第１誘電体層２６４はゲート絶縁層またはパッシベーション層であってもよい。第１誘電体層２６４がパッシベーション層である場合、コンタクトホール２６４ａの形成はスイッチ素子２４０のコンタクトホール（不図示）の形成と一緒に行われる。

＜第２の実施の形態＞
図３Ａから図３Ｅは、本発明の第２の実施の形態に係る第１ワイヤを示す断面図である。図３Ａは図２Ｂと類似しており、唯一の相違点は、インピーダンスをさらに低減するべく第１ワイヤ２６０が第２導電体層２６２ｂ上に配設された第３導電体層２６２ｃをさらに含むことにある。第１導電体層２６２ａ、第２導電体層２６２ｂおよび第３導電体層２６２ｃは、並列に電気接続されている。本実施形態においては、第１導電体層２６２ａはスキャンライン２２０と同じ層に形成され、第２導電体層２６２ｂはデータライン２３０と同じ層に形成され、第３導電体層２６２ｃはピクセル電極２５０と同じ層に形成されるとしてもよい。

図３Ｂは図２Ｃと類似しており、唯一の相違点は、第２導電体層２６２ｂを形成後、第２導電体層２６２ｂ上に第３導電体層２６２ｃが形成されていることにある。第２導電体層２６２ｂはコンタクトホール２６４ａを介して第１導電体層２６２ａと並列に電気接続され、第３導電体層２６２ｃは第２導電体層２６２ｂ上に配設されているので、第１導電体層２６２ａ、第２導電体層２６２ｂおよび第３導電体層２６２ｃは、並列に電気接続される。

図３Ｃは図３Ａと類似しており、唯一の相違点は、第１ワイヤ２６０が第２導電体層２６２ｂと第３導電体層２６２ｃの間に配設された第２誘電体層２６６をさらに有することにある。第２誘電体層２６６は、第２導電体層２６２ｂの一部を露出させるコンタクトホール２６６ａを複数含む。第３導電体層２６２ｃは、コンタクトホール２６６ａを被覆しているので、コンタクトホール２６６ａを介して第２導電体層２６２ｂと並列に電気接続される。第２導電体層２６２ｂは第１導電体層２６２ａ上に積層され、第３導電体層２６２ｃはコンタクトホール２６６ａを介して第２導電体層２６２ｂに電気的に接続されているので、第１導電体層２６２ａ、第２導電体層２６２ｂおよび第３導電体層２６２ｃは、並列に電気接続されている。第２誘電体層２６６がパッシベーション層である場合、コンタクトホール２６６ａの形成はスイッチ素子２４０のコンタクトホール（不図示）の形成と一緒に行われる。

図３Ｄは図３Ｃと類似しており、唯一の相違点は、第１誘電体層２６４が第１導電体層２６２ａと第２導電体層２６２ｂの間に、第２誘電体層２６６が第２導電体層２６２ｂと第３導電体層２６２ｃの間に配設されていることにある。第２誘電体層２６６は、第２導電体層２６２ｂの一部を露出させるコンタクトホール２６６ａを複数含む。また、第１誘電体層２６４および第２誘電体層２６６にまたがって複数のコンタクトホール２６６ｂが形成され、当該コンタクトホール２６６ｂによって、第１導電体層２６２ａの一部が露出している。第３導電体層２６２ｃがコンタクトホール２６６ａおよび２６６ｂを被覆している。このため、第１導電体層２６２ａ、第２導電体層２６２ｂおよび第３導電体層２６２ｃは、並列に電気接続される。コンタクトホール２６６ａおよび２６６ｂの形成は、スイッチ素子２４０のコンタクトホール（不図示）の形成と一緒に行ってもよい。こうすることによって、本発明は現在使用されている処理を用いて実施することができる。

図３Ｅは図３Ｄと類似しており、唯一の相違点は、第３導電体層２６２ｃの被覆範囲がコンタクトホール２６６ａおよび２６６ｂに限定され、第１導電体層２６２ａが第３導電体層２６２ｃを介して第２導電体層２６２ｂと並列に電気接続されていることにある。コンタクトホール２６６ａおよび２６６ｂの形成は、スイッチ素子２４０のコンタクトホール（不図示）の形成と一緒に行ってもよい。こうすることによって、本発明は現在使用されている処理を用いて実施することができる。

本発明に係る能動素子アレイ基板が奏する効果を以下にまとめる。
１．非表示領域に配設するワイヤを１層の導電体層で形成する従来技術とは異なり、本発明においては、１層の導電体層から成るワイヤの一部またはすべてを変形して、並列に接続された複数の導電体層によって形成している。本発明に係る、並列に接続された複数の導電体層から成るワイヤのインピーダンス値は従来に比べて低くなるので、信号遅延や信号減衰を低減することができる。さらに、ワイヤ間のインピーダンスの差も小さくでき、画像表示が不均一になるのを防ぐことができる。
２．本発明に係る能動素子アレイ基板は、現在用いられている処理による対応が可能で、別の処理を追加する必要がない。

本発明の範囲または目的を離れることなく本発明に係る構成をさまざまに変形することができるのは、当業者には明らかである。このことから、本願の請求項およびそれに類するものの範囲内にある限り、さまざまな変形例も本発明の範囲に含まれる。

Claims

能動素子アレイ基板であって、
表示領域および非表示領域を有する基板と、
前記表示領域に配設された複数のスキャンラインと、
前記表示領域に配設された複数のデータラインであって、前記スキャンラインおよび当該データラインによって前記表示領域が複数のピクセル領域に分割される複数のデータラインと、
複数のスイッチ素子であって、それぞれ前記ピクセル領域に配設され、前記スキャンラインおよび前記データラインと電気的に接続されている複数のスイッチ素子と、
複数のピクセル電極であって、それぞれ前記ピクセル領域に配設され、対応する前記スイッチ素子と電気的に接続されている複数のピクセル電極と、
前記非表示領域に配設された複数の第１ワイヤと
を備え、
前記第１ワイヤのそれぞれの少なくとも一部分は、
前記基板上に配設された第１導電体層、および
前記第１導電体層上に配設され、前記第１導電体層と並列に電気接続された第２導電体層
を有し、
前記第１導電体層は前記スキャンライン、前記データラインおよび前記ピクセル電極のうちいずれかと同じ層に設けられ、前記第２導電体層は前記スキャンライン、前記データラインおよび前記ピクセル電極のうち前記第１導電体層とは異なるものと同じ層に設けられている
能動素子アレイ基板。
前記第１ワイヤはそれぞれ、前記スキャンラインのうち１本または前記データラインのうち１本と接続されている
請求項１に記載の能動素子アレイ基板。
前記非表示領域に配設された複数の第２ワイヤ
をさらに備え、
前記第２ワイヤはそれぞれ、前記スキャンラインまたは前記データラインと同じ層に設けられている
請求項１に記載の能動素子アレイ基板。
前記第１ワイヤは前記第２ワイヤより長い
請求項３に記載の能動素子アレイ基板。
前記第２ワイヤはそれぞれ、前記スキャンラインのうち１本または前記データラインのうち１本と接続されている
請求項３に記載の能動素子アレイ基板。
前記第１ワイヤはそれぞれ、前記第１導電体層と前記第２導電体層との間に設けられた第１誘電体層をさらに有し、前記第１誘電体層は、前記第１導電体層の一部を露出させる複数の第１コンタクトホールを含み、前記第２導電体層は前記第１コンタクトホールを被覆し、前記第１導電体層と並列に電気接続されている
請求項１に記載の能動素子アレイ基板。
前記第１ワイヤはそれぞれ、前記第２導電体層上に配設された第３導電体層をさらに有し、前記第１導電体層、前記第２導電体層および前記第３導電体層は並列に電気接続され、前記第１導電体層は前記スキャンラインと同じ層に設けられ、前記第２導電体層は前記データラインと同じ層に設けられ、前記第３導電体層は前記ピクセル電極と同じ層に設けられる
請求項１に記載の能動素子アレイ基板。
前記第１ワイヤはそれぞれ、
前記第１導電体層と前記第２導電体層との間に設けられた第１誘電体層、
前記第２導電体層と前記第３導電体層との間に設けられた第２誘電体層であって、前記第２導電体層の一部を露出させる複数の第２コンタクトホールを含む第２誘電体層
をさらに有し、
前記第３導電体層は前記第２コンタクトホールを被覆し前記第２導電体層と並列に電気接続され、前記第１誘電体層および前記第２誘電体層には前記第１導電体層の一部を露出させる複数の第１コンタクトホールが設けられ、前記第３導電体層は前記第１コンタクトホールを被覆し前記第１導電体層と並列に電気接続されている
請求項７に記載の能動素子アレイ基板。
前記第１ワイヤはそれぞれ、前記第１導電体層と前記第２導電体層との間に配設された第１誘電体層をさらに有し、前記第１誘電体層は前記第１導電体層の一部を露出させる複数の第１コンタクトホールを含み、前記第２導電体層は前記第１コンタクトホールを被覆し前記第１導電体層と並列に電気接続されている
請求項７に記載の能動素子アレイ基板。
前記第１ワイヤはそれぞれ、前記第２導電体層と前記第３導電体層との間に配設された第２誘電体層をさらに有し、前記第２誘電体層は前記第２導電体層の一部を露出させる複数の第２コンタクトホールを含み、前記第３導電体層は前記第２コンタクトホールを被覆し前記第２導電体層と並列に電気接続されている
請求項７に記載の能動素子アレイ基板。
前記非表示領域に配設された複数のパッドをさらに備え、前記第１ワイヤのそれぞれの一端は前記パッドのうちの１つに接続されている
請求項１に記載の能動素子アレイ基板。
前記スイッチ素子は薄膜トランジスタである
請求項１に記載の能動素子アレイ基板。