JP3840791B2 - 金属膜を有する基板及びその製造方法 - Google Patents
金属膜を有する基板及びその製造方法 Download PDFInfo
- Publication number
- JP3840791B2 JP3840791B2 JP8242198A JP8242198A JP3840791B2 JP 3840791 B2 JP3840791 B2 JP 3840791B2 JP 8242198 A JP8242198 A JP 8242198A JP 8242198 A JP8242198 A JP 8242198A JP 3840791 B2 JP3840791 B2 JP 3840791B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- metal
- substrate
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は金属膜を有する基板及びその製造方法に関する。
【０００２】
【従来の技術】
金属膜を有する基板には、例えば、アクティブマトリックス型の液晶表示装置において、画素電極及びスイッチング素子としての薄膜トランジスタを備えた薄膜トランジスタ基板がある。図２は従来のこのような薄膜トランジスタ基板の一例の一部を示したものである。この薄膜トランジスタ基板はガラス基板１を備えている。ガラス基板１の上面の所定の箇所にはＣｒからなるゲート電極２を含む走査信号ライン（図示せず）が形成され、その上面全体にはゲート絶縁膜３が形成されている。ゲート絶縁膜３の上面の所定の箇所でゲート電極２に対応する部分にはアモルファスシリコンからなる半導体層４が形成されている。半導体層４の上面中央部にはブロッキング層５が形成されている。ブロッキング層５の上面両側及びその両側における半導体層４の上面にはｎ+シリコン層６、７が形成されている。ｎ+シリコン層６、７の上面にはＣｒからなる第１のドレイン電極８及び第１のソース電極９が形成されている。第１のドレイン電極８の上面及びゲート絶縁膜３の上面の所定の箇所にはＡｌからなる第２のドレイン電極１０を含むデータ信号ライン（図示せず）が形成されている。第１のソース電極９及びその近傍のゲート絶縁膜３の上面の所定の箇所にはＩＴＯ（インジウム−錫酸化物）からなる第２のソース電極１１が形成されている。第２のソース電極１１の上面の所定の箇所にはＡｌからなる第３のソース電極１２が形成されている。以上の各部の上面全体には層間絶縁膜１３が形成されている。層間絶縁膜１３の所定の箇所で第２のソース電極１１に対応する部分にはコンタクトホール１４が形成されている。コンタクトホール１４の部分及び層間絶縁膜１３の上面の所定の箇所にはＩＴＯからなる画素電極１５が第２のソース電極１１に接続されて形成されている。
【０００３】
このように、従来の薄膜トランジスタ基板では、ＩＴＯからなる画素電極１５を同じくＩＴＯからなる第２のソース電極１１に接続している。これは、画素電極１５と第２のソース電極１１との間のコンタクトを良好とするためである。比較のために、例えば図３に示す仮想の薄膜トランジスタ基板について説明すると、ＩＴＯからなる第２のソース電極１１を形成せずに、Ａｌからなる第３のソース電極１２をゲート絶縁膜３の上面の所定の箇所まで延ばし、これにコンタクトホール１４を介してＩＴＯからなる画素電極１５を接続することも考えられる。しかしながら、この場合、第３のソース電極１２の材料であるＡｌは酸化されやすい金属であるので、その表面にすぐに自然酸化膜（図示せず）が形成され、第３のソース電極１２と画素電極１５との間のコンタクト抵抗が非常に高くなり、好ましくない。また、図３に示す構造において、第２のドレイン電極１０を含むデータ信号ライン及び第３のソース電極１２を例えばＣｒによって形成することも考えられる。この場合、Ｃｒは酸化されにくい金属であるので、第３のソース電極１２の表面に自然酸化膜が形成されず、第３のソース電極１２と画素電極１５との間のコンタクトを良好とすることができる。しかしながら、Ｃｒの抵抗値はＡｌの抵抗値よりも大きいので、データ信号ラインの抵抗が大きくなり、ひいては薄膜トランジスタの性能が低下し、これも好ましくない。
【０００４】
【発明が解決しようとする課題】
そこで、従来の薄膜トランジスタ基板では、上述のように、ＩＴＯからなる第２のソース電極１１を形成し、これにＩＴＯからなる画素電極１５を接続している。しかしながら、このような薄膜トランジスタ基板では、ＩＴＯからなる第２のソース電極１１を形成しなければならないので、すなわち、ＩＴＯ膜を成膜し、その上面全体にフォトレジスト膜を形成し、露光現像を行うことによりフォトレジスト膜をパターニングし、このフォトレジストパターンをマスクとしてＩＴＯ膜をエッチングし、フォトレジストパターンを剥離する等の工程を経ることになるので、製造工程数が大幅に増加するという問題があった。
この発明の課題は、所定の一の金属膜と所定の他の金属膜との間のコンタクトを良好とすることができる上、製造工程数を少なくすることである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明に係る金属膜を有する基板は、基板と、この基板上に形成されたＡｌまたはＡｌ合金からなる金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、ＡｌまたはＡｌ合金よりも酸化還元電位が高い材料が混在されて形成された前記金属膜との合金層と、この合金層に接続されて形成されたＩＴＯからなる金属酸化膜とを具備したものである。
請求項４記載の発明に係る金属膜を有する基板は、基板と、この基板上に形成された金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、このコンタクトホールを介して前記金属膜の少なくとも表面に前記金属膜よりも酸化還元電位が高い金属のイオンをドービングすることにより形成される合金層と、この合金層に接続されて形成されたＩＴＯからなる金属酸化膜とを具備したものである。
請求項５記載の発明に係る金属膜を有する基板の製造方法は、ＡｌまたはＡｌ合金からなる金属膜及びこの金属膜の表面に形成されたＩＴＯからなる金属酸化膜を有する基板の製造方法であって、前記金属膜上に絶縁膜を形成し、この絶縁膜にコンタクトホールを形成し、このコンタクトホールを介して前記金属膜の少なくとも表面にＡｌまたはＡｌ合金よりも酸化還元電位が高い金属のイオンをドービングし、前記コンタクトホールの部分及び前記絶縁膜上に前記金属酸化膜を形成することを特徴とする金属膜を有する基板の製造方法。
この発明によれば、ＡｌまたはＡｌ合金からなる酸化されやすい金属膜の少なくとも表面に酸化されにくい金属、すなわち酸化還元電位が高い金属イオンをドーピングすると、金属膜の表面にこれらの合金層が形成され、この合金層の表面にＩＴＯからなる金属酸化膜を形成することになるので、金属膜と金属酸化膜との間のコンタクトを合金層を介して良好とすることができる上、金属膜の表面に金属イオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【０００６】
【発明の実施の形態】
図１（Ａ）〜（Ｃ）はそれぞれこの発明の一実施形態における薄膜トランジスタ基板の各製造工程を示したものである。そこで、これらの図を順に参照して、この実施形態における薄膜トランジスタ基板の製造方法について説明する。まず、図１（Ａ）に示すように、ガラス基板２１の上面の所定の箇所にＣｒからなるゲート電極２２を含む走査信号ライン（図示せず）を形成し、その上面全体に窒化シリコンからなるゲート絶縁膜２３を形成する。次に、ゲート絶縁膜２３の上面の所定の箇所でゲート電極２２に対応する部分にアモルファスシリコンからなる半導体層２４を形成する。次に、半導体層２４の上面中央部に窒化シリコンからなるブロッキング層２５を形成する。次に、ブロッキング層２５の上面両側及びその両側における半導体層２４の上面にｎ+シリコン層２６、２７を形成する。次に、ｎ+シリコン層２６、２７の上面にＣｒからなる第１のドレイン電極２８及び第１のソース電極２９を形成する。次に、第１のドレイン電極２８の上面及びゲート絶縁膜２３の上面の所定の箇所にＡｌまたはＡｌ合金からなる第２のドレイン電極３０を含むデータ信号ライン（図示せず）を形成する。また、第１のソース電極２９及びその近傍のゲート絶縁膜２３の上面の所定の箇所にＡｌまたはＡｌ合金からなる第２のソース電極３１を形成する。次に、以上の各部の上面全体には窒化シリコンからなる層間絶縁膜３２を形成する。次に、層間絶縁膜３２の所定の箇所で第２のソース電極３１に対応する部分にコンタクトホール３３を形成する。
【０００７】
次に、図１（Ｂ）に示すように、層間絶縁膜３２をマスクとしてＣｒイオンを例えば加速電圧１０ｋＶ、ドーズ量５×１０15個／ｃｍ2でドーピングし、ＡｌまたはＡｌ合金からなる第２のソース電極３１のコンタクトホール３３を介して露出された表面にＡｌ−Ｃｒ合金層３４を形成する。この場合、ＡｌまたはＡｌ合金からなる第２のソース電極３１の表面に自然酸化膜が形成されていても、ドーピンクされたＣｒイオンが拡散することにより、同表面にＡｌ−Ｃｒ合金層３４が形成される。また、この場合使用するイオンドーピング装置としては、一例として、図示していないが、スパッタ方式のイオン源でＣｒイオンビーム及び反応ガスイオンビームを発生させ、この発生されたＣｒイオンビーム及び反応ガスイオンビームをイオン搬送ダクト内に導入し、イオン搬送ダクトに介在されたマグネット方式のマスフィルタでＣｒイオンビームと反応ガスイオンビームとを分離し、Ｃｒイオンビームのみを真空とされた反応室内に導入し、この導入されたＣｒイオンビームを反応室内に配置された試料の表面に図１（Ｂ）に示すように照射し、これにより試料の表面つまりＡｌまたはＡｌ合金からなる第２のソース電極３１のコンタクトホール３３を介して露出された表面にＡｌ−Ｃｒ合金層３４を形成するものを用いてもよい。なお、イオン搬送ダクト内に残留する反応ガスイオンは真空吸引手段によって吸引される。次に、図１（Ｃ）に示すように、コンタクトホール３３の部分及び層間絶縁膜３２の上面の所定の箇所にＩＴＯからなる画素電極３５をＡｌ−Ｃｒ合金層３４に接続させて形成する。
【０００８】
このように、この薄膜トランジスタ基板の製造方法では、ＡｌまたはＡｌ合金からなる第２のソース電極（金属膜）３１のコンタクトホール３３を介して露出された表面に酸化されにくいＣｒのイオンをドーピングすることにより、第２のソース電極３１の表面にＡｌ−Ｃｒ合金層３４を形成し、このＡｌ−Ｃｒ合金層３４の表面にＩＴＯ等の金属酸化物からなる画素電極３５を形成しているので、ＡｌまたはＡｌ合金からなる第２のソース電極３１とＩＴＯからなる画素電極３５との間のコンタクトをＡｌ−Ｃｒ合金層３４を介して良好とすることができる。しかも、第２のソース電極３１の表面にＣｒイオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【０００９】
なお、上記実施形態では、図１（Ｂ）に示すように、層間絶縁膜３２をマスクとしてＣｒイオンをドーピングする場合について説明したが、これに限定されるものではない。例えば、図示していないが、層間絶縁膜３２にコンタクトホール３３を形成する際のフォトレジストパターンをマスクとしてＣｒイオンをドーピングし、この後フォトレジストパターンを剥離するようにしてもよい。また、上記実施形態では、Ｃｒイオンをドーピングし、ＡｌまたはＡｌ合金からなる第２のソース電極３１の表面にＡｌ−Ｃｒ合金層３４を形成する場合について説明したが、これに限定されるものではない。例えば、Ｔａ、Ｍｏ、Ｗ等の金属イオンをドーピングし、Ａｌ−Ｔａ、Ａｌ−Ｍｏ、Ａｌ−Ｗ等の合金層を形成するようにしてもよい。また、第２のソース電極３１をＡｌ−Ｔｉ、Ａｌ−Ｎｄ等のＡｌ合金によって形成し、これの表面にＣｒ、Ｔａ、Ｍｏ、Ｗ等の金属イオンをドーピングするようにしてもよい。すなわち、酸化されやすい材料を主成分とする金属膜に、当該主成分よりも酸化還元電位が高い金属イオンをドーピングした上、この表面に金属酸化物を形成するようにすればよい。
【００１０】
【発明の効果】
以上説明したように、例えばＡｌまたはＡｌ合金からなる酸化されやすい金属膜の少なくとも表面に酸化されにくい金属例えばＣｒのイオンをドーピングして、金属膜の表面に例えばＡｌ−Ｃｒ合金層を形成し、この合金層の表面に例えばＩＴＯからなる金属酸化膜を形成しているので、金属膜と金属酸化膜との間のコンタクトを合金層を介して良好とすることができる上、金属膜の表面に金属イオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）はそれぞれこの発明の一実施形態における薄膜トランジスタ基板の各製造工程を示す断面図。
【図２】従来の薄膜トランジスタ基板の一例の一部の断面図。
【図３】仮想の薄膜トランジスタ基板の一部の断面図。
【符号の説明】
２１ ガラス基板
２２ ゲート電極
２３ ゲート絶縁膜
２４ 半導体層
２５ ブロッキング層
２６、２７ ｎ+シリコン層
２８ 第１のドレイン電極
２９ 第１のソース電極
３０ 第２のドレイン電極
３１ 第２のソース電極
３２ 層間絶縁膜
３３ コンタクトホール
３４ Ａｌ−Ｃｒ合金層
３５ 画素電極
【発明の属する技術分野】
この発明は金属膜を有する基板及びその製造方法に関する。
【０００２】
【従来の技術】
金属膜を有する基板には、例えば、アクティブマトリックス型の液晶表示装置において、画素電極及びスイッチング素子としての薄膜トランジスタを備えた薄膜トランジスタ基板がある。図２は従来のこのような薄膜トランジスタ基板の一例の一部を示したものである。この薄膜トランジスタ基板はガラス基板１を備えている。ガラス基板１の上面の所定の箇所にはＣｒからなるゲート電極２を含む走査信号ライン（図示せず）が形成され、その上面全体にはゲート絶縁膜３が形成されている。ゲート絶縁膜３の上面の所定の箇所でゲート電極２に対応する部分にはアモルファスシリコンからなる半導体層４が形成されている。半導体層４の上面中央部にはブロッキング層５が形成されている。ブロッキング層５の上面両側及びその両側における半導体層４の上面にはｎ+シリコン層６、７が形成されている。ｎ+シリコン層６、７の上面にはＣｒからなる第１のドレイン電極８及び第１のソース電極９が形成されている。第１のドレイン電極８の上面及びゲート絶縁膜３の上面の所定の箇所にはＡｌからなる第２のドレイン電極１０を含むデータ信号ライン（図示せず）が形成されている。第１のソース電極９及びその近傍のゲート絶縁膜３の上面の所定の箇所にはＩＴＯ（インジウム−錫酸化物）からなる第２のソース電極１１が形成されている。第２のソース電極１１の上面の所定の箇所にはＡｌからなる第３のソース電極１２が形成されている。以上の各部の上面全体には層間絶縁膜１３が形成されている。層間絶縁膜１３の所定の箇所で第２のソース電極１１に対応する部分にはコンタクトホール１４が形成されている。コンタクトホール１４の部分及び層間絶縁膜１３の上面の所定の箇所にはＩＴＯからなる画素電極１５が第２のソース電極１１に接続されて形成されている。
【０００３】
このように、従来の薄膜トランジスタ基板では、ＩＴＯからなる画素電極１５を同じくＩＴＯからなる第２のソース電極１１に接続している。これは、画素電極１５と第２のソース電極１１との間のコンタクトを良好とするためである。比較のために、例えば図３に示す仮想の薄膜トランジスタ基板について説明すると、ＩＴＯからなる第２のソース電極１１を形成せずに、Ａｌからなる第３のソース電極１２をゲート絶縁膜３の上面の所定の箇所まで延ばし、これにコンタクトホール１４を介してＩＴＯからなる画素電極１５を接続することも考えられる。しかしながら、この場合、第３のソース電極１２の材料であるＡｌは酸化されやすい金属であるので、その表面にすぐに自然酸化膜（図示せず）が形成され、第３のソース電極１２と画素電極１５との間のコンタクト抵抗が非常に高くなり、好ましくない。また、図３に示す構造において、第２のドレイン電極１０を含むデータ信号ライン及び第３のソース電極１２を例えばＣｒによって形成することも考えられる。この場合、Ｃｒは酸化されにくい金属であるので、第３のソース電極１２の表面に自然酸化膜が形成されず、第３のソース電極１２と画素電極１５との間のコンタクトを良好とすることができる。しかしながら、Ｃｒの抵抗値はＡｌの抵抗値よりも大きいので、データ信号ラインの抵抗が大きくなり、ひいては薄膜トランジスタの性能が低下し、これも好ましくない。
【０００４】
【発明が解決しようとする課題】
そこで、従来の薄膜トランジスタ基板では、上述のように、ＩＴＯからなる第２のソース電極１１を形成し、これにＩＴＯからなる画素電極１５を接続している。しかしながら、このような薄膜トランジスタ基板では、ＩＴＯからなる第２のソース電極１１を形成しなければならないので、すなわち、ＩＴＯ膜を成膜し、その上面全体にフォトレジスト膜を形成し、露光現像を行うことによりフォトレジスト膜をパターニングし、このフォトレジストパターンをマスクとしてＩＴＯ膜をエッチングし、フォトレジストパターンを剥離する等の工程を経ることになるので、製造工程数が大幅に増加するという問題があった。
この発明の課題は、所定の一の金属膜と所定の他の金属膜との間のコンタクトを良好とすることができる上、製造工程数を少なくすることである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明に係る金属膜を有する基板は、基板と、この基板上に形成されたＡｌまたはＡｌ合金からなる金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、ＡｌまたはＡｌ合金よりも酸化還元電位が高い材料が混在されて形成された前記金属膜との合金層と、この合金層に接続されて形成されたＩＴＯからなる金属酸化膜とを具備したものである。
請求項４記載の発明に係る金属膜を有する基板は、基板と、この基板上に形成された金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、このコンタクトホールを介して前記金属膜の少なくとも表面に前記金属膜よりも酸化還元電位が高い金属のイオンをドービングすることにより形成される合金層と、この合金層に接続されて形成されたＩＴＯからなる金属酸化膜とを具備したものである。
請求項５記載の発明に係る金属膜を有する基板の製造方法は、ＡｌまたはＡｌ合金からなる金属膜及びこの金属膜の表面に形成されたＩＴＯからなる金属酸化膜を有する基板の製造方法であって、前記金属膜上に絶縁膜を形成し、この絶縁膜にコンタクトホールを形成し、このコンタクトホールを介して前記金属膜の少なくとも表面にＡｌまたはＡｌ合金よりも酸化還元電位が高い金属のイオンをドービングし、前記コンタクトホールの部分及び前記絶縁膜上に前記金属酸化膜を形成することを特徴とする金属膜を有する基板の製造方法。
この発明によれば、ＡｌまたはＡｌ合金からなる酸化されやすい金属膜の少なくとも表面に酸化されにくい金属、すなわち酸化還元電位が高い金属イオンをドーピングすると、金属膜の表面にこれらの合金層が形成され、この合金層の表面にＩＴＯからなる金属酸化膜を形成することになるので、金属膜と金属酸化膜との間のコンタクトを合金層を介して良好とすることができる上、金属膜の表面に金属イオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【０００６】
【発明の実施の形態】
図１（Ａ）〜（Ｃ）はそれぞれこの発明の一実施形態における薄膜トランジスタ基板の各製造工程を示したものである。そこで、これらの図を順に参照して、この実施形態における薄膜トランジスタ基板の製造方法について説明する。まず、図１（Ａ）に示すように、ガラス基板２１の上面の所定の箇所にＣｒからなるゲート電極２２を含む走査信号ライン（図示せず）を形成し、その上面全体に窒化シリコンからなるゲート絶縁膜２３を形成する。次に、ゲート絶縁膜２３の上面の所定の箇所でゲート電極２２に対応する部分にアモルファスシリコンからなる半導体層２４を形成する。次に、半導体層２４の上面中央部に窒化シリコンからなるブロッキング層２５を形成する。次に、ブロッキング層２５の上面両側及びその両側における半導体層２４の上面にｎ+シリコン層２６、２７を形成する。次に、ｎ+シリコン層２６、２７の上面にＣｒからなる第１のドレイン電極２８及び第１のソース電極２９を形成する。次に、第１のドレイン電極２８の上面及びゲート絶縁膜２３の上面の所定の箇所にＡｌまたはＡｌ合金からなる第２のドレイン電極３０を含むデータ信号ライン（図示せず）を形成する。また、第１のソース電極２９及びその近傍のゲート絶縁膜２３の上面の所定の箇所にＡｌまたはＡｌ合金からなる第２のソース電極３１を形成する。次に、以上の各部の上面全体には窒化シリコンからなる層間絶縁膜３２を形成する。次に、層間絶縁膜３２の所定の箇所で第２のソース電極３１に対応する部分にコンタクトホール３３を形成する。
【０００７】
次に、図１（Ｂ）に示すように、層間絶縁膜３２をマスクとしてＣｒイオンを例えば加速電圧１０ｋＶ、ドーズ量５×１０15個／ｃｍ2でドーピングし、ＡｌまたはＡｌ合金からなる第２のソース電極３１のコンタクトホール３３を介して露出された表面にＡｌ−Ｃｒ合金層３４を形成する。この場合、ＡｌまたはＡｌ合金からなる第２のソース電極３１の表面に自然酸化膜が形成されていても、ドーピンクされたＣｒイオンが拡散することにより、同表面にＡｌ−Ｃｒ合金層３４が形成される。また、この場合使用するイオンドーピング装置としては、一例として、図示していないが、スパッタ方式のイオン源でＣｒイオンビーム及び反応ガスイオンビームを発生させ、この発生されたＣｒイオンビーム及び反応ガスイオンビームをイオン搬送ダクト内に導入し、イオン搬送ダクトに介在されたマグネット方式のマスフィルタでＣｒイオンビームと反応ガスイオンビームとを分離し、Ｃｒイオンビームのみを真空とされた反応室内に導入し、この導入されたＣｒイオンビームを反応室内に配置された試料の表面に図１（Ｂ）に示すように照射し、これにより試料の表面つまりＡｌまたはＡｌ合金からなる第２のソース電極３１のコンタクトホール３３を介して露出された表面にＡｌ−Ｃｒ合金層３４を形成するものを用いてもよい。なお、イオン搬送ダクト内に残留する反応ガスイオンは真空吸引手段によって吸引される。次に、図１（Ｃ）に示すように、コンタクトホール３３の部分及び層間絶縁膜３２の上面の所定の箇所にＩＴＯからなる画素電極３５をＡｌ−Ｃｒ合金層３４に接続させて形成する。
【０００８】
このように、この薄膜トランジスタ基板の製造方法では、ＡｌまたはＡｌ合金からなる第２のソース電極（金属膜）３１のコンタクトホール３３を介して露出された表面に酸化されにくいＣｒのイオンをドーピングすることにより、第２のソース電極３１の表面にＡｌ−Ｃｒ合金層３４を形成し、このＡｌ−Ｃｒ合金層３４の表面にＩＴＯ等の金属酸化物からなる画素電極３５を形成しているので、ＡｌまたはＡｌ合金からなる第２のソース電極３１とＩＴＯからなる画素電極３５との間のコンタクトをＡｌ−Ｃｒ合金層３４を介して良好とすることができる。しかも、第２のソース電極３１の表面にＣｒイオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【０００９】
なお、上記実施形態では、図１（Ｂ）に示すように、層間絶縁膜３２をマスクとしてＣｒイオンをドーピングする場合について説明したが、これに限定されるものではない。例えば、図示していないが、層間絶縁膜３２にコンタクトホール３３を形成する際のフォトレジストパターンをマスクとしてＣｒイオンをドーピングし、この後フォトレジストパターンを剥離するようにしてもよい。また、上記実施形態では、Ｃｒイオンをドーピングし、ＡｌまたはＡｌ合金からなる第２のソース電極３１の表面にＡｌ−Ｃｒ合金層３４を形成する場合について説明したが、これに限定されるものではない。例えば、Ｔａ、Ｍｏ、Ｗ等の金属イオンをドーピングし、Ａｌ−Ｔａ、Ａｌ−Ｍｏ、Ａｌ−Ｗ等の合金層を形成するようにしてもよい。また、第２のソース電極３１をＡｌ−Ｔｉ、Ａｌ−Ｎｄ等のＡｌ合金によって形成し、これの表面にＣｒ、Ｔａ、Ｍｏ、Ｗ等の金属イオンをドーピングするようにしてもよい。すなわち、酸化されやすい材料を主成分とする金属膜に、当該主成分よりも酸化還元電位が高い金属イオンをドーピングした上、この表面に金属酸化物を形成するようにすればよい。
【００１０】
【発明の効果】
以上説明したように、例えばＡｌまたはＡｌ合金からなる酸化されやすい金属膜の少なくとも表面に酸化されにくい金属例えばＣｒのイオンをドーピングして、金属膜の表面に例えばＡｌ−Ｃｒ合金層を形成し、この合金層の表面に例えばＩＴＯからなる金属酸化膜を形成しているので、金属膜と金属酸化膜との間のコンタクトを合金層を介して良好とすることができる上、金属膜の表面に金属イオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）はそれぞれこの発明の一実施形態における薄膜トランジスタ基板の各製造工程を示す断面図。
【図２】従来の薄膜トランジスタ基板の一例の一部の断面図。
【図３】仮想の薄膜トランジスタ基板の一部の断面図。
【符号の説明】
２１ ガラス基板
２２ ゲート電極
２３ ゲート絶縁膜
２４ 半導体層
２５ ブロッキング層
２６、２７ ｎ+シリコン層
２８ 第１のドレイン電極
２９ 第１のソース電極
３０ 第２のドレイン電極
３１ 第２のソース電極
３２ 層間絶縁膜
３３ コンタクトホール
３４ Ａｌ−Ｃｒ合金層
３５ 画素電極
Claims (5)
- 基板と、この基板上に形成されたＡｌまたはＡｌ合金からなる金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、ＡｌまたはＡｌ合金よりも酸化還元電位が高い材料が混在されて形成された前記金属膜との合金層と、この合金層に接続されて形成されたＩＴＯからなる金属酸化膜とを具備することを特徴とする金属膜を有する基板。
- 請求項１記載の発明において、前記金属膜は半導体層に接続されていることを特徴とする金属膜を有する基板。
- 請求項１記載の発明において、前記金属膜は薄膜トランジスタのソース電極であり、前記金属酸化膜は画素電極であることを特徴とする金属膜を有する基板。
- 基板と、この基板上に形成された金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、このコンタクトホールを介して前記金属膜の少なくとも表面に前記金属膜よりも酸化還元電位が高い金属のイオンをドービングすることにより形成される合金層と、この合金層に接続されて形成されたＩＴＯからなる金属酸化膜とを具備することを特徴とする金属膜を有する基板。
- ＡｌまたはＡｌ合金からなる金属膜及びこの金属膜の表面に形成されたＩＴＯからなる金属酸化膜を有する基板の製造方法であって、前記金属膜上に絶縁膜を形成し、この絶縁膜にコンタクトホールを形成し、このコンタクトホールを介して前記金属膜の少なくとも表面にＡｌまたはＡｌ合金よりも酸化還元電位が高い金属のイオンをドービングし、前記コンタクトホールの部分及び前記絶縁膜上に前記金属酸化膜を形成することを特徴とする金属膜を有する基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242198A JP3840791B2 (ja) | 1998-03-16 | 1998-03-16 | 金属膜を有する基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242198A JP3840791B2 (ja) | 1998-03-16 | 1998-03-16 | 金属膜を有する基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11266021A JPH11266021A (ja) | 1999-09-28 |
| JP3840791B2 true JP3840791B2 (ja) | 2006-11-01 |
Family
ID=13774137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8242198A Expired - Fee Related JP3840791B2 (ja) | 1998-03-16 | 1998-03-16 | 金属膜を有する基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3840791B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
| CN1918672B (zh) | 2004-03-09 | 2012-10-03 | 出光兴产株式会社 | 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法 |
| JP4660667B2 (ja) * | 2004-03-09 | 2011-03-30 | 出光興産株式会社 | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
-
1998
- 1998-03-16 JP JP8242198A patent/JP3840791B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11266021A (ja) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100490179C (zh) | 薄膜晶体管及其制造方法 | |
| JP2656495B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7396707B2 (en) | Fabrication method of a semiconductor device | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2624797B2 (ja) | アクティブマトリクス基板の製造方法 | |
| CN110299322B (zh) | 一种显示基板及其制作方法、显示装置 | |
| JP3840791B2 (ja) | 金属膜を有する基板及びその製造方法 | |
| JP3181692B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0242419A (ja) | 半導体装置およびその製造方法 | |
| JP2002203973A (ja) | ポリシリコン型薄膜トランジスタ製造方法 | |
| JPH07142728A (ja) | 半導体装置およびその製造方法 | |
| JP3329273B2 (ja) | 表示装置及びその製造方法 | |
| JP2004325627A (ja) | アクティブマトリクス基板および表示装置 | |
| JPH06334185A (ja) | 薄膜半導体装置 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JP3865818B2 (ja) | アクティブマトリクス基板の製法 | |
| JPH04369229A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JP3210072B2 (ja) | 薄膜トランジスタマトリックス装置とその製造方法 | |
| JPH06252402A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
| JPH0851214A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH02129917A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060202 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |