JP3840791B2 - 金属膜を有する基板及びその製造方法 - Google Patents
金属膜を有する基板及びその製造方法 Download PDFInfo
- Publication number
- JP3840791B2 JP3840791B2 JP8242198A JP8242198A JP3840791B2 JP 3840791 B2 JP3840791 B2 JP 3840791B2 JP 8242198 A JP8242198 A JP 8242198A JP 8242198 A JP8242198 A JP 8242198A JP 3840791 B2 JP3840791 B2 JP 3840791B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- metal
- substrate
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
この発明は金属膜を有する基板及びその製造方法に関する。
【0002】
【従来の技術】
金属膜を有する基板には、例えば、アクティブマトリックス型の液晶表示装置において、画素電極及びスイッチング素子としての薄膜トランジスタを備えた薄膜トランジスタ基板がある。図2は従来のこのような薄膜トランジスタ基板の一例の一部を示したものである。この薄膜トランジスタ基板はガラス基板1を備えている。ガラス基板1の上面の所定の箇所にはCrからなるゲート電極2を含む走査信号ライン(図示せず)が形成され、その上面全体にはゲート絶縁膜3が形成されている。ゲート絶縁膜3の上面の所定の箇所でゲート電極2に対応する部分にはアモルファスシリコンからなる半導体層4が形成されている。半導体層4の上面中央部にはブロッキング層5が形成されている。ブロッキング層5の上面両側及びその両側における半導体層4の上面にはn+シリコン層6、7が形成されている。n+シリコン層6、7の上面にはCrからなる第1のドレイン電極8及び第1のソース電極9が形成されている。第1のドレイン電極8の上面及びゲート絶縁膜3の上面の所定の箇所にはAlからなる第2のドレイン電極10を含むデータ信号ライン(図示せず)が形成されている。第1のソース電極9及びその近傍のゲート絶縁膜3の上面の所定の箇所にはITO(インジウム−錫酸化物)からなる第2のソース電極11が形成されている。第2のソース電極11の上面の所定の箇所にはAlからなる第3のソース電極12が形成されている。以上の各部の上面全体には層間絶縁膜13が形成されている。層間絶縁膜13の所定の箇所で第2のソース電極11に対応する部分にはコンタクトホール14が形成されている。コンタクトホール14の部分及び層間絶縁膜13の上面の所定の箇所にはITOからなる画素電極15が第2のソース電極11に接続されて形成されている。
【0003】
このように、従来の薄膜トランジスタ基板では、ITOからなる画素電極15を同じくITOからなる第2のソース電極11に接続している。これは、画素電極15と第2のソース電極11との間のコンタクトを良好とするためである。比較のために、例えば図3に示す仮想の薄膜トランジスタ基板について説明すると、ITOからなる第2のソース電極11を形成せずに、Alからなる第3のソース電極12をゲート絶縁膜3の上面の所定の箇所まで延ばし、これにコンタクトホール14を介してITOからなる画素電極15を接続することも考えられる。しかしながら、この場合、第3のソース電極12の材料であるAlは酸化されやすい金属であるので、その表面にすぐに自然酸化膜(図示せず)が形成され、第3のソース電極12と画素電極15との間のコンタクト抵抗が非常に高くなり、好ましくない。また、図3に示す構造において、第2のドレイン電極10を含むデータ信号ライン及び第3のソース電極12を例えばCrによって形成することも考えられる。この場合、Crは酸化されにくい金属であるので、第3のソース電極12の表面に自然酸化膜が形成されず、第3のソース電極12と画素電極15との間のコンタクトを良好とすることができる。しかしながら、Crの抵抗値はAlの抵抗値よりも大きいので、データ信号ラインの抵抗が大きくなり、ひいては薄膜トランジスタの性能が低下し、これも好ましくない。
【0004】
【発明が解決しようとする課題】
そこで、従来の薄膜トランジスタ基板では、上述のように、ITOからなる第2のソース電極11を形成し、これにITOからなる画素電極15を接続している。しかしながら、このような薄膜トランジスタ基板では、ITOからなる第2のソース電極11を形成しなければならないので、すなわち、ITO膜を成膜し、その上面全体にフォトレジスト膜を形成し、露光現像を行うことによりフォトレジスト膜をパターニングし、このフォトレジストパターンをマスクとしてITO膜をエッチングし、フォトレジストパターンを剥離する等の工程を経ることになるので、製造工程数が大幅に増加するという問題があった。
この発明の課題は、所定の一の金属膜と所定の他の金属膜との間のコンタクトを良好とすることができる上、製造工程数を少なくすることである。
【0005】
【課題を解決するための手段】
請求項1記載の発明に係る金属膜を有する基板は、基板と、この基板上に形成されたAlまたはAl合金からなる金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、AlまたはAl合金よりも酸化還元電位が高い材料が混在されて形成された前記金属膜との合金層と、この合金層に接続されて形成されたITOからなる金属酸化膜とを具備したものである。
請求項4記載の発明に係る金属膜を有する基板は、基板と、この基板上に形成された金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、このコンタクトホールを介して前記金属膜の少なくとも表面に前記金属膜よりも酸化還元電位が高い金属のイオンをドービングすることにより形成される合金層と、この合金層に接続されて形成されたITOからなる金属酸化膜とを具備したものである。
請求項5記載の発明に係る金属膜を有する基板の製造方法は、AlまたはAl合金からなる金属膜及びこの金属膜の表面に形成されたITOからなる金属酸化膜を有する基板の製造方法であって、前記金属膜上に絶縁膜を形成し、この絶縁膜にコンタクトホールを形成し、このコンタクトホールを介して前記金属膜の少なくとも表面にAlまたはAl合金よりも酸化還元電位が高い金属のイオンをドービングし、前記コンタクトホールの部分及び前記絶縁膜上に前記金属酸化膜を形成することを特徴とする金属膜を有する基板の製造方法。
この発明によれば、AlまたはAl合金からなる酸化されやすい金属膜の少なくとも表面に酸化されにくい金属、すなわち酸化還元電位が高い金属イオンをドーピングすると、金属膜の表面にこれらの合金層が形成され、この合金層の表面にITOからなる金属酸化膜を形成することになるので、金属膜と金属酸化膜との間のコンタクトを合金層を介して良好とすることができる上、金属膜の表面に金属イオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【0006】
【発明の実施の形態】
図1(A)〜(C)はそれぞれこの発明の一実施形態における薄膜トランジスタ基板の各製造工程を示したものである。そこで、これらの図を順に参照して、この実施形態における薄膜トランジスタ基板の製造方法について説明する。まず、図1(A)に示すように、ガラス基板21の上面の所定の箇所にCrからなるゲート電極22を含む走査信号ライン(図示せず)を形成し、その上面全体に窒化シリコンからなるゲート絶縁膜23を形成する。次に、ゲート絶縁膜23の上面の所定の箇所でゲート電極22に対応する部分にアモルファスシリコンからなる半導体層24を形成する。次に、半導体層24の上面中央部に窒化シリコンからなるブロッキング層25を形成する。次に、ブロッキング層25の上面両側及びその両側における半導体層24の上面にn+シリコン層26、27を形成する。次に、n+シリコン層26、27の上面にCrからなる第1のドレイン電極28及び第1のソース電極29を形成する。次に、第1のドレイン電極28の上面及びゲート絶縁膜23の上面の所定の箇所にAlまたはAl合金からなる第2のドレイン電極30を含むデータ信号ライン(図示せず)を形成する。また、第1のソース電極29及びその近傍のゲート絶縁膜23の上面の所定の箇所にAlまたはAl合金からなる第2のソース電極31を形成する。次に、以上の各部の上面全体には窒化シリコンからなる層間絶縁膜32を形成する。次に、層間絶縁膜32の所定の箇所で第2のソース電極31に対応する部分にコンタクトホール33を形成する。
【0007】
次に、図1(B)に示すように、層間絶縁膜32をマスクとしてCrイオンを例えば加速電圧10kV、ドーズ量5×1015個/cm2でドーピングし、AlまたはAl合金からなる第2のソース電極31のコンタクトホール33を介して露出された表面にAl−Cr合金層34を形成する。この場合、AlまたはAl合金からなる第2のソース電極31の表面に自然酸化膜が形成されていても、ドーピンクされたCrイオンが拡散することにより、同表面にAl−Cr合金層34が形成される。また、この場合使用するイオンドーピング装置としては、一例として、図示していないが、スパッタ方式のイオン源でCrイオンビーム及び反応ガスイオンビームを発生させ、この発生されたCrイオンビーム及び反応ガスイオンビームをイオン搬送ダクト内に導入し、イオン搬送ダクトに介在されたマグネット方式のマスフィルタでCrイオンビームと反応ガスイオンビームとを分離し、Crイオンビームのみを真空とされた反応室内に導入し、この導入されたCrイオンビームを反応室内に配置された試料の表面に図1(B)に示すように照射し、これにより試料の表面つまりAlまたはAl合金からなる第2のソース電極31のコンタクトホール33を介して露出された表面にAl−Cr合金層34を形成するものを用いてもよい。なお、イオン搬送ダクト内に残留する反応ガスイオンは真空吸引手段によって吸引される。次に、図1(C)に示すように、コンタクトホール33の部分及び層間絶縁膜32の上面の所定の箇所にITOからなる画素電極35をAl−Cr合金層34に接続させて形成する。
【0008】
このように、この薄膜トランジスタ基板の製造方法では、AlまたはAl合金からなる第2のソース電極(金属膜)31のコンタクトホール33を介して露出された表面に酸化されにくいCrのイオンをドーピングすることにより、第2のソース電極31の表面にAl−Cr合金層34を形成し、このAl−Cr合金層34の表面にITO等の金属酸化物からなる画素電極35を形成しているので、AlまたはAl合金からなる第2のソース電極31とITOからなる画素電極35との間のコンタクトをAl−Cr合金層34を介して良好とすることができる。しかも、第2のソース電極31の表面にCrイオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【0009】
なお、上記実施形態では、図1(B)に示すように、層間絶縁膜32をマスクとしてCrイオンをドーピングする場合について説明したが、これに限定されるものではない。例えば、図示していないが、層間絶縁膜32にコンタクトホール33を形成する際のフォトレジストパターンをマスクとしてCrイオンをドーピングし、この後フォトレジストパターンを剥離するようにしてもよい。また、上記実施形態では、Crイオンをドーピングし、AlまたはAl合金からなる第2のソース電極31の表面にAl−Cr合金層34を形成する場合について説明したが、これに限定されるものではない。例えば、Ta、Mo、W等の金属イオンをドーピングし、Al−Ta、Al−Mo、Al−W等の合金層を形成するようにしてもよい。また、第2のソース電極31をAl−Ti、Al−Nd等のAl合金によって形成し、これの表面にCr、Ta、Mo、W等の金属イオンをドーピングするようにしてもよい。すなわち、酸化されやすい材料を主成分とする金属膜に、当該主成分よりも酸化還元電位が高い金属イオンをドーピングした上、この表面に金属酸化物を形成するようにすればよい。
【0010】
【発明の効果】
以上説明したように、例えばAlまたはAl合金からなる酸化されやすい金属膜の少なくとも表面に酸化されにくい金属例えばCrのイオンをドーピングして、金属膜の表面に例えばAl−Cr合金層を形成し、この合金層の表面に例えばITOからなる金属酸化膜を形成しているので、金属膜と金属酸化膜との間のコンタクトを合金層を介して良好とすることができる上、金属膜の表面に金属イオンをドーピングするだけでよいので、製造工程数を少なくすることができる。
【図面の簡単な説明】
【図1】(A)〜(C)はそれぞれこの発明の一実施形態における薄膜トランジスタ基板の各製造工程を示す断面図。
【図2】従来の薄膜トランジスタ基板の一例の一部の断面図。
【図3】仮想の薄膜トランジスタ基板の一部の断面図。
【符号の説明】
21 ガラス基板
22 ゲート電極
23 ゲート絶縁膜
24 半導体層
25 ブロッキング層
26、27 n+シリコン層
28 第1のドレイン電極
29 第1のソース電極
30 第2のドレイン電極
31 第2のソース電極
32 層間絶縁膜
33 コンタクトホール
34 Al−Cr合金層
35 画素電極
Claims (5)
- 基板と、この基板上に形成されたAlまたはAl合金からなる金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、AlまたはAl合金よりも酸化還元電位が高い材料が混在されて形成された前記金属膜との合金層と、この合金層に接続されて形成されたITOからなる金属酸化膜とを具備することを特徴とする金属膜を有する基板。
- 請求項1記載の発明において、前記金属膜は半導体層に接続されていることを特徴とする金属膜を有する基板。
- 請求項1記載の発明において、前記金属膜は薄膜トランジスタのソース電極であり、前記金属酸化膜は画素電極であることを特徴とする金属膜を有する基板。
- 基板と、この基板上に形成された金属膜と、この金属膜の表面のうち、この金属膜上に形成された絶縁膜のコンタクトホールのみに、このコンタクトホールを介して前記金属膜の少なくとも表面に前記金属膜よりも酸化還元電位が高い金属のイオンをドービングすることにより形成される合金層と、この合金層に接続されて形成されたITOからなる金属酸化膜とを具備することを特徴とする金属膜を有する基板。
- AlまたはAl合金からなる金属膜及びこの金属膜の表面に形成されたITOからなる金属酸化膜を有する基板の製造方法であって、前記金属膜上に絶縁膜を形成し、この絶縁膜にコンタクトホールを形成し、このコンタクトホールを介して前記金属膜の少なくとも表面にAlまたはAl合金よりも酸化還元電位が高い金属のイオンをドービングし、前記コンタクトホールの部分及び前記絶縁膜上に前記金属酸化膜を形成することを特徴とする金属膜を有する基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8242198A JP3840791B2 (ja) | 1998-03-16 | 1998-03-16 | 金属膜を有する基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8242198A JP3840791B2 (ja) | 1998-03-16 | 1998-03-16 | 金属膜を有する基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11266021A JPH11266021A (ja) | 1999-09-28 |
JP3840791B2 true JP3840791B2 (ja) | 2006-11-01 |
Family
ID=13774137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8242198A Expired - Fee Related JP3840791B2 (ja) | 1998-03-16 | 1998-03-16 | 金属膜を有する基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3840791B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
JP4660667B2 (ja) * | 2004-03-09 | 2011-03-30 | 出光興産株式会社 | Tft基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びtft基板の製造方法 |
US8038857B2 (en) | 2004-03-09 | 2011-10-18 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
-
1998
- 1998-03-16 JP JP8242198A patent/JP3840791B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11266021A (ja) | 1999-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100490179C (zh) | 薄膜晶体管及其制造方法 | |
JP2656495B2 (ja) | 薄膜トランジスタの製造方法 | |
US7396707B2 (en) | Fabrication method of a semiconductor device | |
JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP2624797B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP3840791B2 (ja) | 金属膜を有する基板及びその製造方法 | |
JP3181692B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2004325627A (ja) | アクティブマトリクス基板および表示装置 | |
JP2002203973A (ja) | ポリシリコン型薄膜トランジスタ製造方法 | |
JPH07142728A (ja) | 半導体装置およびその製造方法 | |
JP3329273B2 (ja) | 表示装置及びその製造方法 | |
JPH06334185A (ja) | 薄膜半導体装置 | |
JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH02245739A (ja) | 液晶表示装置 | |
JP3865818B2 (ja) | アクティブマトリクス基板の製法 | |
JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
JP3210072B2 (ja) | 薄膜トランジスタマトリックス装置とその製造方法 | |
JPH06252402A (ja) | 薄膜トランジスタの製造方法 | |
JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
JPH0851214A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
JP3923600B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2797173B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3503278B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH11112045A (ja) | 微細パターン形成方法及びそれを利用した電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060202 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |