CN100335959C - 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法 - Google Patents

薄膜晶体管阵列基板和液晶显示面板及它们的制造方法 Download PDF

Info

Publication number
CN100335959C
CN100335959C CNB2004100837012A CN200410083701A CN100335959C CN 100335959 C CN100335959 C CN 100335959C CN B2004100837012 A CNB2004100837012 A CN B2004100837012A CN 200410083701 A CN200410083701 A CN 200410083701A CN 100335959 C CN100335959 C CN 100335959C
Authority
CN
China
Prior art keywords
gate
pattern
electrode
pad
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100837012A
Other languages
English (en)
Other versions
CN1607432A (zh
Inventor
南承熙
柳洵城
张允琼
赵兴烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR20030071403A external-priority patent/KR100558718B1/ko
Priority claimed from KR1020030077660A external-priority patent/KR100555309B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1607432A publication Critical patent/CN1607432A/zh
Application granted granted Critical
Publication of CN100335959C publication Critical patent/CN100335959C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基板，该基板具有交叉的、中间是栅极绝缘膜的栅极和数据线，设置在栅极和数据线交叉点上的薄膜晶体管，连接到晶体管的像素电极，通过接触孔连接到信号线并且包含有设置在所述基板上的透明导电膜的焊盘，以及设置在所述基板上与滤色片阵列基板重叠并暴露出该膜的保护膜。所述接触孔暴露出焊盘和/或信号线的端部及与该焊盘端部相邻的区域。栅极、源极和漏极以及接触电极分别由第一、第二和第三导电层形成。接触孔暴露出一个晶体管的第一导电层和另一晶体管的第二导电层的相邻部分。接触电极连接暴露的第一和第二导电层。制造这种基板仅仅需要三轮掩模工序。

Description

薄膜晶体管阵列基板和液晶显示面板及它们的制造方法
本申请要求享有2003年10月14日和2003年11月4日在韩国递交的韩国专利申请P2003-71403和P2003-77660号的权益，以上申请可供参考。
技术领域
本发明涉及到液晶显示器，具体涉及到适合简化工序并且保证可靠性的一种薄膜晶体管阵列基板及其制造方法。本发明还涉及到具有这种基板的液晶显示面板及其制造方法。
背景技术
液晶显示器(LCD)一般是用电场控制液晶的光透射比来显示图像。为此，LCD包括一具有按矩阵形式设置的液晶单元的液晶显示面板，以及用于驱动液晶显示面板的驱动电路。
液晶显示面板包括彼此面对的薄膜晶体管阵列基板和滤色片基板，注入两个基板之间的液晶，以及用于在两个基板之间保持盒间隙的衬垫料。
薄膜晶体管阵列基板由栅极线，数据线，形成在栅极线和数据线的各个交叉点上作为开关器件的薄膜晶体管，按各个液晶单元形成并且连接到薄膜晶体管的像素电极，以及涂覆在上面的定向膜组成。栅极线和数据线通过各个焊盘部分从驱动电路接收信号。薄膜晶体管响应提供到栅极线的扫描信号将提供到数据线的像素信号提供给像素电极。
滤色片阵列基板由为各液晶单元形成的滤色片，用于分隔滤色片并且反射外部光的黑矩阵，对液晶单元施加公共参考电压的公共电极，以及涂覆在上面的定向膜组成。
分别制备膜阵列基板和滤色片阵列基板，将它们接合到一起，在二者之间注入液晶，并且将其密封就制成了液晶显示面板。
在这种液晶显示器中，薄膜晶体管因其复杂的制造工序而成为增加液晶显示面板制造成本的主要因素。其制造工序包括半导体工序并且需要多轮掩模工序。为了降低制造成本，希望在制造薄膜晶体管时减少掩模工序的数量。每个掩模工序包括许多独立步骤，诸如膜淀积、清洗、光刻、蚀刻、光刻胶剥离和检测步骤等等。迄今为止，标准的制造工序包括五轮掩模工序。然而已经开发出了包括四轮掩模工序的制造工序。
图1的平面图表示采用四轮掩模工序的薄膜晶体管阵列基板，而图2是沿图1中I-I’线提取的薄膜晶体管阵列基板的截面图。
参见图1和图2，薄膜晶体管阵列基板包括设置在下基板42上彼此交叉将栅极绝缘膜44夹在中间的栅极线2和数据线4，设置在各交叉点上的薄膜晶体管6，以及设置在具有交叉结构的单元区上的像素电极18。薄膜晶体管阵列基板还包括设置在像素电极18与前级栅极线2之间的重叠部位上的存储电容20，连接到栅极线2的栅极焊盘部分26，以及连接到数据线4的数据焊盘部分34。
薄膜晶体管6响应施加在栅极线2上的扫描信号将施加在数据线4上的像素信号充入像素电极18并且保持。为此，薄膜晶体管6包括连接到栅极线2的栅极8，连接到数据线4的源极10，连接到像素电极18的漏极12，以及与栅极8重叠并在源极10和漏极12之间限定一沟道的有源层14。
与源极10和漏极12重叠并在源极10和漏极12之间有一沟道部分的有源层14还与数据线4、下数据焊盘电极36和存储电极22重叠。在有源层14上还设有数据线4、源极10、漏极12、下数据焊盘电极36、存储电极22和欧姆接触层48。
像素电极18通过贯穿保护膜50的第一接触孔16连接到薄膜晶体管6的漏极12。充入的像素电压使像素电极18相对于设在上基板(未示出)上的公共电极产生一个电位差。这一电位差利用液晶的介电各向异性旋转位于薄膜晶体管阵列基板和上基板之间的液晶，并且向上基板发射从一光源(未示出)通过像素电极18输入的光。
存储电容20由前级栅极线2、与栅极线2重叠的存储电极22以及二者之间的栅极绝缘膜44、有源层14和欧姆接触层48组成，同时，像素电极18与存储电极22重叠，二者之间有保护膜50并且通过保护膜50中限定的第二接触孔24连接。存储电容20能使充入像素电极18的像素信号一直保持到充入下一像素电压。
栅极线2通过栅极焊盘部分26连接到栅极驱动器(未示出)。栅极焊盘部分26由栅极线2延伸出的下栅极焊盘电极28，以及通过贯穿栅极绝缘膜44和保护膜50的第三接触孔30连接到下栅极焊盘电极28的上栅极焊盘电极32组成。
数据线4通过数据焊盘部分34连接到数据驱动器(未示出)。数据焊盘部分34由数据线4延伸出的下数据焊盘电极36，以及通过贯穿保护膜50的第四接触孔38连接到下数据焊盘电极36的上数据焊盘电极40组成。
以下要具体参照图3A到图3D详细描述适合四步掩模工序的具有上述结构的薄膜晶体管基板的一种制造方法。
参见图3A，在下基板42上用第一掩模工序形成包括栅极线2，栅极8和下栅极焊盘电极28的栅极金属图案。
具体地说，在下基板42上用溅射等淀积技术形成一栅极金属层。然后用光刻术对栅极金属层构图并且用第一掩模蚀刻，形成包括栅极线2、栅极8和下栅极焊盘电极28的栅极金属图案。栅极金属层具有铬(Cr)、钼(Mo)或一种铝族金属的单层或双层结构。
参见图3B，栅极绝缘膜44被涂覆在设有栅极金属图案的下基板42上。进而用第二掩模工序在栅极绝缘膜44上设置包括有源层14和欧姆接触层48的半导体图案，包括数据线4、源极10和漏极12的源极/漏极金属图案，以及下数据焊盘电极36和上存储电极22。
具体地说，利用诸如等离子体增强化学汽相淀积(PECVD)和溅射等淀积技术在设有栅极金属图案的下基板42上依次形成栅极绝缘膜44、非晶硅层、n+非晶硅层和源极/漏极金属层。此处的栅极绝缘膜44用诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成。源极/漏极金属选自钼(Mo)、钛(Ti)、钽(Ta)或钼合金。
然后采用第二掩模按光刻术在源极/漏极金属层上形成光刻胶图案。在这种情况下，用一种在薄膜晶体管的沟道部分具有衍射曝光部分的衍射曝光掩模作为第二掩模，使得沟道部分的光刻胶图案具有比源极/漏极图案部分的光刻胶图案较低的高度。
接着用光刻胶图案按湿蚀刻法对源极/漏极金属层构图，形成的源极/漏极金属图案包括数据线4、源极10、与源极10构成一体的漏极12以及存储电极22。
同时用同一光刻胶图案按干蚀刻法对n+非晶硅层和非晶硅层构图，形成欧姆接触层48和有源层14。
采用灰化法从沟道部分上去除高度比较低的光刻胶图案，然后用干蚀刻法蚀刻源极/漏极金属图案和沟道部分的欧姆接触层48。这样就暴露出沟道部分的有源层14，将源极10与漏极12断开。
然后通过剥离去除留在源极/漏极金属图案组上的光刻胶图案。
参见图3C，在具有源极/漏极金属图案的栅极绝缘膜44上形成包括第一到第四接触孔16、24、30和38的保护膜50。
具体地说，在具有源极/漏极金属图案的整个栅极绝缘膜44上用诸如PECVD等淀积技术形成保护膜50。然后用光刻术对保护膜50构图，并且用第三掩模蚀刻得到第一到第四接触孔16、24、30和38。第一接触孔16贯穿保护膜50暴露出漏极12，而第二接触孔24贯穿保护膜50暴露出存储电极22。第三接触孔30贯穿保护膜50和栅极绝缘膜44暴露出下栅极焊盘电极28。第四接触孔38贯穿保护膜50暴露出下数据焊盘电极36。
保护膜50用和栅极绝缘膜相同的无机绝缘材料构成，或是一种有机绝缘材料，例如具有小介电常数的丙烯酸有机化合物，BCB(苯并环丁烯)，或是PFCB(全氟环丁烷)等等。
参见图3D，在保护膜50上用第四掩模工序形成包括像素电极18、上栅极焊盘电极32和上数据焊盘电极40的透明导电膜图案。
在整个保护膜50上用溅射等淀积技术淀积一透明导电膜。然后用光刻术对透明导电膜构图，并且用第四掩模蚀刻形成包括像素电极18、上栅极焊盘电极32和上数据焊盘电极40的透明导电膜图案。像素电极18通过第一接触孔16电连接到漏极12，同时通过第二接触孔24电连接到与前级栅极线2重叠的存储电极22。上栅极焊盘电极32通过第三接触孔30电连接到下栅极焊盘电极28。上数据焊盘电极40通过第四接触孔38的电路连接到下数据焊盘电极36。此处的透明导电膜用铟锡氧化物(ITO)、氧化锡(TO)或是铟锌氧化物(IZO)形成。
如上所述，上述的常规薄膜晶体管阵列基板及其制造方法采用四轮掩模工序，从而减少了制造工序的数量，且因此比采用五轮掩模工序的制造技术降低了制造成本。然而，由于四轮掩模工序仍然存在限制降低成本的复杂制造工序，总希望简化制造工序以进一步降低制造成本。
发明内容
按照本发明一方面的液晶显示面板包括滤色片阵列基板，其具有在一上基板上形成的滤色片阵列；一薄膜晶体管阵列基板，其具有在一下基板上彼此交叉、且中间有栅极绝缘膜的栅极线和数据线，设置在栅极线和数据线之间交叉点上的薄膜晶体管，连接到薄膜晶体管的像素电极，通过接触孔连接到包括栅极线和/或数据线的信号线上并且由设置在所述下基板上的透明导电膜制成的焊盘，以及设置在所述薄膜晶体管阵列基板与滤色片阵列基板重叠的区域的保护膜，暴露出焊盘所包括的透明导电膜，并且与对面的滤色片阵列基板粘接，形成的接触孔暴露出焊盘和/或信号线的端部以及与该焊盘端部相邻的区域。
在液晶显示面板中，所述焊盘包括连接到栅极线的栅极焊盘和连接倒数据线的数据焊盘。
所述栅极焊盘和/或数据焊盘包括透明导电膜和形成在透明导电膜上的栅极金属膜，暴露出至少一部分透明导电膜。
所述栅极金属膜含有钼(Mo)，铜(Cu)，钛(Ti)和/或钽(Ta)中的至少一种。
所述液晶显示面板还包括一存储电容，其包括栅极线和按照与栅极线绝缘并且连接到像素电极的方式与栅极线重叠的存储电极。
所述液晶显示面板还包括设在数据线、存储电极以及薄膜晶体管的源极和漏极下面的半导体图案。
所述接触孔贯穿半导体图案、栅极绝缘膜和栅极金属膜，暴露出数据焊盘的透明导电膜和下基板的一部分。
所述液晶显示面板还包括连同像素电极产生一电场的公共电极；向公共电极提供参考电压的公共焊盘；用不同于公共焊盘的金属制成的公共电压源线；以及用于连接公共电压焊盘和公共电压源线并且暴露出公共电压焊盘和/或公共电压源线的端部及与该公共电压焊盘端部相邻的区域的公共接触孔。
所述液晶显示面板还包括连接到各条信号线的第一短路图案；连接到第一短路图案的第二短路图案；以及暴露出第一和/或第二短路图案的端部及与该第一短路图案和第二短路图案相邻的区域的短路接触孔，以电连接第一短路图案和第二短路图案。
所述液晶显示面板还包括在保护膜上按与保护膜相同的图案形成的定向膜。
按照本发明的另一方面，一种液晶显示面板的制造方法，包括提供一滤色片阵列基板；并且提供一面对滤色片阵列基板的薄膜晶体管阵列基板，在其下基板上具有中间是栅极绝缘膜的彼此交叉的栅极线和数据线，设置在栅极线和数据线之间交叉点上的薄膜晶体管，连接到薄膜晶体管的像素电极，通过接触孔连接到包括栅极线和数据线的信号线的焊盘，所述焊盘由设置在所述下基板上的透明导电膜形成，以及设置在所述薄膜晶体管阵列基板与滤色片阵列基板重叠的区域上、暴露出透明导电膜的保护膜；用密封剂将薄膜晶体管阵列基板与滤色片阵列基板粘接，暴露出包括栅极焊盘和数据焊盘的焊盘区；并且用滤色片阵列基板作为掩模去除保护膜暴露出的焊盘区的透明导电膜，其中，形成该接触孔暴露出焊盘和/或信号线的端部及与该焊盘端部相邻的区域。
该方法还包括提供一和像素电极共同形成电场的公共电极；提供一向公共电极施加驱动电压的公共电压焊盘；由不同于公共焊盘的金属提供一公共电压源线；并且提供一公共接触孔用于将公共电压焊盘连接到公共电压源线，并且暴露出所有公共电压焊盘和公共电压源线的端部及与该公共电压焊盘端部相邻的区域。
该方法还包括提供一连接到信号线的第一短路图案；提供一共同连接到多个短路图案的第二短路图案；并且提供一暴露出第一和/或第二短路图案的端部及与该第一短路图案和第二短路图案端部相邻的区域的短路接触孔，以电连接第一短路图案和第二短路图案。
所述提供薄膜晶体管阵列基板包括在基板上形成栅极图案，该栅极图案包括栅极线、栅极、各自包括透明导电膜的栅极焊盘和数据焊盘，以及一像素电极；形成一半导体图案，其具有的接触孔暴露出数据焊盘的端部及与该数据焊盘端部相邻的区域，以及设有栅极图案和像素电极的基板上的栅极绝缘图案，并且暴露出数据焊盘、栅极焊盘和像素电极所包括的透明导电膜；形成一数据图案，其包括数据线、源极以及通过接触孔连接到设有半导体图案和栅极绝缘图案的基板上的数据焊盘的漏极；并且在设有数据图案的基板上形成保护膜。
所述栅极焊盘和/或数据焊盘包括透明导电膜；以及形成在透明导电膜上暴露出至少一部分透明导电膜的栅极金属膜。
所述栅极金属膜含有钼(Mo)，铜(Cu)，钛(Ti)和/或钽(Ta)中的至少一种。
按照本发明的另一方面，一种薄膜晶体管阵列基板的制造方法包括在基板上提供栅极图案和像素电极，所述栅极图案包括栅极线、栅极、栅极焊盘和数据焊盘，其中各自包括设置在所述基板上的透明导电膜；在设有栅极图案和像素电极的基板上提供一半导体图案和一栅极绝缘图案，并且暴露出数据焊盘、栅极焊盘和像素电极所包括的至少一部分透明导电膜；提供一数据图案，其包括数据线、源极以及通过接触孔连接到设有半导体图案和栅极绝缘图案的基板上的数据焊盘的漏极；在整个基板上提供一保护膜用于保护薄膜晶体管；在保护膜上包括栅极焊盘和数据焊盘的焊盘区以外的剩余区域上提供一定向膜；并且用定向膜作为掩模去掉覆盖焊盘区形成的保护膜，暴露出包括在焊盘区内的透明导电膜，所形成的接触孔暴露出数据焊盘和/或数据线的端部及与该焊盘端部相邻的区域。
该方法还包括提供一和像素电极共同形成一电场的公共电极；提供一向公共电极施加驱动电压的公共电压焊盘；用不同于公共焊盘的金属提供一公共电压源线；并且提供一公共接触孔用于将公共电压焊盘连接到公共电压源线，并且暴露出所有公共电压焊盘和公共电压源线的端部及与该公共电压焊盘端部相邻的区域。
该方法还包括提供一连接到信号线的第一短路图案；提供一共同连接到多个短路图案的第二短路图案；并且提供一暴露出第一和/或第二短路图案的端部及与该第一短路图案和第二短路图案端部相邻的区域的短路接触孔，以电连接第一短路图案和第二短路图案。
所述栅极焊盘和/或数据焊盘包括透明导电膜；以及形成在透明导电膜上暴露出至少一部分透明导电膜的栅极金属膜。
所述栅极金属膜含有钼(Mo)，铜(Cu)，钛(Ti)和/或钽(Ta)中的至少一种。
附图说明
以下要参照附图详细描述本发明的实施例，在附图中：
图1的平面图表示常规薄膜晶体管阵列基板的一部分；
图2是沿图1中的I-I’线提取的薄膜晶体管阵列基板的截面图；
图3A到图3D的截面图表示图2中的薄膜晶体管阵列基板的一种制造方法；
图4的平面图表示按照本发明第一实施例的薄膜晶体管阵列基板的结构；
图5是沿图4中II-II’线提取的薄膜晶体管阵列基板的截面图；
图6A到图6C的截面图表示图5中所示的薄膜晶体管阵列基板的一种制造方法；
图7的截面图用于解释用于将图6B中所示的数据焊盘连接到数据线的接触孔区域的底切现象；
图8的平面图表示按照本发明第二实施例的薄膜晶体管阵列基板的结构；
图9是沿图8中III-III’线提取的薄膜晶体管阵列基板的截面图；
图10A和图10B的平面图和截面图分别用于解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法中的第一掩模工序；
图11A和图11B的平面图和截面图分别用于解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法中的第二掩模工序；
图12A和图12B的平面图和截面图分别用于解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法中的第三掩模工序；
图13A到图13E的截面图用于详细解释图12A和图12B中所示的第三掩模工序；
图14的平面图表示按照本发明第三实施例的薄膜晶体管阵列基板的结构；
图15是沿图14中IV1-IV1’线和IV2-IV2’线提取的薄膜晶体管阵列基板的截面图；
图16是防静电装置的等效电路图；
图17A和图17B的平面图和截面图分别表示薄膜晶体管的防静电装置和短路棒区域；
图18的平面图表示按照本发明第四实施例的薄膜晶体管阵列基板的结构；
图19是沿图18中VI-VI’线提取的薄膜晶体管阵列基板的截面图；
图20是包括按照本发明第一到第四实施例的薄膜晶体管阵列基板的一液晶显示面板的截面图；
图21是包括按照本发明第一到第四实施例的薄膜晶体管阵列基板的另一例液晶显示面板的截面图；
图22的平面图表示按照本发明第五实施例的薄膜晶体管阵列基板的防静电装置和短路棒区域；
图23是沿图22中VII1-VII1’线和VII2-VII2’线提取的防静电装置和短路棒区域的截面图；
图24A和图24B的平面图和截面图分别用于解释图22和图23中所示薄膜晶体管阵列基板的一种制造方法中的第一掩模工序；
图25A和图25B的平面图和截面图分别用于解释图22和图23中所示薄膜晶体管阵列基板的一种制造方法中的第二掩模工序；
图26A到图26D的截面图用于详细解释第二掩模工序；
图27A和图27B的平面图和截面图分别用于解释图22和图23中所示薄膜晶体管阵列基板的一种制造方法中的第三掩模工序；
图28A到图28D的截面图用于详细解释第三掩模工序；
图29的平面图表示按照本发明第六实施例的薄膜晶体管阵列基板的防静电装置和短路棒区域；
图30是沿图29中VIII1-VIII1’线和VIII2-VIII2’线提取的防静电装置和短路棒区域的截面图；
图31A和图31B的平面图和截面图分别用于解释图29和图30中所示薄膜晶体管阵列基板的一种制造方法中的第一掩模工序；
图32A和图32B的平面图和截面图分别用于解释图29和图30中所示薄膜晶体管阵列基板的一种制造方法中的第二掩模工序；
图33A和图33B的平面图和截面图分别用于解释图29和图30中所示薄膜晶体管阵列基板的一种制造方法中的第三掩模工序；
图34A和图34B的平面图和截面图分别用于解释图29和图30中所示薄膜晶体管阵列基板的一种制造方法中的第四掩模工序；以及
图35A到图35D的截面图用于详细解释第四掩模工序。
具体实施方式
以下要具体描述在附图中例举的本发明的实施例。
以下要具体参照图4到35D来详细解释本发明的实施例。
图4的平面图表示按照本发明第一实施例的薄膜晶体管阵列基板的结构，而图5是沿图4中II-II’线提取的薄膜晶体管阵列基板的截面图。
参见图4和图5，薄膜晶体管阵列基板包括在下基板101上彼此交叉并且中间有一个栅极绝缘膜112的栅极线102和数据线104，设在各个交叉点上的薄膜晶体管130，以及设在具有交叉结构的像素区105上的像素电极122，设在像素电极122与栅极线102的重叠部分的存储电容140，从栅极线102上延伸的栅极焊盘150，以及从数据线104上延伸的数据焊盘160。
薄膜晶体管130响应栅极线102上的扫描信号允许将数据线104上的数据信号充入像素电极122并且保持。为此，薄膜晶体管130包括连接到栅极线102的栅极106，连接到数据线104的源极108，以及连接到像素电极122的漏极110。薄膜晶体管130还包括与栅极106重叠的半导体图案114和116，并且在栅极和半导体图案中间有一栅极绝缘图案112，并且在源极108和漏极110之间限定了一沟道。
包括栅极106和栅极线102的栅极图案具有透明导电膜170，以及设置在透明导电膜170上的一栅极金属膜172的结构。
半导体图案在源极108和漏极110之间形成一沟道，还包括与栅极图案部分重叠且中间是栅极绝缘膜112的一有源层114。半导体图案形成在有源层114上，并且包括数据线104、存储电极128、源极108和漏极110以及欧姆接触层116。这种半导体图案在单元之间独立形成，可以防止因半导体图案在单元之间造成信号干扰。
在像素区105内通过直接连接到薄膜晶体管130的漏极110的透明导电膜170形成像素电极122。
这样就能在通过薄膜晶体管130施加像素信号的像素电极122和提供参考电压的公共电极(未示出)之间形成一垂直电场。这种电场借助液晶分子的介电各向异性旋转滤色片阵列基板和薄膜晶体管阵列基板之间的液晶分子。透过像素区105的光的透射比随着液晶分子的旋转程度而有所不同，从而获得灰度级比例。
存储电容140包括栅极线102和与栅极线102重叠、且直接连接到像素电极122的存储电极128，在栅极线102和存储电极128的中间是栅极绝缘膜112、有源层114和欧姆接触层116。存储电容140能够将充入像素电极122的像素信号稳定保持到充入下一像素电压。
栅极焊盘150连接到一栅极驱动器(未示出)，对栅极线102施加由栅极驱动器产生的栅极信号。栅极焊盘150具有暴露出从栅极线102延伸的透明导电膜170的结构。
数据焊盘160连接到一数据驱动器(未示出)，对数据线104施加由数据驱动器产生的数据信号。为此，数据焊盘160通过数据接触孔164电连接到形成于数据金属层的数据线104。数据焊盘160包括透明导电膜150，以及在形成在与数据线104重叠的区域内的透明导电膜170上的栅极金属膜172。数据接触孔164的宽度比数据焊盘160要窄，并且贯穿欧姆接触层116、有源层114、栅极绝缘图案112和数据焊盘160的栅极金属膜172，暴露出数据焊盘160的透明导电膜170。
图6A到图6C的截面图表示按照本发明第一实施例的薄膜晶体管阵列基板的一种制造方法。
参见图6A，用第一掩模工序在下基板101上形成各自具有双层结构的像素电极122和包括栅极线102，栅极106，栅极焊盘150及数据焊盘160的栅极图案。
具体地说，用溅射等淀积技术依次形成透明导电膜170和栅极金属膜172。此处的透明导电膜170用诸如ITO、TO、ITZO、IZO等透明导电材料制成，而栅极金属膜172用诸如铝族金属等金属材料制成，包括铝/钕(AlNd)、钼(Mo)、铜(Cu)、铬(Cr)、钽(Ta)、钛(Ti)等。然后用光刻术对透明导电膜170和栅极金属膜172构图，并且用第一掩模进行蚀刻，形成各自具有双层结构的栅极线102，栅极106，栅极焊盘150和数据焊盘160，以及包括栅极金属膜172的像素电极122。
参见图6B，在具有栅极图案的下基板101上用第二掩模工序形成栅极绝缘图案112和包括有源层114和欧姆接触层116的半导体图案。去除包含在数据焊盘160、栅极焊盘150和像素电极122中的栅极金属膜172，暴露出透明导电膜170。进而形成栅极绝缘图案112、半导体图案114和116以及贯穿数据焊盘160的栅极金属膜172的数据接触孔164。
具体地说，在设有栅极图案的下基板101上用PECVD、溅射等淀积技术依次形成栅极绝缘膜及第一和第二半导体层。此处的栅极绝缘膜用氮化硅(SiNx)、氧化硅(SiOx)等无机绝缘材料制成。第一半导体层用没有掺杂(即非掺杂)的非晶硅制成，而第二半导体层用掺杂有N-型或P-型杂质的非晶硅制成。然后用光刻术对栅极绝缘膜及第一和第二半导体层构图，并且用第二掩模进行蚀刻，形成包括有源层114和欧姆接触层116的半导体图案，以及和半导体图案具有相同图案的栅极绝缘图案112。在这种情况下，形成的半导体图案和栅极绝缘图案112暴露出像素电极122、栅极焊盘150和数据焊盘160。
接着用栅极绝缘图案112及半导体图案114和116作为掩模用湿蚀刻法去除暴露的栅极金属膜172。换句话说，就是去除栅极焊盘150，数据焊盘160和像素电极122中所包括的栅极金属膜172，暴露出透明导电膜170。接着形成数据接触孔164，暴露出需要连接到数据线104的区域内的数据焊盘160所包括的那部分透明导电膜170。
参见图6C，在设有栅极绝缘图案112及半导体图案114和116的下基板101上用第三掩模工序形成包括数据线104、源极108、漏极110和存储电极128的数据图案。
具体地说，在设有半导体图案的下基板101上用溅射等淀积技术依次形成数据金属层。数据金属层用钼(Mo)、铜(Cu)等金属制成。然后按湿蚀刻法用光刻胶图案对数据金属层构图，光刻胶图案是采用第三掩模用光刻术形成的阶梯覆层，从而形成包括存储电极128、数据线104、连接到数据线104的源极108、以及漏极110的数据图案。进而沿着数据图案按干蚀刻法用光刻胶图案形成有源层114和欧姆接触层116。在此时去除位于剩余区域(有源层114和欧姆接触层116与数据图案发生重叠的区域以外的区域)内的有源层114和欧姆接触层116。这样能减少或防止单元之间因包括有源层114和欧姆接触层116的半导体图案造成的短路。
然后借助于通过灰化已降低高度的光刻胶图案去除在薄膜晶体管沟道部分中形成的数据金属层和欧姆接触层116，将漏极110与源极108断开。进而通过剥离去掉留在数据图案上的光刻胶图案。
接着在设有数据图案的下基板101的正面形成一保护膜118。保护膜118用和栅极绝缘膜112相同的无机绝缘材料构成，或是一种有机绝缘材料，例如是具有小介电常数的丙烯酸有机化合物，BCB(苯并环丁烯)或是PFCB(全氟环丁烷)等等。
同时，在按照本发明第一实施例的薄膜晶体管阵列基板制造方法的第二掩模工序中，是用干蚀刻法对栅极绝缘膜及第一和第二半导体层构图，然后用栅极绝缘图案暴露出栅极金属膜并且按湿蚀刻法去除半导体图案。此时，栅极绝缘图案112、贯穿栅极绝缘图案112的数据接触孔164、半导体图案114和116、以及数据焊盘160的栅极金属膜172将数据线104连接到数据焊盘160。在这种情况下，栅极绝缘图案112及半导体图案114和116具有不同于栅极金属膜的蚀刻特性。因此，如图7所示，出现贯穿栅极绝缘图案112及半导体图案114和116的数据接触孔164的第一宽度w1比贯穿栅极金属膜172的数据接触孔164的第二宽度w2窄的底切现象。由于底切现象会造成数据线104在数据接触孔164的栅极金属膜172附近变短，数据线104不能电连接到数据焊盘160。这样，来自数据焊盘160的数据信号就不能提供给数据线104。
图8的平面图表示按照本发明第二实施例的薄膜晶体管阵列基板的结构，而图9是沿图8中III-III’线提取的薄膜晶体管阵列基板的截面图。
图8和图9中所示的薄膜晶体管阵列基板与图4和图5所示具有相同的元件，除了用形成的数据接触孔164暴露出数据焊盘160的端部和下基板101的一部分。因此省略了对相同元件的详细描述。
数据焊盘160连接到一数据驱动器(未表示)，将数据驱动器产生的数据信号提供给数据线104。为此要将数据焊盘160通过数据接触孔164电连接到由数据金属层形成的数据线104。数据焊盘160包括透明导电膜170，以及在与数据线104重叠的区域内形成在透明导电膜170上的栅极金属膜172。数据接触孔164具有比数据焊盘160窄的宽度，并贯穿欧姆接触层116、有源层114、栅极绝缘图案112和数据焊盘160的栅极金属膜172，暴露出数据焊盘160的透明导电膜170的端部及其相邻区域。
这样，即便数据接触孔164的第二宽度大于数据接触孔164因贯穿栅极绝缘图案112、有源层114和欧姆接触层116的第一宽度而产生底切现象，数据线104也能连接到通过数据接触孔164暴露出的数据焊盘160的端部，由此能防止数据线104发生断裂。
图10A和图10B的平面图和截面图分别用于解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法中的第一掩模工序。
如图10A和图10B中所示，在下基板101上用第一掩模工序形成各自具有双层结构的像素电极122和包括栅极线102、栅极106、栅极焊盘150及数据焊盘160的栅极图案。
具体地说，用溅射等淀积技术依次形成透明导电膜170和栅极金属膜172。此处的透明导电膜170用诸如ITO、TO、ITZO、IZO等透明导电材料制成，而栅极金属膜172用诸如铝族金属等金属材料制成，包括铝/钕(AlNd)、钼(Mo)、铜(Cu)、铬(Cr)、钽(0Ta)、钛(Ti)等。然后用光刻术对透明导电膜170和栅极金属膜172构图，并且用第一掩模进行蚀刻，形成包括各自具有双层结构的栅极线102、栅极106、栅极焊盘150和数据焊盘160的栅极图案，以及包括栅极金属膜172的像素电极122。
图11A和图11B的平面图和截面图分别用于解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法中的第二掩模工序。
如图11A和图11B中所示，在设有栅极图案的下基板101上用第二掩模工序形成栅极绝缘图案112和包括有源层114及欧姆接触层116的半导体图案。去除数据焊盘160、栅极焊盘150和像素电极122中所包括的栅极金属膜172暴露出透明导电膜170。
具体地说，在设有栅极图案的下基板101上用PECVD、溅射等淀积技术依次形成栅极绝缘膜及第一和第二半导体层。此处的栅极绝缘膜用氮化硅(SiNx)，氧化硅(SiOx)等无机绝缘材料制成。第一半导体层用不掺杂的非晶硅制成，而第二半导体层用掺杂有N-型或P-型杂质的非晶硅制成。然后用光刻术对栅极绝缘膜及第一和第二半导体层构图，并且用第二掩模进行蚀刻，在像素电极122、栅极焊盘150和数据焊盘160以及包括有源层114和欧姆接触层116并且图案与栅极绝缘图案112相同的半导体图案以外的剩余区域内形成栅极绝缘图案112。这样就形成被栅极绝缘图案112及半导体图案114和116暴露出的像素电极122、栅极焊盘150和数据焊盘160。用栅极绝缘图案112作为掩模去除像素电极122、栅极焊盘150和数据焊盘的暴露的栅极金属膜172，暴露出数据焊盘160，栅极焊盘150像素电极122所包括的透明导电膜170。
图12A和图12B的平面图和截面图分别用于解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法中的第三掩模工序。
如图12A和图12B所示，在设有栅极绝缘图案112及半导体图案114和116的下基板101上用第三掩模工序形成包括数据线104、源极108、漏极110和存储电极128的数据图案。进而在其下部沿着数据线104、源极108、漏极110和存储电极128形成半导体图案114和116。
以下要参照图13A到图13E来详细解释第三掩模工序。
如图13A所示，在设有半导体图案的下基板101上用溅射等淀积技术依次形成数据金属层109和光刻胶膜528。此处的数据金属层109用金属钼(Mo)或铜(Cu)等形成。
然后将一局部曝光掩模即第三掩模520对准下基板101的上部。第三掩模520包括透明材料制成的掩模基板522，设置在掩模基板522的屏蔽区S2上的屏蔽部分524，以及设置在掩模基板522的局部曝光区上的衍射曝光部分(或是半透射部分)526。掩模基板522的曝光区域是曝光区S1。用第三掩模520使光刻胶膜528曝光并且显影，如图13B所示在对应着第三掩模520的屏蔽部分524和衍射曝光部分526的屏蔽区S2和局部曝光区S3上形成具有阶梯覆层的光刻胶图案530。换句话说，设置在局部曝光区S2的光刻胶图案530所具有的第二高度h2低于设置在屏蔽区S2的光刻胶图案530的第一高度h1。
用光刻胶图案530作为掩模按湿蚀刻法对数据金属层109构图，形成包括存储电极128、数据线104、连接到数据线104的源极108和漏极110的数据图案。
接着，用光刻胶图案530作为掩模按干蚀刻法沿数据图案形成有源层114和欧姆接触层116。在此时去除位于剩余区域(有源层114和欧姆接触层116与数据图案的重叠区以外)内的有源层114和欧姆接触层116。
然后，如图13C所示，采用氧(O2)等离子体的灰化工序去掉局部曝光区S3上具有第二高度h2的光刻胶图案530，并且局部去除屏蔽区S2上具有第一高度h1的光刻胶图案530，留下一高度降低的光刻胶图案530。用光刻胶图案530进行蚀刻去除设在局部曝光区S3也就是薄膜晶体管的沟道部分上的数据金属层和欧姆接触层116，从源极上断开漏极110。在图13D中通过剥离去掉留在数据图案上的光刻胶图案530。
接着，如图13E所示，在基板101设有数据图案的正面上形成一保护膜118。保护膜118用和栅极绝缘图案112相同的无机绝缘材料构成，或是一有机绝缘材料，例如是具有小介电常数的丙烯酸有机化合物，BCB(苯并环丁烯)，或是PFCB(全氟环丁烷)等。
图14的平面图和图15的截面图表示按照本发明第三实施例的薄膜晶体管阵列基板。
图14和图15中所示的薄膜晶体管阵列基板与图8和图9中所示的元件基本相同，除了用于形成水平电场的公共电极和像素电极设置在下基板上。因此省略了对相同元件的详细描述。
公共电极184连接到公共线186，用于提供驱动液晶的参考电压并且形成在像素区内。具体地，公共电极184与像素电极122的指部122b平行地形成在像素区内。
像素电极122连接到漏极110，在与公共电极184二者之间存在电位差时形成一水平电场。像素电极122包括与栅极线102平行延伸的水平部122a，以及从水平部122a沿垂直方向延伸的指部122b。
这样，就在通过薄膜晶体管施加像素信号的像素电极122和通过公共线186施加参考电压的公共电极184之间形成一水平电场。水平电场利用液晶的介电各向异性旋转按水平方向设置在下阵列基板和上阵列基板之间的液晶分子。而且，通过像素区的光透射比取决于液晶分子的旋转程度，从而产生图像。
公共焊盘200向公共线186提供由一外部电压源(未示出)产生的参考电压。
如果公共焊盘200用与数据线104相同的材料形成，通过暴露出公共焊盘200端部的公共接触孔166将其连接到公共线186。公共线186包括透明导电膜170和形成在透明导电膜170上的栅极金属膜172。公共接触孔166贯穿欧姆接触层116、有源层114、栅极绝缘图案112和公共线186的栅极金属膜172，暴露出公共线186的透明导电膜170的端部及其相邻区域。
如果公共焊盘200由透明导电膜170和暴露出至少一部分透明导电膜170的栅极金属膜172组成，就通过暴露出公共焊盘200端部及其相邻区域的公共接触孔166将其连接到公共线186。公共线186包括通过公共接触孔166连接到公共焊盘200并且用与数据线104相同的材料制成的第一公共线，以及通过独立的接触孔连接到第一公共线并且用与栅极线102相同的金属制成的第二公共线。
如上所述，用于连接公共线186和公共焊盘200的公共接触孔166暴露出公共焊盘200和/或公共线186所包括的透明导电膜170的端部。这样，即便贯穿栅极金属膜172的公共接触孔166的第二宽度大于贯穿栅极绝缘图案112、有源层114和欧姆接触层116的公共接触孔166的第一宽度而可能发生底切或是断裂现象，公共线(或公共焊盘)的端部也能连接到通过公共接触孔166暴露出的公共焊盘(或公共线)。
用于将公共线连接到公共焊盘的公共接触孔可以应用于水平电场施加型薄膜晶体管阵列基板以及图4中所示的垂直电场施加型薄膜晶体管阵列基板。换句话说，公共电压源线通过暴露出公共电压源线端部的接触孔电连接到公共焊盘，其中公共电压源线的端部通过银点连接到向公共电压源线施加公共电压的公共电极和/或公共焊盘。
图18的平面图表示按照本发明第四实施例的薄膜晶体管阵列基板的结构，而图19是沿图18中VI-VI’线提取的薄膜晶体管阵列基板的截面图。
首先，在参照图18和图19描述本发明的第四实施例之前，先描述一下四轮掩模工序中出现的防静电装置和短路棒结构，以与本发明的第四实施例相比较。
典型的薄膜晶体管阵列基板包括用于排放在非显示区上形成并且输入到显示区的静电的防静电装置。例如，如图16所示，防静电装置包括连接到非显示区上的数据线或是栅极线并且具有相互连接关系的多个薄膜晶体管400、410和420。防静电装置在高电压区具有低阻抗，能够排放静电等大电流，防止静电输入，而在正常驱动环境下具有高阻抗(即数十MΩ)，对通过数据线或栅极线提供的驱动信号没有影响。图17A和图17B表示了这种防静电装置的具体结构示例。
参见图17A和图17B，防静电装置包括连接到用于连接数据焊盘455和数据线的数据链458的第一到第三薄膜晶体管400，410和420。
第一薄膜晶体管400包括连接到数据链458的第一源极404，面对第一源极404的第一漏极406，以及与第一源极和漏极404和406重叠并且中间有半导体层430和464以及栅极绝缘膜462的第一栅极402。
第二薄膜晶体管410包括连接到第一源极404的第二源极414，面对第二源极414的第二漏极416，以及与第二源极和漏极414和416重叠并且中间有半导体层430和464以及栅极绝缘膜462的第二栅极412。此处的第二栅极412通过在第一和第二接触孔440和442上面形成的第一接触电极432连接到第二源极414。换句话说，第一接触电极432设置在贯穿保护膜466暴露出一部分第二源极414的第一接触孔440和贯穿保护膜466及栅极绝缘膜462暴露出一部分第二栅极412的第二接触孔442的上面，从而将第二栅极412连接到第二源极414。
第三薄膜晶体管420包括连接到第一漏极406的第三源极424，面对第三源极424的第三漏极426，以及连接到第三源极和漏极424和426并且中间有半导体层430和464以及栅极绝缘膜462的第三栅极422。此处的第三漏极426连接到第二漏极416，并且通过在第三和第四接触孔444和446上面形成的第二接触电极434连接到第一栅极402。换句话说，第二接触电极434设置在贯穿保护膜466暴露出一部分第二漏极416的第三接触孔和贯穿保护膜466及栅极绝缘膜462暴露出一部分第一栅极402的第四接触孔446的上面，从而将第二漏极416连接到第一栅极402。进而通过在第五和第六接触孔448和450上面的第三接触电极436将第三栅极422连接到第三源极424。换句话说，第三接触电极436设置在贯穿保护膜466暴露出一部分第三源极424的第五接触孔448和贯穿保护膜466及栅极绝缘膜462暴露出一部分第三栅极422的第六接触孔450的上面，从而将第三栅极422连接到第三源极424。
在第一到第三薄膜晶体管400、410和420中，栅极402、412和422由基板460上的第一导电层(或栅极金属层)形成；源极404、414和424及漏极406、416和426由半导体层430和464上的第二导电层(或源极/漏极金属层)形成；而接触电极432、434和436由保护膜466上的第三导电层(或是透明导电层或Ti)形成。
数据焊盘455包括由栅极绝缘膜462上的第二导电层形成的下数据焊盘电极452，以及通过贯穿保护膜466的第九接触孔454连接到下数据焊盘电极452的上数据焊盘电极456。
数据焊盘455连接到设置在非显示区的奇数和偶数短路棒491和492，用于在制成薄膜晶体管阵列基板之后进行测试。奇数短路棒491同时连接到多个奇数数据焊盘455，而偶数短路棒492同时连接到多个偶数数据焊盘455。
奇数短路棒491由连接到下奇数数据焊盘电极452的第一奇数短路棒491B和同时连接到多个第一奇数短路棒491B的第二奇数短路棒491A组成。奇数短路棒491由与下数据焊盘电极452相同的第二导电层形成。
偶数短路棒492由连接到下偶数数据焊盘电极452的第一偶数短路棒492B和同时连接到多个第一偶数短路棒492B的第二偶数短路棒492A组成。此处的第一偶数短路棒492B由与下数据焊盘电极452相同的第二导电层形成，而与第一奇数短路棒491B交叉的第二偶数短路棒492A由第一导电层形成。第一和第二偶数短路棒492A和492B通过形成在第七和第八接触孔494和496上面的第三导电层的第四接触电极498连接。换句话说，第四接触电极498设置在贯穿保护膜466暴露出一部分第一偶数短路棒492B的第七接触孔496及贯穿保护膜466和栅极绝缘膜462暴露出一部分第二偶数短路棒492A的第八接触孔494的上面，将第一偶数短路棒492A连接到第二偶数短路棒492B。
此处的半导体层包括在第一到第三薄膜晶体管400，410和420上各自形成一沟道的有源层430，以及设置在有源层430上沟道部分以外处的欧姆接触层464，用于与源极404、414和424及漏极406、416和426形成欧姆接触。还要沿着包括数据链458、下数据焊盘电极452、奇数短路棒491和偶数短路棒492的垂直部分492B的第二导电层形成有源层430和欧姆接触层464。
用常规的四轮掩模工序形成上述的防静电装置和短路棒。具体地说，用第一掩模工序在基板460上形成栅极402、412和422及第一导电层的偶数短路棒492A。用第二掩模工序在栅极绝缘膜462上形成半导体层430和464，源极404、414和424，漏极406、416和426，数据链458，下数据焊盘电极452，奇数短路棒491以及第二导电层的第一偶数短路棒492B。用第三掩模工序形成贯穿保护膜466和栅极绝缘膜462的接触孔440、442、444、446、448、450、454、494和496，并且用第四掩模工序形成接触电极432、434、436和498以及上数据焊盘电极456。
此处，暴露出第二导电层的接触孔440、444、448和496和暴露出第一导电层的接触孔442、446、450和494彼此独立地形成以具有不同的阶梯覆层，这样会增大接触电极432，434，436和498发生断裂的风险。
为了克服这一问题，如图18和图19所示，按照本发明第四实施例的薄膜晶体管阵列基板提供了暴露出导电层以及导电层相邻区域的接触孔。
图18和图19中所示的薄膜晶体管阵列基板与薄膜晶体管阵列基板具有相同的元件，除了用划线步骤去除的部分，并且还包括分别连接到栅极焊盘和数据焊盘的栅极短路棒和数据短路棒。因而在此省略了对相同元件的详细说明。
在将信号线连接到地电压源GND的制造工序中，栅极短路棒183和数据短路棒185能防止静电传导到液晶显示面板的信号线102、104上，保护薄膜晶体管130不受静电损伤。
栅极短路棒183由连接到栅极焊盘150的第一栅极短路棒182和同时连接到多个第一栅极短路棒182的第二栅极短路棒180组成。
第二栅极短路棒180由与数据线104相同的金属构成，例如具有强耐腐蚀性的金属钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或MoW。第二栅极短路棒180通过第一栅极短路棒182电连接到栅极焊盘150。第一栅极短路棒182从第一栅极短路棒180延伸跨过划线SCL并且通过第一短路接触孔162连接到栅极焊盘150。此处的第一短路接触孔162的宽度大于栅极焊盘150，并且贯穿欧姆接触层116、有源层114、栅极绝缘图案112和栅极焊盘150的栅极金属膜172暴露出栅极焊盘的透明导电膜170的端部及其相邻区域。
数据短路棒185由连接到数据焊盘160的第一数据短路棒192和同时连接到多个第一数据短路棒192的第二数据短路棒190组成。
第二数据短路棒190由与数据线104相同的金属构成，例如具有强耐腐蚀性的金属钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或MoW。第二数据短路棒190通过第一数据短路棒192电连接到数据焊盘160。第一数据短路棒192从第二数据短路棒190延伸跨过划线SCL并且通过第二短路接触孔194连接到数据焊盘160。此处的第二短路接触孔194的宽度大于数据焊盘160，并且贯穿欧姆接触层、有源层114、栅极绝缘图案112和数据焊盘160的栅极金属膜172暴露出数据焊盘160的透明导电膜170的端部及其相邻区域。
如上所述，分别将第一栅极短路棒182连接到栅极焊盘150并将第一数据短路棒192连接到数据焊盘160的第一和第二短路接触孔162和194暴露出栅极焊盘150和数据焊盘160所包括的透明导电膜170的端部。因此，即便贯穿栅极金属膜172的短路接触孔162和194的第二宽度大于贯穿栅极绝缘图案112、有源层114和欧姆接触层116的短路接触孔162和194的第一宽度有可能造成底切现象，第一短路棒192和182连接到通过短路接触孔194和162暴露出的数据和栅极焊盘160和150的端部，这样就能防止第一短路棒192和182断裂。
以下要解释制造这种液晶显示面板的薄膜晶体管的一种方法。
用第一掩模工序形成包括栅极线106、栅极102，栅极焊盘150和数据焊盘160的栅极图案以及包括栅极金属膜的像素电极122。用第二掩模工序去除具有第一短路孔162和194的栅极绝缘图案112及半导体图案114和116，以及栅极焊盘150、数据焊盘160和像素电极122所包括的栅极金属膜172，并且去除通过第一和第二短路接触孔162和194暴露出的栅极金属膜172。用第三掩模工序形成包括第二栅极短路棒180、第二数据短路棒190、第一栅极短路棒182、第一数据短路棒192、源极108、漏极110和数据线104的数据图案。然后在下基板101的整个表面上形成保护薄膜晶体管130的保护膜。
图20是包括按照本发明第一到第四实施例的薄膜晶体管阵列基板的液晶显示面板的截面图。
图20中所示的液晶显示面板包括用密封剂195彼此粘接的滤色片阵列基板199和薄膜晶体管阵列基板189。
滤色片阵列基板199包括形成在上基板191上的黑矩阵(未示出)和包括滤色片的上阵列193。
形成的薄膜晶体管阵列基板189使得与滤色片阵列基板199重叠的区域受到保护膜118的保护，并且暴露出与滤色片阵列基板199没有重叠的焊盘区上的栅极焊盘150、数据焊盘160和/或公共焊盘(未示出)所包括的透明导电膜170。
以下要描述这种液晶显示面板的制造方法。
首先单独制备滤色片阵列基板199和薄膜晶体管阵列基板189，然后用密封剂195将其彼此粘接。接着用滤色片阵列基板199作为掩模按焊盘打开工序对薄膜晶体管阵列基板189的保护膜118进行构图。这样会暴露出焊盘区上的栅极焊盘150、数据焊盘160和/或公共焊盘(未示出)所包括的透明导电膜170。
焊盘开放工序同时用一空气等离子体发生器产生的等离子体依次扫描或集中扫描被滤色片阵列基板199暴露出的各个焊盘，从而暴露出栅极焊盘150、数据焊盘160和公共焊盘(未示出)的透明导电膜170。或是，将各自具有与薄膜晶体管阵列基板189粘接的滤色片阵列基板199的多个液晶显示面板插入一腔室，然后用常压等离子体蚀刻被滤色片阵列基板199暴露出的焊盘区上的保护膜118，从而暴露出栅极焊盘150、数据焊盘160和公共焊盘(未示出)的透明导电膜170。或是将具有与薄膜晶体管阵列基板189粘接的滤色片阵列基板199的整个液晶显示面板浸入一种蚀刻液中，或是仅仅将包括栅极焊盘150、数据焊盘160和公共焊盘(未示出)的焊盘区浸入蚀刻液中，从而暴露出栅极焊盘150、数据焊盘160和公共焊盘(未示出)的透明导电膜170。
图21是包括按照本发明第一到第四实施例的薄膜晶体管阵列基板的另一例液晶显示面板的截面图。
图21中所示的液晶显示面板包括用密封剂195彼此接合的滤色片阵列基板199和薄膜晶体管阵列基板189。
在薄膜晶体管阵列基板189中，由定向膜197限定的显示区受到保护膜118的保护，并且暴露出与定向膜197没有重叠的区域内的焊盘区上的栅极焊盘150、数据焊盘160和/或公共焊盘(未示出)所包括的透明导电膜170。在这种情况下，用定向膜197作为掩模按蚀刻工序构图并且形成保护膜118。
图22的平面图表示按照本发明第五实施例的薄膜晶体管阵列基板的防静电装置和短路棒区域，而图23是沿图22中VII1-VII1’线和VII2-VII2’线提取的防静电装置和短路棒区域的截面图。
在描述本发明的第五实施例之前，首先要说明本发明所采用的一种提升工序。
本申请人先前提交的2002-88323号韩国专利申请(以下称为“在先发明”并作为参考资料)业已提出了采用提升的三轮掩模工序制造薄膜晶体管阵列基板。在先发明采用提升，用单一掩模工序实现贯穿保护膜和栅极绝缘膜的通孔的限定工序以及第三导电层的构图工序，从而减少了掩模工序的数量。按照在先发明，仅仅在光刻胶图案限定了保护膜和栅极绝缘膜内的通孔的区域上形成构图的第三导电层，使其接触到孔内的保护膜。然而，如果如图17A和图17B所示，要在防静电装置和短路棒区域上各自形成暴露出第一和第二导电层的两个接触孔，接触电极就不能将第一导电层连接到第二导电层。
或者，按照图22和图23所示的本发明第五实施例的薄膜晶体管阵列基板，一体地限定暴露出第一和第二导电层的接触孔。
参见图22和图23，防静电装置包括连接到数据链258用于将数据焊盘255连接到数据线的第一到第三薄膜晶体管200、210和220。
第一薄膜晶体管200包括连接到数据链258的第一源极204、面对第一源极204的第一漏极206以及与第一源极和漏极204和206重叠并且中间有半导体层230和264以及栅极绝缘膜262的第一栅极202。
第二薄膜晶体管210包括连接到第一源极204的第二源极214，面对第二源极214的第二漏极216，以及与第二源极和漏极214和216重叠并且中间有半导体层230和264以及栅极绝缘膜262的第二栅极212。此处的第二栅极212通过形成在第一接触孔240上面的第一接触电极232连接到第二源极214。换句话说，第一接触电极232设置在贯穿保护膜266和栅极绝缘膜262的第一接触孔240内，同时暴露出第二栅极和毗邻第二栅极212的一部分第二源极214，从而将第二栅极212连接到第二源极214。
第三薄膜晶体管220包括连接到第一漏极206的第三源极224，面对第三源极224的第三漏极226，以及连接到第三源极和漏极224和226并且中间有半导体层230和264以及栅极绝缘膜262的第三栅极222。此处的第三漏极226也连接到第二漏极216，并且同时通过在第二接触孔244内形成的第二接触电极234连接到第一栅极202。换句话说，第二接触电极234设置在贯穿保护膜266和栅极绝缘膜262的第二接触孔244内，同时暴露出第二漏极226和一部分第一栅极202，从而将第二漏极216连接到第一栅极202。进而，第三栅极212通过在第三接触孔248内形成的第三接触电极236连接到第三源极224。换句话说，第三接触电极236设置在贯穿保护膜266和栅极绝缘膜262的第三接触孔248内，同时暴露出第三源极224和毗邻第三源极224的一部分第三栅极222，从而将第三源极224连接到第三栅极222。
在第一到第三薄膜晶体管200，210和220中，栅极202、212和222由基板260上的第一导电层(或栅极金属层)形成；源极204、214和224以及漏极206、216和226由半导体层230和264上的第二金属层(或源极/漏极金属层)形成；而接触电极232、234和236由保护膜266上的第三导电层(或是透明导电层或Ti)形成。
数据焊盘255包括由栅极绝缘膜262上的第二导电层形成的下数据焊盘电极252，以及通过贯穿保护膜266的第五接触孔256连接到下数据焊盘电极252的上数据焊盘电极254。
数据焊盘255连接到在非显示区上形成的奇数和偶数短路棒291和292，在制成薄膜晶体管阵列基板之后执行信号测试。奇数短路棒291同时连接到多个奇数数据焊盘255，而偶数短路棒292同时连接到多个偶数数据焊盘255。
奇数短路棒291包括连接到下奇数数据焊盘电极252的第一奇数短路棒291B和同时连接到多个第一奇数短路棒291B的第二奇数短路棒291A。奇数短路棒291由与下数据焊盘电极252相同的第二导电层形成。
偶数短路棒292包括连接到下偶数数据焊盘电极252的第一偶数短路棒292B和同时连接到多个第一偶数短路棒292B的第二偶数短路棒292A。此处的第一偶数短路棒292B由与下数据焊盘电极252相同的第二导电层形成，而与第一奇数短路棒291B交叉的第二偶数短路棒292A由第一导电层形成。第一和第二偶数短路棒292B和292A通过形成在第四孔294上方的第三导电层的第四接触电极298连接。换句话说，第四接触电极298设置在贯穿保护膜266和栅极绝缘膜262的第四接触孔294内，同时暴露出第一偶数短路棒292B和毗邻第一偶数短路棒292B的第二偶数短路棒292A，从而将第一偶数短路棒292B连接到第二偶数短路棒292A。
此处的半导体层包括在第一到第三薄膜晶体管200、210和220上各自形成沟道的有源层230，以及设置在沟道部分以外的有源层230上用于与源极204、214、224和漏极206、216、226形成欧姆接触的欧姆接触层264。还沿着包括数据链258、下数据焊盘电极252、奇数短路棒291和第一偶数短路棒292B的第二导电层形成有源层230和欧姆接触层264。
在按照本发明第五实施例的薄膜晶体管阵列基板中，第一到第四接触孔240、244、248和294同时暴露出第一和第二导电层，用形成在各个接触孔240、244、248和294内的接触电极232、234和236将第一导电层连接到第二导电层。在这种情况下，第一到第四接触孔240、244、248和294依次暴露出第二导电层、半导体层和第一导电层以降低阶梯覆层，由此防止接触电极232、234和236发生断裂。接触电极232、234和236是通过去除用于对保护膜266和栅极绝缘膜262连同上数据焊盘电极254构图的光刻胶图案用提升方法制成的。这样就能如下所述用三轮掩模工序形成按照本发明第五实施例的薄膜晶体管阵列基板。
图24A和图24B的平面图和截面图分别用于解释按照本发明第五实施例的薄膜晶体管阵列基板的一种制造方法中的第一掩模工序。
在下基板260上用第一掩模工序形成包括栅极202、212和222的第一导电图案和第二偶数短路棒292A。
具体地说，用诸如溅射等淀积技术在下基板260上形成栅极金属层。然后用光刻术对第一导电层构图并且用第一掩模蚀刻，形成包括栅极202、212和222的第一导电图案和第二偶数短路棒292A。此处的第一导电层由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)等形成。
图25A和图25B的平面图和截面图分别用于解释按照本发明第五实施例的薄膜晶体管阵列基板的一种制造方法中的第二掩模工序，而图26A到图26D的截面图用于详细解释第二掩模工序。
首先在设有第一导电图案的下基板260上用诸如PECVD、溅射等淀积技术形成整个栅极绝缘膜262。栅极绝缘膜262由诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成。
接着用第二掩模工序形成设置在栅极绝缘膜262上并包括有源层230和欧姆接触层262的半导体图案以及包括源极204、214和224，漏极206、216和226及数据链258，下数据焊盘电极252，奇数短路棒291和第一偶数短路棒292B的第二导电图案。
具体地说，如图26A中所示，用诸如PECVD、溅射等淀积技术在栅极绝缘膜262上依次形成非晶硅层230A、n+非晶硅层264A和第二导电层272。第二导电层由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)等形成。然后在整个第二导电层272上涂覆一层光刻胶，然后用一局部曝光掩模即第二掩模采用光刻术形成如图26A所示具有阶梯覆层的光刻胶图案270。在这种情况下，在需要形成薄膜晶体管沟道的部分具有一衍射曝光部分(或是半透射部分)的局部曝光掩模被用作第二掩模。这样，对应着第二掩模的衍射曝光部分(或是半透射部分)的光刻胶图案270所具有的高度低于对应着第二掩模的透射部分(或屏蔽部分)的光刻胶图案270的高度。换句话说，沟道部分的光刻胶图案的高度要低于源极/漏极金属图案部分的光刻胶图案的高度。
采用光刻胶图案270按湿蚀刻法对第二导电层272构图，形成如图26B所示的包括源极204、214和224，与源极204、214和224成一体的漏极206、216和226，数据链258，下数据焊盘电极252，奇数短路棒291和第一偶数短路棒292B的第二导电图案。进而用同一光刻胶图案270按干蚀刻法对n+非晶硅层264A和非晶硅层230A同时构图，如图26B所示，沿着第二导电图案形成欧姆接触层264和有源层230的结构。
接着，如图26C所示，采用氧(O2)等离子体的灰化工序去除高度比较低的沟道部位上的光刻胶图案270，并且去除源极/漏极金属图案部位上高度降低的光刻胶图案270。如图26C所示用剩余的光刻胶图案270按干法蚀刻从需要形成沟道的部位蚀刻第二导电层和欧姆接触层264，使源极204、214和224与漏极206、216和226分离，并且暴露出有源层230。这样就能在各个源极204、214和224与各个漏极206、216和226之间限定一由有源层230构成的沟道。
接着通过剥离完全去除第二导电图案部分上的剩余光刻胶图案270。
图27A和图27B的平面图和截面图分别用于解释按照本发明第五实施例的薄膜晶体管阵列基板的一种制造方法中的第三掩模工序，而图28A到图28D的截面图用于详细解释第三掩模工序。
采用第三掩模工序对整个保护膜266和栅极绝缘膜262构图，限定接触孔240、244、248和294，并且连同上数据焊盘电极254形成包括接触电极232、234、236和298的第三导电图案。第三导电图案接触到构图的保护膜266。
具体地说，如图28A所示，在设有第二导电图案的整个栅极绝缘膜262上形成保护膜266。保护膜266由类似于栅极绝缘膜262的无机绝缘材料或有机绝缘材料制成。进而，如图28A所示，用第三掩模按光刻术在存在保护膜266的部分的整个保护膜266上形成光刻胶图案280。
接着用光刻胶图案280进行蚀刻，如图28B所示，对保护膜266和栅极绝缘膜262构图形成第一到第四接触孔240、244、248和294连同第五接触孔。第一接触孔240暴露出第二源极214和栅极212；第二接触孔244暴露出第三漏极226和第一栅极202；第三接触孔248暴露出第三源极224和栅极222；第四接触孔294暴露出第一和第二偶数短路棒292A和292B；而第五接触孔暴露出下数据焊盘电极252。
如图28C所示，在淀积完光刻胶图案280之后，在整个薄膜晶体管阵列基板上用溅射等淀积技术形成第三导电层282。第三导电层282由透明导电材料制成，包括ITO、TO、IZO、SnO2等，或是具有强耐腐蚀性和高机械强度的钛(Ti)。
接着，采用提升工序，同时去除光刻胶图案280及其上的第三导电层282以构图第三导电层282。这样，如图28D所示，在第一到第四接触孔240、244、248和294内形成接触电极232、234、236和298，同时在第五接触孔内形成上数据焊盘电极254。第一接触电极232将第二源极214连接到栅极212；第二接触电极234将第三漏极226连接到第一栅极202；第三接触电极236将第三源极224连接到栅极222；第四接触电极298将第一偶数短路棒292B连接到第二偶数短路棒292A；而第五接触孔将上数据焊盘电极254连接到下数据焊盘电极252。
图29的平面图表示按照本发明第六实施例的薄膜晶体管阵列基板的防静电装置和短路棒区域，而图30是沿图29中VIII1-VIII1’线和VIII2-VIII2’线提取的防静电装置和短路棒区域的截面图。
图29和图30中所示的薄膜晶体管阵列基板与图22和图23中所示的元件基本相同，除了因其具有按四轮掩模工序形成的结构，仅仅在薄膜晶体管区上形成半导体层。因此省略了对相同元件的详细描述。
图29和图30中所示的防静电装置的第一到第三薄膜晶体管300、310和320包括独立的有源层308、318和328，也就是说，仅在用于形成沟道的对应区域上具有岛型有源层。还在有源层308、318、328，源极304、314、324和漏极306、316、326中的重叠部分形成欧姆接触层。
在第一接触孔340内形成将第二栅极312连接到源极314的第一接触电极332。在第二接触孔344内形成将第二漏极326连接到第一栅极302的第二接触电极334。在第三接触孔348内形成将第三源极324连接到栅极322的第三接触电极336。在第四接触孔394内形成将第一偶数短路棒392B连接到第二偶数短路棒392A的第四接触电极398。用提升方法去除用于对保护膜366和栅极绝缘膜362连同上数据焊盘电极354构图的光刻胶图案，形成这些接触电极332，334和336。由此按如下所述用四轮掩模工序形成按照本发明第六实施例的薄膜晶体管阵列基板。
图31A和图31B的平面图和截面图分别用于解释按照本发明第六实施例的薄膜晶体管阵列基板的一种制造方法中的第一掩模工序。
用第一掩模工序在下基板360上形成包括栅极302、312、322和第二偶数短路棒392A的第一导电图案。具体地说，在下基板360上用溅射等淀积技术形成第一导电图案。然后按光刻术对第一导电层构图并且用第一掩模蚀刻，形成包括栅极302、312、322和第二偶数短路棒392A的第一导电图案。
图32A和图32B的平面图和截面图分别用于解释按照本发明第六实施例的薄膜晶体管阵列基板的一种制造方法中的第二掩模工序。
首先用诸如PECVD、溅射等淀积技术在设有第一导电图案的整个下基板360上形成栅极绝缘膜362。接着，用第二掩模工序在栅极绝缘膜362上形成包括第一到第三有源层308、318、328和欧姆接触层364的半导体图案。具体地说，用诸如PECVD、溅射等淀积技术在栅极绝缘膜362上形成非晶硅层和n+非晶硅层。按光刻术对半导体图案构图并且用第二掩模蚀刻，在对应着薄膜晶体管区的位置上形成半导体图案，第一到第三有源层308、318、328和欧姆接触层364。
图33A和图33B的平面图和截面图分别用于解释按照本发明第六实施例的薄膜晶体管阵列基板的一种制造方法中的第三掩模工序。
采用第三掩模工序在设有半导体图案的栅极绝缘膜362上形成包括源极304、314和324，漏极306、316和326，数据链358，下数据焊盘电极352，奇数短路棒391和第一偶数短路棒392B的第二导电图案。具体地说，用诸如PECVD、溅射等淀积技术在栅极绝缘膜362上形成第二导电层。按光刻术对第二导电层构图，并且用第三掩模蚀刻，形成源极304、314和324，漏极306、316和326，数据链358，下数据焊盘电极352，奇数短路棒391和第一偶数短路棒392B。
然后，用第二导电图案作为掩模干蚀刻暴露在源极304、314和324与漏极306、316和326之间的欧姆接触层364，从而暴露出相应的有源层308、318和328。
图34A和图34B的平面图和截面图分别用于解释按照本发明第六实施例的薄膜晶体管阵列基板的一种制造方法中的第四掩模工序，而图35A到图35D的截面图用于详细解释第四掩模工序。
采用第四掩模工序对整个保护膜366和栅极绝缘膜362构图，限定接触孔340、344、348和394，并且形成包括接触电极332、334、336和398的第三导电图案连同上数据焊盘电极354。
具体地说，如图35A所示，在设有第二导电图案的整个栅极绝缘膜362上形成保护膜366。进而，如图35A所示，用第三掩模按光刻术在存在保护膜366的部分的整个保护膜366上形成光刻胶图案370。
接着，如图35B所示，用光刻胶图案370进行蚀刻，对保护膜366和栅极绝缘膜362构图以形成第一到第四接触孔340、344、348和394连同第五接触孔。第一接触孔340暴露出第二源极314和栅极312；第二接触孔344暴露出第三漏极326和第一栅极302；第三接触孔348暴露出第三源极324和栅极322；第四接触孔394暴露出第一和第二偶数短路棒392B和392A；而第五接触孔暴露出下数据焊盘电极352。
如图35C所示，在形成光刻胶图案370之后，在整个薄膜晶体管阵列基板上用溅射等淀积技术形成第三导电层372。第三导电层372由透明导电层制成，包括ITO、TO、IZO、SnO2等，或是具有强耐腐蚀性和高机械强度的钛(Ti)。
接着，采用提升方法同时去除光刻胶图案370及其上的第三导电层372以构图第三导电层372。这样，如图35D所示，在第一到第四接触孔340、344、348和394内形成接触电极332、334、336和398，同时在第五接触孔内形成上数据焊盘电极354。
如上所述，按照本发明，薄膜晶体管阵列基板用三轮掩模工序形成，这样能简化结构和制造工序以降低成本并提高产量。另外，按照本发明，如果用不同的金属形成信号线和信号焊盘，形成接触孔可以暴露出信号线和/或信号焊盘的端部及其相邻区域。信号线通过接触孔电连接到信号焊盘，能防止信号线和/或信号焊盘断裂。另外，按照本发明，暴露出第一和第二导电层的接触孔一体形成。因此，通过设在相应的接触孔内的接触电极暴露出来的第一和第二导电层能够彼此连接并且具有降低的阶梯覆层，这样就能防止其断裂。尽管以上按照附图的实施例解释了本发明，本领域的技术人员都能理解，本发明并不局限于这些实施例，无需脱离本发明的原理还能作出各种各样的修改和变更。因此，本发明的范围应该仅由权利要求书及其等同物限定。

Claims (21)

1、一种液晶显示面板，包括：
滤色片阵列基板，具有在上基板上形成的滤色片阵列；以及
薄膜晶体管阵列基板，具有：
在下基板上彼此交叉、且中间设有栅极绝缘膜的栅极线和数据线，
设置在栅极线和数据线之间交叉点上的薄膜晶体管，
连接到薄膜晶体管的像素电极，
通过接触孔连接到信号线的焊盘，所述信号线是栅极线或数据线，所述焊盘含有设置在所述下基板上的透明导电膜，以及
设置在所述薄膜晶体管阵列基板与滤色片阵列基板重叠的区域的保护膜，暴露出焊盘的透明导电膜，
其特征在于，所述薄膜晶体管阵列基板与相对的滤色片阵列基板粘接，并且
所述接触孔暴露出至少一个焊盘和信号线的端部以及与该焊盘端部相邻的区域。
2、按照权利要求1所述的液晶显示面板，其特征在于，所述焊盘包括：
连接到栅极线的栅极焊盘；以及
连接到数据线的数据焊盘。
3、按照权利要求2所述的液晶显示面板，其特征在于，所述栅极焊盘和数据焊盘的至少其中之一包括：
透明导电膜；以及
形成在透明导电膜上、暴露出至少一部分透明导电膜的栅极金属膜。
4、按照权利要求3所述的液晶显示面板，其特征在于，所述栅极金属膜包含钼(Mo)、铜(Cu)、钛(Ti)和钽(Ta)中的至少一种。
5、按照权利要求1所述的液晶显示面板，其特征在于，还包括一存储电容，其包括栅极线和与栅极线重叠并且绝缘的存储电极，所述存储电极连接到像素电极。
6、按照权利要求5所述的液晶显示面板，其特征在于，还包括设在数据线、存储电极以及薄膜晶体管的源极和漏极下面的半导体图案。
7、按照权利要求6所述的液晶显示面板，其特征在于，所述焊盘包括连接到数据线的数据焊盘，该数据焊盘包括透明导电膜和栅极金属膜，所述接触孔贯穿半导体图案、栅极绝缘膜和栅极金属膜，暴露出数据焊盘的透明导电膜和下基板的一部分。
8、按照权利要求1所述的液晶显示面板，其特征在于，还包括公共电极，在公共电极与像素电极之间施加电位差时与像素电极产生一电场；
向公共电极提供参考电压的公共焊盘；
由不同于形成公共焊盘的导电层形成的公共电压源线；以及
用于连接公共焊盘和公共电压源线并且暴露出至少一公共焊盘和公共电压源线的端部及与该公共焊盘端部相邻的区域的公共接触孔。
9、按照权利要求1所述的液晶显示面板，其特征在于，还包括：
多个第一短路图案，其中的每个第一短路图案连接到信号线；
连接到第一短路图案的第二短路图案；以及
暴露出第一短路图案之一和第二短路图案的端部及与该第一短路图案和第二短路图案的端部相邻的区域的短路接触孔以电连接第一短路图案之一和第二短路图案。
10、按照权利要求1所述的液晶显示面板，其特征在于，还包括在保护膜上以与保护膜相同的图案形成的定向膜。
11、一种液晶显示面板的制造方法，包括：
提供一滤色片阵列基板；并且
提供一面对滤色片阵列基板的薄膜晶体管阵列基板，并且具有：
在下基板上中间为栅极绝缘膜的彼此交叉的栅极线和数据线，
设置在栅极线和数据线之间交叉点上的薄膜晶体管，
连接到薄膜晶体管的像素电极，
通过接触孔连接到信号线的焊盘，所述信号线包括栅极线或数据线，所述焊盘由设置在所述下基板上的透明导电膜形成，以及
设置在所述薄膜晶体管阵列基板与滤色片阵列基板重叠的区域上以暴露出透明导电膜的保护膜；
用密封剂将薄膜晶体管阵列基板与滤色片阵列基板粘接，暴露出包括栅极焊盘和数据焊盘的焊盘区；并且
用滤色片阵列基板作为掩模去除保护膜以暴露出焊盘区的透明导电膜，
其中的接触孔暴露出至少一个焊盘和信号线的端部及与该焊盘端部相邻的区域。
12、按照权利要求11所述的方法，其特征在于，还包括：
提供一公共电极，在向该公共电极与像素电极之间施加电压时产生一电场；
提供一向公共电极施加驱动电压的公共电压焊盘；
提供一由不同于形成公共焊盘的导电层形成的公共电压源线；并且
提供一公共接触孔用于将公共电压焊盘连接到公共电压源线，并且暴露出至少一公共电压焊盘和公共电压源线的端部及与该公共电压焊盘端部相邻的区域。
13、按照权利要求11所述的方法，其特征在于，还包括：
提供多个第一短路图案，其中第一短路图案之一连接到信号线；
提供一连接到多个第一短路图案的第二短路图案；并且
提供一暴露出第一短路图案之一和第二短路图案的端部及与该第一短路图案和第二短路图案的端部相邻的区域的短路接触孔，以电连接第一短路图案之一和第二短路图案。
14、按照权利要求11所述的方法，其特征在于，提供薄膜晶体管阵列基板包括：
在基板上形成包括栅极线、栅极、栅极焊盘和数据焊盘的栅极图案，以及一像素电极，所述栅极图案包括有透明导电膜；
形成一半导体图案，其具有的接触孔暴露出数据焊盘的端部及与该数据焊盘端部相邻的区域，并在设有栅极图案和像素电极的基板上形成栅极绝缘图案，并且暴露出数据焊盘、栅极焊盘和像素电极的透明导电膜；
形成一包括数据线、源极、以及通过接触孔连接到设有半导体图案和栅极绝缘图案的基板上的数据焊盘的漏极的数据图案；并且
在设有数据图案的基板上形成保护膜。
15、按照权利要求14所述的方法，其特征在于，所述至少一栅极焊盘和数据焊盘包括：
透明导电膜；以及
形成在透明导电膜上暴露出至少一部分透明导电膜的栅极金属膜。
16、按照权利要求15所述的方法，其特征在于，所述栅极金属膜含有钼(Mo)，铜(Cu)，钛(Ti)和钽(Ta)中的至少一种。
17、一种制造薄膜晶体管阵列基板的方法，包括：
在基板上提供栅极图案和像素电极，所述栅极图案包括栅极线、栅极、栅极焊盘和数据焊盘，该栅极图案包括设置在所述基板上的透明导电膜；
在设有栅极图案和像素电极的基板上提供一半导体图案和一栅极绝缘图案，并且暴露出数据焊盘、栅极焊盘和像素电极的至少一部分透明导电膜；
提供一数据图案，其包括数据线、源极以及通过接触孔连接到设有半导体图案和栅极绝缘图案的基板上的数据焊盘的漏极；
在整个基板上提供一保护膜用于保护栅极图案、半导体图案、栅极绝缘图案和数据图案构成的薄膜晶体管；
在保护膜上包括栅极焊盘和数据焊盘的焊盘区以外的区域上提供定向膜；并且
用定向膜作为掩模去除覆盖焊盘区的保护膜，暴露出焊盘区的透明导电膜，
其中，接触孔暴露出至少一数据焊盘和数据线的端部及与该焊盘端部相邻的区域。
18、按照权利要求17所述的方法，其特征在于，还包括：
提供一在公共电极和像素电极之间施加电位差时和像素电极共同形成电场的公共电极；
提供向公共电极施加驱动电压的公共电压焊盘；
用不同于公共焊盘的导电层提供一条公共电压源线；并且
提供一公共接触孔用于将公共电压焊盘连接到公共电压源线，并且暴露出至少一公共电压焊盘和公共电压源线的端部及与该公共电压焊盘端部相邻的区域。
19、按照权利要求17所述的方法，其特征在于，还包括：
提供多个第一短路图案，其中第一短路图案之一连接到栅极线和数据线之一；
提供一连接到第一短路图案的第二短路图案；并且
提供一暴露出第一短路图案之一和第二短路图案的端部及与该第一短路图案和第二短路图案的端部相邻的区域的短路接触孔，以电连接第一短路图案之一和第二短路图案。
20、按照权利要求17所述的方法，其特征在于，所述至少一栅极焊盘和数据焊盘包括
透明导电膜；以及
形成在透明导电膜上暴露出至少一部分透明导电膜的栅极金属膜。
21、按照权利要求20所述的方法，其特征在于，所述栅极金属膜含有钼(Mo)，铜(Cu)，钛(Ti)和钽(Ta)中的至少一种。
CNB2004100837012A 2003-10-14 2004-10-14 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法 Expired - Fee Related CN100335959C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030071403 2003-10-14
KR20030071403A KR100558718B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법
KR1020030077660 2003-11-04
KR1020030077660A KR100555309B1 (ko) 2003-11-04 2003-11-04 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007100873826A Division CN101060125B (zh) 2003-10-14 2004-10-14 薄膜晶体管阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN1607432A CN1607432A (zh) 2005-04-20
CN100335959C true CN100335959C (zh) 2007-09-05

Family

ID=34425459

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100837012A Expired - Fee Related CN100335959C (zh) 2003-10-14 2004-10-14 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法

Country Status (2)

Country Link
US (1) US7336336B2 (zh)
CN (1) CN100335959C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102967978A (zh) * 2012-12-18 2013-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101023978B1 (ko) * 2004-03-18 2011-03-28 삼성전자주식회사 반투과 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101085137B1 (ko) * 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR20060106168A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 액정표시장치
KR20060121370A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7837929B2 (en) * 2005-10-20 2010-11-23 H.C. Starck Inc. Methods of making molybdenum titanium sputtering plates and targets
KR101159388B1 (ko) * 2005-12-27 2012-06-28 엘지디스플레이 주식회사 액정표시소자와 그 제조 방법
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101316635B1 (ko) * 2006-07-27 2013-10-15 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판 및 마스크
TWI374544B (en) * 2006-11-13 2012-10-11 Au Optronics Corp Thin film transistor array substrates and fbricating method thereof
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
CN101435992B (zh) * 2007-11-15 2012-05-30 北京京东方光电科技有限公司 形成光刻胶图案的方法
KR101496215B1 (ko) * 2008-03-17 2015-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법
TWI353641B (en) * 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
TWI392057B (zh) * 2009-01-23 2013-04-01 Au Optronics Corp 薄膜電晶體陣列基板及其製造方法
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
US8449817B2 (en) 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
US8449818B2 (en) 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
KR20170016024A (ko) 2011-05-10 2017-02-10 에이치. 씨. 스타아크 아이앤씨 멀티-블록 스퍼터링 타겟 및 이에 관한 제조방법 및 물품
JP2013092613A (ja) * 2011-10-25 2013-05-16 Japan Display East Co Ltd 液晶表示装置及びその製造方法
KR101948168B1 (ko) 2011-12-08 2019-04-26 엘지디스플레이 주식회사 내로우 베젤 타입 액정표시장치
MY174585A (en) 2012-03-09 2020-04-28 Jx Nippon Mining & Metals Corp Sputtering target for magnetic recording medium, and process for producing same
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
CN103887236B (zh) * 2014-03-17 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104766868B (zh) * 2015-03-24 2018-03-27 深圳市华星光电技术有限公司 阵列基板及显示面板
KR102567715B1 (ko) * 2016-04-29 2023-08-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
KR102592564B1 (ko) * 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
CN106200170A (zh) * 2016-07-08 2016-12-07 深圳市华星光电技术有限公司 Tft液晶显示器件及其制作方法
CN106024781B (zh) 2016-07-22 2019-06-04 京东方科技集团股份有限公司 静电放电器件、其制造方法及阵列基板、显示面板和装置
US11545495B2 (en) * 2017-06-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM
CN110471551B (zh) * 2018-05-09 2023-05-12 瀚宇彩晶股份有限公司 触控显示器以及触控显示器的制作方法
CN108917570B (zh) * 2018-07-26 2020-05-26 京东方科技集团股份有限公司 一种检测探头、套合精度检测装置及其检测方法
KR20210076471A (ko) * 2019-12-16 2021-06-24 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치
CN110989221B (zh) * 2019-12-20 2022-09-06 京东方科技集团股份有限公司 显示基板及其制备方法和修复方法、显示装置
US11450796B2 (en) 2020-03-20 2022-09-20 PlayNitride Display Co., Ltd. Micro light emitting diode display panel
CN111915998B (zh) * 2020-03-20 2022-05-31 錼创显示科技股份有限公司 微型发光二极管显示面板
US11495718B2 (en) * 2020-05-13 2022-11-08 Beijing Boe Technology Development Co., Ltd. Driving substrate, method for preparing the same, and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338989B1 (en) * 1999-08-02 2002-01-15 Lg. Philips Lcd Co., Ltd. Array substrate for use in liquid crystal display device and method of manufacturing the same
WO2003058332A1 (en) * 2002-01-14 2003-07-17 Samsung Electronics Co., Ltd. Reflection type liquid crystal display device and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011963B1 (ko) 1993-08-18 1997-08-08 대우전자 주식회사 보일러 불순물감지장치 및 회로
JP2000267132A (ja) 1999-03-16 2000-09-29 Toshiba Corp 電極基板及び液晶表示装置並びに電極基板の製造方法
JP2001339065A (ja) 2000-05-26 2001-12-07 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338989B1 (en) * 1999-08-02 2002-01-15 Lg. Philips Lcd Co., Ltd. Array substrate for use in liquid crystal display device and method of manufacturing the same
WO2003058332A1 (en) * 2002-01-14 2003-07-17 Samsung Electronics Co., Ltd. Reflection type liquid crystal display device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102967978A (zh) * 2012-12-18 2013-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102967978B (zh) * 2012-12-18 2015-08-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9229286B2 (en) 2012-12-18 2016-01-05 Boe Technology Group Co., Ltd. Array substrate, manufacturing method for the same and display device

Also Published As

Publication number Publication date
US7336336B2 (en) 2008-02-26
US20050078264A1 (en) 2005-04-14
CN1607432A (zh) 2005-04-20

Similar Documents

Publication Publication Date Title
CN100335959C (zh) 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法
CN1221843C (zh) 有源矩阵基板、液晶显示装置及其防止静电破坏的方法
CN1229668C (zh) 基板装置、它的检测方法、电光器件及其制造方法
CN1244890C (zh) 电光装置及其制造方法和电子装置
CN1154012C (zh) 电光学装置及其制造方法和电子机器
CN1221845C (zh) 采用横向电场的有源矩阵寻址液晶显示装置
CN1550857A (zh) 水平电场施加型液晶显示器及其制造方法
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1488083A (zh) 液晶显示器的薄膜晶体管阵列板及其制造方法
CN1607444A (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
CN1447156A (zh) 显示装置用布线基板及其制造方法
CN101053005A (zh) 有源矩阵衬底、显示装置以及像素缺陷修正方法
CN1420383A (zh) 液晶显示装置
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN1607445A (zh) 水平电场施加型液晶显示板及其制造方法
CN1743935A (zh) 显示器件的基板和具有其的液晶显示器件及其制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1341231A (zh) Tft阵列基板及其制造方法以及使用它的液晶显示装置
CN1484778A (zh) 使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法
CN1869796A (zh) 液晶显示装置
CN1215365C (zh) 液晶显示装置
CN1722449A (zh) 半导体器件用基板、其制造方法及其应用
CN1184512C (zh) 电光装置及其制造方法
CN101060125A (zh) 薄膜晶体管阵列基板及其制造方法
CN1567077A (zh) 薄膜晶体管液晶显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

Termination date: 20171014