CN1484778A - 使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法 - Google Patents

使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法 Download PDF

Info

Publication number
CN1484778A
CN1484778A CNA018216463A CN01821646A CN1484778A CN 1484778 A CN1484778 A CN 1484778A CN A018216463 A CNA018216463 A CN A018216463A CN 01821646 A CN01821646 A CN 01821646A CN 1484778 A CN1484778 A CN 1484778A
Authority
CN
China
Prior art keywords
gate
layer
thin film
pattern
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018216463A
Other languages
English (en)
Other versions
CN100495181C (zh
Inventor
洪完植
崔峻厚
金湘甲
郑宽旭
丁奎夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1484778A publication Critical patent/CN1484778A/zh
Application granted granted Critical
Publication of CN100495181C publication Critical patent/CN100495181C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/42—Materials having a particular dielectric constant

Abstract

一种薄膜晶体管衬底，其包括一绝缘衬底、一形成于该衬底上的栅极线组件、和一数据线组件，该数据线组件横越栅极线组件并与栅极线组件绝缘。薄膜晶体管连接到栅极线组件和数据线组件。在薄膜晶体管上由a－Si:C:O或a－Si:O:F形成一钝化层。通过PECVD法沉积该基于a－Si:C:O或a－Si:O:F的层。像素电极被形成在钝化层上并与薄膜晶体管连接。在这个结构中，在提高开幅比和减少工序时间的同时，寄生电容的问题得到解决。

Description

使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法
技术领域
本发明涉及一种带有低介电绝缘层的薄膜晶体管衬底及其制造方法。
背景技术
通常把薄膜晶体管阵列衬底用作一电路衬底，用于独立驱动液晶显示器或有机电致发光显示器中的各个像素。薄膜晶体管阵列衬底上具有输送扫描信号的栅极线、输送图像信号的数据线、连接到栅极线和数据线的薄膜晶体管、连接到薄膜晶体管的像素电极、一覆盖栅极线的栅极绝缘层、和一覆盖薄膜晶体管和数据线的钝化层。每个薄膜晶体管由一连接到栅极线的栅极电极、一沟道-形成的半导体层、一连接到数据线的源极电极、一漏极电极、一栅极绝缘层和一钝化层形成。薄膜晶体管起着开关电路的作用，根据来自栅极线的扫描信号把来自数据线的图像信号传递到像素电极。
同时，因为大尺寸高清晰度液晶显示器已经是电子消费者的一种选择，所以存在解决由于各种类型寄生电容的增加所导致的信号失真的问题。另外，为了增大可视空间，用于笔记本电脑的液晶显示器涉及功耗的降低，并且用于TVs的液晶显示器涉及亮度的提高，所以需要增大液晶显示器的开幅比(opening ratio)。为了增大开幅比，需要将像素电极延伸到数据线组件之上，使得其与数据线组件重叠。在这种情况下，像素电极和数据线之间的寄生电容增大。为了解决寄生电容增大的问题，应该在像素电极和数据线之间形成足够大的垂直间隔。为此，通常用一有机绝缘膜形成一钝化层。但是，利用有机绝缘膜形成钝化层带来了下列缺陷。首先，材料成本较高，尤其在旋涂工序中材料损耗量很大。其次，有机绝缘膜涉及到有限的热稳定性，同时使得后工序过程受到各种条件的限制。第三，基于有机绝缘膜的层形成工序牵涉到由于材料聚集引起的杂质颗粒的高频现象。第四，基于有机绝缘膜的层涉及到与相邻层的较弱的粘附强度。第五，当在钝化层上形成像素电极时，出现蚀刻误差的可能性非常高。
发明内容
本发明的一个目的在于提供一种薄膜晶体管阵列衬底，该阵列衬底具有很高的开幅比，同时不牵扯寄生电容的问题。
该目的及其它目的可以通过利用介电常数不大于4.0的CVD层实现。
根据本发明的一方面，薄膜晶体管阵列衬底包括一绝缘衬底、一形成于绝缘衬底上的第一信号线，一形成于第一信号线上的第一绝缘层，和一形成于第一绝缘层上并横越第一信号线的第二信号线。一薄膜晶体管与第一和第二信号线连接。由一介电常数不大于4.0的CVD层在薄膜晶体管上形成一第二绝缘层。第二绝缘层有一第一接触孔，暴露出薄膜晶体管的预定电极。第一像素电极形成于第二绝缘层上，同时经第一接触孔与薄膜晶体管的该预定电极连接。
第一绝缘层有一介电常数不大于4.0的、以CVD层为基的底层部分，和一以氮化硅层为基的顶层部分。第一像素电极由一反射光的不透明导体材料形成。第二绝缘层有一凹凸图案。薄膜晶体管阵列衬底还可包括一形成于第一像素电极上的第三绝缘层，其由介电常数不大于4.0的CVD层形成。第三绝缘层有一第二接触孔，暴露出第一像素电极的预定部分。一第二像素电极形成于第三绝缘层上同时经第二接触孔连接到第一像素电极的预定部分，该第二像素电极由一反射光的不透明导体材料形成。第一像素电极由一透明导体材料形成，且第二像素电极具有一预定的开口部分，能够通过透射穿过第一像素电极的光。该CVD层的介电常数不大于4.0，由a-Si:C:O或a-Si:C:O形成。该CVD层具有2～4的介电常数。
根据本发明的另一方面，薄膜晶体管阵列衬底包括一形成于绝缘衬底上的数据线组件，和一形成于数据线组件和彩色滤光片上的缓冲层，该数据线组件包括形成于绝缘衬底上的数据线和红、绿、蓝彩色滤光片，该缓冲层由介电常数不大于4.0的CVD层形成。缓冲层有一第一接触孔，暴露出数据线组件的预定部分。在缓冲层上形成一栅极线组件。栅极线组件包括位于数据线上的栅极线和连接到栅极线的栅极电极，栅极线横越数据线并定义像素区域。在栅极线组件上形成一栅极绝缘层，栅极绝缘层有一第二接触孔，部分暴露出第一接触孔。在位于栅极电极之上的栅极绝缘层上形成一半导体图案。还在衬底上设置一像素线组件。像素线组件包括源极电极、漏极电极以及像素电极，该源极电极经第一和第二接触孔连接到数据线并且与部分半导体图案接触，该漏极电极面对位于半导体图案之上的源极电极，该像素电极连接到漏极电极。
半导体图案有一具有预定带隙的第一非晶硅层和一第二非晶硅层，该第二非晶硅层的带隙低于第一非晶硅层的带隙。薄膜晶体管阵列衬底还可以包括形成于数据线所在平面上的光阻挡件、该光阻挡件由与数据线相同的材料制成且其位置与半导体图案对应。
在制造薄膜晶体管阵列衬底的方法中，首先在一绝缘衬底上形成一包括数据线的数据线组件。第二步骤中，在衬底上形成红、绿和蓝的彩色滤光片。第三步骤中，通过沉积一介电常数不大于4.0的CVD层形成一缓冲层，使得缓冲层覆盖数据线组件和彩色滤光片。第四步骤中，在缓冲层上形成一栅极线组件。该栅极线组件包括栅极线和栅极电极。第五步骤中，形成一栅极绝缘层，使得栅极绝缘层覆盖栅极线组件。第六步骤中，在栅极绝缘层上形成一岛状欧姆接触图案和一岛状半导体图案，同时在栅极绝缘层和缓冲层上形成第一接触孔，使得该接触孔部分暴露数据线。在第七步骤中，形成一像素线组件，使得其包括形成于岛状欧姆接触图案所在平面上的、彼此分开的源极电极和漏极电极，以及连接到漏极电极的像素电极。在第八步骤中，通过去除该欧姆接触图案暴露在源极电极和漏极电极之间的部分，将该欧姆接触图案分成两个图案部分。
第六步骤中，在栅极绝缘层上依次沉积一非晶硅层和一掺杂非晶硅层。形成一光致抗蚀剂图案，使得光致抗蚀剂图案包括具有预定厚度的覆盖栅极电极预定区域的第一部分，和一覆盖除了稍后形成的第一接触孔的区域以外的剩余区域的第二部分，第二部分的厚度小于第一部分的厚度。利用光致抗蚀剂图案的第一和第二部分作为一掩模，蚀刻掺杂的非晶硅层、非晶硅层、栅极绝缘层和缓冲层，从而形成第一接触孔。然后去除光致抗蚀剂图案的第二部分。利用光致抗蚀剂图案的第一部分作为一掩模，蚀刻掺杂的非晶硅层和非晶硅层，从而形成岛状半导体图案和岛状欧姆接触图案。然后去除光致抗蚀剂图案的第一部分。
根据本发明的又一方面，用于液晶显示器的薄膜晶体管阵列衬底包括一绝缘衬底和一形成于衬底上的栅极线组件。该栅极线组件有栅极线、栅极电极和栅极垫。在栅极线组件上形成一栅极绝缘层。该栅极绝缘层具有暴露栅极垫的接触孔。在栅极绝缘层上形成一半导体图案。在半导体图案上形成一欧姆接触图案。在欧姆接触图案上形成一形状基本上与欧姆接触图案相同的数据线组件。该数据线组件有源极电极、漏极电极、数据线和数据垫。在数据线组件上形成一钝化图案，该钝化图案是一介电常数不大于4.0的CVD层。钝化图案具有暴露栅极垫、数据垫和漏极电极的接触孔。一透明电极图案电连接到栅极垫、数据垫和漏极电极。
薄膜晶体管阵列衬底还可以包括与栅极线组件形成于同一平面上的存储电容线、一与存储电容线重叠并位于半导体图案所在平面上的存储电容半导体图案、一形成于存储电容半导体图案上的并具有与存储电容半导体图案相同轮廓的存储电容欧姆接触图案，和一形成于存储电容欧姆接触图案上并具有与存储电容半导体图案相同轮廓的存储电容导体图案。存储电容导体图案与透明电极图案部分连接。
在制造薄膜晶体管阵列衬底的方法中，首先，一栅极线组件由栅极线、连接到栅极线的栅极电极和连接到栅极线的栅极垫形成。然后，在栅极线组件上形成一栅极绝缘层，并在栅极绝缘层上形成一半导体层。然后，通过沉积并构图一导体层而形成一数据线组件。该数据线组件包括横越栅极线的数据线、连接到数据线的数据垫、连接到数据线并且位置接近栅极电极的源极电极、和在栅极电极周围的面对源极电极的漏极电极。通过沉积一低介电CVD而形成一钝化层。对栅极绝缘层与钝化层一起构图，由此形成接触孔，暴露栅极垫、数据垫和漏极电极。沉积并构图一透明导体层，由此形成连接到栅极垫的子栅极垫、连接到数据垫的子数据垫和连接到漏极电极的像素电极。
通过PECVD法形成钝化层，利用一选自由SiH(CH3)3、SiO2(CH3)4和(SiH)4O4(CH3)4构成的组的气体材料作为基本源，同时引入氧化剂N2O或O2。或者，可以通过PECDV法形成钝化层，利用一选自由SiH4和SiF4构成的组的气体材料作为基本源，同时向其中加入CF4和O2。
通过光刻法并利用一光致抗蚀剂图案形成数据线组件和半导体层，其中光致抗蚀剂图案包括具有预定厚度的第一部分、一厚度大于第一部分的厚度的第二部分、和一厚度小于第一部分的厚度的第三部分。第一光致抗蚀剂图案部分被设置在源极电极和漏极电极之间，第二光致抗蚀剂图案部分被设置在数据线组件之上。栅极绝缘层可以通过在真空状态下沉积一介电常数不大于4.0的CVD层，并且也在真空状态下沉积一氮化硅层来形成。该CVD层具有2～4的介电常数。
附图说明
通过结合附图并参考下面的详细描述，可以对本发明有更全面的理解，本发明的许多优点变得更加明显，在附图中，相同的标号表示相同或类似的元件，其中：
图1是根据本发明第一优选实施例的、用于液晶显示器的薄膜晶体管阵列衬底的平面图；
图2是薄膜晶体管阵列衬底沿图1中II-II’线的截面图；
图3A、图4A、图5A和图6A顺序显示了图1所示薄膜晶体管阵列衬底的制造步骤；
图3B是薄膜晶体管阵列衬底沿图3A中IIIb-IIIb’线的截面图；
图4B是薄膜晶体管阵列衬底沿图4A中IVb-IVb’线的截面图；
图5B是薄膜晶体管阵列衬底沿图5A中Vb-Vb’线的截面图；
图6B是薄膜晶体管阵列衬底沿图6A中VIb-VIb’线的截面图；
图7是根据本发明第二优选实施例的、用于液晶显示器的薄膜晶体管阵列衬底的平面图；
图8和图9分别是薄膜晶体管阵列衬底沿图7中VIII-VIII’线和IX-IX’线的截面图；
图10A是制造图7所示薄膜晶体管阵列衬底的第一步骤示图；
图10B和图10C分别是薄膜晶体管阵列衬底沿图10A中Xb-Xb’线和Xc-Xc’线的截面图；
图11A和图11B是在图10B和图10C所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图12A是在图10A所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图12B和图12C分别是薄膜晶体管阵列衬底沿图12A中XIIb-XIIb’线和XIIc-XIIc’线的截面图；
图13A～15B是在图12A所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图16A～16B是在图15A和图15B所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图17A是在图16A和图16B所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图17B和图17C分别是薄膜晶体管阵列衬底沿图17A中XVIIb-XVIIb’线和XVIIc-XVIIc’线的截面图；
图18是根据本发明第三优选实施例的薄膜晶体管阵列衬底的平面图；
图19是薄膜晶体管阵列衬底沿图18中XIX-XIX’线的截面图；
图20A是制造图18所示薄膜晶体管阵列衬底的第一步骤示图；
图20B是薄膜晶体管阵列衬底沿图20A中XXb-XXb’线的截面图；
图21A是在图20A所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图21B是薄膜晶体管阵列衬底沿图21A中XXIb-XXIb’线的截面图；
图22A是在图21A所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图22B是薄膜晶体管阵列衬底沿图22A中XXIIb-XXIIb’线的截面图；
图23是在图22A所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图24A是在图23所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图24B是薄膜晶体管阵列衬底沿图24A中XXIVb-XXIVb’线的截面图；
图25和图26是在图23和图24A所示步骤期间制造薄膜晶体管阵列衬底的子步骤示图；
图27A是在图24A所示步骤之后制造薄膜晶体管阵列衬底的步骤示图；
图27B是薄膜晶体管阵列衬底沿图27A中XXVIIb-XXVIIb’线的截面图；
图28是根据本发明第四优选实施例的薄膜晶体管阵列衬底的平面图；
图29是根据本发明第五优选实施例的、用于反射式液晶显示器的薄膜晶体管阵列衬底的平面图；
图30是薄膜晶体管阵列衬底沿图29中XXX-XXX’线的截面图；
图31A、图32A、图33A和图34A顺序显示图29所示薄膜晶体管阵列衬底的制造步骤；
图31B是薄膜晶体管阵列衬底沿图31A中XXXIb-XXXIb’线的截面图；
图32B是薄膜晶体管阵列衬底沿图32A中XXXIIb-XXXIIb’线的截面图；
图33B是薄膜晶体管阵列衬底沿图33A中XXXIIIb-XXXIIIb’线的截面图；
图34B是薄膜晶体管阵列衬底沿图34A中XXXIVb-XXXIVb’线的截面图；
图35是根据本发明第六优选实施例的、用于半透射式液晶显示器的薄膜晶体管阵列衬底的平面图；
图36是薄膜晶体管阵列衬底沿图35中XXXVI-XXXVI’线的截面图；
图37A、图38A和图39A顺序显示图35所示薄膜晶体管阵列衬底的制造步骤；
图37B是薄膜晶体管阵列衬底沿图37A中XXXVIIb-XXXVIIb’线的截面图；
图38B是薄膜晶体管阵列衬底沿图38A中XXXVIIIb-XXXVIIIb’线的截面图；
图39B是薄膜晶体管阵列衬底沿图39A中XXXIXb-XXXIXb’线的截面图；和
图40是根据本发明第七优选实施例的薄膜晶体管阵列衬底的截面图。
具体实施方式
下面参考附图对本发明的优选实施例进行阐述。
图1是根据本发明第一优选实施例的、用于液晶显示器的薄膜晶体管阵列衬底的平面图，图2是薄膜晶体管阵列衬底沿图1中II-II’线的截面图。
在一绝缘衬底10上形成一双层结构的栅极线组件。该栅极线组件具有一由铬Cr合金或钼Mo合金形成的第一层221、241和261，以及一由铝Al或银Ag合金形成的第二层222、242和262。栅极线组件包括沿水平方向行进的栅极线22，连接到栅极线22用来接收来自外部的栅极信号并将该信号传递给栅极线22的栅极垫24，和连接到栅极线22、起着部分薄膜晶体管功能的栅极电极26。
在衬底10上由氮化硅SiNx形成一栅极绝缘层30，使得其覆盖栅极线组件。
在位于栅极电极26之上的栅极绝缘层30上形成一半导体层40，该半导体层40由非晶硅形成并具有岛的形状。在半导体层40上形成一欧姆接触层55和56，其由硅化物或掺有高浓度n-型杂质的n+氢化非晶硅形成。
在欧姆接触层55和56以及栅极绝缘层30上形成一双层结构的数据线组件。数据线组件具有一由Cr合金或Mo合金形成的第一层621、651、661和681，以及一由Al合金或Ag合金形成的第二层622、652、662和682。数据线组件包括沿垂直方向行进的数据线62，与数据线62分叉并延伸到欧姆接触层的一侧部分55之上的源极电极，连接到数据线62的一侧端部用来接收来自外部的图像信号的数据垫68，和与栅极电极26周围的源极电极65分开并置于欧姆接触层的另一侧部分56上的漏极电极66。数据线62横越栅极线22并定义像素区。
在数据线组件和半导体层40上通过等离子体增强化学气相沉积(PECVD)法沉积一层a-Si:C:O或a-Si:O:F(一低介电CVD膜)而形成一钝化层70。基于a-Si:C:O或a-Si:O:F的层具有不大于4.0的介电常数(介电常数在2～4的范围)。因此，钝化层70不牵涉到寄生电容的问题，即使它具有较薄的厚度也是如此。另外，钝化层70与其它层具有良好的粘附特性和台阶覆盖特性。因为钝化层70是基于低介电的CVD膜，所以与基于有机绝缘膜的钝化层相比，它具有优越的热稳定性。另外，通过PECVD法沉积的基于a-Si:C:O或a-Si:O:F层在工序时间上显示出优势，因为它的沉积速度或蚀刻速度比涉及基于氮化硅的层要快4～10倍。
钝化层70具有暴露漏极电极66和数据垫68的接触孔76和78，以及暴露栅极垫24和栅极绝缘层30的接触孔74。暴露垫24和68的接触孔74和78可被形成为各种形状，如有角的形状或圆形。接触孔74和78的面积可以设置为2mm×60μm或更小，优选设置在0.5mm×15μm～2mm×60μm的范围内。
在钝化层70上的像素区中形成像素电极82，该像素电极82经接触孔76连接到漏极电极66。另外，子栅极垫86和子数据垫88形成于钝化层70上并经接触孔74和78分别连接到栅极垫24和数据垫68。像素电极82和子栅极垫86及数据垫88由氧化铟锡(ITO)或氧化铟锌(IZO)制成。
如图1和图2所示，像素电极82与栅极线22重叠，形成存储电容。在存储电容小于所需量的情况下，可以在栅极线组件同一平面上额外形成一存储电容线。
像素电极82与数据线62重叠，使得开幅比最大。当钝化层70具有较低的介电特性时，即使像素电极82和数据线62重叠，像素电极82和数据线62之间的寄生电容也极小。
下面参考图3A～7B对薄膜晶体管阵列衬底的制造方法进行解释。
如图3A和图3B所示，在衬底10上沉积一基于Cr合金或Mo合金的层，以形成栅极线组件的第一层221、241和261，并且在第一层上形成一基于Al合金或Ag合金的层，以形成栅极线组件的第二层222、242和262。对第一层和第二层构图，由此形成沿水平方向延伸的栅极线组件。该栅极线组件包括栅极线22、栅极电极26和栅极垫24。
在用Mo合金形成第一层221、241和261并用Ag合金形成第二层222、242和262的情况下，用混合有磷酸、硝酸、乙酸和去离子水的Ag合金蚀刻材料蚀刻全部两层。因此，可以只通过一个蚀刻工序形成双层栅极线组件。因为通过磷酸、硝酸、乙酸和去离子水的混合物对Ag合金的蚀刻率大于对Mo合金的蚀刻率，所以可以获得栅极线组件所需的大约30°的锥形角。
之后，如图4A和图4B所示，在衬底10上依次沉积一基于氮化硅的栅极绝缘层30、一基于非晶硅的半导体层40和一基于掺杂非晶硅的层50。通过光刻蚀刻半导体层40和基于掺杂非晶硅的层50，由此在位于栅极电极26之上的栅极绝缘层30上形成一岛状半导体层40和一欧姆接触层50。
如图5A和5B所示，在衬底10上沉积一基于Cr合金或Mo合金的层，以形成数据线组件的第一层651、661和681，并在第一层上形成一基于Al合金或Ag合金的层，以形成数据线组件的第二层652、662和682。通过光刻法对第一层和第二层构图，由此形成一数据线组件。该数据线组件包括沿垂直方向延伸并横越栅极线22的数据线62，与数据线62分叉并延伸到栅极电极26之上的源极电极65，连接到数据线62的一侧端部并用来接收来自外部的图像信号的数据垫68，和在栅极电极26周围的与源极电极65分开并面对源极电极65的漏极电极66。
然后蚀刻经数据线组件暴露的、以掺杂非晶硅为基的层50，并将其分成围绕栅极电极26并暴露半导体层40的两部分55和56。优选地对半导体层40的暴露部分施用氧等离子体，以稳定其表面。
如图6A和图6B所示，通过化学气相沉积(CVD)法生长一基于a-Si:C:O或a-Si:O:F的层，由此形成一钝化层70。在沉积基于a-Si:C:O的层的情况下，利用气体材料如SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4和Si(C2H5O)4作为基本源并同时引入诸如N2O或O2和Ar或He的氧化剂混合物。在沉积基于a-Si:O:F的层的情况下，同时引入SiH4或SiF4与O2的混合物。在这种情况下，可以向其中加入CF4作为氟的子源。
之后，一起对钝化层70和栅极绝缘层30构图，由此形成暴露栅极垫24、漏极电极66和数据垫68的接触孔74、76和78。接触孔74、76和78可以被形成为有角的形状或圆形。暴露垫24和68的接触孔74和78的面积可以被设置为2mm×60μm或更小，优选地在0.5mm×15μm～2mm×60μm的范围内。
最后，如图1和图2所示，沉积一基于ITO或IZO的层，并通过光刻法蚀刻该层，由此形成像素电极82、子栅极垫86和数据垫88。像素电极82经第一接触孔76连接到漏极电极66。子栅极垫86和数据垫88通过第二和第三接触孔74和78连接到栅极垫24和数据垫68。在形成基于ITO或IZO的层之前的预加热工序中，优选采用氮气作为气体。这样防止在经接触孔74、76和78暴露的金属层24、66和68上形成一金属氧化层。
如上所述，通过PECVD法沉积一基于a-Si:C:O或a-Si:O:F的低介电CVD层，从而形成钝化层70。在这种方式中，可以解决寄生电容的问题，同时优化开幅比。另外，在提高沉积和蚀刻速度的同时减少工序时间。
图7是根据本发明第二优选实施例的、用于液晶显示器的薄膜晶体管阵列衬底的平面图，图8和图9分别是薄膜晶体管阵列衬底沿图7中VIII-VIII’线和IX-IX’线的截面图。
在绝缘衬底10上形成一双层结构的栅极线组件。该栅极线组件具有一由Cr合金或Mo合金形成的第一层221、241和261以及一由Al合金或Ag合金形成的第二层222、242和262。该栅极线组件包括栅极线22、栅极垫24和栅极电极26。
存储电容线28形成于衬底10上并且平行于栅极线22延伸。该存储电容线28也有一第一层281和一第二层282。存储电容线28与连接到像素电极82的存储电容导体图案68重叠，由此形成存储电容，用来提高像素电势存储电容。在有足够的、用于增加像素电极82与栅极线22的重叠的存储电容的情况下，可以省去存储电容线28。通常对存储电容线28施加一公共电极电压。
用氮化硅SiNx在栅极线组件和存储电容线28上形成一覆盖栅极线组件的栅极绝缘层30。
用氢化非晶硅在栅极绝缘层30上形成半导体图案42和48。用掺有高浓度n-型杂质如磷P的非晶硅在半导体图案42和48上形成第一至第三欧姆接触图案55、56和58。
在第一至第三欧姆接触图案55、56和58上，用Cr合金或Mo合金形成一双层结构的数据线组件。该数据线组件具有一第一层621、641、651、661和681以及一第二层622、642、652、662和682。该数据线组件包括沿垂直方向延伸的数据线62，连接到数据线62一侧端部并用来接收来自外部的图像信号的数据垫68，和与数据线62分叉的源极电极65。该数据线组件还包括在栅极电极26或沟道部分C周围的与源极电极65分开的漏极电极66，和置于存储电容线28之上的存储电容导体图案64。在缺少存储电容线28的情况下，也可以省去存储电容导体图案64。
可以形成具有基于Al或Ag的层的单层结构的数据线组件。
第一至第三欧姆接触图案55、56和58降低底层半导体图案42和48与上层数据线组件之间的接触电阻，并且具有与该数据线组件相同的轮廓。即，第一欧姆接触图案55具有与数据线62、数据垫68和源极电极65相同的形状。第二欧姆接触图案56具有与漏极电极66相同的形状。第三欧姆接触图案58具有与存储电容导体图案64相同的形状。
同时，半导体图案42和48具有与除沟道部分C以外的数据线组件和欧姆接触图案55、56和58相同的形状。具体地说，存储电容半导体图案48具有与存储电容导体图案64和第三欧姆接触图案58相同的形状，但是薄膜晶体管半导体图案42稍稍不同于数据线组件和欧姆接触图案的相关部分。即，源极电极65和漏极电极66在沟道部分C处被彼此分开，并且第一和第二欧姆接触图案55和56在这些部分也被彼此分开。但是，薄膜晶体管半导体图案42在这些部分连续行进，由此形成薄膜晶体管的沟道。
通过等离子体增强化学气相沉积PECVD法在该数据线组件上形成一钝化层70，该钝化层70是一以a-Si:C:O或a-Si:O:F为基的低介电CVD层。因为该低介电CVD层具有不大于4的介电常数，所以即使CVD层的厚度很薄，也不存在寄生电容的问题。另外，该层与其它层具有良好的接触特性和良好的台阶覆盖特性。另外，因为它是一低介电CVD层，所以其热稳定性比有机绝缘层更优越。另外，沉积速度和蚀刻速度比基于氮化硅的层要快4～10倍，同时减少了工序时间。
钝化层70具有暴露漏极电极66、数据垫68和存储电容导体图案64的接触孔76、78和72。另外，钝化层70具有暴露栅极垫24和栅极绝缘层30的接触孔74。
在钝化层70上形成像素电极82，以接收来自薄膜晶体管的图像信号并与彩色滤光片衬底的公共电极一起产生电场。像素电极82由一透明导体材料如氧化铟锡(ITO)或氧化铟锌(IZO)形成。像素电极82与漏极电极66物理-电连接，以接收来自漏极电极66的图像信号。像素电极82与相邻的栅极线22和数据线62重叠以提高开幅比。可以省去重叠。像素电极82经接触孔72连接到存储电容导体图案64，以传递图像信号至存储电容导体图案64。同时，子栅极垫86和数据垫88经接触孔74和78连接到栅极垫24和数据垫68。子栅极垫86和数据垫88用于增强垫24和68与外电路之间的粘结关系并保护垫，但可以被选择引用。
下面参考图10A～17C对利用四个掩模制造薄膜晶体管阵列衬底的方法进行解释。
如图10A～10C所示，在衬底10上沉积一基于Cr合金或Mo合金的层，以形成栅极线组件的第一层221、241、261和281，在第一层上沉积一基于Al合金或Ag合金的层，以形成栅极线组件的第二层222、242、262和282。采用光刻法对第一和第二层构图，由此形成一栅极线组件和存储电容线28。该栅极线组件包括栅极线22、栅极垫24和栅极电极26。
之后，如图11A和图11B所示，通过化学气相沉积，在衬底10上依次沉积一栅极绝缘层30、一半导体层40和一欧姆接触层50，使得它们分别具有1 500-5000、500-2000和300-600的厚度。通过溅射，在欧姆接触层50上沉积一基于Cr合金或Mo合金的第一导体层601和一基于Al合金或Ag合金的第二导体层602，由此形成一导体层60。然后在导体层60上涂敷一厚度为1～2μm的光致抗蚀剂膜110。
如图12B和图12C所示，通过一掩模使光致抗蚀剂膜110曝光并显影，从而形成一光致抗蚀剂图案。该光致抗蚀剂图案具有一位于沟道区C处的、源极电极65和漏极电极66之间的第一部分114，和一位于数据线组件区A处的第二部分112。第一部分114的厚度小于第二部分112的厚度。完全去除光致抗蚀剂膜的其余部分B。可以根据后面叙述的工艺条件改变第一光致抗蚀剂部分114与第二光致抗蚀剂部分的厚度比。优选地使第一部分114与第二部分112的厚度比不大于1/2。例如，第一部分114可以具有不大于4000的厚度。
为了控制A区的光透射率，该掩模可以有一狭缝或格栅图案，或有一半透膜。优选地该狭缝的宽度应小于曝光装置的光分解能力。在半透膜的情况下，可以利用薄膜的光透射率或厚度的差异来控制光透射率。
当利用该掩模进行曝光时，完全分解直接曝光区域处的高分子，某种程度地分解经狭缝图案或半透膜曝光的区域处的高分子，几乎不分解被不透明膜阻截的区域处的高分子。当对曝光的光致抗蚀剂膜显影时，高分子不被分解的区域部分被剩下，高分子被某种程度分解的区域部分具有小于高分子几乎不被分解的区域部分的厚度。当曝光时间太长时，所有的分子都倾向于被分解。
可以利用能够促使回流的光致抗蚀剂膜形成具有较薄厚度的光致抗蚀剂图案部分114。利用具有透明部分和不透明部分的常规掩模使光致抗蚀剂膜曝光、显影并进行回流，使得其部分地流向无膜部分。
然后蚀刻光致抗蚀剂图案114、底层导体层60、欧姆接触层50和半导体层40。此时，剩下A区的数据线组件和底层，并且只剩下C区的半导体层，随着B区的上层60、50和40被去除，暴露出栅极绝缘层30。
如图13A和图13B所示，当B区暴露出的导体层60被去除时，暴露底层欧姆接触层50。在该工序中既可以采用湿法蚀刻，也可以采用干法蚀刻。蚀刻条件优选地被设置为在蚀刻导体层60的同时光致抗蚀剂图案部分112和114几乎不被蚀刻。但是，在干法蚀刻的情况下，很难建立这样的蚀刻条件，光致抗蚀剂图案部分112和114可被一起蚀刻。在该情况下，使第一光致抗蚀剂图案部分114很厚，从而使底层导体层60不能暴露至外界。
随后，如图13A和图13B所示，剩下C区的源极/漏极导体图案67和A区的存储电容导体图案64，并且在去除B区的导体层60的同时暴露底层欧姆接触层50。此时，源极/漏极导体图案67具有与除了源极电极65和漏极电极66还没有被彼此分开的地方以外的数据线组件相同的形状。在干法蚀刻的情况下，也把光致抗蚀剂图案部分112和114蚀刻至预定的厚度。
之后，如图14A和图14B所示，通过干法蚀刻将B区的欧姆接触层50和底层半导体层40与第一光致抗蚀剂图案部分114同步去除。蚀刻应该在下述条件下进行，光致抗蚀剂图案部分112和114、欧姆接触层50和半导体层40同时被蚀刻但不蚀刻栅极绝缘层30。具体地，优选地使光致抗蚀剂图案部分112和114与半导体层40具有几乎相同的蚀刻率。例如，为了实现该目的，可以使用SF6和HCL的混合物或SF6和O2的混合物。在对于光致抗蚀剂图案部分112和114以及半导体层40的蚀刻率相同的情况下，应该将第一光致抗蚀剂图案部分114的厚度设置成等于或小于半导体层40与欧姆接触层50的厚度之和。
随后，如图14A和图14B所示，在去除C区的第一光致抗蚀剂图案部分的同时暴露源极/漏极导体图案67，并且在去除B区的欧姆接触层50和半导体层40的同时暴露底层栅极绝缘层30。也在蚀刻A区的第二光致抗蚀剂图案部分112的同时减小其厚度。另外，在该工序中完成半导体图案42和48。标号57和58表示源极/漏极导体图案67下面的欧姆接触图案，以及存储电容导体图案64下面的欧姆接触图案。
之后，通过抛磨去除剩余在源极/漏极导体图案67上的光致抗蚀剂。
如图15A和图15B所示，通过蚀刻去除C区的源极/漏极导体图案67和底层欧姆接触图案57。可以对所有源极/漏极导体图案67和欧姆接触图案57进行干法蚀刻。或者，可以对源极/漏极导体图案进行湿法蚀刻，对欧姆接触图案57进行干法蚀刻。在前者的情况下，优选地在导体图案67和欧姆接触图案57的蚀刻选择率较高的条件下进行蚀刻。这是因为在较低蚀刻选择率时很难找到最终的蚀刻点，使得不容易控制C区剩余的半导体图案42的厚度。相反，在湿法蚀刻和干法蚀刻交替的后一种情况下，被湿法蚀刻的源极/漏极导体图案67的横向侧被蚀刻，但被干法蚀刻的欧姆接触图案57的横向侧几乎不被蚀刻。因此，在该情况下存在台阶区。可以用CF4和HCl的混合物或CF4和O2的混合物作为蚀刻气体。在用CF4和O2的混合物的情况下，剩下的半导体图案42具有均匀的厚度。如图15B所示，可以在部分去除半导体图案42的同时使其厚度减小。也蚀刻预定厚度的第二光致抗蚀剂图案部分112。该蚀刻是在栅极绝缘层30不被蚀刻的条件下进行。第二光致抗蚀剂图案部分112具有很厚的厚度，从而使底层数据线组件不能通过蚀刻暴露至外界。
因此，源极电极65和漏极电极66被彼此分开，由此完成了数据线组件和底层欧姆接触图案55、56和58。
最后，去除A区的第二光致抗蚀剂图案部分112。可以在去除源极/漏极导体图案67之后，在去除欧姆接触图案57之前，去除第二光致抗蚀剂图案部分112。
如上所述，在单独干法蚀刻的情况下，可以简化工艺步骤，但难以找到合适的蚀刻条件。相反，通过干法蚀刻和湿法蚀刻并举，可以较容易地找到合适的蚀刻条件，但工艺步骤变得复杂。
之后，如图16A和图16B所示，通过化学气相沉积(CVD)生长一基于a-Si:C:O或a-Si:O:F的层，由此形成一钝化层70。在基于a-Si:C:O的层的情况下，利用气体材料如SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4和Si(C2H5O)4作为基本源并同时引入诸如N2O或O2和Ar或He的氧化剂混合物。另外，在基于a-Si:O:F的层的情况下，在沉积工序中引入SiH4和SiF4并外加O2的气体材料。此时，可以加入CF4作为氟的子源。
之后，如图17A～17C所示，通过光刻蚀刻钝化层70与栅极绝缘层30，由此形成分别暴露漏极电极66、栅极垫24、数据垫68和存储电容导体图案64的接触孔76、74、78和72。暴露垫24和68的接触孔74和78的面积可以被设置为2mm×60μm或更小，优选地在0.5mm×15μm～2mm×60μm的范围内。
最后，如图8～10所示，沉积一基于ITO或IZO的、厚度为400～500的层，并通过光刻蚀刻该层，由此形成连接到漏极电极66和存储电容导体图案64的像素电极82、连接到栅极垫24的子栅极垫86和连接到数据垫68的子数据垫88。
在像素电极82的情况下，子栅极垫86和子数据垫88由IZO形成，使用铬溶液作为蚀刻溶液，以防止经接触孔暴露的、用于数据线组件或栅极线组件的金属材料在蚀刻工序中被腐蚀。还可以从HNO3、(NH4)2Ce(NO3)6或H2O中选择铬溶液。另外，为了使接触区的接触电阻最小化，优选地在环境温度至200℃的温度范围内沉积IZO。用于基于IZO的层的目标材料优选地包含In2O3和ZnO，并且ZnO的含量优选地在15-20％的范围内。
同时，优选地在沉积ITO或IZO之前的预加热工序中使用氮气。这样防止在经接触孔72、74、76和78暴露的金属层24、64、66和68上形成金属氧化物层。
在该优选实施例中，只利用一个掩模形成数据线组件、底层欧姆接触图案和半导体图案，并且在该工序中源极电极65和漏极电极66也被分开。通过这种方式可以简化工艺步骤。
在薄膜晶体管阵列形成于彩色滤光片上的彩色滤光片上阵列(AOC)的结构中，可以使用基于a-Si:C:O或a-Si:O:F的低介电CVD层作为一缓冲层，用于分隔彩色滤光片和薄膜晶体管。
图18是根据本发明第三优选实施例的薄膜晶体管阵列衬底的平面图，图19是薄膜晶体管阵列衬底沿图18中XIX-XIX’线的截面图。在图19中还示出了一面对作为下衬底的薄膜晶体管阵列衬底的上衬底。
在薄膜晶体管阵列衬底中，一数据线组件以双层结构形成于绝缘衬底100上。该数据线组件有一由铜、铜合金、银、银合金、铝或铝合金制成的底层201，和一由铬、钼、钼合金、氮化铬或氮化钼制成的顶层202。
该数据线组件包括沿垂直方向延伸的数据线120，连接到数据线120并用来接收图像信号并将该信号传递到数据垫124的数据垫124，和与数据线120分叉并用来阻截入射到半导体层171上的光的光阻挡件121。光阻挡件121还起着黑色矩阵的作用以防止光泄漏。光阻挡件121可以被独立形成为与数据线120分开。
或者，可以利用导体材料如铜、铜合金、铝、铝合金、钼、钼-钨合金、铬和钽形成单层结构的数据线组件。
在具有双层结构的数据线组件中，考虑到后续形成的像素电极和子垫以氧化铟锌(ITO)为基，其底层由一低电阻材料形成，且其顶层由一与ITO有良好接触特性的材料形成。例如，该数据线组件的底层201由Al-Nd形成，其顶层202由CrNx形成。
在像素电极和子垫以氧化铟锌(IZO)为基的情况下，优选用铝或铝合金形成单层结构的该数据线组件。因为铜显示出与IZO和ITO有良好的接触特性，所以可以用基于铜的层形成该数据线组件。
在衬底100上形成红R、绿G和蓝B131～133的彩色滤光片，使得它们的周围与该数据线组件重叠。彩色滤光片131～133可以完全覆盖数据线120。
在该数据线组件和彩色滤光片131～133上用a-Si:C:O或a-Si:O:F形成一缓冲层140。通过等离子体增强化学气相沉积(PECVD)法进行基于a-Si:C:O或a-Si:O:F的层(低介电CVD层)的沉积。设置缓冲层140以阻截彩色滤光片131～133脱气，并且防止彩色滤光片131～133被后续工艺步骤中的热能或等离子能损坏。另外，因为缓冲层140分开该数据线组件和薄膜晶体管阵列，所以缓冲层140具有较低的介电特性和较大的厚度时很有利。为此，经受PECVD的、基于a-Si:C:O或a-Si:O:F的层(低介电CVD层)适于用作这一缓冲层。即，基于a-Si:C:O或a-Si:O:F的层显示出低介电特性和大的沉积速度，同时与有机绝缘材料如二苯环丁烯(BCB)和全氟环丁烯(PFCB)相比，还降低了成本。另外，基于a-Si:C:O的层在从室温到400℃的很宽温度范围内显示出良好的绝缘特性。
在缓冲层140上形成一双层结构的栅极线组件。该数据线组件有一由铜、铜合金、银、银合金、铝或铝合金制成的底层501，和一由铬、钼、钼合金、氮化铬或氮化钼制成的顶层502。
该栅极线组件包括横越数据线120交叉并定义像素区的栅极线150，连接到栅极线150并用来从外界接收扫描信号并将该信号传递到栅极线150的栅极垫152，成为部分栅极线150的薄膜晶体管的栅极电极151。
栅极线150与像素电极410重叠，形成用于提高像素电势存储电容的存储电容。在由像素电极410与栅极线150的重叠产生的存储电容不足的情况下，可以额外地形成一存储电容公共电极。
在形成多层结构的栅极线组件的情况下，由一低电阻材料形成一层，其它层由与其它材料具有良好接触特性的材料形成。例如，可提供Al(或Al合金)/Cr或Cu/Cr层作为该双层结构。另外，为了提高接触特性，可以额外地形成一基于氮化铬的层或一基于氮化钼的层。
可以利用一低电阻材料如铜、铝和铝合金形成单层结构的栅极线组件。
在该栅极线组件和缓冲层140上形成一低温沉积栅极绝缘层160。低温沉积栅极绝缘层160可以由一有机绝缘材料、低温非晶硅氧化物或低温非晶硅氮化物形成。因为彩色滤光片形成于下衬底上，所以栅极绝缘层160由一可以在不大于250℃的低温下沉积的低温沉积绝缘层形成。
在位于栅极电极151上方的栅极绝缘层上形成一双层结构的岛状半导体层171。半导体层171有一由非晶硅形成的、表现出较高带隙的底层部分701，和一由非晶硅形成的顶层部分702(带隙低于底层部分701的带隙)。例如，底层部分701的带隙可以被设置为1.9-2.1eV，顶层部分702的带隙为1.7-1.8eV。底层部分701的厚度被设置为50-200，顶层部分702的厚度为1000-2000。
在存在带隙差异的、顶层部分702和底层部分701之间形成一频带偏移(band offset)，该频带偏移对应于它们的带隙差异。当TFT处于ON状态时，在半导体的顶层部分702和底层部分701之间的该频带偏移区域形成沟道。因为各个频带偏移区基本上具有相同的原子结构并伴随有最小的器件失效，所以可以期望获得良好的TFT特性。
或者，可以形成单层结构的半导体层171。
在半导体层171上用掺有高浓度n-型杂质如磷P的非晶硅、微晶硅或金属硅形成彼此分开的欧姆接触层182和183。
在欧姆接触层182和183上用ITO形成一像素线组件。该像素线组件包括源极电极412和漏极电极411和像素电极410。源极电极412经形成在栅极绝缘层160和缓冲层140上的接触孔161连接到数据线120。漏极电极411连接到像素电极410并用来从薄膜晶体管接收图像信号并将该信号传递给像素电极410。该像素线组件由一透明导体材料如ITO和IZO形成。
在该像素线组件所在的平面上形成分别经接触孔162和164连接到栅极垫152和数据垫124的子栅极垫413和子数据垫414。子栅极垫413直接接触栅极垫152的、基于铬的顶层502，子数据垫414也直接接触数据垫124的、基于铬的顶层202。在栅极垫152和数据垫124包含一基于氮化铬的层或一基于氮化钼的层的情况下，优选地子栅极垫413和子数据垫414接触基于氮化铬的层或基于氮化钼的层。设置子栅极垫413和子数据垫414来增强垫152和124与外部电路之间的粘结强度并保护垫152和124，但也可以选择采用这些子垫。像素电极410与相邻的栅极线150和数据线120重叠，以提高开幅比，但也可以不重叠。
欧姆接触层182和183减小基于ITO的源极电极412和漏极电极411与半导体层171之间的接触电阻。欧姆接触层182和183可以包含微晶硅或金属硅化物，如钼、镍和铬，同时剩下一金属硅化物膜。
在源极电极412和漏极电极411上形成一钝化层190，以保护薄膜晶体管。在钝化层190上形成一具有良好的光吸收性的暗色光致抗蚀剂染色有机膜430。该染色的有机膜430阻截入射到半导体层171上的光。该染色有机膜430用作一间隔物，用于维持下绝缘衬底100和上绝缘衬底200之间的距离，同时控制该染色有机膜430的高度。还可以沿栅极线150和数据线120形成钝化层190和有机膜430，并且有机膜430可以阻截从该栅极线组件和该数据线组件的周围区域泄漏的光。
在把有机膜430设计成完全覆盖像素电极和各个金属层之间的间隙的情况下，不需要在上衬底处设置一单独的阻挡光的黑色矩阵。
同时，用ITO或IZO在上衬底200的整个表面上形成一公共电极210，使得其与像素电极410一起产生电场。
下面参考图20A～28B对薄膜晶体管阵列衬底的制造方法进行解释。
如图20A和图20B所示，在下绝缘衬底100上形成一双层结构的数据线组件。为此目的，通过溅射在衬底100上依次沉积一低电阻导体材料如铝、铝合金、铜和铜合金，和一与ITO具有良好的接触特性的导体材料如铬、钼、钛、氮化铬和氮化钼，并且通过以掩模为基础的光刻法进行干法或湿法蚀刻。所得的数据线组件有一底层201和一顶层202。该数据线组件包括数据线120、数据垫124和光阻挡件121。
考虑到后续形成的一像素线组件410和412以及子垫413和414将以氧化铟锡(ITO)为基，用铝、铝合金、铜或铜合金形成底层201，并用铬、钼或钛形成顶层202。相反，在该像素线组件和该子垫用氧化铟锌(IZO)形成的情况下，形成单层结构的数据线组件。例如，可以用以铝、铝合金、铜或铜合金为基的单层形成数据线组件。
之后，如图21A和图21B所示，把包含红R、绿G和蓝B色素的光致抗蚀剂材料依次涂敷到带有数据线组件的衬底100上，并通过光刻法构图，由此形成红R、绿G和蓝B的彩色滤光片131～133。利用三个掩模形成RGB彩色滤光片131～133。可以用一个掩模形成RGB彩色滤光片131～133同时去除该掩模。另外，还可以无需掩模的、通过激光照明或印刷形成RGB彩色滤光片131～133。优选地RGB彩色滤光片131～133的周围部分与数据线120重叠。
如图22A和图22B所示，通过化学气相沉积(CVD)法在绝缘衬底100上生长一基于a-Si:C:O或a-Si:O:F的层，由此形成一缓冲层140。在基于a-Si:C:O的层的情况下，利用气体材料如SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4和Si(C2H5O)4作为基本源并同时引入诸如N2O或O2和Ar或He的氧化剂混合物。另外，在基于a-Si:O:F的层的情况下，在沉积工序中引入附带O2的气体材料SiH4和SiF4。此时，可以加入CF4作为氟的子源。
之后，通过溅射在缓冲层140上依次沉积一物理-化学稳定材料如铬、钼、钛、氮化铬和氮化钼，以及一低电阻导体材料如铝、铝合金、铜和铜合金，并通过光刻法构图，由此形成一栅极线组件。该栅极线组件包括栅极线150、栅极电极151和栅极垫152。
该栅极线组件可以被形成为单层结构。
如图23所示，依次在该栅极线组件和有机绝缘层140上沉积一低温沉积栅极绝缘层160、一第一非晶硅层701、一第二非晶硅层702和一掺杂非晶硅层180。
低温沉积栅极绝缘层160可以由能在不大于250℃下沉积的一有机绝缘材料、低温非晶硅氧化物、低温非晶硅氮化物形成。
第一非晶硅层701由表现出较高带隙的非晶硅形成，第二非晶硅层702由非晶硅形成(带隙低于第一非晶硅层701的带隙)。例如，第一非晶硅层701的带隙可以为1.9-2.1eV，第二非晶硅层702的带隙为1.7-1.8eV。第一非晶硅层702可以通过CVD法沉积，同时以适当的方式将CH4、C2H2或C2H6加入到SiH4原材料气体中。例如，在沉积的同时将SiH4和CH4以1∶9的比例注入到CVD装置中，可以沉积一包含50％的C、同时具有2.0-2.3eV带隙的非晶硅层。这样，该非晶硅层的带隙受到沉积条件的影响。根据含碳化合物的加入量，可以很容易地将带隙控制在1.7-2.5eV的范围内。
可以不用破坏在同一CVD装置中的真空状态，依次沉积低温沉积栅极绝缘层160、第一非晶硅层701、第二非晶硅层702和掺杂的非晶硅层180。
之后，如图24A和图24B所示，通过光刻对第一非晶硅层701、第二非晶硅层702和掺杂的非晶硅层180构图，由此形成一岛状半导体层171和一欧姆接触层181。同时，在低温栅极绝缘层160和有机绝缘层140上形成分别暴露数据线120、栅极垫152和数据垫124的接触孔161、162和164。
此时，除了栅极电极151上方区域之外的整个面积的第一和第二非晶硅层701和702以及掺杂的非晶硅层180应当被全部去除。应该除去栅极垫152上方区域处的第一和第二非晶硅层701和702、掺杂的非晶硅层180以及栅极绝缘层160。应该除去数据线120和数据垫124上方区域处的第一和第二非晶硅层701和702、掺杂的非晶硅层180和低温沉积栅极绝缘层160以及有机绝缘膜140。
利用一个掩模通过光刻法进行上述工序。为此目的，该掩模采用一厚度不同的光致抗蚀剂图案。这将参考图25和图26进行解释。
如图25所示，在掺杂的非晶硅层180上涂敷一厚度为1-2μm的光致抗蚀剂膜，通过一掩模对该光致抗蚀剂膜曝光并显影，由此形成一具有第一和第二部分312和314的光致抗蚀剂图案。
该光致抗蚀剂图案的第一部分312置于栅极电极151之上，厚度大于其第二部分314。部分地去除数据线120、数据垫124和栅极垫152之上的光致抗蚀剂膜。第二光致抗蚀剂图案部分314的厚度被建为第一光致抗蚀剂图案部分312厚度的1/2或更小。例如，第二光致抗蚀剂图案部分314的厚度被建为不大于4000。
掩模1000配置有一半透膜或一狭缝或小于曝光装置在B区域的光分解能力的格栅图案。当经掩模1000对一正性光致抗蚀剂膜曝光时，该光致抗蚀剂膜中的高分子的分解程度不同。停止曝光时，直接曝光的C区中的高分子完全分解时，B区的高分子也某些程度地分解。在曝光时间太长的情况下，所有的分子都趋于分解。
对光致抗蚀剂膜显影时，高分子几乎没有分解的第一光致抗蚀剂图案部分312剩下原始的厚度，高分子以某些程度分解的第二光致抗蚀剂图案部分314剩下的厚度小于第一光致抗蚀剂图案部分312的厚度，并且高分子完全分解的C区的光致抗蚀剂膜的其余部分被去除。
通过这种方式，可以制成不同厚度的光致抗蚀剂图案。
如图26所示，通过利用具有第一和第二部分312和314的该光致抗蚀剂图案作为一蚀刻掩模，干法蚀刻掺杂的非晶硅层180、第二非晶硅层702、第一非晶硅层701和低温沉积栅极绝缘层160，由此形成暴露栅极垫152的接触孔162，并暴露C区的缓冲层140。之后，利用具有第一和第二部分312和314的该光致抗蚀剂图案作为蚀刻掩模，干法蚀刻C区的缓冲层140，由此形成暴露数据线120和数据垫124的接触孔161和164。
然后完全去除第二光致抗蚀剂图案部分314。可以额外地进行一利用氧气的抛磨工序，以完全去除第二光致抗蚀剂图案部分314的剩余光致抗蚀剂。
随后，去除第二光致抗蚀剂图案部分314，同时暴露掺杂的非晶硅层180。剩下的第一光致抗蚀剂图案部分312具有一减去第二光致抗蚀剂图案部分314的厚度的厚度。
之后，利用第一光致抗蚀剂图案部分312作为一蚀刻掩模，蚀刻和去除掺杂的非晶硅层180与底层的第一和第二非晶硅层701和702，由此在栅极电极151之上的低温沉积栅极绝缘层160上形成一岛状半导体层171和一岛状欧姆接触层181。
最后，去除第一光致抗蚀剂图案部分312。还可以额外地进行一利用氧气的抛磨工序，以完全去除第一光致抗蚀剂图案部分312的剩余光致抗蚀剂。
如图27A和图27B所示，在衬底100上沉积一基于ITO的层并通过光刻法将其构图，由此形成像素电极410、源极电极412、漏极电极411、子栅极垫413和子数据垫414。此时，可以用IZO代替ITO。
之后，利用源极电极412和漏极电极411作为一蚀刻掩模，蚀刻欧姆接触层181，由此形成欧姆接触图案182和183，同时暴露源极电极412和漏极电极411之间的半导体层。
最后，如图18和图19所示，在衬底100上依次沉积一诸如氮化硅和氧化硅的绝缘材料、以及一包含黑色色素的光敏有机材料，并对它们曝光和显影，由此形成一着色的有机膜430。利用着色的有机膜430作为一蚀刻掩模，蚀刻该绝缘材料，由此形成一钝化层190。着色的有机层膜430阻挡入射到薄膜晶体管上的光。着色的有机膜430可以形成于该栅极线组件或该数据线组件之上，以防止栅极线组件或数据线组件周围的光泄漏。另外，该有机膜430可以作为一间隔物并同时被控制高度。
同时，在一上绝缘衬底200上沉积一透明导体材料如ITO和IZO，由此形成一公共电极210。
在彩色有机膜430设计成完全覆盖像素电极410和各个金属层之间的间隙的情况下，不需要在上衬底上形成一阻挡光的单独的黑色矩阵。
图28是根据本发明第四优选实施例的薄膜晶体管阵列衬底的平面图。在该优选实施例中，除了数据线组件120、121和124以及着色的有机膜130之外，薄膜晶体管阵列衬底的其它组件和结构与第三优选实施例的相同。
在栅极线150和像素电极410被设计成彼此分开的情况下，需要覆盖像素电极410和栅极线150之间泄漏光的间隙。为此目的，形成于彩色滤光片131、132和133之下的数据线120被部分地向栅极线150延伸，使得它们覆盖栅极线150和像素电极410之间的间隙。另外，着色的有机膜430可以覆盖相邻数据线120之间的间隙。
同时，可以在栅极线组件150、151和152所在的平面上用栅极线组件的材料形成一垂直的黑色矩阵部分，以防止显示屏区域周围的光泄漏。另外，可以在数据线组件120、121和124所在的平面上用数据线组件的材料形成一水平的黑色矩阵部分，以防止显示屏区域周围的光泄漏。
对于上述结构，当光泄漏的区域全部被该数据线组件、该栅极线组件和该间隔物覆盖时，不需要在上衬底处形成一单独的黑色矩阵。因此，可以无需考虑上衬底和下衬底之间的对齐误差，可提高开幅比。另外，在数据线120和像素电极410之间形成一栅极绝缘层160和一低介电缓冲层140，以最小化该处的寄生电容。通过这种方式，可以使开幅比最大化，同时改善了显示器的特性。
如上所述，在低温下制造薄膜晶体管。即，为了防止由于高温工艺对彩色滤光片的损坏，用一低温沉积绝缘层形成该栅极绝缘层。另外，为了防止与该低温沉积栅极绝缘层的接触所引起的沟道特性的衰减，该沟道不被形成在该低温沉积栅极绝缘层和该半导体层之间的界面处，而被形成在该半导体层的体侧。
上述结构可以各种方式被施用。例如，该结构非常适于用在塑料液晶显示器中，用于减轻重量并增强减震效果，同时需要低温工艺条件。
基于a-Si:C:O或a-Si:O:F的低介电CVD层可被用作一带有凹凸的压纹绝缘层，以防止在反射型液晶显示器或半透射液晶显示器的薄膜晶体管阵列衬底处的反射光的阻截。
图29是根据本发明第五优选实施例的、用于反射式液晶显示器的薄膜晶体管阵列衬底的平面图，和图30是薄膜晶体管阵列衬底沿图29中XXX-XXX’线的截面图。
在一绝缘衬底10上形成一单层结构或多层结构的栅极线组件。该栅极线组件由一低电阻材料如银、银合金、铝或铝合金形成。该栅极线组件包括沿水平方向延伸的栅极线22、连接到栅极线22并用来接收外界栅极信号并将该信号传递给栅极线22的栅极垫24、和连接到栅极线22的薄膜晶体管的栅极电极26。
可以在衬底10上形成存储电容，以从外界接收公共电极电压。该存储电容与一后续形成的反射层92重叠，由此形成存储电容，以提高像素电极电势存储电容。
在衬底10上用氮化硅SiNx形成一栅极绝缘层30，使得其覆盖该栅极线组件。
在栅极电极26之上的栅极绝缘层30上用非晶硅形成一半导体层40。在半导体层40上用硅化物或掺有高浓度n-型杂质的N+氢化非晶硅形成欧姆接触层55和56。
在欧姆接触层55和56以及栅极绝缘层30上形成一数据线组件，该数据线组件具有一由低电阻导体材料如铝和银形成的导体层。该数据线组件包括横越栅极线22并定义像素区的数据线62、连接到数据线62并在欧姆接触层55上延伸的源极电极65、连接到数据线62的一侧端部并用来接收外界图像信号的数据垫68、和在栅极电极26周围的面对源极电极65并与源极电极65分开的漏极电极66。在欧姆接触层56上形成延伸到像素区内的漏极电极66。
在该数据线组件和经该数据线组件暴露的半导体层40上由a-Si:C:O或a-Si:O:F形成一钝化层70。基于a-Si:C:O或a-Si:O:F的层(低介电CVD层)通过等离子体增强化学气相沉积(PECVD)法形成。钝化层70具有一凹凸图案，以使得后面形成的反射层92的反射率最大化。
钝化层70具有暴露漏极电极66和数据垫68的接触孔76和78，以及暴露栅极垫24和栅极绝缘层30的接触孔74。
在像素区的钝化层70上形成一经接触孔76电连接到漏极电极66的反射层92。在钝化层70上形成经接触孔74和78连接到栅极垫24和数据垫68的子栅极垫96和子数据垫98。子栅极垫96和子数据垫98保护栅极垫24和数据垫68，但也可以免除。
下面参考图31A～34B对制造薄膜晶体管阵列衬底的方法进行解释。
如图31A和图31B所示，在玻璃衬底10上沉积一低电阻导体材料，并通过光刻法将其构图，由此形成一沿水平方向延伸的栅极线组件。该栅极线组件包括栅极线22、栅极电极26和栅极垫24。
之后，如图32A和图32B所示，在带有栅极线组件的衬底10上依次沉积一基于氮化硅的栅极绝缘层30、一基于非晶硅的半导体层40和一掺杂非晶硅层50。通过光刻法对半导体层40和掺杂非晶硅层50构图，由此在栅极电极26之上的栅极绝缘层30上形成一半导体图案40和一欧姆接触图案50。
如图33A和图33B所示，在衬底10上沉积一导体层并通过光刻法将其构图，由此形成一数据线组件。该数据线组件包括横越栅极线22的数据线62、连接到数据线62并延伸至栅极电极26上的源极电极65、连接到数据线62的一侧端部的数据垫68和在栅极电极26周围的面对源极电极65并与源极电极65分开的漏极电极66。
经数据线组件暴露的欧姆接触图案50被蚀刻，并被分成相对于栅极电极26的两图案部分。要稳定半导体图案40的表面，优选对半导体图案40实施氧等离子体。
之后，如图34A和图34B所示，通过化学气相沉积(CVD)生长一基于a-Si:C:O或a-Si:O:F的层，由此形成一钝化层70。在基于a-Si:C:O的层的情况下，利用气体材料如SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4和Si(C2H5O)4作为基本源并同时引入诸如N2O或O2以及Ar或He的氧化剂的混合物。另外，在基于a-Si:O:F的层的情况下，在沉积过程中引入一气体材料如外加O2的SiH4和SiF4。此时，可以加入CF4作为氟的子源。通过光刻法对钝化层70和栅极绝缘层30一起构图，由此形成暴露栅极垫24、漏极电极66和数据垫68的接触孔74、76和78。同时，在钝化层70上形成一凹凸图案。
进行第二优选实施例中采用的半色调曝光，以同时形成接触孔74、76和78以及该凹凸图案。即，经过带有狭缝或隔栅图案或半透膜的掩模对光致抗蚀剂膜曝光并显影，使得在接触孔74、76和78区域的光致抗蚀剂膜部分被完全去除，同时暴露钝化层70，凸图案区域处的光致抗蚀剂膜部分剩下很小的厚度，凹图案区域处的光致抗蚀剂膜部分剩有较大的厚度。
之后，利用该光致抗蚀剂图案作为一蚀刻掩模，对钝化层70和栅极绝缘层30蚀刻，由此形成接触孔74、76和78，并且利用抛磨去除薄的光致抗蚀剂图案部分。此时，还通过抛磨部分地去除厚的光致抗蚀剂图案部分，以减小厚度。
蚀刻钝化层70以预定的时间周期被蚀刻，从而形成凸部分。考虑到钝化层70的蚀刻率以及凸部分的深度之后确定该蚀刻时间。
如图29和图30所示，在衬底10上用反射性导体材料如银和铝沉积一导体层并通过光刻将其构图，由此形成一经接触孔76连接到漏极电极66的反射层92、和分别经接触孔74和78连接到栅极垫24和数据垫68的子栅极垫96和子数据垫98。
图35是根据本发明第六优选实施例的、用于半透射式液晶显示器的薄膜晶体管阵列衬底的平面图，和图36是薄膜晶体管阵列衬底沿图35中XXXVI-XXXVI’线的截面图。
在衬底10上形成一单层结构或多层结构的栅极线组件。该栅极线组件由一低电阻材料如银、银合金、铝或铝合金形成。该栅极线组件包括沿水平方向延伸的栅极线22、连接到栅极线22并用来从外界接收栅极信号并将该信号传递到栅极线22的栅极垫24、和连接到栅极线22的薄膜晶体管的栅极电极26。在该栅极线组件具有多层结构的情况下，其优选包含一与其它材料具有良好的接触特性的垫材料。
在衬底10上用氮化硅SiNx形成一栅极绝缘层30，使其覆盖该栅极线组件。
在栅极电极26之上的栅极绝缘层30上用非晶硅形成一半导体层40。在半导体层40上用硅化物或掺有高浓度n-型杂质的N+氢化非晶硅形成欧姆接触层55和56。
在欧姆接触层55和56以及栅极绝缘层30上形成一数据线组件，该数据线组件具有一由低电阻导体材料如铝和银形成的导体层。该数据线组件包括横越栅极线22并定义像素区的数据线62、连接到数据线62并在欧姆接触层55上延伸的源极电极65、连接到数据线62的一侧端部并用来接收外界图像信号的数据垫68、和在栅极电极26周围的面对源极电极65并与源极电极65分开的漏极电极66。
在数据线组件和经数据线组件暴露的半导体层40上由a-Si:C:O或a-Si:O:F形成一钝化层70。基于a-Si:C:O或a-Si:O:F的层(低介电CVD层)通过等离子体增强化学气相沉积(PECVD)法沉积。基于a-Si:C:O或a-Si:O:F的层具有不大于4的介电常数。因此，钝化层70不牵涉到寄生电容的问题，即使该钝化层具有较薄的厚度。另外，钝化层70与其它层有良好的粘附特性和台阶覆盖特性。因为钝化层70是基于一低介电的CVD膜，所以与基于一有机绝缘膜的钝化层相比，钝化层70有良好的热稳定性。另外，通过PECVD法沉积的、基于a-Si:C:O或a-Si:O:F的层在工序时间方面显示出优越性，因为其沉积速度或蚀刻速度比基于氮化硅的层快四至十倍。
钝化层70具有暴露漏极电极66和数据垫68的接触孔76和78，以及暴露栅极垫24和栅极绝缘层30的接触孔74。
在像素区的钝化层70上形成一经接触孔76电连接到漏极电极66的透明电极82。另外，在钝化层70上形成经接触孔74和78连接到栅极垫24和数据垫68的子栅极垫86和子数据垫88。透明电极82和子栅极垫86及子数据垫88由氧化铟锡(ITO)或氧化铟锌(IZO)形成。
在透明电极82上形成一具有部分暴露透明电极82的接触孔36的层间绝缘层34。层间绝缘层34由a-Si:C:O或a-Si:O:F形成。基于a-Si:C:O或a-Si:O:F的层(低介电CVD层)通过等离子体增强化学气相沉积(PECVD)法沉积。优选地层间绝缘层34和钝化层70具有一凹凸图案，使后面形成的反射层92的反射效率最大化。
在透射模式区T处的、带有光透射窗96的层间绝缘层34上形成一经接触孔36电连接到透明电极82的反射层92。反射层92由一高反射性的导体材料如铝、铝合金、银、银合金、钼和钼合金形成。反射层92形成与透明电极82相连的像素电极。反射层92的光透射窗96可以有各种形状。在一个像素区处可以形成多个窗96。即使在层间绝缘层34上形成一凹凸图案，优选地不在窗96的区域处形成这样的凹凸图案。
像素电极82和92与前栅极线22重叠，形成存储电容。如果需要，可以在栅极线组件所在的平面上形成一存储电容线组件，以获得所需的存储电容。
下面详细解释制造薄膜晶体管阵列衬底的方法。
在该优选实施例中，直到形成数据线组件的步骤之前，工艺过程与第五优选实施例涉及的过程相同，如图31A～33B所示。
形成数据线组件之后，如图37A和图37B所示，在数据线组件上通过化学气相沉积(CVD)法生长一基于a-Si:C:O或a-Si:O:F的层，由此形成一钝化层70。然后通过光刻法对钝化层70与栅极绝缘层30一起构图，由此形成暴露栅极垫24、漏极电极66和数据垫68的接触孔74、76和78。在该工序中采用干法蚀刻。
之后，如图38A和图38B所示，在衬底10上沉积一基于ITO或IZO的层并通过光刻法对其蚀刻，由此形成透明电极82和子栅极垫86和子数据垫88。透明电极82经接触孔76连接到漏极电极66。子栅极垫86和子数据垫88经接触孔74和78连接到栅极垫24和数据垫68。
如图39A和图39B所示，通过化学气相沉积(CVD)法生长一基于a-Si:C:O或a-Si:O:F的层，并通过光刻法将其构图，由此形成一带有暴露透明电极82的接触孔36的层间绝缘层34。此时，可以在层间绝缘层34上形成一凹凸图案。在该情况下，如同根据第五优选实施例的钝化层的构图工序一样，进行半色调曝光。
最后，如图35和图36所示，沉积一基于高反射材料如铝、银和钼的导体层并将其构图，由此形成一带光透射开口窗96的反射层92。
也可以用基于a-Si:C:O或a-Si:O:F的层(低介电CVD层)形成一栅极绝缘层。
图40是根据本发明第七优选实施例的薄膜晶体管阵列衬底的截面图。在该优选实施例中，除了栅极绝缘层具有一双层结构以外，薄膜晶体管阵列衬底的其它组件和结构与第一优选实施例涉及的组件和结构相同。该栅极绝缘层有一基于a-Si:C:O或a-Si:O:F的层部分31和一基于氮化硅的层部分32。基于a-Si:C:O或a-Si:O:F的层部分31(低介电CVD层)通过PECVD法形成。
考虑到栅极绝缘层与基于非晶硅的半导体层40的界面特性，该栅极绝缘层应保持具有一致密的膜状结构。因为栅极绝缘层的膜状结构越致密，其沉积速度变得越缓慢并同时延长了工序时间。同时，已经知道，当栅极绝缘层的致密膜状结构从其与半导体层40的接触界面表面起被维持在小于约500的厚度时，薄膜晶体管的工作良好。因此，当用一具有快速沉积速度的、基于a-Si:C:O或a-Si:O:F的层形成该栅极绝缘层的顶层部分，并用一具有致密的膜状结构的、基于氮化硅的层形成该栅极绝缘层的底层部分时，薄膜晶体管的能力不变差，并减短了工序时间。基于a-Si:C:O的层比基于氮化硅的层的沉积速度快四至十倍。在真空状态下，依次沉积该基于a-Si:C:O的层和该基于氮化硅的层。
这种带有一低介电CVD层部分和一基于氮化硅层部分的栅极绝缘层可以用于根据本发明第二至第六优选实施例的薄膜晶体管阵列衬底中。
如上所述，利用一低介电CVD层形成一不涉及到寄生电容问题的钝化层。该结构可以提高开幅比并减短工艺时间。另外，可以解决使用有机绝缘层时出现的高材料成本、较差的热稳定性以及较弱的粘结强度的问题。
虽然以上已参考优选实施例对本发明进行了详细地描述，但本领域的技术人员将会理解，在不脱离由权利要求限定的精神和范围的前提下，可以对本发明作各种修饰和替换。

Claims (25)

1.一种薄膜晶体管阵列衬底，包括：
一绝缘衬底；
一形成于该绝缘衬底上的第一信号线；
一形成于该第一信号线上的第一绝缘层；
一形成于该第一绝缘层上并横越该第一信号线的第二信号线；
一与该第一和该第二信号线连接的薄膜晶体管；
一第二绝缘层，由一介电常数不大于4.0的CVD层形成并位于该薄膜晶体管上，该第二绝缘层有一暴露该薄膜晶体管的预定电极的第一接触孔；和
一第一像素电极，形成于该第二绝缘层上，同时经该第一接触孔与该薄膜晶体管的该预定电极连接。
2.如权利要求1所述的薄膜晶体管阵列衬底，其中该第一绝缘层有一以介电常数不大于4.0的CVD层为基的底层部分，和一以氮化硅层为基的顶层部分。
3.如权利要求1所述的薄膜晶体管阵列衬底，其中该第一像素电极由一反射光的不透明导体材料形成。
4.如权利要求3所述的薄膜晶体管阵列衬底，其中该第二绝缘层具有一凹凸图案。
5.如权利要求1所述的薄膜晶体管阵列衬底，还包括：
一形成于该第一像素电极上的第三绝缘层，其由介电常数不大于4.0的CVD层形成，该第三绝缘层有一暴露该第一像素电极的预定部分的第二接触孔；和
一形成于该第三绝缘层上的并同时经该第二接触孔连接到该第一像素电极的该预定部分的第二像素电极，其由一反射光的不透明的导体材料形成。
其中该第一像素电极由一透明导体材料形成，该第二像素电极具有一预定的开口部分，能够使透射穿过该第一像素电极的光通过。
6.如权利要求1所述的薄膜晶体管阵列衬底，其中该CVD层由a-Si:C:O形成。
7.如权利要求1所述的薄膜晶体管阵列衬底，其中该CVD层由a-Si:C:O形成。
8.如权利要求1所述的薄膜晶体管阵列衬底，其中该CVD层具有2～4的介电常数。
9.一种薄膜晶体管阵列衬底，包括：
一形成于一绝缘衬底上的数据线组件，该数据线组件包括数据线；
形成于该绝缘衬底上的红、绿和蓝彩色滤光片；
一由一CVD层形成的、位于该数据线组件和该彩色滤光片上的缓冲层，该缓冲层具有一暴露该数据线组件的预定部分的第一接触孔；
一形成于该缓冲层上的栅极线组件，该栅极线组件包括横越该数据线并定义像素区域的栅极线，和连接到该栅极线的栅极电极；
一形成于该栅极线组件上的栅极绝缘层，该栅极绝缘层具有一部分暴露该第一接触孔的第二接触孔；
一形成于该栅极电极上方的该栅极绝缘层上的半导体图案；和
一像素线组件，其包括经该第一和该第二接触孔连接到该数据线、并且部分接触该半导体图案的源极电极、在该半导体图案之上面对该源极电极的漏极电极、和连接到该漏极电极的像素电极。
10.如权利要求9所述的薄膜晶体管阵列衬底，其中该半导体图案有一具有预定带隙的第一非晶硅层，和一第二非晶硅层，该第二非晶硅层的带隙低于该第一非晶硅层的带隙。
11.如权利要求10所述的薄膜晶体管阵列衬底，还包括形成于该数据线所在平面上的、由与该数据线相同材料制成的、位置与该半导体图案对应的光阻挡件。
12.如权利要求11所述的薄膜晶体管阵列衬底，其中该光阻挡件向该栅极线延伸。
13.如权利要求1所述的薄膜晶体管阵列衬底，其中该缓冲层具有2-4的介电常数。
14.一种用于液晶显示器的薄膜晶体管阵列衬底，包括：
一绝缘衬底；
一形成于该衬底上的栅极线组件，该栅极线组件包括栅极线、栅极电极和栅极垫；
一形成于该栅极线组件上的栅极绝缘层，该栅极绝缘层具有暴露该栅极垫的接触孔；
一形成于该栅极绝缘层上的半导体图案；
一形成于该半导体图案上的欧姆接触图案；
一形成于该欧姆接触图案上的、形状基本上与该欧姆接触图案相同的数据线组件，该数据线组件包括源极电极、漏极电极、数据线和数据垫；
一由介电常数不大于4.0的CVD层形成并位于该数据线组件上的钝化图案，该钝化图案具有暴露该数据线、该数据垫和该漏极电极的接触孔；和
一电连接到该栅极垫、该数据垫和该漏极电极的透明电极图案。
15.如权利要求14所述的薄膜晶体管阵列衬底，还包括：
形成于该栅极线组件所在平面上的存储电容线；
一与该存储电容线重叠并位于该半导体图案所在平面的存储电容半导体图案；
一形成于该存储电容半导体图案上的、并具有与该存储电容半导体图案相同轮廓的存储电容欧姆接触图案；和
一形成于该存储电容欧姆接触图案上、并具有与该存储电容半导体图案相同轮廓的存储电容导体图案；
其中该存储电容导体图案部分地与该透明电极图案连接。
16.如权利要求14所述的薄膜晶体管阵列衬底，其中该CVD层具有2-4的介电常数。
17.一种制造薄膜晶体管阵列衬底的方法，包括步骤：
形成一栅极线组件，该栅极线组件包括栅极线、连接到该栅极线的栅极电极、和连接到该栅极线的栅极垫；
形成一栅极绝缘层；
形成一半导体层；
通过沉积和构图一导体层而形成一数据线组件，该数据线组件包括横越该栅极线的数据线、连接到该数据线的数据垫、连接到该数据线且其位置接近该栅极电极的源极电极、和在该栅极电极周围面对该源极电极的漏极电极；
通过沉积一介电常数不大于4.0的CVD层而形成一钝化层；
对该栅极绝缘层与该钝化层一起构图，由此形成暴露该栅极垫、该数据垫和该漏极电极的接触孔；和
沉积一透明导体层并对其构图，由此形成连接到该栅极垫的子栅极垫、连接到该数据垫的子数据垫、和连接到该漏极电极的像素电极。
18.如权利要求17所述的方法，其中通过PECVD法形成该钝化层，利用选自由SiH(CH3)3、SiO2(CH3)4和(SiH)4O4(CH3)4构成的组的气体材料作为一基本源并同时引入氧化剂N2O或O2。
19.如权利要求17所述的方法，其中通过PECDV法形成该钝化层，利用选自由SiH4和SiF4构成的组的气体材料作为基本源并同时加入CF4和O2。
20.如权利要求17所述的方法，其中通过光刻法并利用一光致抗蚀剂图案形成该数据线组件和该半导体层，其中该光致抗蚀剂图案具有一预定厚度的第一部分、一厚度大于该第一部分的厚度的第二部分、和一厚度小于该第一部分的厚度的第三部分。
21.如权利要求20所述的方法，其中将该第一光致抗蚀剂图案部分置于该源极电极和该漏极电极之间，并将该第二光致抗蚀剂图案部分置于该数据线组件之上。
22.如权利要求17所述的方法，其中形成该栅极绝缘层的步骤包括沉积一介电常数不大于4.0的CVD层的第一子步骤，和沉积氮化硅层的第二子步骤，该第一和第二子步骤在真空状态下进行。
23.一种制造薄膜晶体管阵列衬底的方法，该方法包括步骤：
(a)在一绝缘衬底上形成一数据线组件，该数据线组件包括数据线；
(b)在该衬底上形成红、绿和蓝彩色滤光片；
(c)通过沉积一介电常数不大于4.0的CVD层形成一缓冲层，使得该缓冲层覆盖该数据线组件和该彩色滤光片；
(d)在该绝缘层上形成一栅极线组件，该栅极线组件包括栅极线和栅极电极；
(e)形成一栅极绝缘层，使得该栅极绝缘层覆盖该栅极线组件；
(f)在该栅极绝缘层上形成一岛状欧姆接触图案和一岛状半导体图案，同时在该栅极绝缘层和该缓冲层上形成第一接触孔，使得该接触孔部分暴露该数据线；
(g)形成一像素线组件，该像素线组件包括形成于该岛状欧姆接触图案上的、位于同一平面上的、彼此分开的源极电极和漏极电极，和连接到该漏极电极的像素电极；
(h)通过去除该欧姆接触图案暴露在该源极电极和该漏极电极之间的部分而将该欧姆接触图案分成两个图案部分。
24.如权利要求23所述的方法，其中(f)步骤包括子步骤：
在该栅极绝缘层上依次沉积一非晶硅层和一掺杂非晶硅层；
形成一光致抗蚀剂图案，使得该光致抗蚀剂图案包括具有一预定厚度的覆盖该栅极电极预定区域的第一部分，和一覆盖除了稍后形成的第一接触孔的区域以外的其余区域的第二部分，该第二部分的厚度小于该第一部分的厚度；
利用该光致抗蚀剂图案的第一和第二部分作为一掩模，蚀刻该掺杂的非晶硅层、该非晶硅层、该栅极绝缘层和该缓冲层，由此形成该第一接触孔；
去除该光致抗蚀剂图案的第二部分；
利用该光致抗蚀剂图案的第一部分作为一掩模，蚀刻该掺杂的非晶硅层和该非晶硅层，由此形成该岛状半导体图案和该岛状欧姆接触图案；和
去除该光致抗蚀剂图案的第一部分。
25.如权利要求17所述的方法，其中该CVD层具有2-4的介电常数。
CNB018216463A 2001-09-28 2001-11-07 使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法 Expired - Lifetime CN100495181C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010060442A KR20030027302A (ko) 2001-09-28 2001-09-28 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR2001/60442 2001-09-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100088484A Division CN100517729C (zh) 2001-09-28 2001-11-07 薄膜晶体管衬底及其制造方法

Publications (2)

Publication Number Publication Date
CN1484778A true CN1484778A (zh) 2004-03-24
CN100495181C CN100495181C (zh) 2009-06-03

Family

ID=36947158

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB018216463A Expired - Lifetime CN100495181C (zh) 2001-09-28 2001-11-07 使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法
CNB2006100088484A Expired - Lifetime CN100517729C (zh) 2001-09-28 2001-11-07 薄膜晶体管衬底及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006100088484A Expired - Lifetime CN100517729C (zh) 2001-09-28 2001-11-07 薄膜晶体管衬底及其制造方法

Country Status (4)

Country Link
JP (1) JP2005506711A (zh)
KR (1) KR20030027302A (zh)
CN (2) CN100495181C (zh)
WO (1) WO2003036376A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582431B (zh) * 2009-07-01 2011-10-05 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
CN101009250B (zh) * 2006-01-27 2011-11-09 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN103257497A (zh) * 2011-06-23 2013-08-21 苹果公司 具有减小的负载的氧化物薄膜晶体管(tft)的显示像素
CN104536228A (zh) * 2014-01-13 2015-04-22 苹果公司 具有提高的透射比和降低的耦合电容的显示电路
CN105161504A (zh) * 2015-09-22 2015-12-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095460B2 (en) 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100796794B1 (ko) * 2001-10-17 2008-01-22 삼성전자주식회사 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법
KR100980014B1 (ko) * 2003-08-11 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
US7023016B2 (en) 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100980015B1 (ko) * 2003-08-19 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100980020B1 (ko) * 2003-08-28 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101219038B1 (ko) 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
TW200710471A (en) * 2005-07-20 2007-03-16 Samsung Electronics Co Ltd Array substrate for display device
CN100426109C (zh) * 2006-12-13 2008-10-15 友达光电股份有限公司 液晶显示器的像素阵列结构及其制造方法
JP2009204724A (ja) * 2008-02-26 2009-09-10 Toshiba Mobile Display Co Ltd 表示素子
KR101424950B1 (ko) * 2009-10-09 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101406382B1 (ko) * 2011-03-17 2014-06-13 이윤형 화학증폭형 포지티브 감광형 유기절연막 조성물 및 이를 이용한 유기절연막의 형성방법
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR102267126B1 (ko) 2014-12-19 2021-06-21 삼성디스플레이 주식회사 디스플레이 패널 및 이의 제조 방법
CN104698630B (zh) * 2015-03-30 2017-12-08 合肥京东方光电科技有限公司 阵列基板及显示装置
CN109037245A (zh) * 2018-08-03 2018-12-18 惠科股份有限公司 显示装置及显示面板的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149884A (ja) * 1989-11-07 1991-06-26 Toppan Printing Co Ltd 薄膜トランジスタ
JPH10228035A (ja) * 1996-12-10 1998-08-25 Fujitsu Ltd 液晶表示装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009250B (zh) * 2006-01-27 2011-11-09 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101582431B (zh) * 2009-07-01 2011-10-05 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
CN103257497A (zh) * 2011-06-23 2013-08-21 苹果公司 具有减小的负载的氧化物薄膜晶体管(tft)的显示像素
CN103257497B (zh) * 2011-06-23 2016-03-30 苹果公司 具有减小的负载的氧化物薄膜晶体管(tft)的显示像素
CN104536228A (zh) * 2014-01-13 2015-04-22 苹果公司 具有提高的透射比和降低的耦合电容的显示电路
CN105161504A (zh) * 2015-09-22 2015-12-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN100517729C (zh) 2009-07-22
JP2005506711A (ja) 2005-03-03
CN1828911A (zh) 2006-09-06
CN100495181C (zh) 2009-06-03
WO2003036376A1 (en) 2003-05-01
KR20030027302A (ko) 2003-04-07

Similar Documents

Publication Publication Date Title
CN1484778A (zh) 使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1292489C (zh) 半导体装置及其制造方法
CN1244890C (zh) 电光装置及其制造方法和电子装置
CN1646726A (zh) 低电介绝缘层的汽相淀积方法、利用该低电介绝缘层的薄膜晶体管及其制造方法
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN100335959C (zh) 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法
CN1280880C (zh) 激光照射方法和激光照射器件
CN100340914C (zh) 显示装置以及光电变换元件
CN1288490C (zh) 液晶显示装置用基板和使用它的液晶显示装置
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1213464C (zh) 半导体器件的制造方法
CN1203360C (zh) 电光学装置、投影显示装置及电光学装置的制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1252519C (zh) 液晶显示装置用基板及具有其的液晶显示装置及制造方法
CN1577435A (zh) 发光器件
CN1610859A (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1495478A (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN1447156A (zh) 显示装置用布线基板及其制造方法
CN1607444A (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
CN1341231A (zh) Tft阵列基板及其制造方法以及使用它的液晶显示装置
CN1881593A (zh) 电光显示装置及其制造方法
CN1748318A (zh) 薄膜晶体管基片
CN1862789A (zh) 多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板，以及制造该面板的方法
CN1567077A (zh) 薄膜晶体管液晶显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20090603

CX01 Expiry of patent term