CN1862789A - 多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板，以及制造该面板的方法 - Google Patents

多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板，以及制造该面板的方法 Download PDF

Info

Publication number
CN1862789A
CN1862789A CNA2005100488586A CN200510048858A CN1862789A CN 1862789 A CN1862789 A CN 1862789A CN A2005100488586 A CNA2005100488586 A CN A2005100488586A CN 200510048858 A CN200510048858 A CN 200510048858A CN 1862789 A CN1862789 A CN 1862789A
Authority
CN
China
Prior art keywords
amorphous silicon
layer
thin
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100488586A
Other languages
English (en)
Other versions
CN1862789B (zh
Inventor
郑震九
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050040117A external-priority patent/KR101209052B1/ko
Priority claimed from KR1020050043485A external-priority patent/KR101152121B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1862789A publication Critical patent/CN1862789A/zh
Application granted granted Critical
Publication of CN1862789B publication Critical patent/CN1862789B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种薄膜晶体管阵列面板，其包括：半导体层；在半导体层上的第一绝缘层；包括第一非晶硅层和金属的栅极线；覆盖栅极线的第二绝缘层；和形成在第二绝缘层上的第二数据线。通过提供具有良好粘接性的非晶硅层，可以形成信号线的各种锥形结构。金属层和非晶硅层之间的粘接性可以通过进行热处理工艺来提高，从而可以减小其间的接触电阻。相应地，可以提高TFT的特性和可靠性。

Description

多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板， 以及制造该面板的方法
技术领域
本发明涉及一种多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板，以及制造该面板的方法。
背景技术
薄膜晶体管(TFT)一般用做开关元件，以便独立地驱动平板显示器如液晶显示器或有机发光显示器中的每个像素。包括多个TFT的薄膜晶体管阵列面板具有分别连接到TFT的多个像素电极、用于向TFT传输栅极信号(扫描信号)的多个栅极线、和用于向TFT传输数据信号的多个数据线。
TFT包括连接到栅极线的栅极、连接到数据线的源极、连接到像素电极的漏极、以及经过绝缘层与栅极交叠的半导体层。TFT根据栅极线的扫描信号控制施加于像素电极的数据信号。TFT的半导体层包括非晶硅或晶体硅。
由于多晶硅TFT具有比非晶硅TFT相对高的电子迁移率，因此多晶硅TFT可适用于高质量驱动电路。而且，多晶硅TFT实现了玻璃内芯片(chip-in-glass)技术，其中，在显示面板中镶嵌其驱动电路。使用多晶硅的TFT的电特性受硅晶粒的尺寸和均匀性的影响。TFT的电场效应迁移率根据晶粒的尺寸和均匀性增加而增加。
准分子激光器退火(ELA)和腔室退火是用于制造多晶硅的典型方法。近年来，已经有人提出了一种用于得到硅晶体结构的横向生长的连续横向固化(SLS)工艺。
与ELA相比，用于发展大晶粒尺寸的SLS技术提供良好的TFT的电场效应迁移率。然而，连续横向固化之后，可能在多晶硅层的表面上沿晶界形成突起，这增加了多晶硅层和形成在其上的金属线之间的接触电阻。
为了解决这个问题，人们已经做了很多尝试来提供限制突起的形成的方法。然而，在多晶硅层和金属线之间的最终接触电阻仍然高于10Ω，并且与通过ELA技术形成的TFT相比，经过SLS的TFT的阈值电压分布没有得到改进。最后，这些突起降低了TFT的电特性，从而使安装了TFT的产品的可靠性下降。
栅极线和栅极通常由低电阻率金属如铝构成。然而，栅极线的锥形结构没有改变，并且栅极线和其它金属层之间的接触电阻可能很大，从而使TFT的电特性减小。
发明内容
因此希望改进多层薄膜，提供一种包括这种多层薄膜的薄膜晶体管阵列面板，并提供一种制造具有良好电特性的面板的方法。
提供一种用于制造薄膜晶体管阵列面板的方法，该方法包括：在基板上形成半导体；在半导体上淀积栅极绝缘层，所述栅极绝缘层具有露出一部分半导体的第一接触孔；在栅极绝缘层上形成栅极；在栅极上形成层间绝缘层，所述层间绝缘层具有连接到第一接触孔的第二接触孔；形成经过第一和第二接触孔连接到半导体的接触辅助装置；在接触辅助装置上形成金属层；和刻蚀金属层和接触辅助装置，从而形成数据线和漏极。
半导体可包括多晶硅，并且接触辅助装置可包括非晶硅。
非晶硅可包括杂质，金属层可包括铝。
金属层可具有单层结构。
该方法还可包括在形成金属层之后，在基板上进行热处理工艺。
热处理工艺可以在200-300℃的范围内进行，层间绝缘层包括具有在200-300℃范围内的变形温度的有机材料。
接触辅助装置的厚度在500-1000埃的范围内。
该方法还可包括在层间绝缘层、数据线和漏极上形成钝化层，并形成连接到钝化层的像素电极。
提供一种多层薄膜，其包括：形成在基板上的多晶硅层；与多晶硅层接触的非晶硅层；和金属层，其包括铝并形成在非晶硅层上。
金属层可包括纯铝，金属层可具有单层结构。
非晶硅层可包括导电杂质，非晶硅层具有与金属层相同的平面形状。
提供一种多层薄膜，其包括：形成在基板上的半导体层；形成在半导体层上的层间绝缘层；形成在层间绝缘层上并包括非晶硅层的接触辅助装置；和形成在接触辅助装置上的导体层。
半导体层可包括多晶硅，导体层可包括铝。
导体层具有单层结构，非晶硅层包括导电杂质。
接触辅助装置具有与导体层相同的平面形状。
提供一种薄膜晶体管阵列面板，其包括形成在基板上的半导体层；形成在半导体层上的栅极绝缘层；形成在栅极绝缘层上的栅极；形成在半导体层上的层间绝缘层，其具有露出一部分半导体层的接触孔；形成在层间绝缘层上并通过接触孔连接到半导体层的接触辅助装置；和形成在接触辅助装置上的源极和漏极。
半导体层可包括多晶硅，源极和漏极可包括铝。
源极和漏极可具有单层结构，半导体层具有形成在半导体层表面上的多个突起。
接触辅助装置可包括非晶硅，非晶硅可包括导电杂质。
接触辅助装置可具有与源极和漏极相同的平面形状。
薄膜晶体管阵列面板还可包括形成在源极和漏极上的钝化层；和连接到漏极的像素电极。
提供一种薄膜晶体管阵列面板，其包括：基板；形成在基板上的半导体层，所述半导体层包括沟道区、源区、和漏区；形成在半导体层上面和下面的栅极线；形成在半导体层和栅极线之间的第一绝缘层；和与栅极线分开并形成在与栅极线相同层上的储存电极线，其中栅极线和储存电极线包括非晶硅层和金属层。
非晶硅层可包括导电杂质，金属层可包括铝或钼。
金属层可具有单层结构，半导体层可包括多晶硅。
提供一种薄膜晶体管阵列面板，其包括：形成在基板上的半导体层；形成在半导体层上的第一绝缘层；形成在半导体层上并包括第一非晶硅层和金属层的栅极线；形成在栅极线上的第二绝缘层；和形成在第二绝缘层上的数据线。
第一非晶硅层可包括导电杂质，金属层可包括铝或钼。
金属层可具有单层结构，金属层设置在第一非晶硅层上。
薄膜晶体管阵列面板还可包括形成在金属层上的第二非晶硅层。
金属层可设置在第一非晶硅层下面。
薄膜晶体管阵列面板还可包括形成在第一绝缘层上的储存电极线、以及非晶硅层和金属层。
半导体层可包括多晶硅。
薄膜晶体管阵列面板还可包括形成在数据线上的钝化层；和形成在钝化层上的像素电极。
提供一种薄膜晶体管阵列面板的制造方法，包括：在基板上形成半导体；淀积第一绝缘层；在栅极绝缘层上形成栅极，其包括第一非晶硅层和金属层；形成覆盖栅极的第二绝缘层；和在第二绝缘层上形成源极和漏极。
第一非晶硅层可包括导电杂质，金属层可包括铝或钼。
金属层可具有单层结构，栅极的形成可包括淀积第一非晶硅层；在第一非晶硅层上形成金属层；和对金属层和第一非晶硅层进行构图。
金属层和第一非晶硅层的构图可包括连续地刻蚀金属层和第一非晶硅层，以形成上模和预备下膜；(连续地刻蚀)离子植入半导体层以形成重掺杂区、沟道区、和轻掺杂区；和使用上膜做刻蚀掩模，刻蚀预备下膜，从而形成栅极的下膜。
预备下膜的宽度比下栅极的宽度宽，并且栅极的形成还包括在金属层和第一非晶硅层上进行热处理工艺。
热处理工艺可以在200-300℃的范围内进行，并且半导体层可包括多晶硅。
该方法还可包括在源极和漏极上形成钝化层；在钝化层上形成像素电极。
提供一种用于透射-反射型液晶显示器的薄膜晶体管阵列面板，其包括：形成在基板上的透明电极；和形成在透明电极上的反射电极，其中反射电极包括具有非晶硅的下膜和具有金属材料的上膜。
金属上膜可包括铝、银、铬、铝合金、银合金或铬合金。
金属上膜可具有单层结构，非晶硅下膜可包括导电杂质。
该面板还可包括形成在基板上的薄膜晶体管；和形成在透明电极下面的钝化层。
该钝化层可包括有机材料并具有不平坦表面，反射电极具有由钝化层的不平坦表面引起的不平坦表面。
提供一种用于透射-反射型液晶显示器的薄膜晶体管阵列面板的制造方法，其包括：在基板上形成透明电极；在透明电极上淀积非晶硅半导体层；在非晶硅半导体层上淀积金属层；刻蚀金属层，以便形成上反射电极；和除去通过刻蚀金属层露出的非晶半导体层，从而形成下反射电极。
上反射电极可包括铝、银、铬、铝合金、银合金或铬合金，非晶半导体层可包括非晶硅。
非晶硅可包括导电杂质，金属层可具有单层结构。
该方法还可包括在淀积金属层之后进行热处理工艺。
热处理可以在200-300℃的范围内进行。
该方法还可包括在透明电极下面形成薄膜晶体管；和在透明电极和薄膜晶体管之间形成钝化层。
该方法还可包括在钝化层上形成不平坦表面，从而使反射电极的表面不平坦，其中钝化层包括有机材料。
附图描述
通过结合附图详细介绍本发明的实施例使本发明更容易被理解，其中：
图1是根据本发明实施例的显示器件的方框图；
图2是作为根据本发明实施例的显示器件的例子的LCD的像素的等效电路图；
图3是根据本发明实施例的多层薄膜的剖面图；
图4和6是根据本发明实施例的图1和2所示的TFT阵列面板的布局图；
图5和7是沿着线V-V和VII-VII截取的图4和6所示的TFT阵列面板的剖面图；
图8和9是根据本发明实施例的其制造方法的第一步骤中的图4和7所示的TFT阵列面板的布局图；
图10是沿着线X-X’和X’-X”截取的图8和9所示的TFT阵列面板的剖面图；
图11和12是在图8和9所示步骤之后的步骤中的TFT阵列面板的布局图；
图13是沿着线XIII-XIII’和XIII’-XIII”截取的图11和12所示的TFT阵列面板的剖面图；
图14和15是在图11和12所示步骤之后的步骤中的TFT阵列面板的布局图；
图16是沿着线XVI-XVI’和XVI’-XVI”截取的图14和15所示的TFT阵列面板的剖面图；
图17是在沿着线XVI-XVI’和XVI’-XVI”截取的图16所示的步骤之后的步骤中的TFT阵列面板的剖面图；
图18是在沿着线XVI-XVI’和XVI’-XVI”截取的图17所示步骤之后的步骤中的TFT阵列面板的剖面图；
图19和20是在图14和15所示的步骤之后的步骤中的TFT阵列面板的布局图；
图21是沿着线XXI-XXI’和XXI’-XXI”截取的图19和20所示的TFT阵列面板的剖面图；
图22和24是根据本发明另一实施例的TFT阵列面板的布局图；
图23和25是沿着线XXIII-XXIIII’和XXV-XXV截取的图22和24所示的TFT阵列面板的剖面图；
图26和27是根据本发明实施例的在其制造方法的第一步骤中的如图22-25所示的TFT阵列面板的布局图；
图28是沿着线XXVIII-XXVIII’和XXVIII’-XXVIII”截取的图26和27所示的TFT阵列面板的剖面图；
图29和30是在图26和27所示步骤之后的步骤中的TFT阵列面板的布局图；
图31是沿着线XXXI-XXXI’和XXXI’-XXXI”截取的图29和30所示的TFT阵列面板的剖面图；
图32是沿着线XXXI-XXXI’和XXXI’-XXXI”截取的图31所示步骤之后的步骤中的TFT阵列面板的剖面图；
图33是沿着线XXXI-XXXI’和XXXI’-XXXI”截取的图32所示步骤之后的步骤中的TFT阵列面板的剖面图；
图34和35是在如图29和30所示步骤之后的步骤中的TFT阵列面板的布局图；
图36是沿着线XXXVI-XXXVI’和XXXVI’-XXXVI”截取的图34和35所示的TFT阵列面板的剖面图；
图37和38是在如图34和35所示步骤之后的步骤中的TFT阵列面板的布局图；
图39是沿着线XXXIX-XXXIX’和XXXIX’-XXXIX”截取的图37和38所示的TFT阵列面板的剖面图；
图40和41是在图37和38所示步骤之后的步骤中的TFT阵列面板的布局图；
图42是沿着线XLII-XLII’和XLII’-XLII”截取的图40和41所示的TFT阵列面板的剖面图；
图43和45是根据本发明另一实施例的TFT阵列面板的布局图；
图44和46是沿着线XXXXIV-XXXXIV’和XXXXVI’-XXXXVI”截取的图43和45所示的TFT阵列面板的剖面图；
图47和48是根据本发明实施例的在其制造方法的第一步骤中的如图43至46所示的TFT阵列面板的布局图；
图49是沿着线XLIX-XLIX’和XLIX’-XLIX”截取的图47和48所示的TFT阵列面板的剖面图；
图50和51是在图47和48所示步骤之后的步骤中的TFT阵列面板的布局图；
图52是沿着线LII-LII’和LII’-LII”截取的图50和51所示的TFT阵列面板的剖面图；
图53和54是在图50和51所示步骤之后的步骤中的TFT阵列面板的布局图；
图55是沿着线LV-LV’和LV’-LV”截取的图53和54所示的TFT阵列面板的剖面图；
图56和57是在图53和54所示步骤之后的步骤中的TFT阵列面板的布局图；
图58是沿着线LVIII-LVIII’和LVIII’-LVIII”截取的图56和57所示的TFT阵列面板的剖面图；
图59是在沿着线LVIII-LVIII’和LVIII’-LVIII”截取的图58所示步骤之后的步骤中的TFT阵列面板的剖面图；和
图60是在沿着线LVIII-LVIII’和LVIII’-LVIII”截取的图59所示步骤之后的步骤中的TFT阵列面板的剖面图。
具体实施方式
下面将参照附图更详细地介绍本发明，其中本发明的优选实施例示于附图中。然而，本发明可以以很多不同的形式来体现，不应该限于这里所述的实施例。
在附图中，为了清楚起见，扩大了层和区的厚度。相同的标记表示相同的元件。应该理解，在元件如层、区或基板被称为“在另一元件上”时，它可以直接位于另一元件上，或者也可以存在插入元件。相反，当元件被称为“直接位于另一元件上”时，不存在插入元件。
下面参照附图介绍根据本发明的薄膜晶体管和薄膜晶体管阵列面板。
参见图1和2，下面将详细介绍根据本发明实施例的显示器件。
图1是根据本发明实施例的显示器件的方框图，图2是作为根据本发明实施例的显示器件的例子的LCD的像素的等效电路图。
参见图1，根据该实施例的显示器件包括：显示面板单元300；连接到显示面板单元300的栅极驱动器400和数据驱动器500；连接到数据驱动器500的灰度电压发生器800；和控制上述元件的信号控制器600。
参见图1，显示面板单元300包括多个显示信号线G1-Gn和D1-Dm以及与其连接的多个像素PX。像素PX在显示区DA中基本上设置成矩阵形式。
在如图2所示的结构图中，显示面板单元300包括下面板100、上面板200、和插入其间的LC层3。
显示信号线G1-Gn和D1-Dm包括传输栅极信号(还称为“扫描信号”)的多个栅极线G1-Gn和传输数据信号的多个数据线D1-Dm。栅极线G1-Gn基本上在行方向延伸并且基本上彼此平行；而数据线D1-Dm基本上在列方向延伸并基本上彼此平行。
每个像素PX包括至少一个开关元件Q(如图2所示)，如薄膜晶体管，和至少一个LC电容器CLC(如图2所示)。
参见图2，由液晶显示器的第i栅极线和第j数据线限定的每个像素PX包括连接到信号线Gj和Dj的开关元件Q以及连接到开关元件Q上的LC(“液晶”)电容器CLC和储存电容器CST。显示信号线Gj和Dj设置在下面板100上。在有些实施例中，储存电容器CST可以省略。
包括多晶硅TFT的开关元件Q设置在下面板100上，并具有三个端子：连接到栅极线G1-Gn之一上的控制端；连接到数据线D1-Dm之一上的输入端；和连接到LC电容器CLC和储存电容器CST上的输出端。
LC电容器CLC包括作为两个电容器端子的设置在下面板100上的像素电极191和设置在上面板200上的公共电极270。设置在两个电极191和270之间的LC层3用做LC电容器CLC的介质。像素电极191连接到开关元件Q上。给公共电极270输送公共电压Vcom并且其覆盖上面板200的整个表面。在其他实施例中，公共电极270可以设置在下面板100上，两个电极191和270可以设置成棒或条形。
储存电容器CST是用于LC电容器CLC的辅助电容器。储存电容器CST包括像素电极191以及设置在下面板100上的分离信号线。分离信号线经绝缘体与像素电极191交叠，并被输送以预定电压，如公共电压Vcom。或者，储存电容器CST包括像素电极191和被称为前栅极线的相邻栅极线，所述相邻栅极线经绝缘体与像素电极191交叠。
对于彩色显示器，每个像素PX唯一地代表三基色之一(即空间分割)，使得三基色的空间或时间总和被识别为所希望的颜色。图2表示空间分割型彩色显示器的例子，其中每个像素在面对像素电极191的上面板200的区域中设有滤色器230，所述滤色器230代表三基色之一，例如红、绿或蓝。或者，滤色器230可以设置在下面板100上的像素电极191上或之下。
一个或多个偏振器(未示出)固定到面板100和200上。
有机发光显示器的每个像素PX包括连接到信号线G1-Gn和D1-Dm上的开关元件(未示出)、驱动元件(未示出)、和连接到开关元件和驱动元件上的储存电容器以及有机发光二极管(OLED，未示出)。OLED可包括阳极(空穴注入电极)、阴极(电子注入电极)、和插入其间的有机发光部件。
返回来再参见图1，灰度电压发生器800产生与像素PX的透射率相关的两组多个灰度电压。用于LCD的一组中的灰度电压具有相对于公共电压Vcom的正极性，而另一组中的灰度电压具有相对于公共电压Vcom的负极性。
栅极驱动器400连接到显示面板单元300的栅极线G1-Gn，并与来自外部器件的栅极导通电压Von和栅极截止电压Voff同步，从而产生施加给栅极线G1-Gn的栅极信号。栅极驱动器400安装在显示面板单元300上，并包括多个IC(集成电路)芯片。栅极驱动器400的每个IC芯片分别连接到栅极线G1-Gn并包括具有N和P形或者补偿型的多个多晶硅薄膜晶体管。
数据驱动器500连接到显示面板单元300的数据线D1-Dm，并将数据电压施加给数据线D1-Dm，所述数据电压是从输送给灰度电压发生器800的灰度电压选择的。栅极驱动器400也安装在显示面板单元300上，并也可包括多个IC芯片。
驱动器400和500的IC芯片可以作为TCP(载带封装)安装在柔性印刷电路(FPC)膜上，并固定到显示面板单元300上。或者，驱动器400和500可以与显示信号线G1-Gn和D1-Dm和TFT开关元件Q一起集成到显示面板单元300上。
驱动器400和500的IC芯片，或者柔性印刷电路(FPC)膜位于显示面板单元300的显示区DA外部的周边区域。
信号控制器600控制栅极驱动器400和数据驱动器500，并可以安装在印刷电路板(PCB)上。
如上所述，在本显示器件中使用多晶硅TFT。图3表示根据本发明实施例的多晶硅和信号线之间的接触结构的例子。
图3是根据本发明实施例的多层薄膜的剖面图，表示信号线和多晶硅半导体层之间的接触结构。多层薄膜包括多个薄膜，它们形成有不同的层并可包括导电材料、半导体材料或绝缘材料。
多晶硅层42形成在绝缘基板41如透明玻璃或塑料上。多晶硅层42可具有突起，在将非晶硅结晶成多晶硅的工艺期间，所述突起形成在多晶硅层42的表面上。多晶硅层42可以被离子注入杂质。
具有露出多晶硅层42的表面的接触孔44的绝缘层43形成在多晶硅层42上。
具有双层结构的信号线形成在绝缘层43上，所述双层结构包括非晶硅层45和导电层46。
非晶硅层45通过接触孔44连接到露出的多晶硅层42上。非晶硅层45提供与多晶硅层42的良好粘接特性，从而尽管在多晶硅层42上存在突起，也可以减小非晶硅层45和多晶硅层42之间的接触电阻。此外，非晶硅层45的上表面比多晶硅层42的表面更平滑。
导电层46设置在非晶硅层45上并可具有单层结构，其包括含铝的金属。导电层46具有基本上与非晶硅层45相同的形状。
如上所述，由于非晶硅层45的上表面比多晶硅层42的上表面平滑，因此优选导电层46与非晶硅层45而不是多晶硅层2接触，以便使其间的接触电阻最小。
此外，导电层46的金属原子可通过热处理扩散到非晶硅层45的上部，从而进一步减小非晶硅层45和导电层46之间的接触电阻。
结果是，由于非晶硅层45和多晶硅层42之间以及非晶硅层45和导电层46之间的接触电阻很小，因此非晶硅层42和导电层46之间的总接触电阻也很小。因此，多晶硅层42和由非晶硅层45与导电层46形成的信号线之间的接触电阻也非常小。
相应地，通过在形成TFT沟道的多晶硅层和耦合到TFT的信号线(导电层)之间增加非晶硅层，可以减小多晶硅层和信号线之间的接触电阻。而且，非晶硅层本身担起到给金属导电层输送信号的功能。下面将参照图4和7以及图1和2介绍根据本发明的LCD用TFT阵列面板。
图4和6是根据本发明实施例的如图1和2所示的TFT阵列面板的布局图，图5和7分别是沿着线V-V和VII-VII截取的图4和6所示的TFT阵列面板的剖面图。
下面将作为根据本发明实施例的薄膜晶体管的例子关于像素PX和栅极驱动器400介绍N型和P型器件。
在绝缘基板110如透明玻璃、石英或蓝宝石上形成阻挡膜111，其优选包括氧化硅(SiOx)或氮化硅(SiNx)。阻挡膜111可具有双层结构。
在阻挡膜111上形成多个半导体岛151a和151b，其优选包括多晶硅。半导体岛151a和151b可具有在其表面上的突起，这些突起是在将非晶硅结晶成多晶硅的工艺期间形成的。半导体岛151a对应像素区，半导体岛151b对应驱动器区。每个半导体岛151a忽而151b包括含有N型或P型导电杂质的多个非本征区以及含有很少导电杂质的至少一个本征区。非本征区可包括重掺杂区和轻掺杂区。
关于用于显示区的半导体岛151a，本征区包括沟道区154a，非本征区包括多个重掺杂区，如关于沟道区154a彼此分开的源区和漏区153a和155a，以及中间区156a。非本征区还包括设置在本征区154a和重掺杂区153a、155a和156a之间的多个轻掺杂区152。轻掺杂区152具有比重掺杂区153a、154a和156a小的厚度和长度，并靠近半导体岛151a的表面设置。设置在源区153a和沟道区154a之间以及漏区155a和沟道区154a之间的轻掺杂区152被称为“轻掺杂漏(LDD)区”。LDD区防止TFT产生漏电流。在其它实施例中，LDD区可以用基本上不含杂质的偏置区代替，并且可以省略。
关于用于驱动器区的半导体岛151b，本征区包括沟道区154b，非本征区包括多个重掺杂区，如关于沟道区154b彼此分开的源区和漏区153b和155b。
硼(B)或镓(Ga)可用做P型杂质，磷(P)或砷(As)可用做N型杂质。
包括氧化硅(SiOx)或氮化硅(SiNx)的栅极绝缘层140形成在半导体岛151a和151b上以及阻挡膜111上。
多个栅极导体和多个储存电极线131形成在绝缘层140上。栅极导体包括多个栅极线121，该栅极线121具有多个栅极124a和多个控制电极124b。
用于传输栅极信号的栅极线121基本上在横向延伸，用于像素的栅极124a向上突出，从而与半导体岛151a的沟道区154a交叠。每个栅极线121可包括具有大面积的扩张端部，用于接触其它层或外部驱动电路。栅极线121可以直接连接到用于产生栅极信号的栅极驱动电路，而栅极驱动电路可以集成在基板110上。
控制电极124b与半导体岛154b的沟道区154b交叠，并连接到信号线(未示出)，从而施加控制信号。
储存电极线131被输送以预定电压如公共电压。储存电极线131包括向上突出的多个扩张部137以及向上延伸(如从图4所示的透视图看到的)的多个纵向部分133。
栅极导体121、124a和124b与储存电极线131优选包括低电阻率材料，包括含Al金属，如Al或Al合金(例如Al-Nd)；含Ag金属，如Ag或Ag合金；含Cu金属，如Cu或Cu合金；含Mo金属，如Mo或Mo合金；Cr；Ti；W；Ta。
栅极导体121、124a和124b与储存电极线131可具有多层结构，包括具有不同物理特性的两个膜。这两个膜之一优选包括低电阻率金属，其包括含Al金属、含Ag金属、或含Cu金属，用于减少栅极导体121、124a和124b以及储存电极线131中的信号延迟或电压降。其它膜优选包括如下材料，如Cr、Mo、Mo合金、Ta或Ti，这些材料具有良好的物理、化学和与其他材料如氧化铟锡(ITO)和氧化铟锌(IZO)的电接触特性。合适的多层结构的例子包括下Cr膜和上Al(或Al合金)膜，以及下Al(或Al合金)膜和上Mo膜。此外，栅极导体121、124a和124b以及储存电极线131可包括各种金属和导体。
栅极导体121、124a和124b和储存电极线131的横边相对于基板110的表面倾斜，并且其倾斜角在大约30到大约80度范围内。
层间绝缘层160形成在栅极导体121、124a和124b以及电极线131上。层间绝缘层160优选包括具有通过等离子体增强化学汽相淀积(PECVD)形成的良好平坦性的有机材料、低介质绝缘材料，如a-Si:C:O和a-Si:O:F；或者无机材料，如氮化硅和氧化硅。层间绝缘层160可包括光敏有机材料。
层间绝缘层160和栅极绝缘层140具有分别露出源区153a和153b以及漏区155a和155b的多个接触孔163、165、166和167。
在层间绝缘层160上形成多个数据导体，这些数据导体包括多个数据线171、用于连接像素电极191的多个漏极175a和用于驱动器区的多个输入和输出电极173b和175b。
用于输送数据电压的数据线171基本上在纵向延伸并与栅极线121交叉。每个数据线171包括多个源极173a，源极173a用于通过接触孔163将像素连接到源区153a。每个数据线171可包括具有大面积的扩张端部，用于与其它层或外部驱动电路接触。数据线171可以直接连接到用于产生栅极信号的数据驱动电路，其可集成在基板110上。
漏极175a与源极173a分开并通过接触孔165连接到漏极155a。漏极175a包括分别与储存电极线131的扩张部137和纵向部分交叠的多个扩张部177和多个纵向部分176。储存电极线131的纵向部分133位于漏极175a的纵向部分176和面对漏极175a的数据线171的边界之间，从而储存电极线131的纵向部分133阻挡漏极175a的纵向部分和数据线171之间的信号干扰。
输入电极173b和输出电极175b彼此分开，并可连接到其它信号线。
数据导体171、175a、173b、和175b包括上膜和下膜。下膜包括非晶硅并可包括导电杂质，上膜可包括如下材料，包括含铝金属，如Al或Al合金(例如Al-Nd)。优选下膜的厚度在500-1000埃的范围内。
数据导体171、175a、173b、和175b的下膜分别连接到源区153a和153b，以及连接到半导体岛151a和151b的漏区155a和155b，并且与非晶硅层接触的它们的表面是平坦的。这样，非晶硅的下膜具有与多晶硅半导体岛151a和151b的良好粘接特性，因此尽管半导体岛151a和151b具有突起，也可以减小数据导体171、175a、173b、和175b的下膜和半导体岛151a和151b之间的接触电阻。而且，数据导体171、175a、173b、和175b的上表面比半导体岛151a和151b的上表面平滑。
如上所述，由于数据导体171、175a、173b、和175b的下膜的上表面比半导体岛151a和151b的上表面更平滑，因此优选半导体岛151a和151b接触数据导体171、175a、173b、和175b的下膜而不接触数据导体171、175a、173b、和175b的上膜，以便使其间接触电阻最小。
由于数据导体171、175a、173b、和175b的下膜和半导体岛151a和151b或数据导体171、175a、173b、和175b的上膜之间的接触电阻很小，因此上膜和下膜之间的接触电阻可以很小。
此外，上膜中的Al颗粒可能会扩散到栅极导体171、175a、173b、和175b的下膜中，因此可以减小下膜的电阻。
如图4-7所示，给数据导体171、175a、173b、和175b的下膜和上膜的参考标记增加了“p”和“q”。字母“p”表示下膜，字母“q”表示上膜。
与栅极导体121、124a和124b相同，数据导体171、175a、173b、和175b具有相对于基板110的表面的锥形横边，并且其倾斜角在大约30度到大约80度的范围内。
钝化层180形成在数据导体171、175a、173b、和175b以及层间绝缘层160上。钝化层180还优选包括具有良好平坦性的光敏有机材料、具有低于4.0的介电常数的低介质绝缘材料，如通过PECVD形成的a-Si:C:O和a-Si:O:F，或者无机材料，如氮化硅和氧化硅。在驱动器区上可以省略钝化层180。
钝化层180具有露出漏极175a的扩张部177的多个接触孔185。钝化层180可具有露出数据线171的端部的多个接触孔(未示出)，并可进一步具有露出栅极线121的端部的多个接触孔(未示出)。
在钝化层180上形成多个像素电极191，其优选包括至少一个透明导体，如ITO或IZO，和不透明反射导体。
像素电极191通过接触孔185物理地和电学地连接到漏极175a，从而像素电极191惊漏极175a从漏区155a接收数据电压。
被输送了数据电压的像素电极191与上面板200上的公共电极270协作产生电场。这些电场确定了设置在上面板200和下面板100之间的液晶层3中的液晶分子的取向。像素电极191还可将电流输送给发光部件(未示出)，从而使发光部件发光。
参见图2，像素电极191和公共电极270形成液晶电容器CLC，该液晶电容器CLC在TFTQ截止之后储存施加的电压。像素电极191和与其连接的漏极175a的一部分以及包括储存电极137的储存电极线131形成储存电容器CST。
在钝化层180包括具有低介电常数的有机材料时，像素电极191可与栅极线121和数据线171交叠，以便增加显示器的孔径比。
下面参照图8-21以及图1-7详细介绍根据本发明的图1-7所示TFT阵列面板的制造方法。
图8和9是根据本发明实施例的在其制造方法的第一步骤中的图4-7所示TFT阵列面板的布局图。图10是沿着线X-X’和X’-X”截取的图8和9所示的TFT阵列面板的剖面图。图11和12是在图8和9所示步骤之后的步骤中的TFT阵列面板的布局图。图13是沿着线XIII-XIII’和XIII’-XIII”截取的图11和12所示的TFT阵列面板的剖面图。图14和15是在图11和12所示步骤之后的步骤中的TFT阵列面板的布局图。图16是沿着线XVI-XVI’和XVI’-XVI”截取的图14和15所示的TFT阵列面板的剖面图。图17是在沿着线XVI-XVI’和XVI’-XVI”截取的图16所示的步骤之后的步骤中的TFT阵列面板的剖面图。图18是在沿着线XVI-XVI’和XVI’-XVI”截取的图17所示步骤之后的步骤中的TFT阵列面板的剖面图。图19和20是在图14和15所示的步骤之后的步骤中的TFT阵列面板的布局图。图21是沿着线XXI-XXI’和XXI’-XXI”截取的图19和20所示的TFT阵列面板的剖面图。
参见图8-10，在绝缘基板110上形成阻挡膜111，并在其上淀积优选包括非晶硅的半导体层。然后通过激光退火、炉退火或固化使该半导体层结晶，并通过光刻和刻蚀进行构图，从而形成分别对应多个像素区和驱动器区的多个半导体岛151a和151b。此时，多个突起可形成在半导体层的表面上。
参见图11和13，淀积优选包括氧化硅或氮化硅的栅极绝缘层140。接着，在栅极绝缘层140上形成包括多个栅极124a的多个栅极线121、包括多个扩张部137的多个储存电极线131、以及多个控制电极124b。
接着，通过PECVD或等离子体感光乳剂将高浓度N型杂质引入半导体岛151a和151b，从而形成非本征区153a、153b、155a和155b、沟道区154a、和轻掺杂区152。此时，栅极线121和储存电极线131可用做离子注入掩模，可以增加用于形成离子注入掩模的附加工艺，从而形成轻掺杂区152。
参见图14-18，淀积层间绝缘层160并进行构图，从而形成露出源区153a和153b以及漏区155a和155b的多个接触孔163、165、166和167。
这里，层间绝缘层160的变形温度在200-300℃的范围内。层间绝缘层160可包括具有高透射率的有机材料。
之后，进行等离子体处理工艺，除去留在经过接触孔163、165、166和167露出的半导体岛151a和151b的表面上的杂质。
然后，在层间绝缘层160上依次淀积包括非晶硅层的接触辅助层174和包括铝如Al-Nd合金的材料的金属层178。这里，非晶硅层的表面电阻可大于109Ω/平方，N行杂质如磷(P)可以重掺杂到其中。
接触辅助层174具有与多晶硅半导体岛151a和151b的良好粘接性，因而即使半导体岛151a和151b具有突起，也可以减小接触辅助层174和半导体岛151a和151b之间的接触电阻。此外，接触辅助层174的露出表面是平坦的，因此可以减小接触辅助层174和金属层178之间的接触电阻。此时，优选接触辅助层174的厚度在500-1000埃范围内。
随后，在200-300℃范围内进行热处理工艺。这个工艺使金属层178的金属颗粒扩散到接触辅助层174的内部，从而提高了金属层178和接触辅助层174之间的粘接性，并可以减小其间的接触电阻。
表1表示了在热处理工艺之后的金属层178和非晶硅层之间的接触表面电阻。这里，具有300、500和800埃厚度的非晶硅层、含有极少导电杂质的非晶硅层(a-Si)、以及用杂质重掺杂的非晶硅层(n+a-Si)用做各个例子。
表1
Figure A20051004885800251
(所有表面电阻值为×104/平方)
如表1所示，通过热处理工艺可以将非晶硅的表面电阻减小大约104倍的程度，并且可以使接触非晶硅和金属层的表面电阻的分布均匀。
接下来，在金属层178上形成光刻胶(71、72、73、和74)。
接着，用湿刻蚀或干刻蚀技术使用光刻胶(71、72、73和74)做刻蚀掩模对金属层178进行构图，从而形成多个数据线171的上膜，包括多个源极173a、多个漏极175a、多个输入电极173b和多个输出电极175b。接着，使用光刻胶(71、72、73和74)做刻蚀掩模对接触辅助层174进行构图，从而形成多个数据线171的下膜，包括多个源极173a、多个漏极175a、多个输入电极173b和多个输出电极175b。此时，可以除去光刻胶(71、72、73和74)，然后可以使用上膜作刻蚀掩模，对接触辅助层174进行构图，从而形成下膜。优选接触辅助层174被干刻蚀。
在图17和18中，源极173a、漏极175a、输入电极173b和输出电极175b的下膜分别用参考标记173ap和173aq、175ap和175aq、173bp和173bq、175bp和175bq表示。
参见图19-21，淀积包括无机材料的下部钝化层180p，并将包括光敏有机材料的上部钝化层180q涂覆到下部钝化层180p上，从而形成钝化层80。然后，使用光掩模对上部钝化层180p进行曝光并显影，从而露出下部钝化层180p的一部分。下部钝化层的露出部分和栅极绝缘层180p被干刻蚀，从而形成露出漏极175a的扩张部177的多个接触孔185。
参见图2和4，在钝化层180上形成多个像素电极191。
下面参照图22-25详细介绍根据本发明另一实施例的LCD用TF阵列面板。
图22和24是根据本发明另一实施例的TFT阵列面板的布局图，图23和25是沿着线XXIII-XXIIII’和XXV-XXV截取的图22所示的TFT阵列面板的剖面图。参见图22-25，根据本实施例的TFT面板的层状结构与图4-7所示的大致相同。
在绝缘基板110上形成多个半导体岛151a和151b，并在其上形成栅极绝缘层140。在栅极绝缘层140上形成多个栅极导体，包括具有多个栅极124a和多个控制电极124b的多个栅极线121、以及多个储存电极线131。
在栅极导体121、124a和124b上以及储存电极线131形成层间绝缘层160。穿过层间绝缘层160和栅极绝缘层140形成多个接触孔163、165、166和167。在层间绝缘层160上形成多个数据导体，包括多个数据线171、用于连接像素电极的多个漏极175a、以及用于驱动器区的多个输入和输出电极173b和175b。
在数据导体171、175a、173b和175b以及层间绝缘层160上形成钝化层180。在钝化层180上形成多个像素电极191。
图4-7所示的LCD与图22-25所示的LCD之间的一个差别是栅极导体121、124a和124b上以及储存电极线131包括上膜和下膜。下膜包括非晶硅并可包括导电杂质。上膜可包括如下材料，包括含Al金属，如Al或Al合金(例如Al-Nd)，或者含Mo金属，如Mo或Mo合金。或者，栅极导体121、124a和124b上以及储存电极线131可包括两个膜，这两个膜包括含有Al(或Al合金)或Mo(或Mo合金)的下膜以及含有非晶硅的上膜。在其它实施例中，栅极导体121、124a和124b上以及储存电极线131可包括三个膜，其包括含有非晶硅的下膜、含有Al(或Al合金)或Mo(或Mo合金)的中膜以及含有非晶硅的上膜。
上膜中的Al或Mo的颗粒可扩散到栅极导体121、124a和124b上以及储存电极线131的下膜中，从而提高了上膜和下膜之间的粘接性，并且可以减小下膜的电阻。如图22-25所示，给栅极124a、控制电极124b、储存电极137和钝化层180的参考标记增加“p”和“q”，其中“p”表示下膜，“q”表示上膜。
在其它实施例中，栅极导体121、124a和124b上以及储存电极线131可位于半导体岛151a和151b下面。此外，栅极绝缘层140可设置在栅极导体121、124a和124b上以及储存电极线131、以及半导体岛151a和151b之间。
栅极导体124a、控制电极124b以及储存电极线131可与轻掺杂区152交叠。下面参照图26-42以及图22-25详细介绍图22-25所示的TFT阵列面板的制造方法。
图26和27是根据本发明实施例的在其制造方法的第一步骤中的如图22-25所示的TFT阵列面板的布局图。图28是沿着线XXVIII-XXVIII’和XXVIII’-XXVIII”截取的图26和27所示的TFT阵列面板的剖面图。图29和30是在图26和27所示步骤之后的步骤中的TFT阵列面板的布局图。图31是沿着线XXXI-XXXI’和XXXI’-XXXI”截取的图29和30所示的TFT阵列面板的剖面图。图32是沿着线XXXI-XXXI’和XXXI’-XXXI”截取的图31所示步骤之后的步骤中的TFT阵列面板的剖面图。图33是沿着线XXXI-XXXI’和XXXI’-XXXI”截取的图32所示步骤之后的步骤中的TFT阵列面板的剖面图。图34和35是在如图29和30所示步骤之后的步骤中的TFT阵列面板的布局图。图36是沿着线XXXVI-XXXVI’和XXXVI’-XXXVI”截取的图34和35所示的TFT阵列面板的剖面图。图37和38是在如图34和35所示步骤之后的步骤中的TFT阵列面板的布局图。图39是沿着线XXXIX-XXXIX’和XXXIX’-XXXIX”截取的图37和38所示的TFT阵列面板的剖面图。图40和41是在图37和38所示步骤之后的步骤中的TFT阵列面板的布局图。图42是沿着线XLII-XLII’和XLII’-XLII”截取的图40和41所示的TFT阵列面板的剖面图。
参见图26-28，在绝缘基板110上形成阻挡膜111，并在其上形成分别对应多个像素区和驱动器区的多个半导体岛151a和151b。
参见图29-31，淀积优选包括氧化硅和氮化硅的栅极绝缘层140。接着，在栅极绝缘层140上依次淀积非晶硅层和金属层，所述金属层包括铝或钼的材料。
这里，非晶硅层的表面电阻可以大于109Ω/平方。非晶硅层可以用N型杂质如磷(P)重掺杂。
之后，在200-300℃的范围内进行热处理工艺。这个工艺使金属层中的Al或Mo颗粒扩散到非晶硅层的内部，从而可以提高金属层和非晶硅层之间的粘接性，并可减小其间的接触电阻。此外，通过热处理工艺可以使非晶硅的表面电阻减小大约10 4倍，并可以使接触非晶硅和金属层的表面电阻的分布均匀。接着，在金属层上形成光刻胶51。
接下来，通过湿刻蚀使用光刻胶50作为刻蚀掩模对金属层进行构图，从而形成包括多个栅极124a的多个栅极线121、以及包括多个扩张部137的多个储存线131。此时，驱动器区中的上膜120bq保持不变。在图31中，栅极124a和储存电极线131的扩张部137的上膜分别用参考标记124aq和137q表示。
此时，过刻蚀金属层。过刻蚀使栅极线121和储存电极线131的边缘从光刻胶50的边缘后退。
接着，使用光刻胶50做刻蚀掩模，刻蚀非晶硅层，从而形成预备下膜，并且保留驱动器区的下膜120bp。在图31中，栅极124a和扩张部137的预备下膜用参考标记128和134表示。栅极线121和储存电极线131的预备下膜的宽度分别比上膜124aq和137q的宽度更宽。
接着，如图32所示，除去光刻胶50，并通过PECVD或等离子体感光乳液将高浓度N型杂质引入到半导体岛151a和151b中，不掺杂位于上和预备膜下面的半导体岛151a和151b的区域，只轻掺杂位于预备下膜下面的半导体岛151a和151b的区域，并重掺杂位于上或预备膜之下的半导体岛151a和151b的其余区域。因此，同时形成了重掺杂区153a、155a、和156a、本征区154a和轻掺杂区152。
接着，如图33所示，使用栅极线121的上膜124aq和137q及储存电极线131的扩张部137作刻蚀掩模，干刻蚀上膜露出的预备下膜，从而分别形成栅极线121的下膜124ap和137p以及储存电极线131的扩张部137。此时，上膜124aq和137q与下膜124ap和137p的宽度可以不同，并且可以根据上膜124aq和137q以及下膜124ap和137p的宽度形成各种倾斜结构。
最后，完成包括多个栅极124a的多个栅极线121、以及包括多个扩张部137的多个储存电极线131。
参见图34-36，形成光刻胶60，并使用光刻胶60里月度年个干刻蚀和湿刻蚀技术对驱动器区的上膜120bq和下膜120bp进行构图，从而形成包括下膜124bp和上膜124bq的多个控制电极124b。
之后，通过PECVD或等离子体感光乳剂将高浓度P型杂质注入到半导体岛151b中，从而形成源区和漏区153b和155b以及沟道区154b。
参见图37-39，淀积层间绝缘层160并构图形成露出源区和漏区153a和153b以及漏区155a和155b的多个接触孔163、165、166和167。
接着，在层间绝缘层160上形成包括多个数据线171的多个数据导体，所述数据线171包括用于像素的源极173a、用于像素的多个漏极175a、和用于驱动器区的多个输入和输出电极173b和175b。
参见图40-42，淀积包括无机材料的下部钝化层180p，并涂覆包括光敏有机材料的上部钝化层180q，从而形成钝化层180。然后，使用光掩模对上部钝化层180q进行曝光，并显影，从而露出下部钝化层180p的一部分。对下部钝化层180p的露出部分和下面的栅极绝缘层140进行干刻蚀，从而形成露出漏极175a的扩张部177的多个接触孔185。
参见图22和23，在钝化层180上形成多个像素电极191。
下面参照图43-46详细介绍根据本发明实施例的TFT阵列面板。
图43和45是根据本发明另一实施例的TFT阵列面板的布局图，图44和46是沿着线XXXXIV-XXXXIV’和XXXXVI’-XXXXVI”截取的图43和44所示的TFT阵列面板的剖面图。
参见图43-45，除了面向TFT面板的公共电极面板200之外，根据本实施例的TFT面板100的层状结构大致与图4-7所示的相同。
在绝缘基板110上形成多个半导体岛151a和151b。在半导体岛151a和151b上形成栅极绝缘层140。在栅极绝缘层140上形成多个栅极导体，其包括具有多个栅极124a和多个控制电极124b的多个栅极线以及多个储存电极线131。
在栅极导体121、124a和124b以及储存电极线131上形成层间绝缘层160。穿过层间绝缘层160和栅极绝缘层140形成多个接触孔163、165、166和167。在层间绝缘层160上形成多个栅极导体，所述栅极导体包括多个数据线171、用于与像素电极191连接的多个漏极175a、以及用于驱动器区的多个输入和输出电极173b和175b。
在数据导体171、175a、173b和175b以及层间绝缘层160上形成钝化层180。在钝化层180上形成多个像素电极191。
图4-7所示的LCD与图43-45所示的LCD之间的一个差别是钝化层180的表面是不平坦的。此外，像素电极191分别包括透明电极192、和形成在透明电极192上的反射电极194。在本实施例中，反射电极194包括下膜194p和上膜194q。
透明电极194优选包括至少一个透明导体，如ITO或IZO。反射电极194的下膜194p优选包括非晶硅，反射电极194的上膜194q包括金属，如包括Al或Ag的不透明反射导体。非晶硅可包括导电杂质。
上膜194q的Al或Ag颗粒可以扩散到反射电极的下膜194p中，从而可以减小下膜194p的电阻以及上膜194q和下膜194p之间的表面电阻。
此外，下膜194p可防止上膜194q和透明电极192之间的反应。各个膜可形成倾斜侧壁结构。
钝化层180的不平坦表面使形成在其上的每个像素电极也不平坦。反射电极194位于上部钝化层180q上并包括露出透明电极192的一部分的窗口196。
根据本实施例的液晶显示器具有透射区TA和反射区RA，它们分别由透明电极192和反射电极194限定。换言之，透射区TA包括透射窗口196并包括在透明电极192的露出部分的上面和下面的区域。此外，反射区RA包括对应反射电极194的区域。这里，透射区TA重要用于利用来自TFT面板100的背面的光来显示图像，而反射区RA主要用于利用从反射电极194反射的光来显示图像。
下面参照图44介绍公共电极面板200。
在绝缘基板210如透明玻璃上形成被称为黑体的光阻挡部件220，其用于防止光泄漏。光阻挡部件220可包括面向像素电极191的多个开口。这些开口可具有基本上与像素电极191相同的形状。
在基板210上形成多个滤色器230，并且这些滤色器基本上设置在由光阻挡部件220封闭的开口中。滤色器230可以基本上沿着像素电极191的纵向延伸。滤色器230可代表一种基色，如红、绿和蓝。
在根据本例的LCD中，透射区TA的滤色器230的厚度可以比反射区RA的厚。使用不同的厚度使两个区域TA和RA的彩色再现性能等效，这是由于从两个TA和RA穿过滤色器230的光的量不同。或者，两个区域TA和RA中的滤色器230可具有相同的厚度，在这种情况下，反射区RA的滤色器230可具有使两个区域TA和RA的彩色再现性能等效的开口。
在滤色器230和阻挡部件220上形成优选包括透明导电材料如ITO和IZO的公共电极270。
下面参照图47-60以及图43-46详细介绍根据本发明另一实施例的图43-46所示TFT阵列面板的制造方法。
图47和48是根据本发明实施例的在其制造方法的第一步骤中的如图43-46所示的TFT阵列面板的布局图。图49是沿着线XLIX-XLIX’和XLIX’-XLIX”截取的图47和48所示的TFT阵列面板的剖面图。图50和51是在图47和48所示步骤之后的步骤中的TFT阵列面板的布局图。图52是沿着线LII-LII’和LII’-LII”截取的图50和51所示的TFT阵列面板的剖面图。图53和54是在图50和51所示步骤之后的步骤中的TFT阵列面板的布局图。图55是沿着线LV-LV’和LV’-LV”截取的图53和54所示的TFT阵列面板的剖面图。图56和57是在图53和54所示步骤之后的步骤中的TFT阵列面板的布局图。图58是沿着线LVIII-LVIII’和LVIII’-LVIII”截取的图56和57所示的TFT阵列面板的剖面图。图59是在沿着线LVIII-LVIII’和LVIII’-LVIII”截取的图58所示步骤之后的步骤中的TFT阵列面板的剖面图。图60是在沿着线LVIII-LVIII’和LVIII’-LVIII”截取的图59所示步骤之后的步骤中的TFT阵列面板的剖面图。
参见图47-49，在绝缘基板110上形成阻挡膜111，并在其上形成用于多个像素区和驱动器区的多个半导体岛151a和151b。
参见图50-52，淀积优选包括氧化硅或氮化硅的栅极绝缘层140。在栅极绝缘层上形成多个栅极导体，其包括具有多个栅极124a和多个控制电极124b的多个栅极线以及包括多个扩张部137的多个储存电极线131。
接着，通过PECVD或等离子体感光乳剂将N型杂质注入到半导体岛151a和151b中，从而形成非本征区153a、153b、155a和155b、沟道区154a和轻掺杂区152。
参见图53-55，淀积层间绝缘层160并构图形成露出源区153a和153b以及漏区155a和155b的多个接触孔163、165、166和167。
接着，在层间绝缘层160中形成包括多个数据线171的多个数据导体，所述数据线171包括多个源极173a、多个漏极175a、多个输入电极173b、以及多个漏极175b。
参见图56-59，淀积包括无机材料的下部钝化层180p，并在下部钝化层180p上涂覆包括光敏有机材料的上部钝化层180q，从而形成钝化层180。然后，使用光掩模对上部钝化层180q进行曝光，并显影，从而露出一部分下部钝化层180p。对下部钝化层180p的露出部分和其下的栅极绝缘层140进行干刻蚀，从而形成露出漏极175A的扩张部177的多个接触孔185。
接下来，在钝化层180上形成包括透明导电材料的多个透明电极192。
在透明电极192和钝化层180上依次淀积非晶硅层195和反射层197。非晶硅层195的表面电阻可以大于109Ω/平方。非晶硅层195可以用N型杂质如磷(P)重掺杂。反射层197优选包括金属，包括Al或Al合金，或者包括Ag或Ag合金。
之后，在200-300℃范围内进行热处理工艺。这个工艺使反射层197的金属颗粒扩散到非晶硅层195的内部，从而可以提高反射层97和非晶硅层195之间的粘接性并减小其间的接触电阻。此时，通过热处理工艺可以将非晶硅层195的电阻减小大约10 4倍，接触非晶硅层195和反射层197的表面电阻的分布可以是均匀的。相应地，可以提高显示器件的质量。
接着，参见图60，对反射层197进行构图，从而形成反射电极194的上膜194q。然后使用上膜194q做刻蚀掩模，对非晶硅层195进行干刻蚀，从而形成反射电极194的下膜194p。此时，下膜194p使反射电极197设有锥形结构。
如上所述，通过增加具有在金属层和绝缘层之间的良好粘接性的非晶硅层，可以形成信号线的各个锥形结构。通过进行热处理可以提高金属层和非晶硅层之间的粘接性，从而可以减小金属层和非晶硅层之间的接触电阻。相应地，可以改进TFT的特性和可靠性。
而且，当离子注入杂质时，使用栅极导体的预备下膜和储存电极线可以同时形成半导体层的重掺杂区、本征区和轻掺杂区。结果是，可以简化TFT面板的制造方法。
在有些实施例中，在反射电极和透明电极之间增加非晶硅层，并进行热处理工艺。结果是，可以改进反射层和非晶硅层之间的粘接性，从而可以减小其间的接触电阻。
尽管前面已经详细介绍了本发明的优选实施例，应该清楚地理解，这里教导的基本发明概念的很多变形和/或修改仍然落入由所附权利要求限定的本发明的精神和范围内，这是本领域技术人员显而易见的。

Claims (73)

1、一种薄膜晶体管阵列面板的制造方法，包括：
在基板上形成半导体；
在半导体上淀积栅极绝缘层，所述栅极绝缘层具有露出一部分半导体的第一接触孔；
在栅极绝缘层上形成栅极；
在栅极上形成层间绝缘层，所述层间绝缘层具有连接到第一接触孔的第二接触孔；
形成经过第一和第二接触孔连接到半导体的接触辅助装置；
在接触辅助装置上形成金属层；和
刻蚀金属层和接触辅助装置，从而形成数据线和漏极。
2、根据权利要求1的方法，其中半导体包括多晶硅。
3、根据权利要求1的方法，其中接触辅助装置包括非晶硅。
4、根据权利要求3的方法，其中非晶硅包括杂质。
5、根据权利要求3的方法，其中金属层可包括铝。
6、根据权利要求1的方法，其中金属层具有单层结构。
7、根据权利要求1的方法，还包括：
在形成金属层之后，在基板上进行热处理工艺。
8、根据权利要求7的方法，其中热处理工艺是在200-300℃的范围内进行。
9、根据权利要求7的方法，其中层间绝缘层包括具有在200-300℃范围内的变形温度的有机材料。
10、根据权利要求1的方法，其中接触辅助装置的厚度在500-1000埃的范围内。
11、根据权利要求1的方法，还包括：
在层间绝缘层、数据线和漏极上形成钝化层；和
在钝化层上连接到漏极的像素电极。
12、一种多层薄膜，包括：
形成在基板上的多晶硅层；
与多晶硅层接触的非晶硅层；和
金属层，其包括铝并形成在非晶硅层上。
13、根据权利要求12的多层薄膜，其中金属层包括纯铝。
14、根据权利要求12的多层薄膜，其中金属层具有单层结构。
15、根据权利要求12的多层薄膜，其中非晶硅层包括导电杂质。
16、根据权利要求12的多层薄膜，其中非晶硅层具有平面形状，并且金属层具有基本上与非晶硅层的平面形状相同的平面形状。
17、一种多层薄膜，包括：
形成在基板上的半导体层；
形成在半导体层上的层间绝缘层；
形成在层间绝缘层上并包括非晶硅层的接触辅助装置；和
形成在接触辅助装置上的导体层。
18、根据权利要求17的多层薄膜，其中半导体层包括多晶硅。
19、根据权利要求17的多层薄膜，其中导体层包括铝。
20、根据权利要求17的多层薄膜，其中导体层具有单层结构。
21、根据权利要求17的多层薄膜，其中非晶硅层包括导电杂质。
22、根据权利要求17的多层薄膜，其中接触辅助装置具有平行形状，并且导体层具有与非晶硅层的平面形状基本相同的平面形状。
23、一种薄膜晶体管阵列面板，包括：
形成在基板上的半导体层；
形成在半导体层上的栅极绝缘层；
形成在栅极绝缘层上的栅极；
形成在半导体层上的层间绝缘层，其具有露出一部分半导体层的接触孔；
形成在层间绝缘层上并通过接触孔连接到半导体层的接触辅助装置；和
形成在接触辅助装置上的源极和漏极。
24、根据权利要求23的薄膜晶体管阵列面板，其中半导体层包括多晶硅。
25、根据权利要求23的薄膜晶体管阵列面板，其中源极和漏极包括铝。
26、根据权利要求23的薄膜晶体管阵列面板，其中源极和漏极具有单层结构。
27、根据权利要求23的薄膜晶体管阵列面板，还包括形成在半导体层表面上的多个突起。
28、根据权利要求23的薄膜晶体管阵列面板，其中接触辅助装置包括非晶硅。
29、根据权利要求28的薄膜晶体管阵列面板，其中非晶硅包括导电杂质。
30、根据权利要求23的薄膜晶体管阵列面板，其中接触辅助装置具有与源极和漏极相同的平面形状。
31、根据权利要求23的薄膜晶体管阵列面板，还包括：
形成在源极和漏极上的钝化层；和
连接到漏极的像素电极。
32、一种薄膜晶体管阵列面板，包括：
基板；
形成在基板上的半导体层，所述半导体层包括沟道区、源区、和漏区；形成在半导体层上面和下面的栅极线；形成在半导体层和栅极线之间的第一绝缘层；和与栅极线分开并形成在与栅极线相同层上的储存电极线，
其中栅极线包括非晶硅层和金属层，储存电极线包括非晶硅层和金属层。
33、根据权利要求32的薄膜晶体管阵列面板，其中非晶硅层包括导电杂质。
34、根据权利要求32的薄膜晶体管阵列面板，其中金属层包括铝或钼。
35、根据权利要求32的薄膜晶体管阵列面板，其中金属层具有单层结构。
36、根据权利要求32的薄膜晶体管阵列面板，其中半导体层包括多晶硅。
37、一种薄膜晶体管阵列面板，包括：
形成在基板上的半导体层；
形成在半导体层上的第一绝缘层；
形成在半导体层上并包括第一非晶硅层和金属层的栅极线；
形成在栅极线上的第二绝缘层；和
形成在第二绝缘层上的数据线。
38、根据权利要求37的薄膜晶体管阵列面板，其中第一非晶硅层包括导电杂质。
39、根据权利要求37的薄膜晶体管阵列面板，其中金属层包括铝或钼。
40、根据权利要求37的薄膜晶体管阵列面板，其中金属层具有单层结构。
41、根据权利要求37的薄膜晶体管阵列面板，其中金属层设置在第一非晶硅层上。
42、根据权利要求41的薄膜晶体管阵列面板，还包括形成在金属层上的第二非晶硅层。
43、根据权利要求37的薄膜晶体管阵列面板，其中金属层设置在第一非晶硅层下面。
44、根据权利要求41的薄膜晶体管阵列面板，还包括形成在第一绝缘层上的储存电极线，所述储存电极线包括非晶硅层和金属层。
45、根据权利要求37的薄膜晶体管阵列面板，其中半导体层包括多晶硅。
46、根据权利要求37的薄膜晶体管阵列面板，还包括：
形成在数据线上的钝化层；和
形成在钝化层上的像素电极。
47、一种薄膜晶体管阵列面板的制造方法，包括：
在基板上形成半导体；
淀积第一绝缘层；
在栅极绝缘层上形成栅极，其包括第一非晶硅层和金属层；
形成覆盖栅极的第二绝缘层；和
在第二绝缘层上形成源极和漏极。
48、根据权利要求47的方法，其中第一非晶硅层包括导电杂质。
49、根据权利要求47的方法，其中金属层包括铝或钼。
50、根据权利要求47的方法，其中金属层具有单层结构。
51、根据权利要求47的方法，其中栅极的形成包括：
淀积第一非晶硅层；
在第一非晶硅层上形成金属层；和
对金属层和第一非晶硅层进行构图(pattern)。
52、根据权利要求51的方法，其中金属层和第一非晶硅层的构图包括：
连续地刻蚀金属层和第一非晶硅层，从而形成上膜和预备下膜；
对半导体层进行离子注入，从而重掺杂区、沟道区、和轻掺杂区；和
使用上膜做刻蚀掩模，刻蚀预备下膜，从而形成栅极的下膜。
53、根据权利要求52的方法，其中预备下膜的宽度比下栅极的宽度宽。
54、根据权利要求51的方法，其中栅极的形成还包括在金属层和第一非晶硅层上进行热处理工艺。
55、根据权利要求54的方法，其中热处理工艺是在200-300℃的范围内进行的。
56、根据权利要求47的方法，其中半导体层包括多晶硅。
57、根据权利要求47的方法，还包括：
在源极和漏极上形成钝化层；和
在钝化层上形成像素电极。
58、一种用于透射-反射型液晶显示器的薄膜晶体管阵列面板，包括：
基板；
形成在基板上的透明电极；和
形成在透明电极上的反射电极，
其中反射电极包括具有非晶硅的下膜和具有金属材料的上膜。
59、根据权利要求58的面板，其中金属上膜包括铝、银、铬、铝合金、银合金或铬合金。
60、根据权利要求59的面板，其中金属上膜具有单层结构。
61、根据权利要求59的面板，其中非晶硅下膜包括导电杂质。
62、根据权利要求59的面板，还包括：
形成在基板上的薄膜晶体管；和
形成在透明电极下面的钝化层。
63、根据权利要求62的面板，其中钝化层包括有机材料并具有不平坦表面。
64、根据权利要求63的面板，其中反射电极具有不平坦表面。
65、一种用于制造透射-反射型液晶显示器的薄膜晶体管阵列面板的方法，包括：
在基板上形成透明电极；
在透明电极上淀积非晶硅半导体层；
在非晶硅半导体层上淀积金属层；
刻蚀金属层，以便形成上反射电极；和
除去通过刻蚀金属层露出的非晶半导体层，从而形成下反射电极。
66、根据权利要求65的方法，其中上反射电极包括铝、银、铬、铝合金、银合金或铬合金。
67、根据权利要求65的方法，其中非晶半导体层包括非晶硅。
68、根据权利要求67的方法，其中非晶硅包括导电杂质。
69、根据权利要求65的方法，其中金属层具有单层结构。
70、根据权利要求65的方法，还包括：
在淀积金属层之后进行热处理工艺。
71、根据权利要求70的方法，其中热处理是在200-300℃的范围内进行的。
72、根据权利要求65的方法，还包括：
在透明电极下面形成薄膜晶体管；和
在透明电极和薄膜晶体管之间形成钝化层。
73、根据权利要求72的方法，还包括：
形成钝化层的不平坦表面，从而使反射电极的表面不平坦，
其中钝化层包括有机材料。
CN2005100488586A 2005-05-13 2005-12-31 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法 Expired - Fee Related CN1862789B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2005-0040059 2005-05-13
KR1020050040117 2005-05-13
KR1020050040059A KR20060117635A (ko) 2005-05-13 2005-05-13 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
KR1020050040059 2005-05-13
KR10-2005-0040117 2005-05-13
KR1020050040117A KR101209052B1 (ko) 2005-05-13 2005-05-13 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR1020050043485 2005-05-24
KR10-2005-0043485 2005-05-24
KR1020050043485A KR101152121B1 (ko) 2005-05-24 2005-05-24 표시 장치와 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1862789A true CN1862789A (zh) 2006-11-15
CN1862789B CN1862789B (zh) 2010-06-16

Family

ID=37390169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100488586A Expired - Fee Related CN1862789B (zh) 2005-05-13 2005-12-31 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法

Country Status (2)

Country Link
KR (1) KR20060117635A (zh)
CN (1) CN1862789B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996928B (zh) * 2009-08-14 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103915445A (zh) * 2012-12-31 2014-07-09 乐金显示有限公司 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器
CN105720106A (zh) * 2014-12-05 2016-06-29 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法
US9608009B2 (en) 2013-10-07 2017-03-28 Lg Display Co., Ltd. Display device and method of fabricating the same
CN107132683A (zh) * 2017-06-20 2017-09-05 合肥市惠科精密模具有限公司 一种可避免环境光照影响的除湿型tft‑lcd显示屏

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996928B (zh) * 2009-08-14 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103915445A (zh) * 2012-12-31 2014-07-09 乐金显示有限公司 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器
US9310658B2 (en) 2012-12-31 2016-04-12 Lg Display Co., Ltd. Ultra high resolution liquid crystal display having a compensating thin film transistor at each pixel
CN103915445B (zh) * 2012-12-31 2017-04-05 乐金显示有限公司 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器
US9608009B2 (en) 2013-10-07 2017-03-28 Lg Display Co., Ltd. Display device and method of fabricating the same
US10020324B2 (en) 2013-10-07 2018-07-10 Lg Display Co., Ltd. Display device
CN104517972B (zh) * 2013-10-07 2018-10-09 乐金显示有限公司 显示装置及其制造方法
CN105720106A (zh) * 2014-12-05 2016-06-29 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法
CN107132683A (zh) * 2017-06-20 2017-09-05 合肥市惠科精密模具有限公司 一种可避免环境光照影响的除湿型tft‑lcd显示屏

Also Published As

Publication number Publication date
CN1862789B (zh) 2010-06-16
KR20060117635A (ko) 2006-11-17

Similar Documents

Publication Publication Date Title
CN1286156C (zh) 制造半导体器件的方法
CN1195243C (zh) 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1229185C (zh) 液滴输出方法及液晶装置的制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1601361A (zh) 液晶显示器
CN1822738A (zh) 电光学装置及其制造方法、以及电子仪器
CN1877799A (zh) 半导体器件以及其制作方法
CN1402538A (zh) Tft矩阵基底以及有源矩阵寻址液晶显示器件
CN1199080C (zh) 液晶显示装置
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1577775A (zh) 制造半导体器件的方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1286493A (zh) 半导体器件及其制造方法
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1577435A (zh) 发光器件
CN1655040A (zh) 液晶显示器
CN1434338A (zh) 采用横向电场的有源矩阵寻址液晶显示装置
CN1893117A (zh) 半导体器件以及其制造方法
CN1510762A (zh) 半导体装置及其制造方法
CN1736133A (zh) 无源驱动矩阵显示器
CN101053005A (zh) 有源矩阵衬底、显示装置以及像素缺陷修正方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121130

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121130

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20201231

CF01 Termination of patent right due to non-payment of annual fee