CN103915445B - 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器 - Google Patents

在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器 Download PDF

Info

Publication number
CN103915445B
CN103915445B CN201310205112.6A CN201310205112A CN103915445B CN 103915445 B CN103915445 B CN 103915445B CN 201310205112 A CN201310205112 A CN 201310205112A CN 103915445 B CN103915445 B CN 103915445B
Authority
CN
China
Prior art keywords
film transistor
grid
thin film
pixel
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310205112.6A
Other languages
English (en)
Other versions
CN103915445A (zh
Inventor
李正
李正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103915445A publication Critical patent/CN103915445A/zh
Application granted granted Critical
Publication of CN103915445B publication Critical patent/CN103915445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及公开一种在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器。本发明提出了一种薄膜晶体管基板,包括:在水平方向上延伸的多条栅极线以及在垂直方向上延伸的多条数据线,栅极线与数据线在基板上限定多个像素区域;通过将设置在上侧和下侧的任一侧的任一条栅极线分开而形成第一栅极和第二栅极;与第一栅极连接的第一薄膜晶体管;以及与第一薄膜晶体管和第二栅极连接的第二薄膜晶体管。根据本发明的平板显示器具有300PPI以上的超高密度分辨率,同时具有高开口率。

Description

在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器
相关申请的交叉引用
本申请要求享有2012年12月31日提交的韩国专利申请No.10-2012-0158351的权益,在此通过援引的方式将该专利申请的全部内容并入本文。
技术领域
本发明涉及一种每个像素具有补偿薄膜晶体管(TFT)的超高分辨率液晶显示器(LCD)。具体地,本发明涉及一种用于超高分辨率LCD的具有高开口率的像素结构,所述像素结构具有补偿TFT以补偿用于驱动像素的TFT的导通/截止电流特性。
背景技术
当前,随着信息社会的发展,对用于呈现信息的显示器的需求日益增长。因此,发展了各类平板显示器(FPD)以克服阴极射线管(CRT)的诸如重量重、体积大等这样的诸多缺陷。平板显示装置包括液晶显示器(LCD)装置、场致发射显示器(FED)、等离子体显示面板(PDP)、有机发光显示装置(OLED)以及电泳显示装置(ED)。
平板显示器的显示面板可包括薄膜晶体管基板,薄膜晶体管基板具有分配在以矩阵形式排列的每个像素区域中的薄膜晶体管。例如,液晶显示装置通过使用电场控制液晶层的透光率来呈现视频数据。根据电场的方向,可将LCD分为两种主要类型:一种是垂直电场型,另一种是水平电场型。
对于垂直电场型LCD,形成在上基板上的公共电极与形成在下基板上的像素电极彼此面对,用以在与基板面垂直的方向上形成电场。设置在上基板与下基板之间的扭曲向列(TN)液晶层由垂直电场驱动。垂直电场型LCD具有高开口率的优点,但是其具有大约90度的窄视角的缺点。
对于水平电场型LCD,公共电极和像素电极平行地形成在同一基板上。设置在上基板与下基板之间的液晶层由平行于基板面的电场以面内切换(IPS)模式驱动。水平电场型LCD具有超过160度的宽视角的优点,并且比垂直电场型LCD具有更快的响应速度。然而水平电场型LCD可具有诸如低开口率和背光的低透射率这样的缺点。
例如,在IPS模式LCD中,为了形成面内电场,在公共电极与像素电极之间的间隙可大于上基板与下基板之间的间隙,并且为了获得足够的电场强度,公共电极与像素电极可包括具有确定宽度的条带状图案。在IPS模式LCD的像素电极与公共电极之间形成有与基板水平的电场。然而,在像素电极及公共电极的正上方没有电场。也就是说,设置在像素电极及公共电极正上方的液晶分子没有被驱动而保持初始状态(初始取向方向)。由于在初始状态中的液晶分子不能恰当地控制透光率,所以可使开口率和发光率退化。
为了解决IPS模式LCD的这些缺点,已提出了由边缘电场驱动的边缘场切换(FFS)型LCD。FFS型LCD包括公共电极和像素电极,在公共电极与像素电极之间具有绝缘层,并且像素电极与公共电极之间的间隙被设置成窄于上基板与下基板之间的间隙。所以,具有抛物线形的边缘电场形成在公共电极与像素电极之间的空间中以及这些电极上方的空间中。因此,设置在上基板与下基板之间的全部液晶分子中的大部分可由此边缘场驱动。结果,可增大开口率和正面发光率。
图1是示出根据现有技术的边缘场型液晶显示器中所包括的具有氧化物半导体层的薄膜晶体管基板的平面图。图2是示出通过沿图1的线I-I’切割所得到的根据现有技术的薄膜晶体管基板的结构的剖面图。
图1和图2中示出的薄膜晶体管基板包括在下基板SUB上彼此交叉的栅极线GL和数据线DL以及形成在每个交叉部分处的薄膜晶体管T,其中在栅极线GL与数据线DL之间具有栅极绝缘层GI。通过栅极线GL与数据线DL的交叉结构限定像素区域。在像素区域中,设置有彼此面对的像素电极PXL和公共电极COM以形成边缘场,其中在像素电极PXL与公共电极COM之间具有第二钝化层PAS2。例如,像素电极PXL具有与像素区域的形状相对应的矩形形状,并且公共电极COM具有彼此平行设置的多个条带。
公共电极COM与被设置成与栅极线GL平行的公共线CL连接。基准电压(或公共电压)通过公共线CL施加至公共电极COM。
薄膜晶体管T响应于栅极线GL的栅极信号而将像素信号电压充电至像素电极PXL并保持此电压。为此,薄膜晶体管T包括从栅极线GL分支出的栅极G、从数据线DL分支出的源极S、与源极S面对且与像素电极PXL连接的漏极D、以及与栅极G交叠以在源极S与漏极D之间形成沟道的半导体层SE,其中在栅极G与半导体层SE之间具有栅极绝缘层GI。
半导体层SE由多晶硅材料制成,这样半导体层SE具有高电子迁移率的特性。多晶硅层SE的与栅极G交叠的中间部分可被限定为有源层A(沟道区域)。多晶硅层SE的除了有源层A以外的其它部分可以是通过等离子体处理得到的两个导电区域。一侧的导电区域可以通过源极接触孔SH与源极S接触,另一侧的导电区域可以通过漏极接触孔DH与漏极D接触。换言之,多晶硅半导体层SE包括与源极S接触的源极区域SA、与漏极D接触的漏极区域DA、以及在源极区域SA与漏极区域DA之间的与栅极G交叠的有源层(或沟道层)A。
在边缘场型LCD中,像素电极PXL与公共电极COM彼此交叠。在交叠空间中形成有存储电容。为了形成边缘场并且为了给存储电容充分充电,TFT应当具有高性能。例如,为了满足边缘场型LCD的需要,优选地使用顶栅结构的具有多晶硅半导体层的薄膜晶体管基板。
参照图2,我们将对在顶栅结构中具有多晶硅半导体材料的薄膜晶体管的结构进行解释。首先,在基板SUB上形成半导体层SE。将栅极绝缘层GI沉积在具有半导体层SE的基板SUB上方。在栅极绝缘层GI上形成栅极G以与作为半导体层SE的中间部分的有源层A交叠。
在栅极G上沉积中间绝缘层IN以覆盖基板SUB的整个表面。通过穿透中间绝缘层IN和栅极绝缘层GI,形成暴露半导体层SE的源极区域SA的源极接触孔SH以及暴露半导体层SE的漏极区域DA的漏极接触孔DH。在中间绝缘层IN上,形成通过源极接触孔SH与源极区域SA接触的源极S以及通过漏极接触孔DH与漏极区域DA接触的漏极D。
将第一钝化层PAS1沉积在具有顶栅型薄膜晶体管T的基板SUB的整个表面上方。并且,通过穿透第一钝化层PAS1形成暴露漏极D的一些部分的像素接触孔PH。
形成在第一钝化层PAS1上的像素电极PXL通过像素接触孔PH与漏极D接触。另一方面,在覆盖像素电极PXL的第二钝化层PAS2上形成公共电极COM以与像素电极PXL交叠。在像素电极PXL与公共电极COM之间形成有边缘电场。此外,在由像素电极PXL与公共电极COM的交叠结构所形成的空间中形成有存储电容。通过此边缘电场,根据液晶分子的介电各向异性,可使在薄膜晶体管基板与滤色器基板之间沿平面方向排列的液晶分子旋转。根据液晶分子的旋转程度,可改变像素区域的透光率,以便呈现所需的灰度级。
具有多晶硅半导体材料的薄膜晶体管的截止电流特性容易退化。为了对驱动薄膜晶体管的这种退化的截止电流特性进行补偿,可进一步需要补偿薄膜晶体管。如此,通过在像素区域中增加补偿TFT,由于增大了非透射区域,所以会减小开口率。因此,需要一种像素结构,其中即使像素区域中包括有补偿TFT,开口率也不会减小太多。
发明内容
为了克服上述缺陷,本发明的目的是提出一种液晶显示器,其具有附加薄膜晶体管以补偿具有多晶硅半导体材料的驱动薄膜晶体管的截止电流特性。本发明的另一目的是提出一种具有如下像素结构的液晶显示器,所述像素结构用于确保300PPI(每英寸的像素数)以上的超高分辨率、具有包含多晶硅半导体层的补偿薄膜晶体管、并且保证高开口率。
为了实现上述目的,本发明的一个实施方式提出了一种薄膜晶体管基板,包括:在水平方向上延伸的多条栅极线以及在垂直方向上延伸的多条数据线,所述栅极线与所述数据线在基板上限定多个像素区域;第一栅极和第二栅极,所述第一栅极和所述第二栅极通过将设置在上侧和下侧的任一侧的任一条栅极线分开而形成;第一薄膜晶体管,所述第一薄膜晶体管与所述第一栅极连接;以及第二薄膜晶体管,所述第二薄膜晶体管与所述第一薄膜晶体管和所述第二栅极连接。
在一些实施方式中,所述薄膜晶体管基板还包括:半导体层,所述半导体层被设置成从靠近所述第一栅极的第一像素区域至靠近所述第二栅极的第二像素区域延伸,其中所述第一薄膜晶体管的漏极区域通过所述半导体层与所述第二薄膜晶体管的源极区域连接。
在一些实施方式中,所述第一薄膜晶体管包括:第一源极,所述第一源极从所述数据线分支并且与所述半导体层的一侧接触;第一沟道层,所述第一沟道层包括所述半导体层的与所述第一栅极交叠的部分;以及第一漏极区域,所述第一漏极区域从所述第一沟道层延伸;并且其中所述第二薄膜晶体管包括:第二源极区域,所述第二源极区域从所述第一漏极区域延伸并且所述第二源极区域包括所述半导体层的一部分;第二沟道层,所述第二沟道层从所述第二源极区域延伸并且与所述第二栅极交叠;以及第二漏极,所述第二漏极与从所述第二沟道层延伸的半导体层的另一侧接触。
在一些实施方式中,所述薄膜晶体管基板还包括:第一半导体层,所述第一半导体层形成在第一侧并且与所述第一栅极和所述第二栅极相交以从所述第一像素区域向所述第二像素区域延伸,其中所述第一半导体层与形成在所述第一像素区域中的第一像素电极连接,并且所述第二半导体层与形成在所述第二像素区域中的第二像素电极连接。
在一些实施方式中,所述第一半导体层与设置在一侧的数据线连接,并且所述第二半导体层与设置在另一侧的数据线连接。
在一些实施方式中,所述薄膜晶体管基板还包括:像素电极,所述像素电极与所述第二薄膜晶体管连接;钝化层,所述钝化层覆盖所述像素电极;以及公共电极,所述公共电极在所述钝化层上与所述像素电极交叠。
在一些实施方式中,所述像素电极为具有矩形形状的面电极,所述公共电极与所述像素电极交叠,并且所述公共电极具有平行设置并具有确定间隙的多个区段。
根据本发明,每个像素具有补偿薄膜晶体管的所述液晶显示器能够对具有多晶硅半导体材料的用于驱动像素电极的薄膜晶体管的截止电流特性的退化进行补偿,以便能够呈现最佳显示质量。并且,所述液晶显示器具有这样的像素结构,其用于使由于加入了补偿薄膜晶体管而导致的开口率的减小最小化。因此,根据本发明的LCD以高开口率具有300PPI以上的超高密度分辨率。
附图说明
被包括在内以给本发明提供进一步理解并结合在本申请中组成本申请一部分的附图图解了本发明的实施方式,并与说明书一起用于说明本发明的原理。
图1是示出根据现有技术的边缘场型液晶显示器中所包括的具有氧化物半导体层的薄膜晶体管基板的平面图;
图2是示出沿图1的线I-I’得到的根据现有技术的薄膜晶体管基板的结构的剖面图;
图3是示出根据本发明第一实施方式的具有补偿薄膜晶体管的薄膜晶体管基板的结构的平面图;
图4是示出根据本发明第二实施方式的具有补偿薄膜晶体管的薄膜晶体管基板的结构的平面图;以及
图5是示出通过沿图4的线II-II’切割所得到的具有补偿薄膜晶体管的薄膜晶体管基板的剖面图。
具体实施方式
将参照附图描述本发明的优选实施方式。在整个详细的描述中,相似的参考标记表示相似的构件。然而,本发明并不局限于这些实施方式,而是在不改变技术精神的条件下可应用于各种修改或变化。在下文的实施方式中,为了便于解释而选择构件的名称,但这些名称可能与实际名称不同。
参照图3,我们将解释本发明的第一实施方式。图3是示出根据本发明第一实施方式的具有补偿薄膜晶体管的薄膜晶体管基板的结构的平面图。图3是示出用于300PPI以上的超高清分辨率液晶显示器(在每个像素中具有补偿薄膜晶体管)的薄膜晶体管基板的示图。在下文中,只是为了进行区分而命名了驱动薄膜晶体管T1和补偿薄膜晶体管T2,因此并不需要它们的顺序和位置与附图中所示的相同。
根据本发明第一实施方式的薄膜晶体管基板包括由彼此交叉的多条栅极线GL和多条数据线DL限定的多个像素区域,在栅极线GL和数据线DL之间具有栅极绝缘层GI(图3中未示出)。每个像素区域包括彼此面对的像素电极PXL和公共电极COM,用以形成边缘电场,其中在像素电极PXL和公共电极COM之间具有第二钝化层PAS2(图3中未示出)。像素电极PXL具有与像素区域的形状相对应的矩形形状并且可为面电极,公共电极COM具有彼此平行设置并具有确定间隙的多个条带(或区段)。
在每个像素区域中设置有一个驱动薄膜晶体管T1。并且,在每个像素区域中设置有一个补偿薄膜晶体管T2,用以补偿驱动薄膜晶体管T1的截止电流特性。驱动薄膜晶体管T1的漏极D1与补偿薄膜晶体管T2的源极S2连接。
现在,我们将对具有串联的驱动薄膜晶体管T1和补偿薄膜晶体管T2的薄膜晶体管基板的结构进行解释。在基板SUB上,以矩阵形式设置的像素区域由在水平方向上延伸的栅极线GL与在垂直方向上延伸的数据线DL的交叉结构所限定。
驱动薄膜晶体管T1的栅极G1从栅极线GL向像素区域分支。驱动薄膜晶体管T1的源极S1从数据线DL向像素区域分支,尤其向栅极G1分支。驱动薄膜晶体管T1的半导体层SE从源极S1延伸并且与栅极G1交叠。半导体层SE的与栅极G2交叠的一些部分是补偿TFT T2的沟道区域A2。驱动薄膜晶体管T1的漏极D1不被形成为单独的电极。漏极D1将是漏极区域DA1。半导体层SE包括与源极S1接触的源极区域SA1、与栅极G1交叠的沟道区域A1、以及漏极区域DA1,其中漏极区域DA1形成在相对于栅极G1与源极区域SA1相反的一侧。
补偿薄膜晶体管T2的栅极G2并不单独形成。栅极线DL的一部分将被用作补偿TFTT2的栅极G2。补偿薄膜晶体管T2的源极S2也并不单独形成。从半导体层SE的漏极区域DA1延伸的源极区域SA2将作为补偿TFT T2的源极S2。补偿薄膜晶体管T2的漏极D2与漏极区域DA2连接,其中漏极区域DA2形成在相对于补偿TFT T2的栅极G2与源极区域SA2相反的一侧。
在本发明的第一实施方式中,为了将驱动TFT T1与补偿TFT T2串联,优选如图3中所示的下述结构。驱动TFT T1的栅极G1可从当前像素区域突出到设置在下一行的下一个像素区域。半导体层SE可被设置成从下一行的像素区域开始、与栅极线GL交叠、并延伸至当前行的像素区域。补偿TFT T2的漏极D2与在当前像素区域中形成的像素电极PXL连接。
像素电极PXL与公共电极COM(图上没有)交叠,并且在像素电极PXL与公共电极COM之间具有钝化层。公共电极COM与被设置为与栅极线GL平行的公共线CL连接。基准电压(或公共电压)通过公共线CL施加至公共电极COM。在像素电极PXL与公共电极COM之间形成有边缘电场。并且,在像素电极PXL与公共电极COM的交叠空间中形成有存储电容。通过此边缘电场,在薄膜晶体管基板与滤色器基板之间的平面方向上排列的液晶分子可根据液晶分子的介电各向异性而旋转。根据液晶分子的旋转程度,可改变像素区域的透光率,以便呈现所需的灰度级。
在小于300PPI的低密度分辨率液晶显示器的情形中,像素区域相对较大,使得驱动TFT T1和补偿TFT T2的区域在像素区域中不会占用过大的比例。并且,在边缘场类型中,由于存储电容并非单独形成而是由像素电极PXL与公共电极COM的交叠结构所形成,所以可易于保证开口率。因此,补偿TFTT2的区域不会对开口率的减小起到严重影响。
然而,在300PPI以上的超高密度分辨率液晶显示器的情形中,情况则完全不同。随着像素数量的增加,每个像素的尺寸应当变小。另一方面,由于应当保持TFT的特性,所以薄膜晶体管T1和T2的尺寸不应随着像素的尺寸而变小。结果,在超高密度分辨率平板显示器中,薄膜晶体管T1和T2在像素区域中的面积比将变得更大。由于TFT T1和TFT T2的区域为非透射区域,所以这可成为超高密度分辨率中开口率减小的主要原因。
在第一实施方式中,为了减小驱动TFT T1和补偿TFT T2在像素区域中的面积比,补偿TFT T2的栅极G2并非单独形成,而是可将栅极线GL的一部分用作补偿TFT T2的栅极G2。然而,对于400PPI以上的超超高(super ultrahigh)密度分辨率的情形而言,这可能不足以保证开口率。
在下文中,我们将进一步参照图4和图5对本发明的第二实施方式进行解释。图4是示出根据本发明第二实施方式的具有补偿薄膜晶体管的薄膜晶体管基板的结构的平面图。图5是示出通过沿图4的线II-II’切割所得到的具有补偿薄膜晶体管的薄膜晶体管基板的剖面图。这里,只是为了进行区分而命名了驱动薄膜晶体管T1和补偿薄膜晶体管T2,因此并不需要它们的顺序和位置与附图中所示的相同。
第二实施方式提出一种超超高密度分辨率(400PPI以上)液晶显示器,其中,即使进一步包括补偿薄膜晶体管,也可以使开口率的减小最小化。根据第二实施方式的薄膜晶体管基板包括的栅极不从栅极线突出到像素区域,而是将栅极线的一部分用作栅极。特别地,第二实施方式提出一种结构的实例,在所述结构中,栅极线本身用作驱动TFT的栅极和补偿TFT的栅极。
在基板SUB上,具有矩形形状的多个像素区域由彼此交叉的多条栅极线GL与多条数据线DL限定。特别地,一个像素区域由设置在左侧和右侧的两条数据线DL与设置在上侧和下侧的两条栅极线GL限定。
这里,在上侧栅极线和下侧栅极线中的任一条栅极线GL被分开以成为两个分支,以便用作栅极。由分开的栅极线所形成的这两个栅极被一起用作当前像素区域和下一行的像素区域的栅极。也就是说,一条栅极线GL可被共同地分配给在垂直方向上彼此相邻的两个像素区域。
我们将进一步参照图4和图5进行详细解释。通过将栅极线GL分成上分支和下分支,形成了驱动TFT T1的栅极G1和补偿TFT T2的栅极G2。栅极线GL、驱动TFT T1的栅极G1、以及补偿TFT T2的栅极G2被设置在水平方向上并且彼此平行。
由于栅极G1和G2用于上部(或当前)像素电极PXL(或上部像素区域)和下部(或下一行)像素电极PXL(或下部像素区域),所以半导体层SE可被形成为从靠近其中一个栅极的上部像素区域向靠近另一个栅极的下部像素区域延伸并且与栅极G1和G2交叉。
驱动TFT T1的源极S1被形成为从数据线DL分支到像素区域并且与驱动TFT T1的栅极G1平行。驱动TFT T1的源极S1与半导体层SE的一侧接触。
半导体层SE包括与驱动TFT T1的源极S1接触的源极区域SA1、与驱动TFT T1的栅极G1交叠的驱动TFT T1的有源沟道层A1、驱动TFT T1的漏极区域D1、补偿TFT T2的源极区域S2、补偿TFT T2的有源沟道层A2、以及补偿TFT T2的漏极区域DA2。
也就是说,驱动TFT T1和补偿TFT T2通过半导体层SE而彼此串联。半导体层SE以如下方式延伸,即从下部像素区域开始、穿过栅极G1和G2、到达上部像素区域。在此情形中,驱动TFT T1的源极S1被设置在下部像素区域。补偿TFT T2的漏极D2被设置在上部像素区域,并且与形成在上部像素区域的像素电极PXL连接。
从左侧数据线DL分支出的源极S1被供给有用于驱动上部像素电极PXL的数据电压。与此相反,从右侧数据线DL分支出的源极S1被供给有用于驱动下部像素电极PXL的数据电压。穿过栅极G1和G2的左侧的半导体层SE用于驱动上部像素电极。穿过栅极G1和G2的右侧的半导体层SE用于驱动下部像素电极。在另一实例中,相反的结构是可行的。
通过将设置在上侧(或下侧)的一条栅极线GL分成两段而形成的栅极G1和栅极G2被一起分配给上部像素区域和下部像素区域。在下侧(或上侧),仅设置有一段栅极线GL。就一个像素区域而言,在第一实施方式中,栅极G1和栅极G2分别设置在上侧和下侧。与此相反,在第二实施方式中,栅极G1和栅极G2仅被设置在上侧和下侧中的任一侧。因此,第二实施方式具有这样的优点,即,可使TFT T1和TFT T2在像素区域中的面积比最小化。在一些实例中,第二实施方式的开口率比第一实施方式的开口率高15%~20%。
进一步参照图5,我们将对根据本发明第二实施方式的在顶栅结构中具有多晶硅半导体材料的薄膜晶体管的结构进行解释。在基板SUB上形成有半导体层SE。在具有半导体层SE的基板SUB的整个表面上沉积有栅极绝缘层GI。在栅极绝缘层GI上形成有与有源沟道层A1和A2(半导体层SE的中间部分)分别相交叠的栅极G1和G2。
在栅极G1和G2上,沉积有中间绝缘层IN以覆盖基板SUB的整个表面。穿透中间绝缘层IN和栅极绝缘层GI,形成有暴露驱动TFT T1的源极区域SA1的源极接触孔SH以及暴露漏极区域DA2的漏极接触孔DH。在中间绝缘层IN上,形成有与驱动TFT T1的源极区域SA1相接触的驱动TFT T1的源极S1以及与补偿TFT T2的漏极区域DA2相接触的补偿TFT T2的漏极D2。
在具有顶栅型TFT T1和T2的基板SUB上沉积有第一钝化层PAS1。通过穿透第一钝化层PAS1,形成暴露补偿TFT T2的漏极D2的一些部分的像素接触孔PH。
在第一钝化层PASI上,像素电极PXL通过像素接触孔PH与补偿TFT T2的漏极D2接触。第二钝化层PAS2被沉积在具有像素电极PXL的基板SUB上。公共电极COM形成在第二钝化层PAS2上。公共电极COM与像素电极PXL交叠,并且在公共电极COM与像素电极PXL之间具有第二钝化层PAS2。在像素电极PXL与公共电极COM之间形成有边缘电场。并且,存储电容形成在像素电极PXL与公共电极COM之间的交叠空间中。
到目前为止,我们已经对用于液晶显示器的薄膜晶体管基板进行了解释,其中,每个像素区域中都包括具有多晶硅半导体材料的两个薄膜晶体管。本发明的原理可应用于具有其它半导体材料和其它TFT结构的其它类型薄膜晶体管基板。并且,即使这些实施方式是针对边缘场切换型液晶显示器,本发明的关键原理也可应用于面内切换型液晶显示器。
在本发明中,我们已经对液晶显示器进行了解释。本发明的主要观点是在具有300PPI以上的超高及超超高密度分辨率的平板显示器中保证高开口率。因此,本发明的主要原理可应用于使用薄膜晶体管基板的任意平板显示器,例如有机发光二极管显示器。
尽管已经参照附图详细描述了本发明的实施方式,然而所属领域技术人员可理解的是在不改变本发明的技术精神或实质特征的前提下可将本发明应用于其它具体形式。因此,应当注意的是,前述实施方式在所有方面仅为示例性的,并不应解释为对本发明的限制。本发明的范围由所附权利要求书而不是由本发明的详细说明所限定。在权利要求书的含义和范围内所作的所有变化或修改或其等同物应当被解释为落入本发明的范围内。

Claims (7)

1.一种薄膜晶体管基板,包括:
在水平方向上延伸的多条栅极线以及在垂直方向上延伸的多条数据线,所述栅极线与所述数据线在基板上限定多个像素区域;
第一栅极和第二栅极,所述第一栅极和所述第二栅极通过将设置在一个像素区域的上侧和下侧的任一侧的任一条栅极线分开而形成,其中所述第一栅极和所述第二栅极仅被设置在一个像素区域的上侧和下侧中的任一侧;
第一薄膜晶体管,所述第一薄膜晶体管与所述第一栅极连接;以及
第二薄膜晶体管,所述第二薄膜晶体管与所述第一薄膜晶体管和所述第二栅极连接。
2.根据权利要求1所述的薄膜晶体管基板,还包括:
半导体层,所述半导体层被设置成从靠近所述第一栅极的第一像素区域至靠近所述第二栅极的第二像素区域延伸,
其中所述第一薄膜晶体管的漏极区域通过所述半导体层与所述第二薄膜晶体管的源极区域连接。
3.根据权利要求2所述的薄膜晶体管基板,其中所述第一薄膜晶体管包括:
第一源极,所述第一源极从所述数据线分支并且与所述半导体层的一侧接触;
第一沟道层,所述第一沟道层包括所述半导体层的与所述第一栅极交叠的部分;以及
第一漏极区域,所述第一漏极区域从所述第一沟道层延伸;
并且其中所述第二薄膜晶体管包括:
第二源极区域,所述第二源极区域从所述第一漏极区域延伸并且所述第二源极区域包括所述半导体层的一部分;
第二沟道层,所述第二沟道层从所述第二源极区域延伸并且与所述第二栅极交叠;以及
第二漏极,所述第二漏极与从所述第二沟道层延伸的半导体层的另一侧接触。
4.根据权利要求1所述的薄膜晶体管基板,还包括:
第一半导体层,所述第一半导体层形成在第一侧并且与所述第一栅极和所述第二栅极相交以从靠近所述第一栅极的第一像素区域向靠近所述第二栅极的第二像素区域延伸,
第二半导体层,所述第二半导体层形成在不同于第一侧的第二侧并且与所述第一栅极和所述第二栅极相交以从所述第二像素区域延伸,
其中所述第一半导体层与形成在所述第一像素区域中的第一像素电极连接,并且
所述第二半导体层与形成在所述第二像素区域中的第二像素电极连接。
5.根据权利要求4所述的薄膜晶体管基板,其中所述第一半导体层与设置在一侧的数据线连接,并且
所述第二半导体层与设置在另一侧的数据线连接。
6.根据权利要求1所述的薄膜晶体管基板,还包括:
像素电极,所述像素电极与所述第二薄膜晶体管连接;
钝化层,所述钝化层覆盖所述像素电极;以及
公共电极,所述公共电极在所述钝化层上与所述像素电极交叠。
7.根据权利要求6所述的薄膜晶体管基板,其中所述像素电极为具有矩形形状的面电极,并且
所述公共电极与所述像素电极交叠,并且所述公共电极具有平行设置并具有确定间隙的多个区段。
CN201310205112.6A 2012-12-31 2013-05-29 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器 Active CN103915445B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120158351A KR102031682B1 (ko) 2012-12-31 2012-12-31 각 화소에 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR10-2012-0158351 2012-12-31

Publications (2)

Publication Number Publication Date
CN103915445A CN103915445A (zh) 2014-07-09
CN103915445B true CN103915445B (zh) 2017-04-05

Family

ID=51016143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310205112.6A Active CN103915445B (zh) 2012-12-31 2013-05-29 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器

Country Status (3)

Country Link
US (2) US9128339B2 (zh)
KR (1) KR102031682B1 (zh)
CN (1) CN103915445B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102202453B1 (ko) * 2014-08-28 2021-01-14 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
TWI596780B (zh) * 2014-10-27 2017-08-21 友達光電股份有限公司 陣列基板
KR102260871B1 (ko) * 2015-01-19 2021-06-04 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2017138403A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置
KR102523911B1 (ko) * 2016-02-05 2023-04-20 삼성디스플레이 주식회사 표시 장치
KR102652674B1 (ko) * 2016-10-31 2024-03-29 엘지디스플레이 주식회사 초고 해상도 액정 표시장치
CN110109305B (zh) * 2019-04-12 2020-12-04 深圳市华星光电半导体显示技术有限公司 显示面板
CN114355681B (zh) * 2022-01-25 2023-06-20 南昌虚拟现实研究院股份有限公司 一种光学相位控制显示器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1222039C (zh) * 2001-12-19 2005-10-05 三星Sdi株式会社 互补金属氧化物半导体薄膜晶体管及其制造方法
CN1862789A (zh) * 2005-05-13 2006-11-15 三星电子株式会社 多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板,以及制造该面板的方法
JP2007293154A (ja) * 2006-04-27 2007-11-08 Epson Imaging Devices Corp 液晶表示装置
KR20080101429A (ko) * 2007-05-18 2008-11-21 삼성전자주식회사 표시판

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101031674B1 (ko) * 2003-12-29 2011-04-29 엘지디스플레이 주식회사 액정표시소자의 제조방법 및 이에 사용되는 회절마스크
CN101379538B (zh) * 2006-03-06 2010-12-15 夏普株式会社 有源矩阵基板、显示装置和电视接收机
KR20080009963A (ko) * 2006-07-25 2008-01-30 삼성전자주식회사 액정표시장치
JP5665255B2 (ja) * 2007-10-15 2015-02-04 Nltテクノロジー株式会社 表示装置とその駆動方法、端末装置及び表示パネル
KR20090129805A (ko) * 2008-06-13 2009-12-17 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101492106B1 (ko) * 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US8570453B2 (en) * 2009-02-03 2013-10-29 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device and television receiver
KR20110031597A (ko) * 2009-09-21 2011-03-29 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1222039C (zh) * 2001-12-19 2005-10-05 三星Sdi株式会社 互补金属氧化物半导体薄膜晶体管及其制造方法
CN1862789A (zh) * 2005-05-13 2006-11-15 三星电子株式会社 多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板,以及制造该面板的方法
JP2007293154A (ja) * 2006-04-27 2007-11-08 Epson Imaging Devices Corp 液晶表示装置
KR20080101429A (ko) * 2007-05-18 2008-11-21 삼성전자주식회사 표시판

Also Published As

Publication number Publication date
KR102031682B1 (ko) 2019-10-14
KR20140087748A (ko) 2014-07-09
CN103915445A (zh) 2014-07-09
US20150309351A1 (en) 2015-10-29
US9128339B2 (en) 2015-09-08
US20140183539A1 (en) 2014-07-03
US9310658B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
CN103915445B (zh) 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器
JP6907276B2 (ja) 超高解像度の液晶表示装置
US8253903B2 (en) Liquid crystal panel, liquid crystal display device, and television device
CN100417992C (zh) 液晶显示设备
CN104865766B (zh) 多域垂直配向型液晶的像素结构
KR20090090132A (ko) 액정 표시 장치
US9766525B2 (en) Active-matrix substrate and display device
CN104813386B (zh) Tft基板
US20120112987A1 (en) Array substrate and liquid crystal display
CN103792737B (zh) 显示面板
CN101738807B (zh) 薄膜晶体管阵列基板及其液晶显示装置
CN101750814A (zh) 液晶显示设备及其制造方法
US20080266230A1 (en) Liquid crystal display device
US11201175B2 (en) Array substrate with capacitance forming portion to hold potential at electrode
CN102929052A (zh) 薄膜场效应晶体管阵列基板及其制造方法、显示装置
KR102346086B1 (ko) 보상용 박막 트랜지스터를 구비한 액정 표시장치
KR102593333B1 (ko) 초고 해상도 액정 표시장치
KR101888446B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101912937B1 (ko) 하이브리드 모드 수평 전계형 액정표시장치
WO2013150876A1 (ja) 液晶表示装置
KR102202453B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR20040066621A (ko) 액정 표시 장치 및 그의 제조 방법
KR20090072019A (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant