CN102929052A - 薄膜场效应晶体管阵列基板及其制造方法、显示装置 - Google Patents
薄膜场效应晶体管阵列基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN102929052A CN102929052A CN2012104353499A CN201210435349A CN102929052A CN 102929052 A CN102929052 A CN 102929052A CN 2012104353499 A CN2012104353499 A CN 2012104353499A CN 201210435349 A CN201210435349 A CN 201210435349A CN 102929052 A CN102929052 A CN 102929052A
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- thin film
- line
- tft
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供一种薄膜场效应晶体管阵列基板及其制造方法、显示装置,属于液晶显示领域。其中,薄膜场效应晶体管阵列基板,包括多条栅线和数据线,所述栅线和数据线相互垂直设置;由所述栅线和数据线交叉限定的亚像素区域;以及形成在亚像素区域的多个条状像素电极,所述薄膜场效应晶体管阵列基板还包括:设置在每一亚像素区域内与数据线平行、与亚像素区域中的各个条状像素电极均相连的一条像素电极连接线。本发明的技术方案能够优化显示效果。
Description
技术领域
本发明涉及液晶显示领域,特别是指一种薄膜场效应晶体管阵列基板及其制造方法、显示装置。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管-液晶显示器)面板一般是由起开关作用的TFT阵列基板以及涂有RGB的彩膜基板构成,然后在两层基板之间填充液晶层。其中,TFT阵列基板通过各层膜的沉积、刻蚀以后形成栅极层、源漏极层、像素电极以及公共电极层。
在高级超维场转换技术(Advanced Super Dimension Switch,简称ADS)液晶显示模式中,传统的像素电极结构如图1所示,在亚像素区域形成有多个条状像素电极3,条状像素电极3的结构为Slit(狭缝)状,然后像素电极连接线将Slit状的条状像素电极3的周边相连构成一个完整的像素电极。由于ADS模式液晶显示的特性,此种像素电极结构中,像素电极和公共电极之间的交叠面积比较大,造成像素电极和公共电极之间的Cst(存储电容)相对较大,使得像素充电困难。
发明内容
本发明要解决的技术问题是提供一种薄膜场效应晶体管阵列基板及其制造方法、显示装置,能够优化显示效果。
为解决上述技术问题,本发明的实施例提供技术方案如下:
一方面,提供一种薄膜场效应晶体管阵列基板,包括多条栅线和数据线,所述栅线和数据线相互垂直设置;由所述栅线和数据线交叉限定的亚像素区域;以及形成在亚像素区域的多个条状像素电极,所述薄膜场效应晶体管阵列基板还包括:设置在每一亚像素区域内与数据线平行、与亚像素区域中的各个条状像素电极均相连的一条像素电极连接线。
进一步地,上述方案中,所述像素电极连接线与所述亚像素区域的与数据线平行的第一中线相重合。
进一步地,上述方案中,所述条状像素电极与所述像素电极连接线成一定角度,所述角度为79~83°。
进一步地,上述方案中,所述像素电极连接线两侧的条状像素电极相对于所述像素电极连接线对称设置。
进一步地,上述方案中,所述亚像素区域的与栅线平行的第二中线两侧的条状像素电极相对于所述第二中线对称设置。
本发明实施例还提供了一种显示装置,包括如上所述的薄膜场效应晶体管阵列基板。
本发明实施例还提供了一种制造如上所述的薄膜场效应晶体管阵列基板的制造方法,包括:
提供一基板;
通过第一次构图工艺,在所述基板上形成由第一透明导电层组成的公共电极的图形;
通过第二次构图工艺,在经过所述第一次构图工艺的所述基板上形成由第一金属层组成的栅电极、栅线的图形;
通过第三次构图工艺,在经过所述第二次构图工艺的所述基板上形成栅绝缘层和由第二金属层形成的漏电极、源电极和数据线的图形;
通过第四次构图工艺,在经过所述第三次构图工艺的所述基板上形成包括有像素电极过孔的绝缘层的图形;
通过第五次构图工艺,在所述绝缘层上形成由第二透明导电层组成的像素电极的图形,所述像素电极通过所述像素电极过孔与所述漏电极相连接。
本发明的实施例具有以下有益效果:
上述方案中,像素电极连接线垂直设置在亚像素区域中部、与亚像素区域中的各个条状像素电极均相连形成整个像素电极,本发明的技术方案能够减小像素电极与公共电极的交叠面积,从而减小了像素电极与公共电极间的存储电容,使得像素电极更易充电;另外,像素电极连接线与数据线之间的距离增大,减小了像素电极与数据线之间的侧向电容,从而降低了像素电极竖直方向上的串扰;像素电极与栅线一侧的侧向电场减小,从而降低了该区域漏光的面积;综上所述,本发明的技术方案能够优化液晶显示面板的显示效果。
附图说明
图1为现有技术中的像素电极的结构示意图;
图2为本发明实施例一薄膜场效应晶体管阵列基板的像素电极的结构示意图;
图3为本发明实施例二薄膜场效应晶体管阵列基板的像素电极的结构示意图;
图4为现有技术中液晶分子的偏转示意图;
图5为本发明实施例二薄膜场效应晶体管阵列基板的液晶分子的偏转示意图。
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中像素电极和公共电极之间的存储电容较大,像素充电困难的问题,提供一种薄膜场效应晶体管阵列基板及其制造方法、显示装置,能够优化显示效果。
本发明提供了一种薄膜场效应晶体管阵列基板,包括多条栅线和数据线,所述栅线和数据线相互垂直设置;由所述栅线和数据线交叉限定的亚像素区域;以及形成在亚像素区域的多个条状像素电极,其中,薄膜场效应晶体管阵列基板还包括:设置在每一亚像素区域内与数据线平行、与亚像素区域中的各个条状像素电极均相连的一条像素电极连接线。
优选地,像素电极连接线与亚像素区域的与数据线平行的第一中线相重合。
现有技术中,如图1所示,由栅线1和数据线2围成的一个亚像素区域中,形成有多个条状像素电极3,像素电极连接线将Slit状的条状像素电极3的周边相连构成一个完整的像素电极,可以看出,像素电极连接线与数据线2的距离较近,在像素电极连接线和数据线2之间存在侧向电容,这样会对像素电极产生竖直方向上的串扰;同时,像素电极连接线与栅线1之间也存在侧向电容,像素电极连接线和栅线1之间会产生电场,该电场的方向垂直于液晶分子的取向,会使液晶分子发生偏转,从而使得像素电极连接线与栅线1之间的区域产生漏光现象。
本发明实施例中,如图2和图3所示,像素电极连接线位于亚像素区域的中部,与各个条状像素电极3相连接构成整个像素电极,本发明的技术方案减小了像素电极与公共电极的交叠面积,从而减小了像素电极与公共电极间的存储电容,使得像素电极更易充电;另外,像素电极连接线与数据线2之间的距离增大,减小了像素电极与数据线2之间的侧向电容,从而降低了像素电极竖直方向上的串扰;另外,像素电极与栅线1一侧的侧向电场减小,从而降低了该区域漏光的面积;另外,本发明的该种像素电极结构能够使得像素电极的电阻值更小,有利于像素显示的均一性。综上所述,本发明的技术方案能够优化液晶显示面板的显示效果。
下面结合具体的实施例对本发明的薄膜场效应晶体管阵列基板进行进一步地介绍:
实施例一
图2所示为本实施例的薄膜场效应晶体管阵列基板的像素电极的结构示意图,如图2所示,本实施例的薄膜场效应晶体管阵列基板,包括多条栅线和数据线,所述栅线和数据线相互垂直设置;由所述栅线和数据线交叉限定的亚像素区域;以及形成在亚像素区域的多个条状像素电极,其中,薄膜场效应晶体管阵列基板还包括:设置在每一亚像素区域中部、与数据线2平行且与亚像素区域中的各个条状像素电极3均相连的一条像素电极连接线4。
其中,亚像素区域有与数据线2平行的中线5(即第一中线)和与栅线1平行的中线6(即第二中线),本实施例中,以第二中线6为分割线,亚像素上部分的条状像素电极3成行排列,亚像素下部分的条状像素电极3成行排列,像素电极连接线4与第一中线5相重合,与亚像素区域内的所有条状像素电极3相连接组成整个像素电极。
进一步地,如图2所示,条状像素电极3与像素电极连接线4成一定角度,该角度在79~83°之间,即条状像素电极3与栅线1所成角度在7~11°之间,随着条状像素电极3与栅线1所成角度的增加,能够减少液晶分子的偏转时间,提高液晶分子的偏转速度,但是在条状像素电极3与栅线1所成角度为7°左右时,能够使采用该薄膜场效应晶体管阵列基板的液晶显示面板具有较好的透过率。
本实施例中,像素电极连接线4与各个条状像素电极3相连接组成的像素电极的面积小于现有技术中的像素电极的面积,从而减小了像素电极与公共电极的交叠面积,从而减小了像素电极与公共电极的存储电容,使得像素电极更易充电;另外,像素电极连接线4与数据线2之间的距离增大,减小了像素电极与数据线2之间的侧向电容,从而降低了像素电极竖直方向上的串扰;另外,像素电极与栅线1一侧的侧向电场减小,从而降低了该区域漏光的面积;另外,本发明的该种像素电极结构能够使得像素电极的电阻值更小,有利于像素显示的均一性。综上所述,本发明的技术方案能够优化液晶显示面板的显示效果。
实施例二
图3所示为本实施例的薄膜场效应晶体管阵列基板的像素电极的结构示意图,如图3所示,本实施例的薄膜场效应晶体管阵列基板,包括多条栅线和数据线,所述栅线和数据线相互垂直设置;由所述栅线和数据线交叉限定的亚像素区域;以及形成在亚像素区域的多个条状像素电极,其中,薄膜场效应晶体管阵列基板还包括:设置在每一亚像素区域中部、与数据线2平行且与亚像素区域中的各个条状像素电极3均相连的一条像素电极连接线4。
其中,亚像素区域有与数据线2平行的中线5(即第一中线)和与栅线1平行的中线6(即第二中线),本实施例中,像素电极连接线4与第一中线5相重合,与亚像素区域内的所有条状像素电极3相连接组成整个像素电极。
第一中线5和第二中线6将亚像素区域分割为四个子部分,每个子部分中的条状像素电极3成行排列,其中,像素电极连接线4两侧的条状像素电极3对称于像素电极连接线4,第二中线6两侧的条状像素电极3对称于第二中线6。以第二中线6为分割线,亚像素上部分的条状像素电极3成行排列,亚像素下部分的条状像素电极3成行排列。
进一步地,如图3所示,条状像素电极3成V形,条状像素电极3与像素电极连接线4成一定角度,该角度在79~83°之间,即条状像素电极3与栅线1所成角度在7~11°之间,随着条状像素电极3与栅线1所成角度的增加,能够减少液晶分子的偏转时间,提高液晶分子的偏转速度,但是在条状像素电极3与栅线1所成角度为7°左右时,能够使采用该薄膜场效应晶体管阵列基板的液晶显示面板具有较好的透过率。
在ADS液晶显示模式中,传统的像素电极结构如图1所示,像素电极结构为Slit状,且像素电极结构上半部分与下半部分呈对称设计,使液晶分子7在电场的作用下向不同的方向旋转,即为两畴结构,如图3所示为液晶分子的偏转示意图。本实施例中,像素电极结构不仅上下对称,左右也呈对称设计,这样液晶分子7在电场的作用下,左半部分与右半部分也向不同的方向旋转,形成四畴结构,如图4所示为本实施例的液晶分子的偏转示意图,采用四畴结构有利于优化液晶显示的色差问题,使液晶显示画面色差更小。
本实施例中,像素电极连接线4与各个条状像素电极3相连接组成的像素电极的面积小于现有技术中的像素电极的面积,从而减小了像素电极与公共电极的交叠面积,从而减小了像素电极与公共电极的存储电容,使得像素电极更易充电;另外,像素电极连接线4与数据线2之间的距离增大,减小了像素电极与数据线2之间的侧向电容,从而降低了像素电极竖直方向上的串扰;另外,像素电极与栅线1一侧的侧向电场减小,从而降低了该区域漏光的面积;另外,本发明的该种像素电极结构能够使得像素电极的电阻值更小,有利于像素显示的均一性。综上所述,本发明的技术方案能够优化液晶显示面板的显示效果。
本发明实施例还提供了一种显示装置,包括如上所述的薄膜场效应晶体管阵列基板。该显示装置可以为:液晶面板、电子纸、OLED(Organic Light EmittingDiode,有机发光二极管)面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例还提供了一种制作上述薄膜场效应晶体管阵列基板的制造方法,包括以下步骤:
步骤1、提供一基板,通过第一次构图工艺在基板上形成由第一透明导电层组成的公共电极的图形;
其中,所述第一透明导电层的材料可以选用ITO(Indium Tin Oxide,氧化铟锡)、IZO(Indium Zinc Oxide,氧化铟锌);
步骤2、通过第二次构图工艺在经过上述步骤的基板上形成由第一金属层组成的像素TFT的栅电极、栅线的图形;
步骤3、通过第三次构图工艺在经过上述步骤的基板上形成栅绝缘层的图形和由第二金属层形成的像素TFT的漏电极、源电极和数据线的图形;
步骤4、通过第四次构图工艺在经过上述步骤的基板上形成包括有像素电极过孔的绝缘层的图形,像素过孔对应于像素TFT的漏电极;
步骤5、通过第五次构图工艺在绝缘层上形成由第二透明导电层组成的像素电极的图形,像素电极通过像素电极过孔与漏电极相连接。
其中,第一透明导电层可以选用ITO、IZO。
其中,在步骤5形成的像素电极的图形如图2和图3所示,像素电极的图形包括形成在亚像素区域的多个条状像素电极3、以及设置在亚像素区域中部、与数据线2平行且与亚像素区域中的各个条状像素电极3均相连的像素电极连接线4。像素电极连接线4位于亚像素区域的中部,与各个条状像素电极3相连接构成整个像素电极。
其中,亚像素区域有与数据线2平行的中线5(即第一中线)和与栅线1平行的中线6(即第二中线),进一步地,形成的像素电极图形中,像素电极连接线4可以与亚像素区域与数据线2平行的第一中线5相重合。
进一步地,形成的像素电极图形中,像素电极连接线4两侧的条状像素电极3可以对称于像素电极连接线4,第二中线6两侧的条状像素电极3对称于第二中线6。
本发明所制造出的薄膜场效应晶体管阵列基板减小了像素电极与公共电极的交叠面积,从而减小了像素电极与公共电极的存储电容,使得像素电极更易充电;另外,像素电极连接线4与数据线2之间的距离增大,减小了像素电极与数据线2之间的侧向电容,从而降低了像素电极竖直方向上的串扰;另外,像素电极与栅线1一侧的侧向电场减小,从而降低了该区域漏光的面积;另外,本发明的该种像素电极结构能够使得像素电极的电阻值更小,有利于像素显示的均一性。综上所述,本发明的技术方案能够优化液晶显示面板的显示效果。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种薄膜场效应晶体管阵列基板,包括多条栅线和数据线,所述栅线和数据线相互垂直设置;由所述栅线和数据线交叉限定的亚像素区域;以及形成在亚像素区域的多个条状像素电极,其特征在于,所述薄膜场效应晶体管阵列基板还包括:设置在每一亚像素区域内与数据线平行、与亚像素区域中的各个条状像素电极均相连的一条像素电极连接线。
2.根据权利要求1所述的薄膜场效应晶体管阵列基板,其特征在于,所述像素电极连接线与所述亚像素区域的与数据线平行的第一中线相重合。
3.根据权利要求1所述的薄膜场效应晶体管阵列基板,其特征在于,所述条状像素电极与所述像素电极连接线成一定角度,所述角度为79~83°。
4.根据权利要求2所述的薄膜场效应晶体管阵列基板,其特征在于,所述像素电极连接线两侧的条状像素电极相对于所述像素电极连接线对称设置。
5.根据权利要求2或3或4所述的薄膜场效应晶体管阵列基板,其特征在于,所述亚像素区域的与栅线平行的第二中线两侧的条状像素电极相对于所述第二中线对称设置。
6.一种显示装置,其特征在于,包括如权利要求1~5中任一项所述的薄膜场效应晶体管阵列基板。
7.一种制造如权利要求1~5中任一项所述的薄膜场效应晶体管阵列基板的方法,其特征在于,包括:
提供一基板;
通过第一次构图工艺,在所述基板上形成由第一透明导电层组成的公共电极的图形;
通过第二次构图工艺,在经过所述第一次构图工艺的所述基板上形成由第一金属层组成的栅电极、栅线的图形;
通过第三次构图工艺,在经过所述第二次构图工艺的所述基板上形成栅绝缘层和由第二金属层组成的漏电极、源电极和数据线的图形;
通过第四次构图工艺,在经过所述第三次构图工艺的所述基板上形成包括有像素电极过孔的绝缘层的图形;
通过第五次构图工艺,在所述绝缘层上形成由第二透明导电层组成的像素电极的图形,所述像素电极通过所述像素电极过孔与所述漏电极相连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104353499A CN102929052A (zh) | 2012-11-02 | 2012-11-02 | 薄膜场效应晶体管阵列基板及其制造方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104353499A CN102929052A (zh) | 2012-11-02 | 2012-11-02 | 薄膜场效应晶体管阵列基板及其制造方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102929052A true CN102929052A (zh) | 2013-02-13 |
Family
ID=47643886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012104353499A Pending CN102929052A (zh) | 2012-11-02 | 2012-11-02 | 薄膜场效应晶体管阵列基板及其制造方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102929052A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104166283A (zh) * | 2014-08-27 | 2014-11-26 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
CN104252071A (zh) * | 2014-09-24 | 2014-12-31 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
CN111308800A (zh) * | 2019-12-10 | 2020-06-19 | 京东方科技集团股份有限公司 | 像素电极、液晶显示装置及其使用方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282409A (ja) * | 2008-05-23 | 2009-12-03 | Sharp Corp | 液晶表示装置 |
CN201654402U (zh) * | 2009-12-30 | 2010-11-24 | 福州华映视讯有限公司 | 边缘电场开关型液晶显示面板及其电极结构 |
CN102279493A (zh) * | 2010-06-13 | 2011-12-14 | 上海天马微电子有限公司 | 像素单元和液晶显示装置 |
CN202150001U (zh) * | 2011-07-01 | 2012-02-22 | 深圳市华星光电技术有限公司 | 一种像素电极及液晶显示面板 |
CN202150003U (zh) * | 2011-07-18 | 2012-02-22 | 深圳市华星光电技术有限公司 | 一种像素电极及液晶显示面板 |
CN102466936A (zh) * | 2010-11-04 | 2012-05-23 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
CN102566170A (zh) * | 2010-12-24 | 2012-07-11 | 奇美电子股份有限公司 | 像素基板及其制作方法、液晶显示面板、液晶显示装置 |
CN202871792U (zh) * | 2012-11-02 | 2013-04-10 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管阵列基板及显示装置 |
-
2012
- 2012-11-02 CN CN2012104353499A patent/CN102929052A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282409A (ja) * | 2008-05-23 | 2009-12-03 | Sharp Corp | 液晶表示装置 |
CN201654402U (zh) * | 2009-12-30 | 2010-11-24 | 福州华映视讯有限公司 | 边缘电场开关型液晶显示面板及其电极结构 |
CN102279493A (zh) * | 2010-06-13 | 2011-12-14 | 上海天马微电子有限公司 | 像素单元和液晶显示装置 |
CN102466936A (zh) * | 2010-11-04 | 2012-05-23 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
CN102566170A (zh) * | 2010-12-24 | 2012-07-11 | 奇美电子股份有限公司 | 像素基板及其制作方法、液晶显示面板、液晶显示装置 |
CN202150001U (zh) * | 2011-07-01 | 2012-02-22 | 深圳市华星光电技术有限公司 | 一种像素电极及液晶显示面板 |
CN202150003U (zh) * | 2011-07-18 | 2012-02-22 | 深圳市华星光电技术有限公司 | 一种像素电极及液晶显示面板 |
CN202871792U (zh) * | 2012-11-02 | 2013-04-10 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管阵列基板及显示装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104166283A (zh) * | 2014-08-27 | 2014-11-26 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
WO2016029501A1 (zh) * | 2014-08-27 | 2016-03-03 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
CN104166283B (zh) * | 2014-08-27 | 2016-03-30 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
US9535297B2 (en) | 2014-08-27 | 2017-01-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Liquid crystal displays and array substrates |
CN104252071A (zh) * | 2014-09-24 | 2014-12-31 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
CN104252071B (zh) * | 2014-09-24 | 2017-10-17 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
CN111308800A (zh) * | 2019-12-10 | 2020-06-19 | 京东方科技集团股份有限公司 | 像素电极、液晶显示装置及其使用方法 |
CN111308800B (zh) * | 2019-12-10 | 2023-06-09 | 京东方科技集团股份有限公司 | 像素电极、液晶显示装置及其使用方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102681276B (zh) | 阵列基板及其制造方法以及包括该阵列基板的显示装置 | |
CN104049799B (zh) | 一种阵列基板、内嵌式触摸屏及显示装置 | |
CN102841718B (zh) | 一种电容式内嵌触摸屏及显示装置 | |
CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
CN202512549U (zh) | 一种触摸液晶显示装置、液晶显示面板及上部基板 | |
CN100362414C (zh) | 共平面开关模式液晶显示器件及其制造方法 | |
CN204422935U (zh) | 一种阵列基板和显示装置 | |
CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103472607A (zh) | 显示面板与其制造方法 | |
CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
CN105185791A (zh) | 阵列基板及其制作方法、显示装置 | |
CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN105093750A (zh) | Tft阵列基板结构及其制作方法 | |
CN103645589A (zh) | 显示装置、阵列基板及其制作方法 | |
CN104950540A (zh) | 阵列基板及其制作方法和显示装置 | |
CN102723308B (zh) | 一种阵列基板及其制作方法和显示装置 | |
CN104570525B (zh) | 液晶显示装置及其制造方法 | |
CN103163699B (zh) | 用于非晶硅栅极驱动电路的电容器及液晶显示器 | |
CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
CN104317115A (zh) | 像素结构及其制造方法、阵列基板、显示面板和显示装置 | |
CN104637958A (zh) | 阵列基板及显示装置 | |
CN103928471B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103681692A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103926768A (zh) | 一种阵列基板、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130213 |