CN1226662C - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN1226662C
CN1226662C CNB01125369XA CN01125369A CN1226662C CN 1226662 C CN1226662 C CN 1226662C CN B01125369X A CNB01125369X A CN B01125369XA CN 01125369 A CN01125369 A CN 01125369A CN 1226662 C CN1226662 C CN 1226662C
Authority
CN
China
Prior art keywords
liquid crystal
tft
crystal indicator
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01125369XA
Other languages
English (en)
Other versions
CN1353411A (zh
Inventor
高桥卓也
石井正宏
笠井勉
川村徹也
田村克
金子寿辉
鬼沢贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1353411A publication Critical patent/CN1353411A/zh
Application granted granted Critical
Publication of CN1226662C publication Critical patent/CN1226662C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种液晶显示装置，其数据线由其中的铬含量在2重量%以上且在5重量%以下的钼合金化膜或者由具有第一导电膜和第二导电膜的钼合金化膜层叠(Mo-Cr)结构构成，其中第一导电膜的铬含量在2重量%以上、5重量%以下，第二导电膜在第一导电膜上且其铬含量低于第一导电膜。采用这些材料构成的数据线能够满足如下要求：高干蚀刻阻力、低电阻、低ACF接触电阻、低侧面蚀刻速率、锥形布线横截面形状以及两个以下的叠层。

Description

液晶显示装置
技术领域
本发明涉及由薄膜晶体管(TFT)驱动的有源矩阵型液晶显示装置(AM-LCD)及这些AM-LCD装置的制造工艺。
背景技术
由于薄膜晶体管驱动的液晶显示装置(TFT-LCD装置)在厚度、重量和分辨率方面可进一步提高，这些图像显示装置的市场一直在不断扩大。近年来，随着TFT-LCD装置在屏幕尺寸和分辨率方面增加的趋势，对于减小电阻值以及有关提高信号线及其接线端的生产率的需求越来越迫切。同时也需要减小生产成本。
对于有源矩阵型LCD装置，在夹着液晶相对放置的多个透明衬底之中一个衬底的液晶侧形成沿水平方向(x-轴)延伸并沿垂直方向(y-轴)平行排列的扫描线和沿垂直方向(y轴)延伸并沿水平方向(x-轴)平行排列的数据线，由这些信号线围成的矩形区域作为象素区。每个象素区都具有由一侧的扫描信号线发出的扫描信号驱动的薄膜晶体管和通过该薄膜晶体管由另一侧的数据线发出的数据信号驱动的象素电极。每个象素都由扫描信号或数据信号驱动，并且这些扫描信号或数据信号通过扫描线或数据线的接线端提供，扫描线或数据线延伸到构成为象素区的集合的显示区的外部区域。
每条扫描线和数据线采用同时作为薄膜晶体管栅绝缘体的绝缘膜、或采用同时用来防止与该薄膜晶体管的液晶直接接触的钝化膜作为护套。这些信号线的接线端通过绝缘膜或钝化膜中的孔显露出来，众所周知，可以用多晶铟锡氧化物(p-ITO，一种主要含有多晶相的铟锡氧化物)保护该暴露表面，以防止发生所谓的电极腐蚀现象。
要求每条扫描线的电阻很小，并且具有足够的干蚀刻阻力，从而在用干蚀刻在其绝缘膜或钝化膜上打孔时不至于损坏，并在其接线端处与p-ITO良好地接触。由于这些原因，信号线用诸如铬钼(CrMo)合金/铬(Cr)膜的材料制造而成，其中，斜线‘/’表示层叠，斜线左边和右边分别表示层叠结构的上下层。(下文中的斜线及其两边具有同样的含义)。除了满足上述要求外，由于需要同时形成薄膜晶体管的源电极和漏电极，每条数据线还需要与非晶硅良好接触。同样，数据线最好能够通过湿蚀刻制造，从而保证蚀刻时栅绝缘体和非晶硅之间的可选择性。由于这些原因，数据线采用诸如CrMo合金/Cr膜的材料制造而成。采用这些布线材料使得侧面蚀刻量减小到小于1微米，并且将布线的横截面加工成锥形。而这些加工特性使得能够得到沟道长度为7微米以下、性能优异的薄膜晶体管，可以用于平面内转换型LCD装置的象素电极加工。
LCD装置中形成的信号布线可以由安装在LCD装置中的驱动芯片提供电压，这些驱动芯片的连接(触点或接线端)处的电气连接电阻同样需要减小。近年来，伴随显示分辨率的进一步提高，触点面积的大大减小，造成连接电阻有增加趋势。例如，在LCD装置中驱动芯片的安装方法从传统的TCP(带载封装)法变为COG(玻璃上芯片)法，采用这种方法时的触点面积减小很多。采用p-ITO作为护套的上述信号线的接线端可以满足减小电气连接电阻的需要。p-ITO也满足透明象素电极的功能要求，并且在制造过程中同时形成透明象素电极和上述带护套的接线端。
特别是，LCD装置在尺寸和分辨率方面的更多进展引起对于减小扫描线电气电阻的更迫切需要。相应地，采用含有铝或铝合金的材料取代上述CrMo合金/Cr膜。(在下文中，这些信号线也称为铝布线)。同样，通常采用的布线结构中具有由铝或铝合金构成的含有钼等材料的上层，从而在扫描线的接线端处能够与p-ITO良好接触。例如，钼锆(MoZr)/Al合金化膜的上层由锆含量为2.6～23重量％的钼锆合金构成，从而使得可以适当地蚀刻进入导线的前向锥形横截面，并且具有当利用通孔工艺在MoZr/Al合金化膜上形成绝缘膜时所需要的足够的干蚀刻阻力。
然而，已经证实，使用铝布线构成的扫描信号线以及采用由p-ITO构成的透明象素电极和接线端护套将带来如下问题：为了蚀刻p-ITO，绝对需要强卤酸溶液如溴化氢(HBr)溶液，这些溶液将渗透进入作为信号线护套且同时作为薄膜晶体管栅绝缘体的绝缘膜中的缺陷，并进入作为用于避免同该薄膜晶体管的晶体直接接触的绝缘膜的钝化膜中的缺陷。因此，造成信号线被切断，而这将降低生产率并增加生产成本。
防止信号线切断的一种方法是采用非晶态ITO(a-ITO)或者氧化铟锌取代p-ITO作为透明象素电极和接线端，并采用草酸((COOH)2)作为加工这些电极和接线端护套的蚀刻剂，因为铝和铝合金在草酸中溶解速率足够小从而不会引起信号线的切断。
然而，采用a-ITO或IZO将使驱动电路具有非常高的连接电阻，因而不能实现减小电气接触电阻的目的。图14显示了p-ITO、a-ITO和IZO材料的接触电阻值。在图14中，水平轴表示施加到材料上的针压力的变化，垂直轴表示此时每种材料和针之间接触电阻的变化。对于液晶显示装置，施加在接线端信号线的用于驱动芯片的凸点(bump)压力可以认为一直保持在图中范围A，在此情况下，从减小接触电阻角度考虑，采用p-ITO比a-ITO或IZO更为有效。
可以通过部分或全部地去除信号线接线端的a-ITO或IZO护套从而显露出接点端导线的金属部分来抑制采用a-ITO或IZO所带来的连接电阻的增加。附带说明，图15所示数据为各种材料和各向异性导电膜(ACF)之间的接触电阻值。与MoZr/Al合金化膜和CrMo合金/Cr膜的直接接触与采用a-ITO或IZO作为护套的接线端相比，相对于ACF的接触电阻减小。然而与TCP法的适用性相比，CrMo/Cr和ACF之间的接触电阻值没有减小到接触横截面积大大减小的COG法可以采用的程度。ACF和用于扫描线的MoZr/Al合金化膜之间的接触电阻足够低，从而可以采用COG法。
发明内容
因此，如上所述，本发明所要解决的问题是如何制造满足如下要求的数据线、源电极和漏电极薄膜材料：
(1)该材料必须具有干蚀刻阻力，且不会在绝缘薄膜的通孔加工过程中损坏。
(2)该材料必须具有小于或等于CrMo/Cr膜的电阻率值。
(3)该材料必须允许采用几乎不腐蚀作为绝缘膜材料的SiN的蚀刻剂进行蚀刻。
(4)为了获得性能优异的薄膜晶体管，该材料必须使得侧面蚀刻值减小到1微米以下，并且薄膜晶体管的沟道长度减小到7微米以下。
(5)该材料必须能使电极或信号线的横截面为锥形，并且可以对IPS型LCD装置的象素电极进行加工。
(6)与ACF的接触电阻必须足够低到允许使用COG法。
(7)薄膜层的数量必须不超过2个。
从上述介绍可以明显看出，除了上述要求(6)外，可以采用上述CrMo/Cr膜。同样，除了上述要求(7)外，Mo/Al/Mo合金化三层膜几乎可以满足其他所有要求。然而由于通过溅射方法沉积的三层膜是耗时的过程，这大大降低了生产效率。另外也需要大型沉积装置，而这增加了工厂投资。因此，本发明对单层或双层膜材料进行了研究。
满足上述(1)到(7)要求的薄膜材料是其中的铬重量含量在2％以上且在5％以下的钼合金化膜以及具有第一导电膜和第二导电膜的钼合金化膜层叠结构，其中第一导电膜中铬的重量含量为2％以上、5％以下，第二导电膜位于第一导电膜上并且铬含量小于第一导电膜。将这些材料的一种用于薄膜晶体管的源电极和漏电极可使该晶体管具有很高性能，并且/或者将这些材料的一个用于数据线将获得更好效果。总之，采用这些材料作为薄膜晶体管的源电极和栅电极以及/或者数据线是非常有效的，证明该点的材料数据在下面说明。
可以满足上述要求(3)的高熔点金属为钼(Mo)和铬(Cr)。图15的数据也可以看出，钼基合金与ACF之间的接触电阻比铬基合金低。因而，我们在钼基合金范围内寻找候选材料。
图16所示研究结果为添加元素对于钼合金干蚀刻阻力的影响。从图中可以看出，在钼中添加铬、锆和铪可以提高干蚀刻阻力。图17表示钼合金的SF6等离子干蚀刻速率和添加元素(铬、锆和铪)之间的关系。顺便说明，作为绝缘膜材料的SiN的干蚀刻速率为7.3纳米/秒。为了能够用作数据线材料，钼合金蚀刻相对于SiN蚀刻的选择比率最好是至少七倍大，并且要求钼合金干蚀刻速率不能超过0.13纳米/秒。符合这些要求的钼合金成分为：MoCr(铬含量≥1.5重量％)、MoZr(锆含量≥5.0重量％)、MoHf(铪含量≥8.0重量％)。
图18表示钼合金电阻率和添加元素(铬、锆和铪)之间的关系。图18(a)为添加铬时得到的数据，图18(b)为添加锆和铪所得到的数据。顺便说明，MoCr/Cr膜的电阻率大约为200纳欧姆·米。尽管随添加元素量的增加每种元素的电阻率增加，对能够满足上述最低干蚀刻阻力值而添加的最少元素量进行比较，锆含量为5.0重量％的MoZr膜和铪含量为8.0重量％的MoHf膜的电阻系数都为大约300纳欧姆·米，这正好大于MoCr/Cr膜的电阻率。然而，铬含量为1.5重量％的MoCr膜的电阻率为大约180纳欧姆·米，比铬钼/铬膜的小，即使铬含量为5重量％的MoCr膜的电阻率也只有大约240纳欧姆·米，比MoCr/Cr膜的高大约10％。因此，从电阻率方面看，可以说铬含量在5重量％以下的MoC与MoCr/Cr膜是相同的。因此，我们在MoCr铬重量含量在1.5％以上、5％以下的范围内寻找候选材料。
图19表示磷酸、硝酸和醋酸混合液对MoCr合金蚀刻速率与添加元素(铬)含量之间的关系。蚀刻速率具有自己的适当范围。例如，如果蚀刻速率在10纳米/秒以上，由于所需蚀刻时间太短而不能良好地控制蚀刻的量。相反地，例如，如果蚀刻时间超过2分钟，那么由于抗蚀剂失去其坚固性，将不能形成正常图案。另外机器循环周期将增加，因而从生产效率方面考虑是不可取的。在铬重量含量为1.5％以上、5.0以下的MoCr合金范围内，蚀刻速率在8.0-1.7纳米/秒之间，由于上述原因，这个蚀刻速率大致是合适的。然而，在铬含量为5重量％以上的MoCr范围内，对于厚度为200纳米的标准布线膜需要的蚀刻时间大于2分钟。因此，由于上述原因，铬含量为5重量％以上范围内的MoCr是不可取的。
图20为在磷酸、硝酸和醋酸混合液作用下MoCr侧面蚀刻量的变化。侧面蚀刻量随着MoCr合金中铬含量的增加而减小。考虑到光刻分辨率和显影过程，为了得到沟道长度在7微米以下的薄膜晶体管，需要将侧面蚀刻量控制在1微米以下，如后面介绍的本发明的一个实施例所示。然而，MoCr合金中铬含量需要在2重量％以上，考虑到其波动，该值最好在2.5重量％以上。即使对于采用具有铬含量为2.5重量％厚度为180纳米的钼铬合金构成的上层和铬含量为1.6重量％厚度为20纳米的钼铬合金构成的下层所构成的钼铬合金化双层膜层叠结构，其侧面蚀刻量与铬含量为2.5重量％的MoCr合金几乎相同。
图21为用磷酸、硝酸和醋酸混合液蚀刻MoCr合金所得到的布线横截面形状。当MoCr合金中铬含量为1.6重量％时，如图21(a)所示布线横截面形状几乎是垂直的。当MoCr合金中铬含量为2.5重量％时，如图21(b)所示为锥度角大约是30度的锥形。对于IPS型LCD装置，从后面所介绍的本发明一个实施例中可知，当象素电极的布线为垂直横截面形状时，由于对取向层的摩擦处理而引起显示不均匀。因此，由于这个原因，铬含量为1.6重量％的MoCr合金是不适合的。如图21(c)所示，在MoCr合金化双层膜层叠结构中同样形成锥度为大约30度的锥形横截面，其中，层叠结构的下层由厚度为180纳米、铬含量为2.5重量％的MoCr合金构成，上层由厚度为20纳米、铬含量为1.6重量％的MoCr合金构成。尽管在此锥度角时，铬含量为2.5重量％的MoCr合金单层膜比图21(c)所示的膜层叠结构产生更大的面内不均匀性，但是实际中也可以使用铬含量为2.5重量％的MoCr合金单层膜，不会产生问题。
图15也显示了铬含量为2.5重量％的钼铬合金与ACF的接触电阻。这些值也远比CrMo/Cr膜的小，不比采用p-ITO作为护套的膜差。因而，可以通过铬含量为2.5重量％的MoCr合金化膜与ACF直接接触处的接线端来实现COG安装。
从上述材料数据可以综合地判断出，满足要求(1)到(7)的膜材料是其中的铬含量在2重量％以上且在5重量％以下的钼合金化膜和具有第一导电膜和第二导电膜的钼合金化膜层叠结构，其中第一导电膜的铬含量在2重量％以上、5重量％以下，第二导电膜在第一导电膜上面但是其铬含量比第一导电膜低。采用这些膜材料中的任一个都能够制造出薄膜晶体管的沟道长度在7微米以下的LCD装置，如果LCD装置是IPS型，该装置可以避免由于摩擦处理造成的显示不均匀。
根据本发明，可以提供性能优异的液晶显示装置。
附图说明
图1所示为根据本发明的LCD装置中象素结构的一个实施例的主要部分的平面图。
图2所示为根据本发明的LCD装置的一个实施例的等价电路图。
图3为图1中IV-IV’部分的横截面图。
图4所示为根据本发明的LCD装置的一个实施例的主要部分(接线端部分)的平面图。
图5所示为根据本发明的LCD装置中接线端和半导体集成电路凸点之间连接部分的结构横截面图。
图6示意说明由于接线端部分和邻接的其他接线端部分之间产生的电场引起接线端部分产生电腐蚀的原因和方式。
图7所示工艺流程图为根据本发明的LCD装置制造工艺的实施例，它是和图8、9结合在一起的。
图8所示工艺流程图为根据本发明的LCD装置制造工艺的另外一个实施例，它是和图7、9结合在一起的。
图9所示工艺流程图为根据本发明的LCD装置制造工艺的另外一个实施例，它是和图7、8结合在一起的。
图10所示为根据本发明的LCD装置的一个实施例的布局图。
图11所示为根据本发明的LCD装置中象素结构的另一个实施例的平面图。
图12所示为根据本发明的LCD装置中显示缺陷的例子的照片。
图13所示为根据本发明的LCD装置中象素电极横截面的例子的照片，也显示了图12中显示的缺陷。
图14所示为根据本发明的LCD装置中所用的候选数据线材料的特征数据曲线图。
图15所示为根据本发明的LCD装置中所用的其他候选数据线材料的特征数据曲线图。
图16所示为根据本发明的LCD装置中所用的其他候选数据线材料的特征数据曲线图。
图17所示为根据本发明的LCD装置中所用的候选数据线材料的特征数据曲线图。
图18所示为根据本发明的LCD装置中所用的其他候选数据线材料的特征数据曲线图。
图19所示为根据本发明的LCD装置中所用的其他候选数据线材料的特征数据曲线图。
图20所示为根据本发明的LCD装置中所用的候选数据线材料的特征数据曲线图。
图21所示为根据本发明的LCD装置中所用的其他候选数据线材料的特征数据曲线图。
具体实施方式
<实施例1>
等价电路
图2为根据本发明的LCD装置的一个实施例的等价电路图。尽管该图为电路图，其中也显示了电路元件的实际几何布置位置。
图中的透明衬底SUB1通过液晶与透明衬底SUB2面对地放置。
在所述透明衬底SUB1的液晶面上形成沿图中x轴方向延伸并沿y轴方向平行排列的栅极线GL、和沿y轴方向延伸并沿x轴方向平行排列的漏极线DL。这些信号线所包围的矩形区域作为象素区，这些象素区的集合构成显示区AR。
在每个象素区中形成由一条栅极线GL提供的扫描信号(电压)驱动的薄膜晶体管TFT和由一条漏极信号线DL通过该薄膜晶体管TFT提供数据信号(电压)的象素电极PIX。
在象素电极PIX和与所述栅极线GL邻接的其他栅极信号线GL之间形成电容器Cadd，当所述薄膜晶体管TFT切断时进入象素电极PIX的信号可以通过该电容器保持很长时间。
每个象素区中的象素电极PIX在对置电极CT(图中没有画出)之间产生电场，其中，通常在夹着液晶与SUB1衬底面对的其他透明衬底SUB2液晶面的每个象素区中形成所述电极CT，因此，可以控制电极之间的液晶的透光率。
每条栅极线GL的一端连通到透明衬底的一侧(图中为左边)，在GL的这一端形成接线端部分GTM，GTM连接到包含透明衬底SUB上的垂直扫描电路的半导体集成电路芯片GDRC输出端处的凸点上。类似地，每条漏极信号线DL连接到透明衬底SUB1的一侧(图中为上边)，在DL的这一端形成接线端部分DTM，该接线端DTM与含有该透明衬底SUB1上数据信号驱动电路的半导体集成电路芯片DDRC输出端处的凸点连接。
半导体集成电路芯片GDRC和DDRC本身可以全部安装在透明衬底SUB1上，该安装方法称为‘COG’(玻璃上芯片)。
在半导体集成电路芯片GDRC和DDRC输入端处的凸点分别与在透明衬底SUB1上形成的接线端部分GTM2和DTM2连接，这些接线端部分GTM2和DTM2通过每个布线层分别与在透明衬底SUB1最近的外边缘处形成的接线端部分GTM3和DTM3连接。
该COG法特征在于半导体集成电路芯片GDRC和DDRC输出端处的凸点可以相互非常靠近地形成，因此每条栅极线GL的接线端部分GTM和每条漏极线DL的接线端部分DTM可以互相非常接近。
由于这些原因，不仅半导体集成电路芯片GDRC和DDRC输出端处的凸点，而且每条栅极线GL的接线端部分GTM和每条漏极线DL的接线端部分DTM都占据极小面积，这样引起的一个问题是，这些凸点和接线端部分GTM和DTM之间的连接电阻的增加不能被忽略。
透明衬底SUB2与透明衬底SUB1面对放置的方式是SUB2不与半导体集成电路干涉，SUB2所占据的面积小于SUB1占据的面积。
透明衬底SUB1借助于包围透明衬底SUB2的密封材料SL与SUB2安全地隔开，该密封材料也作为透明衬底SUB1和SUB2之间的液晶的密封物。
尽管上述说明针对采用COG法的LCD装置，但是本发明也可以用于TCP法。TCP法指以带载封装形式形成半导体集成电路的方法，这些半导体集成电路的输出接线端与透明衬底SUB1上的接线端连接，输入接线端与透明衬底SUB1附近的印刷电路板上的接线端连接。
象素结构
图1所示为透明衬底SUB1上一个象素区的结构平面图，该图对应于图2中点画线框A包围的区域。
图3为图2中IV-IV’部分的横截面图，也是透明衬底2的横截面图。
沿x轴方向延伸并沿y轴方向平行排列的栅极线GL在图1中所示透明衬底SUB1的液晶侧形成。
在本实施例中，栅极线GL是双层结构，其中下层由Al-Nd合金构成，上层由Mo-Zr合金构成。
采用该双层结构使得电阻值大大降低，使对应布线的横截面在蚀刻时能够成为锥形，如后面所述，栅极接线端GTM2和GTM3以及漏极接线端DTM2和DTM3的接触电阻降低。双层结构在其他方面的有效性可以通过后面的描述看出。
在透明衬底SUB1上形成由例如，SiN构成的绝缘膜GI，使得栅极线GL也被保护。
上述绝缘膜GI作为下述漏极线DL和栅极线GL的夹层绝缘膜，也作为下述薄膜晶体管TFT的栅极绝缘体，并且作为下述电容器Cadd的电介质膜。
在象素区左下部与栅极线GL重叠的区域形成由例如，a-Si构成的本征半导体层AS。(没有掺杂任何决定性的导电型杂质的半导体层称为本征型或简称为i型半导体。)
当在表面上形成源电极和漏电极时，i型半导体层AS作为MIS型薄膜晶体管TFT的半导体层，其中薄膜晶体管的栅电极构成所述栅极线的一部分。
这种MIS型薄膜晶体管TFT的源电极SD1和漏电极SD2形成的同时，在所述绝缘层GI上形成漏极线DL。
即，形成的多条漏极线DL在图中y轴方向延伸且沿x轴方向平行排列，并且所形成的一部分漏极线延伸到所述半导体层AS的表面，从而使每个延伸部分构成薄膜晶体管TFT的漏电极SD2。
此时，与所述漏电极SD2隔开的电极作为源电极SD1。如后面所述，为了保证该源电极与象素电极PIX连接，在象素区中间形成略微延长的源电极。
在漏电极SD2和源电极SD1的半导体层AS之间的结合部位形成掺杂有杂质的另一导体层，该半导体层作为接触层。
在所述半导体层AS形成以后，在该半导体层AS的表面上形成掺杂有杂质的薄膜半导体层，然后形成漏电极SD2和源电极SD1。用这些电极作为掩模对从所述两电极露出的掺杂杂质的半导体层进行蚀刻，从而得到本说明书的前面所述的薄膜晶体管结构。
为了提供具有更高分辨率和更高性能的LCD装置，需要同时实现两个要素：(A)提高薄膜晶体管TFT的开启电流量；(B)减小布线负载。
需要满足前一要求(A)的原因是，由于分辨率的提高减少了每条扫描线的选择时间，因而需要开启电流增加到足够大，以利用数据信号电压向象素电极PX充分充电。同样地，对于后一个要求(B)，由于分辨率的提高将增加扫描布线和数据布线之间交点的数目，因此必须减小每个交点处的电容，以抑制由于布线延迟造成的图像质量变差。
在本发明中，可以通过限制薄膜晶体管的沟道长度LCH在7微米以下满足上述两个要求。
在图1的象素区中以符号TFT表示的薄膜晶体管的沟道长度LCH是漏电极SD2和源电极SD1之间的距离。同样，沟道宽度WCH是与沟道长度LCH垂直方向上漏电极SD2或源电极SD1之中较短的一个长度。
众所周知，薄膜晶体管TFT开启电流的变化与其沟道长度LCH成反比，而与其沟道宽度成正比。增加开启电流方法是通过减小沟道LCH长度或增加沟道宽度WCH。如果沟道宽度WCH增加，将引起边缘效应，即漏电极SD2和源电极SD1面积的增加将增加与扫描布线重叠的面积，从而增加布线负载容量，而这与上述要求(B)相矛盾。因而可以看出，为了同时满足要求(B)，最好减小沟道长度LCH。更特别地，沟道长度需要限制在7微米以下。
沟道长度LCH如下确定：
如后面所述，在本发明中，采用通常的光刻术形成布线图。因此，通过溅射等方法在整个衬底上形成金属SD1和SD2膜之后，首先进行光致抗蚀剂的涂布、曝光和显影以构成出晶体管TFT的形状。此时，对应于沟道长度LCH的、利用光致抗蚀剂处理所形成的区域长度用LCHR表示(图中没有画出)。下一步，采用湿蚀刻法清除没有涂布光致抗蚀剂的区域，其中对于光致抗蚀剂图案轻微地进行侧面蚀刻。经过侧面蚀刻处理后，形成的SD1和SD2图案相应地比光致抗蚀剂的形状小。因此，由于这个差距而使沟道长度LCH增加。如果侧面蚀刻量用SEL表示，LCH为下面公式1所计算出的长度。
表达式1
LCH＝LCHR+SEL×2…………………………公式1
其中LCHR的最小值基本上由光刻术中所用光学曝光设备的分辨率决定。该分辨率取决于特定的电路板尺寸。对于LCD装置制造装置，分辨率范围在0.5到4.0微米之间。特别是为了能够大生产量的生产大尺寸高分辨率的LCD装置，要求电路板尺寸至少为550毫米×650毫米，此时的分辨率为大约4微米。同样，为了防止制造装置中可能存在的灰尘颗粒造成SD1和SD2短路所引起的缺陷图案形成导致产生点缺陷，LCHR最小值需要比实际要求的值稍微大一点，而不依赖于分辨率。
然后，为了将沟道长度减小到7微米以下，需要将侧面蚀刻量SEL减小到一定程度并使其波动最小化，因此需要为SD1和SD2选择适当材料。铬含量在2重量％以上且在5重量％以下的钼合金化膜和具有第一导电膜和第二导电膜的钼合金化膜层叠结构都是侧面蚀刻量小并且适用于SD1和SD2使用的材料，其中，第一导电膜铬含量在2重量％以上、5重量％以下，第二导电膜在第一导电膜之上且铬含量比第一导电膜低。同样，由于Mo-Cr的电阻率与Cr几乎相同，因而如后面所述能够有效地减小漏极接线端DTM的接触电阻。其他方面的有效性将通过下述介绍进行说明。
在透明衬底SUB1已形成漏极线DL(漏电极SD2和源电极SD1)的表面上形成由例如，SiN制成的钝化膜PSV以覆盖所述漏极线DL等。
该钝化膜PSV用于防止薄膜晶体管TFT和液晶的直接接触，形成的接触孔CH用于暴露出从所述薄膜晶体管TFT的源电极SD1延伸出的部分。
由例如，IZO(氧化铟锌)制成的透明象素电极PIX也在钝化膜PSV表面上形成，从而，覆盖象素区的一大部分。
形成的该象素电极PIX也覆盖钝化膜PSV的接触孔CH，因此，该象素电极与薄膜晶体管TFT的源电极SD1连接。
进而，在透明衬底SUB1已形成象素电极PIX的表面上，形成取向膜ORI1以覆盖所述象素电极PIX。例如，取向膜ORI1由树脂制成并且其表面在固定方向经过研磨。取向膜ORI1也与液晶LC接触，并且决定该液晶的初始取向。
偏光片POL1安装在透明衬底SUB1上的与液晶LC对置的面上。
在透明衬底SUB2的液晶面上形成黑矩阵BM将每个象素区分隔开。
黑矩阵BM用于防止外部光线发射到薄膜晶体管TFT上以优化显示对比度。
另外，在黑矩阵BM的孔处形成具有与每个象素区对应颜色的彩色滤光片FIL，该孔作为可以透射光线的基本象素区。
使用例如，具有相同颜色的滤光片作为沿y轴方向平行的每个象素区中的彩色滤光片，沿x轴方向为每个象素区依次重复放置例如，红色(R)、绿色(G)和兰色(B)滤光片。
例如，在透明衬底SUB2的形成黑矩阵BM和彩色滤光片FIL的表面上形成用树脂涂布方法制造并覆盖所述黑矩阵BM的平坦化膜OC，这样形成的该膜的表面可以避免伴随在形成黑矩阵BM和彩色滤光片FIL时的大的波动。
例如，在平坦化膜OC表面上形成每个象素区共有的由ITO构成的对置电极CT。
所述对置电极CT在该CT与每个象素区中象素电极之间产生对应于特定数据电平(电压)的电场来控制光的透射，并且如后面所述，通过上述偏光片POL1和POL2的适当结合控制这些电极之间液晶LC的取向。
进一步地，在透明衬底SUB2的已形成对置电极CT的表面上，形成取向膜ORI2，使其也覆盖所述对置电极CT。例如，取向膜ORI2由树脂构成，沿固定方向摩擦其表面。取向面ORI2也与液晶LC接触并决定该液晶初始取向。
偏光片POL2安装在透明衬底上与液晶LC的对置面上。
接线端部分的结构
图4为上述漏极接线端部分DTM的框图。图4(a)为互相平行的多个漏极接线端部分DTM之中的两个的平面图，图4(b)是图4(a)中b-b’部分的横截面图。
在透明衬底SUB1的表面上形成从显示区AR伸出的漏极线DL。
每条漏极线DL由铬含量在2重量％以上且在5重量％以下的钼合金化膜、或者由具有第一导电膜和第二导电膜的钼合金化膜层叠结构构成，其中，第一导电膜铬含量在2重量％以上、5重量％以下，第二导电膜在第一导电膜上并且铬含量比第一导电膜低。在下文中，这些膜称为Mo-Cr膜。
尽管漏极线DL最初用由SiN构成的钝化膜PSV覆盖，但是通过对漏极接线端形成区中的钝化膜PSV打孔而从钝化膜PSV上显露出来。
在对钝化膜PSV打孔时最好采用含有氟的干蚀刻气体进行。与湿蚀刻相比，干蚀刻在准确性和处理时间可控性方面非常优异，从而有利于形成接线端中的孔以及加工象素区中的接触孔。并且由于用于形成漏极信号线DL的Mo-Cr膜的干蚀刻阻力很大，在蚀刻时该膜不会被除去。
由例如，IZO(氧化铟锌)构成的导电氧化物膜ECO层叠在接线端形成区域中Mo-Cr信号线DL的暴露部分的外围，但不在该部分的中间。
换言之，导电氧化物膜ECO在位于孔外围的钝化膜PSV上形成，直通到该钝化膜的侧壁和漏极信号线DL的顶部。通过该孔露出的漏极信号线DL的中间部分不被导电氧化物膜ECO覆盖。
即，在漏极线DL的接线端部分的中间，可以与其他待连接电极建立直接连接而无须将信号布线通过导电氧化物膜ECO。
所形成的每个接线端部分DTM构造如图5所示，它可以通过各向异性导电膜(ACF)或片连接到半导体集成电路DDRC的凸点BUP上。此处，各向异性导电膜(ACF)是含有许多导电颗粒的片状树脂膜。该膜插在所述接线端DTM群和半导体集成电路DDRC之间，然后通过施加固定压力在所述凸点BUP和接线端DTM的导电构件(一部分是导电氧化物膜ECO，另一部分为Mo-Cr)之间通过所述导电颗粒建立导电连接。
即，各向异性导电膜(ACF)或片在接线端部分DTM处有一个该膜或片直接与由导电材料构成的漏极线DL连接(即，不通过导电氧化物膜ECO)的区域，因此可以大大减小相应的连接电阻。已经证明，Mo-Cr和导电氧化物膜ECO(如ITO或IZO)之间的电气连接电阻变得相对较小。如果漏极线DL由主要成分为铬而钼重量含量为0到50％的合金(下文中称为Cr-Mo)构成，Cr-Mo和导电氧化物膜ECO(如ITO或IZO)之间的电气连接电阻变得相当大，从而难于采用COG法安装。
即使导电氧化物膜在接线端部分DTM的外围形成，而不覆盖其中间部分，也可以充分避免该接线端部分DTM处电腐蚀的发生。
形成各向异性导电膜的树脂不仅可以作为透明衬底SUB1和需要稳固的其他部件(此时为半导体集成电路或柔性印刷电路板)之间的粘结剂，而且可以在一定程度上防止导致电腐蚀的湿气进入接线端。
图6所示为几个平行排列的漏极接线端部分DTM之中的两个以及半导体集成电路DDRC上与每个漏极接线端部分DTM连接的凸点BUP。如上所述，各向异性导电膜ACF插在这些电路元件之间。
漏极接线端部分DTM的电腐蚀是由于当例如水或电解液EA进入其与其他邻接漏极接线端部分DTM之间时，两者之间存在的电势差产生的电场所引起的氧化过程。因此，由于导电氧化膜ECO本身是被氧化，该膜存在于每个漏极接线端部分DTM的外围而作为所述氧化过程的抑制物。因此，可以阻止由导电氧化膜包围的漏极接线端部分DTM中间的漏极线DL被氧化。
漏极线DL由Mo-Cr构成。已经证明，Mo-Cr和导电氧化物膜ECO(如ITO或IZO)之间的电气连接电阻变得相对较小。因而，从这个方面考虑，漏极线DL的接线端部分DTM与其他电极之间的连接电阻总体上可以减小。
在本实施例中，已经介绍了漏极接线端部分的结构。其他接线端部分(即，半导体集成电路输入端处的接线端部分DTM2、通过布线层与该DTM2连接的接线端部分DTM3、栅极接线端部分GTM、半导体集成电路GDRC输入端处的接线端部分GTM2以及通过布线层与该GTM2连接的接线端部分GTM3)的结构是类似的，其中这些接线端与栅极线和布线层连接，在每个接线端部分的中间没有导电金属氧化物膜ECO，其中栅极线和布线层由Mo-Zr/Al-Nd层叠膜构成。已经证明，Mo-Zr和导电氧化物膜ECO(如ITO或IZO)之间的连接电阻变得相对较小。
制造工艺
上述LCD装置中透明衬底SUB1所采用的制造工艺的一个实施例用图7～9介绍如下。这些图中的字母表示工艺名称的缩写，图中左边为薄膜晶体管TFT部分，右边表示对应于图4中漏极接线端部分DTM的横截面图的工艺流程。
除了B和D，工艺A到F根据特定类型的光刻处理排序，每个工艺的所有横截面图表示所需处理以及光刻处理后的光致抗蚀剂的清除已经完成。此处，光刻处理表示从光致抗蚀剂涂布、显影，然后利用掩膜进行选择性曝光到光学处理等一系列操作，避免光刻处理的重复介绍。每个工艺介绍如下。
工艺A，图7
在由AN635 Glass(商品名)构成的透明衬底上，首先通过溅射工艺形成膜厚度为2000埃的Al-Nd层，然后通过溅射工艺连续形成膜厚度为400埃的Mo-Zr层。在经过光刻处理后，有选择地使用由磷酸、硝酸、乙酸、去离子水、氟化铵等组成的蚀刻剂对Mo-Zr和Al-Nd层一起进行蚀刻。
由此形成栅电极GT、栅极线GL、栅极接线端GTM、半导体集成电路GDRC输入端的接线端部分GTM2、通过布线层连接到GTM2上的接线端部分GTM3、半导体集成电路DDRC输入端处的接线端部分DTM2和通过布线层连接到DTM2上的接线端部分DTM3。
工艺B，图7
通过将氨水、硅烷和氮气充入等离子CVD装置形成厚度为3500埃的氮化硅膜，然后将硅烷和氢气充入等离子装置形成厚度为1200埃的i型非晶硅膜，在等离子装置中充入氢气和磷化氢气体形成厚度为300埃的N(+)型非晶硅膜。
工艺C，图7
经过光刻处理后，采用SF6和CCl4作为干蚀刻气体对N(+)型非晶硅膜或i型非晶硅膜进行有选择地蚀刻形成i型半导体层AS。
工艺D，图8
通过溅射工艺形成由MoCr构成的、厚度为2000埃的导电膜。在经过光刻处理后，采用类似于工艺A中的蚀刻剂对导电膜进行蚀刻。因此形成漏极线DL、源电极SD1、漏电极SD2和漏极接线端DTM。
如上所述，MoCr是铬重量含量在2％以上且在5％以下的钼合金化膜或者是具有第一导电膜和第二导电膜的钼合金化层叠结构，其中，第一导电膜铬重量含量在2％以上5％以下，第二导电膜在第一导电膜上并且铬含量比第一导电膜低。尽管此处导电膜可以是由如MoZr/AlNd/MoZr构成的三层膜，考虑到膜沉积需要很长时间、生产率低以及需要大型沉积设备而增加工厂投资等因素，这种结构不是很适合。
下一步，通过在干蚀刻装置中充入SF6和CCl4有选择地清除N(+)型半导体膜d0。
工艺E，图8
通过将氨水、硅烷和氮气充入等离子CVD装置形成厚度为3500埃的氮化硅膜。经过光刻处理后，采用SF6和CCl4作为干蚀刻气体对氮化硅膜有选择地进行蚀刻构图，形成钝化膜PSV和绝缘膜GI。由于它们的充分的干蚀刻阻力，在用SF6进行干蚀刻时MoZr和MoCr不会损坏，因此可以对氮化硅膜有选择地进行蚀刻。
工艺F，图9
通过溅射工艺厚度为1150埃、由IZO(氧化铟锌)构成的透明导电膜i1。经过光刻处理后，利用主要由草酸构成的蚀刻溶液对透明导电膜i1有选择地进行蚀刻。因此，形成栅极接线端部分GTM的顶层和漏极接线端部分DTM的顶层。
尽管在此实施例中采用IZO作为透明导电膜，也可以采用各向异性ITO膜。
由于采用草酸溶液作为蚀刻剂，可以对IZO和各向异性ITO进行处理而不会溶解用于其他信号线的铝合金、钼合金、铬合金等。因此，可以形成接线端部分GTM、DTM等中暴露的钼合金和其他合金而不会溶解本身暴露的合金，并且即使钝化膜PSV等中含有缺陷，也可以得到高生产率而不会溶解任何布线。
(实施例2)
图10所示为简化的COG安装，它使得半导体集成电路GDRC的数据和驱动电源电压能够利用半导体集成电路GDRC和DDRC的电气连接通过透明衬底SUB1上形成的总线GBL和DBL传递。
图10中，通过栅极电源总线和扫描信号总线GBL，由用于栅极半导体集成电路GDRC柔性印刷电路GFPC向该GDRC提供扫描信号和驱动电源电压。然后该数据被顺序传递给下一个栅极半导体集成电路GDRC，同时，信号被写入每个栅极半导体集成电路GDRC中。
由于漏电极线侧的负载很重，由用于供应电源的柔性印刷电路PFPC通过电源总线PBL供给漏电极半导体集成电路DDRC的驱动电源电压。由数据用柔性印刷电路DFPC通过数据总线DBL向漏电极半导体集成电路DDRC提供数据。然后数据被顺序传递给下一个漏电极半导体集成电路DDRC，同时信号被写入每个漏电极半导体集成电路DDRC中。
在所有连接到栅电极半导体集成电路GDRC的电源信号线中，驱动电源布线和其他布线负载很重。因而，需要在漏极侧具有与用于供应电源的柔性印刷电路PFPC类似的柔性印刷电路。然而，即使在此情况下，由于比常规方案中需要的信号线数量少因此可以减小柔性电路宽度而减少成本。
可以通过减小GDRC和DDRC半导体集成电路凸点BUP与接线端GTM、GTM2、GTM3、DTM、DTM2和DTM3之间的接触电阻，并减小总线GBL和DBL的阻值实现上述数据传输方案。如前所述，在本实施例中，不仅总线GBL和DBL由低电阻MoZr/AlNd构成，而且接线端GTM、GTM2、GTM3、DTM、DTM2和DTM3也是相同构成从而保证MoZr和ACF之间以及DTM和MoCr之间直接接触，因此使得上述数据传输方案得以实现。
采用该方案可以无需在栅极边提供FPC且在漏极边将FPC最小化，这些措施使得连接可靠性极大提高，也使得显示装置边缘效应更窄。FPC尺寸的进一步减小使得FPC制造成本降低。
(实施例3)
导电氧化膜ECO层叠在接线端部分周围的结构可以用于例如，每条栅极线GL或每条漏极线DL的所有各自的接线端部分。
相反地，也可以将上述结构仅用于例如间隔位置处大致平行排列的接线端部分，在此情况下，在任何其他接线端部分处不形成导电氧化膜。
上述情况是可以的，因为考虑到接线端部分的电腐蚀是其与邻接的其他接线端部分之间存在的电解液引起两者之间电势差而导致的氧化反应，在一个接线端部分提供元件(在本实施例中为导电氧化膜)可以具有充分效果而不会引起所述氧化现象。
因此，一个没有形成导电氧化膜ECO的接线端部分出现在每个接线端部分的外围，而在与该接线端邻接部分的其他接线端部分处可以在对应接线端部分的外围上形成导电氧化膜ECO。
或者，如果邻接接线端之间的平均电场接近为零，导电氧化膜无需总在接线端部分处形成并近似平行排列。更特别地，这些接线端可能是例如，提供不断改变的交流电信号的数据输出接线端，或者仅提供进入半导体集成电路的所有类型数据信号中的数字信号的接线端。
(实施例4)
在上述实施例中，介绍了所谓垂直电场型像素结构。当然上述实施例不限于这个像素结构，例如也可以应用到水平电场型象素结构。
图11为LCD装置中水平电场型像素结构的一个实施例的平面图。
在这种类型的像素结构中，对置电极CT在透明衬底SUB1的形成有像素电极PX的液晶侧形成，这些电极的每一个交替排列成条纹图案(该图中，沿图的y轴方向延伸)。
像素电极PX和对置电极CT夹着绝缘膜形成在不同层上，其间产生的所有电场中，只有成分几乎平行于那些透明衬底SUB1的电场可以控制液晶的透光率。
每个电极在其延伸方向上具有多条曲线，因为其采用所谓多域(multi-domain)设计，即在像素电极PX和对置电极CT之间产生的电场方向形成两个不同的区，从而在从相对于显示屏幕的不同方向观看时不会产生彩色色调的改变。
每个像素区在沿x轴方向延伸沿y轴方向平行排列的栅极线GL和沿y轴方向延伸沿x轴方向平行排列的漏极线DL所包围的区域中形成，尽管它们通过薄膜晶体管与像素电极PX连接并且漏极信号线DL具有与图1所示相同结构，但是它们的不同之处在于，形成向每个对置电极CT提供对置电压信号的对置电极信号线CL。
此时，像素电极PX、漏极线DL和晶体管部分的源电极SD1和漏电极SD2由铬含量在2重量％以上且在5重量％以下的钼合金化膜或者具有第一导电膜和第二导电膜的钼合金化层叠结构构成，其中，第一导电膜铬含量在2重量％以上、5重量％以下，第二导电膜在第一导电膜上并且铬含量比第一导电膜低。如上所述，采用MoCr使得其侧面蚀刻量SEL减小到一定水平，而沟道长度LCH减小到7微米以下。
对于水平电场型，必须注意如下：
如果像素电极PX的横截面形状变差，更具体地，如果其锥形呈现峭壁线形状，电极两边可能没有研磨。此情况下，当显示黑色时，光线将从该部分泄露，导致呈现出对比度变差的显示质量缺陷。尽管与图11在结构上轻微不同，图12所示也是水平电场型像素以及在显示黑色过程中采用光学显微镜观察获得的照片。从图12可以看出，像素电极的两边显现为白色(图中以LK表示)。图13所示为像素电极PX的横截面图形状(采用扫描电子显微镜观察得到)。从图中可以看出，具有峭壁型部分的布线的两边显现白色。然而在该实施例中，像素电极PX由Mo-Cr构成，并且由于其横截面形成本书面说明中前述的前向锥形形状，从而消除了对比度变差的缺陷。
此前已经图示和介绍了涉及本发明的几个实施例。然而本发明不仅限于这些实施例，可以在我们可获得的知识范围内进行灵活地修改或改进。因此，权利要求范围不仅限于此前图示和介绍的细节，还包括上面提及的修改和改进。

Claims (26)

1.一种液晶显示装置，包括：一对衬底、在该一对衬底之间容纳的液晶层、在两个衬底之一上形成的多条扫描线、与所述扫描线交叉构成矩阵形式的多条数据线、在扫描线和数据线交叉点附近形成的薄膜晶体管、以及与该薄膜晶体管连接的象素电极，其中，每个薄膜晶体管的源电极和漏电极以及每条数据线都由钼合金构成，该钼合金中的铬含量在2重量％以上、5重量％以下。
2.如权利要求1中所述的液晶显示装置，其中，每个薄膜晶体管的沟道长度在7微米以下。
3.如权利要求1或2中所述的液晶显示装置，其中，其构造成所述钼合金和各向异性导电膜在上述每条数据线的接线端处直接接触。
4.如权利要求1或2中所述的液晶显示装置，其中，每条扫描线都含有铝或铝合金，并且每个象素电极都用主要为非晶态相的氧化铟锡或氧化铟锌构成。
5.如权利要求1或2中所述的液晶显示装置，其中，每条扫描线都用具有铝或铝合金构成的下层和钼合金构成的上层的膜层叠结构构成，该钼合金中的锆含量在2.6重量％以上、23重量％以下，并且每个象素电极都用主要为非晶态相的氧化铟锡或氧化铟锌构成。
6.如权利要求1或2中所述的液晶显示装置，其中，其驱动芯片安装在透明衬底上。
7.如权利要求6中所述的液晶显示装置，其中，相邻的驱动芯片导电连接成在所述驱动芯片之间传送显示数据的至少一部分和/或参考电势数据的至少一部分，并且所述两个衬底之中只有具有所述薄膜晶体管的衬底形成有布线并作为所述导电连接的一部分。
8.一种液晶显示装置，包括：一对衬底、在该一对衬底之间容纳的液晶层、在两个衬底之一上形成的多条扫描线、与所述扫描线交叉构成矩阵形式的多条数据线、在扫描线和数据线交叉点附近形成的薄膜晶体管、以及与该薄膜晶体管连接的象素电极，其中，每个薄膜晶体管的源电极和漏电极以及每条数据线都是由具有第一导电膜和第二导电膜的膜层叠结构构成，第一导电膜由以钼合金为主要成分的合金构成，该钼合金中的铬含量在2重量％以上、5重量％以下，第二导电膜是位于第一导电膜上的钼合金并且其铬含量比第一导电膜低。
9.如权利要求8中所述的液晶显示装置，其中，每个薄膜晶体管的沟道长度在7微米以下。
10.如权利要求8或9中所述的液晶显示装置，其中，其构造成所述钼合金和各向异性导电膜在上述每条数据线的接线端处直接接触。
11.如权利要求8或9中所述的液晶显示装置，其中，每条扫描线都含有铝或铝合金，并且每个象素电极都用主要为非晶态相的氧化铟锡或氧化铟锌构成。
12.如权利要求8或9中所述的液晶显示装置，其中，每条扫描线都用具有铝或铝合金构成的下层和钼合金构成的上层的膜层叠结构构成，该钼合金中的锆含量在2.6重量％以上、23重量％以下，并且每个象素电极都用主要为非晶态相的氧化铟锡或氧化铟锌构成。
13.如权利要求8或9中所述的液晶显示装置，其中，其驱动芯片安装在透明衬底上。
14.如权利要求13中所述的液晶显示装置，其中，相邻的驱动芯片导电连接成在所述驱动芯片之间传送显示数据的至少一部分和/或参考电势数据的至少一部分，并且所述两个衬底之中只有具有所述薄膜晶体管的衬底形成有布线并作为所述导电连接的一部分。
15.一种液晶显示装置，包括：一对衬底、在该一对衬底之间容纳的液晶层、在两个衬底之一上形成的多条扫描线、与所述扫描线交叉构成矩阵形式的多条数据线、在扫描线和数据线交叉点附近形成的薄膜晶体管、以及在两个衬底之一上在由所述扫描线和数据线围成区域中的多个象素中形成的至少一对象素电极和对置电极，通过根据扫描信号线提供的扫描信号所驱动的所述薄膜晶体管向所述象素电极提供数据信号，通过在所述象素上形成的对置电压信号线向所述对置电极提供参考电压，其中，每条数据线和象素电极都由以钼合金为主要成分的合金构成，该钼合金中的铬含量在2重量％以上、5重量％以下。
16.如权利要求15中所述的液晶显示装置，其中，每个薄膜晶体管的源电极和漏电极的膜结构与所述数据线和象素电极相同，并且薄膜晶体管的沟道长度在7微米以下。
17.如权利要求15或16中所述的液晶显示装置，其中，每条扫描线都含有铝或铝合金。
18.如权利要求15或16中所述的液晶显示装置，其中，每条扫描线都用具有铝或铝合金构成的下层和钼合金构成的上层的膜层叠结构构成，该钼合金中的锆含量在2.6重量％以上、23重量％以下。
19.如权利要求15或16中所述的液晶显示装置，其中，其驱动芯片安装在透明衬底上。
20.如权利要求19中所述的液晶显示装置，其中，相邻的驱动芯片导电连接成在所述驱动芯片之间传送显示数据的至少一部分和/或参考电势数据的至少一部分，并且所述两个衬底之中只有具有所述薄膜晶体管的衬底形成有布线并作为所述导电连接的一部分。
21.一种液晶显示装置，包括：一对衬底、在该一对衬底之间容纳的液晶层、在两个衬底之一上形成的多条扫描线、与所述扫描线交叉构成矩阵形式的多条数据线、在扫描线和数据线交叉点附近形成的薄膜晶体管、以及在两个衬底之一上在所述扫描线和数据线之间的区域中的多个象素中形成的至少一对象素电极和对置电极，通过根据扫描信号线提供的扫描信号所驱动的所述薄膜晶体管向所述象素电极提供数据信号，通过在所述象素上形成的对置电压信号线向所述对置电极提供参考电压，其中，每条数据线和象素电极都由具有第一导电膜和第二导电膜的膜层叠结构构成，第一导电膜由主要成分为钼合金的合金构成，该钼合金中的铬含量在2重量％以上、5重量％以下，第二导电膜是位于第一导电膜上的钼合金且其铬含量比第一导电膜低。
22.如权利要求21中所述的液晶显示装置，其中，每个薄膜晶体管的源电极和漏电极的膜结构与所述数据线和象素电极相同，且薄膜晶体管的沟道长度在7微米以下。
23.如权利要求21或22中所述的液晶显示装置，其中，每条扫描线都含有铝或铝合金。
24.如权利要求21或22中所述的液晶显示装置，其中，每条扫描信号线都用由铝或铝合金构成的下层和钼合金构成的上层的膜层叠结构构成，该钼合金中的锆含量在2.6重量％以上、23重量％以下。
25.如权利要求21或22中所述的液晶显示装置，其中，其驱动芯片安装在透明衬底上。
26.如权利要求25中所述的液晶显示装置，其中，相邻的驱动芯片导电连接成在所述驱动芯片之间传送显示数据的至少一部分和/或参考电势数据的至少一部分，并且所述两个衬底之中只有具有所述薄膜晶体管的衬底形成有布线并作为所述导电连接的一部分。
CNB01125369XA 2000-11-10 2001-08-31 液晶显示装置 Expired - Fee Related CN1226662C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000349305A JP2002148659A (ja) 2000-11-10 2000-11-10 液晶表示装置
JP349305/2000 2000-11-10

Publications (2)

Publication Number Publication Date
CN1353411A CN1353411A (zh) 2002-06-12
CN1226662C true CN1226662C (zh) 2005-11-09

Family

ID=18822730

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01125369XA Expired - Fee Related CN1226662C (zh) 2000-11-10 2001-08-31 液晶显示装置

Country Status (5)

Country Link
US (2) US6522370B2 (zh)
JP (1) JP2002148659A (zh)
KR (1) KR100481344B1 (zh)
CN (1) CN1226662C (zh)
TW (1) TWI225568B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
JP2002090774A (ja) * 2000-09-14 2002-03-27 Hitachi Ltd 液晶表示装置とその製造方法および装置
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
TWI292836B (zh) * 2001-10-31 2008-01-21 Chi Mei Optoelectronics Corp
TW588184B (en) * 2002-07-30 2004-05-21 Hong-Da Liu Ultra minimal roughness reflective layer for pixel designed thin film transistor and liquid crystal display
KR100874643B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7361027B2 (en) * 2002-12-25 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Contact structure, display device and electronic device
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
JP2004361443A (ja) * 2003-06-02 2004-12-24 Advanced Display Inc 表示装置および表示装置の製造方法
US7372528B2 (en) * 2003-06-09 2008-05-13 Samsung Electronics Co., Ltd. Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
KR100997963B1 (ko) * 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101012792B1 (ko) * 2003-12-08 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
JP4761425B2 (ja) * 2004-05-12 2011-08-31 株式会社 日立ディスプレイズ 表示装置および表示装置の製造方法
TWI268616B (en) * 2004-05-14 2006-12-11 Nec Lcd Technologies Ltd Active matrix substrate and method of manufacturing the same
KR101055209B1 (ko) * 2004-12-30 2011-08-08 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101108391B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
KR101263193B1 (ko) * 2006-05-02 2013-05-10 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
CN108807708B (zh) 2013-03-07 2021-08-03 株式会社半导体能源研究所 手表型便携式信息终端
KR102162884B1 (ko) * 2013-11-26 2020-10-08 엘지디스플레이 주식회사 영상표시장치의 제조방법
CN105304646A (zh) * 2015-10-19 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
DE112016006619T5 (de) * 2016-03-18 2018-12-06 Mitsubishi Electric Corporation Dünnschichttransistor, Dünnschichttransistor-Substrat, Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines Dünnschichttransistors
CN106707626B (zh) * 2017-02-24 2019-11-15 深圳市华星光电半导体显示技术有限公司 液晶显示面板及液晶显示装置
CN110265474B (zh) 2019-07-22 2022-05-13 京东方科技集团股份有限公司 Oled显示基板及其制备方法和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP3132310B2 (ja) * 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100472175B1 (ko) * 1997-08-25 2005-06-28 삼성전자주식회사 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
JP3674953B2 (ja) * 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
JPH10339884A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
KR100476622B1 (ko) * 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
KR100489873B1 (ko) * 1999-12-31 2005-05-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US6707512B2 (en) 2004-03-16
US20020057394A1 (en) 2002-05-16
TWI225568B (en) 2004-12-21
JP2002148659A (ja) 2002-05-22
CN1353411A (zh) 2002-06-12
US6522370B2 (en) 2003-02-18
KR20020036674A (ko) 2002-05-16
US20030147020A1 (en) 2003-08-07
KR100481344B1 (ko) 2005-04-07

Similar Documents

Publication Publication Date Title
CN1226662C (zh) 液晶显示装置
CN1092343C (zh) 液晶显示装置及其制造方法
CN1268968C (zh) 液晶显示装置及其制造方法
CN1178098C (zh) 液晶显示装置
CN1288490C (zh) 液晶显示装置用基板和使用它的液晶显示装置
CN1550857A (zh) 水平电场施加型液晶显示器及其制造方法
US20020008799A1 (en) Liquid crystal display unit
CN1178195C (zh) 液晶显示器
CN1469176A (zh) 液晶显示器及其驱动方法
CN1639624A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN1495478A (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN1488083A (zh) 液晶显示器的薄膜晶体管阵列板及其制造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1410957A (zh) 显示装置
CN1652005A (zh) 显示装置及其制造方法
CN1940688A (zh) 显示装置及其制造方法
CN1808252A (zh) 薄膜晶体管阵列面板和包括该面板的液晶显示器
CN1356723A (zh) 半导体芯片安装基板、电光装置、液晶装置、电致发光装置及电子机器
CN1779753A (zh) 显示器用基板、电光装置、电子仪器
CN1866527A (zh) 薄膜晶体管阵列面板及其方法
CN100351688C (zh) 液晶显示装置
CN1932595A (zh) 液晶显示器及其制造方法
CN101075579A (zh) 导线结构、像素结构、显示面板、光电装置及其形成方法
CN1794066A (zh) 薄膜晶体管阵列面板及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20111118

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111118

Owner name: IPS ALPHA SUPPORT CO., LTD.

Free format text: FORMER OWNER: HITACHI DISPLAY CO., LTD.

Effective date: 20111118

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111118

Address after: Hyogo

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: IPS pioneer support society

Effective date of registration: 20111118

Address after: Chiba County, Japan

Patentee after: IPS Pioneer Support Society

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111118

Address after: Chiba County, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CI01 Publication of corrected invention patent application

Correction item: Patentee

Correct: Hitachi Display Corporation|Chiba County, Japan|Panasonic Liquid Crystal Display Co., Ltd.

False: Panasonic Liquid Crystal Display Co., Ltd.|Hyogo

Number: 52

Volume: 27

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

ERR Gazette correction

Free format text: CORRECT: PATENTEE; FROM: PANASONIC LCD CO., LTD.: TO: HITACHI DISPLAY CO., LTD.:; PANASONIC LCD CO., LTD.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20020612

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Liquid crystal display device

Granted publication date: 20051109

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051109

Termination date: 20200831