JP2006330021A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2006330021A
JP2006330021A JP2005148993A JP2005148993A JP2006330021A JP 2006330021 A JP2006330021 A JP 2006330021A JP 2005148993 A JP2005148993 A JP 2005148993A JP 2005148993 A JP2005148993 A JP 2005148993A JP 2006330021 A JP2006330021 A JP 2006330021A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
crystal display
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005148993A
Other languages
English (en)
Inventor
Masaki Nakahori
正樹 中堀
Yusuke Uchida
祐介 内田
Kensuke Nagayama
顕祐 長山
Nobuaki Ishiga
展昭 石賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005148993A priority Critical patent/JP2006330021A/ja
Priority to TW095106097A priority patent/TW200642086A/zh
Priority to US11/360,589 priority patent/US20060261335A1/en
Priority to CNA2006100682415A priority patent/CN1869796A/zh
Priority to KR1020060045970A priority patent/KR100812321B1/ko
Publication of JP2006330021A publication Critical patent/JP2006330021A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 本発明は、非晶質の導電性膜を所定のエッチャントを用いて、所定の形状にパターニングし、当該パターニングされた導電性膜を覆うように保護絶縁膜を形成したとしても、当該保護絶縁膜の異常成長を防止することができる、液晶表示装置を提供することを目的とする。
【解決手段】 本発明の一例に係る液晶表示装置は、上面に薄膜トランジスタが形成されているガラス基板1と、上面に対向電極が形成されているカラーフィルタ基板16との間に、液晶が封止されている。そして、画素電極10は、薄膜トランジスタのドレイン電極と接続されている。また、画素電極10は、透明性を有する保護絶縁膜13により、覆われている。当該画素電極10は、InとZnとを含む酸化化合物を有している。
【選択図】 図3

Description

この発明は、液晶表示装置に係る発明であり、特に、電極間の短絡防止のために形成された保護絶縁膜を有する液晶表示装置に関するものである。
液晶表示装置は、ガラス等の透明絶縁性基板上に薄膜トランジスタをマトリクス状に配置したアクティブマトリクス型のアレイ基板と、対向電極を備えたカラーフィルタ基板との間に、液晶を封入することにより構成されている。
当該液晶表示装置は、フラットパネルディスプレイとして商品化されており、ノートパソコンやその他のOAモニター等に適用されている。
上記構成の液晶表示装置において、アレイ基板上に形成される画素電極(反射型表示装置または半透過型表示装置の場合には、Al合金等により形成される反射電極を含む)と、上記対向電極との間に所定の電圧を印加する。すると、液晶分子の配向状態が適宜変化し、所定の画像表示を行うことができる(特許文献1参照)。
上記構成の液晶表示装置の製造方法において、画素電極をパターニングする場合には、当該画素電極の材料に応じてエッチャントは異なる。例えば、画素電極が非晶質の透明導電膜の場合には、蓚酸などの弱酸を用いる必要がある。また、画素電極が結晶性の透明導電膜の場合には、王水などの強酸を用いる必要がある。
ところで、画素電極の下層には、絶縁膜を介してゲート電極やソース電極が形成されている。このような構成において、低抵抗化のために、ゲート電極やソース電極の少なくとも一方が、Al合金やMo合金を含む材料から形成されている場合には、画素電極のパターニングの際にエッチャントとして王水等の強酸を用いると、表示不良を引き起こす。
つまり、画素電極の下層にある絶縁膜のピンホールを介して王水等の強酸が、より下層に形成されている上記材料から構成されているゲート電極等に到達する。そして、当該強酸による腐食が当該ゲート電極等で発生する。このようにしてゲート電極等が腐食すると、表示不良が引き起こされる。
以上のことから、ゲート電極等の材料にAl合金等を採用する場合には、画素電極のパターニングの際に使用するエッチャントは、蓚酸等の弱酸を用いることが必要となる。したがって、画素電極としては、蓚酸等の弱酸性のエッチャントによるエッチングが可能な、非晶質のITO膜(透明導電膜)を採用する必要がある(特許文献2参照)。
なお、金属などの導電性の異物がカラーフィルタ基板とアレイ基板との間に挟まった場合には、対向電極と画素電極とが短絡し、点欠陥などの表示不良が発生する恐れがある。当該表示不良を防止するために、画素電極(反射型表示装置または半透過型表示装置の場合には、反射電極も含む)を覆うように、保護絶縁膜が形成されている。
特開2003−50389号公報 特開2003−51496号公報
上記のように、ゲート電極等の材料にAl合金等を採用する場合には、画素電極として、少なくともエッチング処理を行う時点では、非晶質のITO膜を採用する必要がある。
ところが、非晶質のITOを蓚酸等でエッチングすることにより画素電極をパターニングすると、ITO膜を除去した領域において、当該非晶質のITO中に微小に混入する結晶ITOが残渣物として発生する。そして、当該画素電極を覆うように保護絶縁膜を成膜させると、ITO膜を除去した領域において、粒状のITO残渣物の影響で保護絶縁膜が異常成長することが発見された。
また、非晶質のITO膜からなる画素電極上に、保護絶縁膜として窒化珪素膜を形成したとする。すると、当該窒化珪素膜の形成過程において、アンモニアや水素ガスがプラズマ分解し、水素ラジカルが生成される。当該水素ラジカルの影響により、ITO膜上(画素電極上)においてInの還元反応が起こり、画素電極上において窒化珪素膜が異常に成長することも分かった。
このように、ITOを除去した領域のみならず、ITO上においても保護絶縁膜の異常成長が発生し、結果として、当該液晶表示装置の表示不良を引き起こしている。
そこで、本発明は、非晶質の導電性膜を所定のエッチャントを用いて、所定の形状にパターニングし、当該パターニングされた導電性膜を覆うように保護絶縁膜を形成したとしても、当該保護絶縁膜の異常成長を防止することができる、液晶表示装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項1に記載の液晶表示装置は、薄膜トランジスタが形成されている、第一の基板と、前記第一の基板と対向しており、対向電極が形成されている第二の基板と、前記第一の基板と前記第二の基板との間に封止されている液晶と、前記薄膜トランジスタのドレイン電極と接続されている画素電極と、前記画素電極を覆う、透明性を有する保護絶縁膜とを、備えており、前記画素電極は、InとZnとを含む酸化化合物を有している。
また、本発明に係わる請求項2に記載の液晶表示装置は、薄膜トランジスタが形成されている、第一の基板と、前記第一の基板と対向しており、透明性を有する対向電極が形成されている第二の基板と、前記第一の基板と前記第二の基板との間に封止されている液晶と、前記薄膜トランジスタのドレイン電極と接続されている画素電極と、前記画素電極と接続している反射電極と、前記反射電極上に形成されている透明導電膜と、前記透明導電膜を覆う、透明性を有する保護絶縁膜とを、備えており、前記透明導電膜は、InとZnとを含む酸化化合物を有している。
本発明の請求項1または請求項2に記載の液晶表示装置では、画素電極または透明導電膜は、InとZnとを含む酸化化合物を有しているので、非晶質膜中に結晶粒(結晶性酸化物)が存在しない状態で、当該画素電極または透明導電膜のパターニングを実施することができる。したがって、蓚酸系のエッチャントにより、当該画素電極または透明導電膜をエッチング(パターニング)したとしても、当該エッチング後に、エッチング残渣が発生することを防止できる。よって、その後に保護絶縁膜を形成しても、当該保護絶縁膜13の異常成長を防止することができる。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
<実施の形態1>
図1は、本実施の形態に係る液晶表示装置が備える、アクティブマトリクス型アレイ基板の一部を示す、透視平面図である。
本実施の形態に係る液晶表示装置は、ゲート電極2とソース電極6とがマトリクス状に配設されている(図2では、マトリクス形状の一部のみが図示されている)。そして、当該ゲート電極2とソース電極6との交差点近傍において、薄膜トランジスタが形成されている。なお、薄膜トランジスタは、ゲート電極2、ソース電極6およびドレイン電極7を備えている。また、ゲート電極2とソース電極6とで区画されている各領域において、各画素が形成されている。
また、本実施の形態に係る液晶表示装置は、一画素において、反射部と透過部を有する半透過型液晶表示装置である。ここで、反射部には、画素電極10と反射電極11とが形成されており、透過部には、画素電極10のみが形成されている。
図1は、当該構成を有するアクティブマトリクス型アレイ基板の一部を示す、透視平面図である。また、図1のA−A断面図を図2に示す。ここで、アレイ基板は、図2に示すように、ガラス基板1上に各部材が形成されている基板である。
図2に示すように、ガラス等の透明絶縁性基板であるガラス基板1上には、ゲート電極2が形成されている。また、ゲート電極2を覆うように、ゲート絶縁膜3が形成されている。また、ゲート絶縁膜3の所定の箇所上には、半導体膜層4とオーミックコンタクト層5とが当該順に積層された、積層構造が所定のパターンで形成されている。また、オーミックコンタクト層5とゲート絶縁膜3上には、所定の形状にパターニングされたソース電極6およびドレイン電極7が形成されている。
なお、ゲート電極2、ソース電極6およびドレイン電極7等から薄膜トランジスタが形成されている。
ここで、低抵抗化のため、ゲート電極2、ソース電極6およびドレイン電極7のいずれかには、MoまたはAlが含まれている。このように、ゲート電極2等には、MoもしくはAlが含まれている。したがって、上述の通り、その後の画素電極10のエッチング処理の際に使用するエッチャントは、蓚酸等の弱酸のものである必要がある。また、このように、弱酸性のエッチャントにより、画素電極10のエッチング処理が施されるので、少なくともエッチング処理前の画素電極10は、当該弱酸性のエッチャントによるエッチングを可能な、非晶質性である必要がある。
また、ソース電極6とドレイン電極7とが形成されている領域以外のオーミックコンタクト層5は、除去されている。
また、図2に示すように、ソース電極6およびドレイン電極7上には、無機質材料からなる窒化珪素膜等のパッシベーション膜8が形成されている。パッシベーション膜8上には、アクリル等の樹脂からなり表面内に凹凸形状を有する有機膜9が形成されている。さらに、有機膜9上には画素電極10が、当該画素電極10上には反射電極11とが、各々所定のパターンで形成されている。
ここで、画素電極10は、少なくともエッチングする段階においては、非晶質の透明性を有する導電膜である。また、画素電極10は、パッシベーション膜8および有機膜9に形成されたコンタクトホール12を介して、下層のドレイン電極7と接続されている。また、ゲート絶縁膜3、パッシベーション膜8および有機膜9が除去されることにより、ガラス基板1の表面の一部が露出(当該露出部分を、透過部14と称する)しており、当該当該部14を被覆するように、延在して画素電極10が形成されている。
また、反射電極11は、下層反射電極11aと上層反射電極11bの2層構造を有している。なお、反射電極11は、上記透過部14には形成されていない。また、表面が凹凸形状である有機膜9上に反射電極11が形成されているため、当該反射電極11も凹凸形状を有する。当該反射電極11の凹凸形状により、光の乱反射を起こすことができる。
また、図2に示すように、有機膜9、画素電極10および反射電極11を覆うように、透明性を有する保護絶縁膜13が形成されている。
また、図3の断面図が示すように、液晶表示装置は、上記構成を備えるアレイ基板と対向して、カラーフィルタ基板16が配設されている。
ここで、カラーフィルタ基板16には、対向電極15が形成されており、当該対向電極15を覆うように、配向膜17が塗布されている。また、アレイ基板(ガラス基板1)の最上層にも、配向膜17が塗布されている。また、カラーフィルタ基板16とアレイ基板とは、シール剤18を介して貼り合わされており、両基板間には、導電性異物19を含んだ液晶20が封入されている。
図3に示すように、画素電極10(または、反射電極11)と対向電極15との間に、導電性異物19が存在している。ここで、当該導電性異物19が配向膜17を突き破ったとしても、保護絶縁膜13により画素電極10(または、反射電極11)は覆われているので、画素電極10(または、反射電極11)と対向電極15との間で、短絡が生じることは無い。したがって、当該短絡に起因する表示不良を防止した液晶表示装置を提供できる。
上記構成の本実施の形態に係る液晶表示装置において、画素電極10は、以下の成分を含んでいる。
つまり、本実施の形態において、画素電極10は、In、Znを含む酸化化合物(IZO)あるいは、In、ZnおよびSnを含む酸化化合物からなる、透明導電膜である。なお、画素電極10は、上記の通りエッチング処理段階では、少なくとも非晶質性である。
画素電極10にZn酸化物を含有させることにより、比較的結晶化温度が高くなる。よって、非晶質膜中に結晶粒(結晶性酸化物)が存在しない状態で、当該画素電極10のパターニングを実施することができる。したがって、蓚酸系のエッチャントにより、当該画素電極10をエッチング(パターニング)したとしても、当該エッチング後に、エッチング残渣が発生することを防止できる。
このように、エッチング残渣が存在しないことから、非晶質の透明性導電膜からなる画素電極10上だけ無く、当該透明性導電膜をパターニングにより除去し有機膜9が露出している箇所においても、上記のような粒状のITO残渣物に起因した保護絶縁膜13の異常成長を防止することができる。
ここで、画素電極10が、In、ZnおよびSnを含む酸化化合物からなる、非晶質の透明導電膜である場合には、例えばIn2O3、SnO2およびZnOの総量に対する、ZnOの重量パーセント比を制限することが望ましい。
なぜなら、総量に対するZnOの重量パーセント比が低すぎると、上記エッチング後の残渣の発生は防止できるものの、結晶化温度が低下する傾向にあり(つまり、結晶化が容易に行われる傾向となり)、画素電極10の加工性が困難となるからである。一方、総量に対するZnOの重量パーセント比が高すぎると、画素電極10の抵抗値が増大するからである。
発明者は、In2O3、SnO2およびZnOの総量に対するZnOの重量パーセント比が、1wt%以上、10wt%以下の範囲であれば、エッチング残渣の発生を防止できると共に、上記各問題(つまり、結晶化温度や抵抗値の問題)が生じないことを確認した。
例えば、重量パーセント比において、In2O3:SnO2:ZnO=89:5:6、の場合には、画素電極10の結晶化温度は、約250℃程度になる。画素電極10の結晶化温度がこの程度まで高くなると、エッチング残渣の発生も防止でき、かつ当該画素電極10の加工性の問題も生じない。
なお、保護絶縁膜13の成膜、あるいはトランジスタの性能安定化のための熱処理を加える工程を追加するために、エッチングする段階では非晶質であった透明導電膜が、アレイ工程の最終段階で結晶化する場合もあり得る。
次に、本実施の形態に係る液晶表示装置の製造方法について説明する。
まず、図4に示すように、ガラス基板1上に、所定のパターンのゲート電極2を形成する。具体的には、以下の通りである。
例えば、公知のArガスを用いたスパッタリング法により、ガラス基板1上に、MoあるいはMo合金等の高融点金属を200〜300nmの厚さで成膜する。ここで、スパッタリング条件は、以下の通りである。スパッタリング方式はDCマグネトロンスパッタリング方式、成膜パワー密度は3W/cm2、Arガス流量は100sccm、成膜時圧力は0.2〜0.4Pa、成膜時温度は100〜180℃である。
当該高融点金属の成膜後、第一回目のフォトリソグラフィ工程により、当該高融点金属上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、公知の硝酸+酢酸+リン酸+純粋を含むエッチャントを用いて、高融点金属をエッチングする。その後、上記レジストパターンを除去することにより、ガラス基板上に、所定のパターンのゲート電極2が形成される(図4)。
次に、図4に示すように、ゲート電極2を覆うように、ガラス基板1上に、ゲート絶縁膜3、半導体層4およびオーミックコンタクト層5を当該順に成膜する。その後、半導体層4およびオーミックコンタクト層5から成る半導体積層を、所定の形状にパターニングする。当該工程までの液晶表示装置の平面図を図5に示す。なお、図5のA−A断面図が図4である。ここで、図5において、ゲート電極2は下層に存するため点線にて図示している。
ゲート絶縁膜3、半導体層4およびオーミックコンタクト層5の具体的な形成方法は、以下の通りである。
例えば、化学気相成長法(CVD法)を用いて、ゲート電極2を覆うように、ガラス基板1上に、ゲート絶縁膜3となる窒化シリコンを300〜500nmの厚さで成膜する。そして、同じくCVD法を用いて、当該ゲート絶縁膜3上に、半導体層4となるアモルファスシリコンを100〜200nmの厚さで成膜する。さらに、同じくCVD法を用いて、当該半導体層4上に、オーミックコンタクト層5となる、リンを不純物としてドープされたn+型アモルファスシリコンを、30〜50nmの厚さで成膜する。
その後、第二回目のフォトリソグラフィ工程により、当該オーミックコンタクト層5上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、弗素系ガスを用いた公知のドライエッチングにより、半導体層4およびオーミックコンタクト層5をエッチングする。その後、上記レジストパターンを除去することにより、ガラス基板1上に、ゲート絶縁膜3および所定のパターンの半導体積層(半導体層4およびオーミックコンタクト層5)が形成される(図4,5)。
ゲート絶縁膜3、半導体層4およびオーミックコンタクト層5形成後、次に、ゲート絶縁膜3およびオーミックコンタクト層5上に、所定のパターンのソース電極6および所定のパターンのドレイン電極7を形成する。当該工程までの液晶表示装置の平面図を図6に示す。また、図6のA−A断面図を図7に示す。ここで、図6において、ゲート電極2および半導体積層(半導体層4およびオーミックコンタクト層5)は、点線にて図示している。
ソース電極6およびドレイン電極7の具体的な形成方法は、以下の通りである。
例えば、スパッタリング法を用いて、ゲート絶縁膜3およびオーミックコンタクト層5上に、ソース電極6およびドレイン電極7となる金属薄膜(Mo膜等)を、200〜400nmの厚さで成膜する。
その後、第三回目のフォトリソグラフィ工程により、当該金属薄膜上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、公知の硝酸+酢酸+リン酸+純粋を含むエッチャントを用いて、当該金属薄膜をエッチングする。当該エッチング処理により、ゲート絶縁膜3およびオーミックコンタクト層5上に、所定のパターンのソース電極6および所定のパターンドレイン電極7が形成される(図6,7)。
その後、当該レジストパターン、ソース電極6およびドレイン電極7をマスクとして、弗素系ガスを用いた公知のドライエッチングにより、露出しているオーミックコンタクト層5をエッチングする。その後、上記レジストパターンを除去する(図6,7)。
さて次に、ガラス基板1上に形成されている、ゲート絶縁膜3、ソース電極6、およびドレイン電極7等を覆うように、パッシベーション膜8を形成する。そして、当該パッシベーション膜8上に、感光性を有する有機膜9を形成する。その後、当該有機膜9の所定の表面上に凹凸形状9aを設ける。さらに、有機膜9およびパッシベーション膜8を貫通する、所定の開口面積を有するコンタクトホール12および、有機膜9、パッシベーション膜8およびゲート絶縁膜3を貫通する、所定の開口面積を有する透過部14となる開口部を形成する。
当該工程までの液晶表示装置の平面図を図8に示す。また、図8のA−A断面図を図9に示す。なお、図8において、下層に存する各部分2,6,7等は、点線にて図示している。
ここで、図9から分かるように、コンタクトホール12の底部からは、ドレイン電極7が露出している。また、透過部14となる開口部の底部からは、ガラス基板1が露出している。なお、凹凸形状9aは、有機膜9の表面から所定の深さに至って(つまり、有機膜9を貫通していない)形成されている。
パッシベーション膜8および、凹凸形状9a、コンタクトホール12と透過部14となる開口部を有する有機膜9の具体的な形成方法は、以下の通りである。
例えば、CVD法を用いて、ガラス基板1に形成されている各部分3,6,7等を覆うように、パッシベーション膜8となる窒化珪素膜を100nm程度の厚さで成膜する。その後、スピンコート法を用いて、パッシベーション膜8上に、有機膜9となるJSR製PC335を3.2〜3.9μmの厚さで塗布する。
その後、第四回目のフォトリソグラフィ工程により、有機膜9に対して、凹凸形状9aおよび開口部を形成する。ここで、開口部は、コンタクトホール12および透過部14に相当する位置の、有機膜9に形成される。また、開口部の底部からは、パッシベーション膜8が露出している。
そして、当該有機膜9をマスクとして、弗素系ガスを用いた公知のドライエッチングにより、パッシベーション膜8およびゲート絶縁膜3をエッチングする。当該エッチング処理を施すことにより、底部からドレイン電極7が露出するコンタクトホール12、および底部からガラス基板1が露出する透過部14となる開口部が形成される(図8,9)。
コンタクトホール12等が形成された有機膜9の形成後、次に、有機膜9上に、所定のパターンの画素電極10を形成する。ここで、画素電極10は、透明性を有する導電膜である。当該画素電極10形成後の工程断面図を、図10に示す。
図10に示すように、画素電極10は、コンタクトホール12の側面および底面にも形成されている。したがって、画素電極10は、ドレイン電極7と電気的に接続される。また、画素電極10は、透過部14となる開口部の側面および底面にも形成されている。
画素電極10の具体的な形成方法は、以下の通りである。
例えば、スパッタリング法を用いて、有機膜9(コンタクトホール12および透過部14となる開口部を含む)を覆うように、画素電極10となる透明性を有する導電膜を、100nm程度の厚さで成膜する。ここで、透明性を有する導電膜は、酸化インジウム(In2O3)、酸化亜鉛(ZnO)および酸化スズ(SnO2)を含む、非晶質状態のITZO膜である。
当該透明性を有する導電膜形成後、第五回目のフォトリソグラフィ工程により、当該透明性を有する導電膜上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、公知の蓚酸系のエッチャントを用いて、透明性を有する導電膜をエッチングする。当該エッチング処理により、有機膜9(コンタクトホール12および透過部14となる開口部を含む)上に、所定のパターンの画素電極10が形成される(図10)。
ここで、画素電極10にZn酸化物を含有させることにより、比較的結晶化温度が高くなる。よって、非晶質膜中に結晶粒(結晶性酸化物)が存在しなくなる(つまり、画素電極10の非晶質性が向上する)。したがって、蓚酸系のエッチャントにより、当該画素電極10をエッチング(パターニング)したとしても、当該エッチング後に、エッチング残渣が発生することを防止できる。
なお、画素電極10の下層に存する、ゲート絶縁膜3やパッシベーション膜8にピンホール等の膜欠陥があったとしても、蓚酸等の弱酸をエッチャントとして用いるので、Al合金やMo合金を含む材料から形成されているゲート電極2やソース電極6等に、損傷を与えることは無い。
さて、当該画素電極10の形成後、上記レジストパターンを除去し、次に、少なくとも画素電極10を覆うように、金属薄膜を成膜する。ここで、金属薄膜は、可視光域で光反射特性を有している。そして、当該金属薄膜を所定の形状にパターニングすることにより、反射電極11を形成する。
当該工程までの液晶表示装置の平面図は、図1から把握できる。また、上記工程までの、同じくA−A断面を図11に示す。なお、図1においても、下層に存する各部分2,6,7,10等は、点線にて図示している。
ここで、図1,11から分かるように、透過部14となる開口部の底部からは、画素電極10が露出している。また、有機膜9の凹凸形状9aに伴い、当該凹凸形状9a上の反射電極11は、凹凸形状11dを有している。また、反射電極11は、下層反射電極11aと上層反射電極11bとから成る、2層構造を有している。
反射電極11の具体的な形成方法は、以下の通りである。
例えば、スパッタリング法を用いて、画素電極10を覆うように、下層反射電極11aとなる金属薄膜を、100nm程度の厚さで成膜する。ここで、当該金属薄膜(下層反射電極11a)は、MoまたはMoに少量の他の元素を添加したMo合金等である。なお、当該Mo合金として、MoにNbを添加することにより成るMoNb合金や、MoにWを添加することにより成るMoW合金が採用できる。
その後、スパッタリング法を用いて、下層反射電極11a上に、上層反射電極11bとなる金属薄膜を、300nm程度の厚さで成膜する。ここで、当該金属薄膜(上層反射電極11b)は、可視光域において高い光反射特性を有している。ここで、当該金属薄膜(上層反射電極11b)は、AlまたはAlに少量の他の元素を添加したAl合金等である。なお、当該Al合金として、Alに、0.1〜2wt%のCuを添加することにより成るAlCu合金が採用できる。
2層構造の金属薄膜を形成後、第六回目のフォトリソグラフィ工程により、当該2層構造の金属薄膜上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、リン酸+硝酸+酢酸を含むエッチャントを用いて、2層構造の金属薄膜をエッチングする。その後、上記レジストパターンを除去する。当該エッチング処理にりより、所定のパターンの反射電極11が形成される(図1,11)。
ここで、図1,11に示すように、透過部14となる開口部の底部には、画素電極10は形成されているが、反射電極11は形成されていない。
反射電極11形成後、次に、画素電極10、反射電極11および有機膜9等を覆うように、所定のパターンを有する保護絶縁膜13を形成する。当該工程までの液晶表示装置の上記同様のA−A断面が図2である。ここで、保護絶縁膜13は、カラーフィルタ基板16上に配設される対向電極15と、画素電極10(または、反射電極11)との短絡を防止するために、形成される。また、保護絶縁膜13は、透明性を有している。
保護絶縁膜13の具体的な形成方法は、以下の通りである。
例えば、プラズマCVD法を用いて、有機膜9、画素電極10および反射電極11等を覆うように、保護絶縁膜13となる窒化珪素膜を成膜する。
ここで、上述したように、画素電極10の形成(パターニング)の際、粒状のエッチング残渣は発生しない。したがって、当該窒化珪素膜形成の際に、窒化珪素膜が異常成長することも無い。
当該窒化珪素膜形成後、第七回目のフォトリソグラフィ工程により、当該窒化珪素膜上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、窒化珪素膜をエッチングする。その後、上記レジストパターンを除去する。当該エッチング処理にりより、所定のパターンの保護絶縁膜13が形成される(図2)。
なお、窒化珪素膜の成膜工程において熱処理工程を経る。したがって、エッチングする段階においては非晶質であった透明導電膜が、結晶化する場合もあり得る。
ここで、上述の通り、保護絶縁膜13は、液晶20内に含まれる導電性異物19を介した、対向電極15と画素電極10(または、反射電極11)との短絡防止のために、形成されている。したがって、ガラス基板1上において、窒化珪素膜(保護絶縁膜13)が除去される領域は、端子部(図示せず)のように、液晶20を介して対向電極15と対向する領域以外の領域に限定される。
以上まで工程の後、対向電極15や配設膜17が形成された、カラーフィルタ基板16と、図2に示した構造を有するガラス基板1(アレイ基板)とを、導電性異物19を有する液晶20を介して、両基板1,16が対向するように、貼り合わせる(図3)。
当該一連の工程により、本実施の形態に係る液晶表示装置が完成する。
このように、本実施の形態に係る液晶表示装置では、画素電極10(透明性導電膜)には、In酸化物およびZn酸化物が含まれている。
したがって、エッチング前には非晶質の透明性導電膜内に、結晶性酸化物が存在しなくなり、当該画素電極10の形成のためのエッチング処理の際に、エッチング残渣物が発生することが無くなる。よって、その後に保護絶縁膜13を形成したとしても、当該保護絶縁膜13の異常成長を防止することができる。したがって、表示部における白濁現象が発生することも無くなり、反射率の低下の起因した表示不良も発生することは無くなる。
なお、上記では、保護絶縁膜13として窒化珪素膜を採用する場合について言及した。しかし、非晶質のITO膜からなる画素電極10上に、保護絶縁膜として窒化珪素膜を形成すると、上述の通り、当該窒化珪素膜の形成過程において、アンモニアや水素ガスがプラズマ分解し、水素ラジカルが生成される。当該水素ラジカルの影響により、ITO膜上(画素電極10上)においてInの還元反応が起こり、画素電極10上において窒化珪素膜が異常に成長する恐れがある。
そこで、上記Inの還元反応を回避するために、保護絶縁膜13として酸化珪素膜を採用しても良く、または、酸化珪素膜と窒化珪素膜とが当該順に積層された積層膜を採用しても良い。保護絶縁膜13として、酸化珪素膜と窒化珪素膜とが当該順に積層された積層膜を採用した場合の断面図を、図12に示す。
当該積層膜を形成する場合には、例えば、プラズマCVD法を用いて酸化珪素膜13aを形成した後に、同じくプラズマCVD法を用いて、当該酸化珪素膜13a上に窒化珪素膜13bを形成する。その後、所定の形状に当該積層膜をパターニング(つまり、保護絶縁膜13を形成)する(図12)。
このように、保護絶縁膜13として、酸化珪素膜と窒化珪素膜とが当該順に積層された積層膜を採用することにより、窒化珪素膜が異常に成長させること無く、さらに、耐湿性に優れた保護絶縁膜13を提供することができる。
また、上記では、半透過型液晶表示装置に対して本実施の形態を適用する場合について言及してきた。しかし、透過型液晶表示装置に対しても、本実施の形態を適用できることは言うまでも無い。
<実施の形態2>
対向電極15が透明性を有しているので、表示特性を改善するために、反射電極11上に透明導電膜を形成する技術が存在している。当該構造を有する液晶表示装置に対しても、本発明を適用することができる。
つまり、当該透明導電膜に、InとZnとを含む酸化化合物が含有されている。
図13は、本実施の形態に係る液晶表示装置の構成(具体的には、アレイ基板の構成)を示す断面図である。なお、実施の形態1において説明した部材と同じ部材は、本実施の形態においても同じ符号を付している。
ここで、上述と同様、低抵抗化のため、ゲート電極2、ソース電極6およびドレイン電極7のいずれかには、MoまたはAlが含まれている。このように、ゲート電極2等には、MoもしくはAlが含まれている。したがって、上述の通り、その後の透明導電膜のエッチング処理の際に使用するエッチャントは、蓚酸等の弱酸のものである必要がある。また、このように、弱酸性のエッチャントにより、透明導電膜のエッチング処理が施されるので、少なくともエッチング処理前の透明導電膜は、当該弱酸性のエッチャントによるエッチングを可能な、非晶質性である必要がある。
図2と図13との比較から分かるように、本実施の形態に係る液晶表示装置は、透明導電膜21が反射電極11上に形成されていること以外は、実施の形態1に係る表示装置の構成と同じである。したがって、以下では、実施の形態1の構成と同じ部分については説明を省略し、異なる部分のみ詳細に説明する。
図13に示すように、本実施の形態に係る液晶表示装置では、反射電極11と保護絶縁膜13との間に、透明導電膜21が形成されている。上述のように、対向電極15が透明性を有しているので、表示特性を改善するために、反射電極11上に透明導電膜21を形成している。
本実施の形態に係る液晶表示装置(具体的には、透明導電膜21)の形成方法は、以下の通りである。なお、本実施の形態では、実施の形態1に係る液晶表示装置の製造方法と異なる工程のみに言及し、同じ工程については説明を省略する。
さて、実施の形態1で説明した一連の工程により、反射電極11となる2層構造の金属薄膜を形成する。ここで、当該2層構造の金属薄膜は、未だパターニングされていない(つまり、反射電極11は、未だ所定のパターンを有していない)。なお、2層構造の金属薄膜の形成前の工程は、実施の形態1で説明した内容と同じである。
次に、2層構造の金属薄膜上に透明導電材料を形成する。その後、当該透明導電材料および2層構造の金属薄膜をパターニングすることにより、反射電極11および透明導電膜21を形成する(図13)。具体的な形成方法は、以下の通りである。
例えば、スパッタリング法を用いて、2層構造の金属薄膜上に、透明導電膜21となる透明性導電材料を、3〜15nmの厚さで成膜する。ここで、当該透明性導電材料(透明導電膜21)は、酸化インジウム(In2O3)、酸化亜鉛(ZnO)および酸化スズ(SnO2)を含む、非晶質状態のITZO膜である。
当該透明性導電材料の成膜後、フォトリソグラフィ工程により、当該透明性導電材料上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、公知の蓚酸系のエッチャントを用いて、透明性導電材料をエッチングする。その後、同じレジストパターンをマスクとして、リン酸+硝酸+酢酸を含むエッチャントを用いて、2層構造の金属薄膜をエッチングする。その後、上記レジストパターンを除去する。
上記一連のエッチング処理により、所定のパターンを有する反射電極11(具体的には、下層反射電極11aと上層反射電極11bとから成る、2層構造の反射電極11)が形成されると共に、当該反射電極11上に所定のパターンの透明導電膜21が形成される(図13)。
ここで、透明導電膜21にZn酸化物を含有させることにより、比較的結晶化温度が高くなる。よって、非晶質膜中に結晶粒(結晶性酸化物)が存在しなくなる(つまり、透明導電膜21の非晶質性が向上する)。したがって、蓚酸系のエッチャントにより、当該透明導電膜21をエッチング(パターニング)したとしても、当該エッチング後に、エッチング残渣が発生することを防止できる。
さて、当該反射電極11および透明導電膜21の形成後、次に、画素電極10、透明導電膜21および有機膜9等を覆うように、所定のパターンを有する保護絶縁膜13を形成する(図13)。ここで、保護絶縁膜13は、カラーフィルタ基板16上に配設される対向電極15と、画素電極10(または、透明導電膜21)との短絡を防止するために、形成される。また、保護絶縁膜13は、透明性を有している。
保護絶縁膜13の具体的な構成および形成方法は、実施の形態1と同様なので、ここでの説明は省略する。
ここで、上述したように、透明導電膜21の形成の際、粒状のエッチング残渣は発生しない。したがって、保護絶縁膜13の際に、当該保護絶縁膜13が異常成長することも無い。
また、保護絶縁膜13の成膜工程において熱処理工程を経る。したがって、エッチングする段階においては非晶質であった透明導電膜が結晶化する場合もあり得る。
以上まで工程の後、対向電極15や配設膜17が形成された、カラーフィルタ基板16と、図13に示した構造を有するガラス基板1とを、導電性異物19を有する液晶20を介して、両基板1,16が対向するように、貼り合わせる。
当該一連の工程により、本実施の形態に係る液晶表示装置が完成する。
このように、本実施の形態に係る液晶表示装置では、透明導電膜21に、In酸化物の他に、Zn酸化物が含まれている。
したがって、エッチング前には非晶質であった透明導電膜21内に、結晶性酸化物が存在しなくなり、当該透明導電膜21のパターニングのためのエッチング処理の際に、エッチング残渣物が発生することが無くなる。よって、その後の保護絶縁膜13を形成しても、当該保護絶縁膜13の異常成長を防止することができる。したがって、表示部の白濁現象が発生することも無くなり、反射率の低下に起因した表示不良も発生することは無くなる。
なお、本実施の形態に係る液晶表示装置において、画素電極10は、Zn酸化物を含んでいても、いなくても良い。しかし、実施の形態1と同様に、エッチング前には非晶質の画素電極10においても、In酸化物の他にZn酸化物を含ませることにより、透明導電膜21のエッチング処理の際にエッチング残渣が発生しないだけでなく、実施の形態1で説明したように、画素電極10のエッチング処理の際にもエッチング残渣が発生しなくなる。
したがって、エッチング処理前には非晶質の画素電極10においてもZn酸化物を含ませることにより、より確実に、保護絶縁膜13の異常成長を防止することができる。
また、本実施の形態では、半透過型液晶表示装置に対して、本発明を適用する場合について言及した。しかし、反射型液晶表示装置に対しても本発明を適用できることは、言うまでも無い。
<実施の形態3>
実施の形態1,2に係る液晶表示装置は、反射電極11を別途設けることにより、半透過型の液晶表示装置を構成していた。しかし、ドレイン電極7に反射機能を持たせることにより、当該反射電極11を省略して、半透過型の液晶表示装置を構成することができる。
本実施の形態は、ドレイン電極7に反射機能を持たせた半透過型の液晶表示装置において、実施の形態1と同様に、画素電極10に、In酸化物およびZn酸化物を含ませることを特徴としている。
図14に、本実施の形態に係る液晶表示装置(詳しくは、アレイ基板)の断面図である。なお、実施の形態1において説明した部材と同じ部材は、本実施の形態においても同じ符号を付している。
本実施の形態に係る液晶表示装置は、反射電極11を有さないので、図14に示すように、有機膜9は省略されている。
また、ドレイン電極7に反射機能を持たせることにより、反射電極11の代用を当該ドレイン電極7が担っている。したがって、画質の低下を防止する観点から、本実施の形態において、ドレイン電極7は、実施の形態1のドレイン電極7よりも、面積が広い方が望ましい。
また、反射電極11および有機膜9を有さないことから、本実施の形態では、図14に示すように、保護絶縁膜13は、パッシベーション膜8と画素電極10とを覆うように、形成されている。
また、図14から分かるように、本実施の形態に係る液晶表示装置では、透過部14において、ガラス基板1と画素電極10との間に、ゲート絶縁膜3およびパッシベーション膜8が存在する。これは、以下の理由に依る。
つまり、実施の形態1では、透過部14となる開口部を有する有機膜9を有していた。そして、当該有機膜9をマスクとして用いた、エッチング処理を行っていた。しかし、本実施の形態では、有機膜9は存在しない。したがって、本実施の形態では、透過部14において、ゲート絶縁膜3およびパッシベーション膜8が除去されることが無く、ガラス基板1と画素電極10との間に残存する。
なお、ガラス基板1と画素電極10との間に、絶縁膜が存在していても、液晶表示装置の動作上、特に問題が生じることは無い。
その他の構成は、実施の形態1に係る液晶表示装置と、ほぼ同じであるので、詳細な説明は省略する。
次に、本実施の形態に係る液晶表示装置の製造方法について説明する。なお、ソース電極6およびドレイン電極7を形成し、その後に、パッシベーション膜8となる窒化珪素膜を成膜するまでの工程は、実施の形態1と同様である。したがって、当該工程までの説明は、省略する。
ここで、本実施の形態では、反射電極11の機能をドレイン電極7が代用している。したがって、画質の低下を防止する観点から、当該ドレイン電極7の面積は、極力広くすることが望ましい。
上記工程後、次に、ガラス基板1上に形成されている、ゲート絶縁膜3、ソース電極6、およびドレイン電極7等を覆うように、パッシベーション膜8を形成する。さらに、パッシベーション膜8を貫通する、所定の開口面積を有するコンタクトホール12を形成する。
当該工程までの液晶表示装置の平面図を図15に示す。また、図15のB−B断面図を図16に示す。なお、図15において、パッシベーション膜8より下層に存する各部分2,4,5等は、点線にて図示している(ただし、図面の都合上、ソース電極6とドレイン電極7は、実線にて図示している)。
ここで、図16から分かるように、コンタクトホール12の底部からは、ドレイン電極7が露出している。
パッシベーション膜8およびコンタクトホール12の具体的な形成方法は、以下の通りである。
例えば、CVD法を用いて、ガラス基板1に形成されている各部分3,6,7等を覆うように、パッシベーション膜8となる窒化珪素膜を300〜400nmの厚さで成膜する。
その後、フォトリソグラフィ工程により、窒化珪素膜(パッシベーション膜8)上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、弗素系ガスを用いた公知のドライエッチングにより、パッシベーション膜8をエッチングする。当該エッチング処理を施すことにより、パッシベーション膜8において、底部からドレイン電極7が露出するコンタクトホール12が形成される(図15,16)。
コンタクトホール12が形成されたパッシベーション膜8形成後、次に、パッシベーション膜8上に、所定のパターンの画素電極10を形成する。ここで、画素電極10は、透明性を有する導電膜である。
当該工程までの液晶表示装置の平面図を図17に示す。また、図17のB−B断面図を図18に示す。なお、図17において、画素電極10より下層に存する各部分2,6,7,12等は、点線にて図示している。
図18に示すように、画素電極10は、コンタクトホール12において、ドレイン電極7と電気的に接続される。
画素電極10の具体的な形成方法は、以下の通りである。
例えば、スパッタリング法を用いて、パッシベーション膜8を覆うように、画素電極10となる透明性を有する導電膜を、100nm程度の厚さで成膜する。ここで、透明性を有する導電膜は、酸化インジウム(In2O3)、酸化亜鉛(ZnO)および酸化スズ(SnO2)を含む、非晶質状態のITZO膜である。
当該透明性を有する導電膜形成後、フォトリソグラフィ工程により、透明性を有する導電膜上にレジストパターンを形成する。そして、当該レジストパターンをマスクとして、公知の蓚酸系のエッチャントを用いて、透明性を有する導電膜をエッチングし、その後、レジストパターンを除去する。当該エッチング処理により、パッシベーション膜8上に、所定のパターンの画素電極10が形成される(図17,18)。
ここで、画素電極10にZn酸化物を含有させることにより、比較的結晶化温度が高くなる。よって、非晶質膜中に結晶粒(結晶性酸化物)が存在しなくなる(つまり、画素電極10の非晶質性が向上する)。したがって、蓚酸系のエッチャントにより、当該画素電極10をエッチング(パターニング)したとしても、当該エッチング後に、エッチング残渣が発生することを防止できる。
画素電極10形成後、次に、画素電極10等を覆うように、所定のパターンを有する保護絶縁膜13を形成する。当該工程までの液晶表示装置の断面図が図14である。
なお、保護絶縁膜13の具体的な形成方法は、実施の形態1で説明した方法と同じである。したがって、ここでの説明は省略する。
上述したように、画素電極10の形成の際、粒状のエッチング残渣は発生しない。したがって、保護絶縁膜13形成の際に、当該保護絶縁膜13が異常成長することを防止できる。
なお、保護絶縁膜13の成膜工程において熱処理工程を経る。したがって、エッチングする段階においては非晶質であった透明導電膜が結晶化する場合もあり得る。
以上まで工程の後、対向電極15や配設膜17が形成された、カラーフィルタ基板16と、図14に示した構造を有するガラス基板1とを、導電性異物19を有する液晶20を介して、両基板1,16が対向するように、貼り合わせる。
当該一連の工程により、本実施の形態に係る液晶表示装置が完成する。
このように、本実施の形態に係る液晶表示装置では、画素電極10(透明性を有する導電膜)に、In酸化物の他にZn酸化物が含まれている。
したがって、エッチングする前には非晶質の透明性を有する導電膜内に、結晶性酸化物が存在しなくなり、当該画素電極10の形成のためのエッチング処理の際に、エッチング残渣物が発生することが無くなる。よって、その後の保護絶縁膜13を形成しても、当該保護絶縁膜13の異常成長を防止することができる。したがって、表示部の白濁現象が発生することも無くなり、反射率の低下の起因した表示不良も発生することは無くなる。
また、本実施の形態に係る液晶表示装置は、反射電極11や有機膜9を有しないので、実施の形態1に係る液晶表示装置よりも、製造工程が簡素化できる。
実施の形態1に係る液晶表示装置が有するアレイ基板の構成を示す、透視平面図である。 実施の形態1に係る液晶表示装置が有するアレイ基板の構成を示す、断面図である。 実施の形態1に係る液晶表示装置の構成の一部を示す断面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための透視平面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための透視平面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための透視平面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態1に係る液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態2に係る液晶表示装置が有するアレイ基板の構成を示す、断面図である。 実施の形態3に係る液晶表示装置が有するアレイ基板の構成を示す、断面図である。 実施の形態3に係る液晶表示装置の製造方法を説明するための透視平面図である。 実施の形態3に係る液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態3に係る液晶表示装置の製造方法を説明するための透視平面図である。 実施の形態3に係る液晶表示装置の製造方法を説明するための工程断面図である。
符号の説明
1 ガラス基板、2 ゲート電極、3 ゲート絶縁膜、4 半導体層、5 オーミックコンタクト層、6 ソース電極、7 ドレイン電極、8 パッシベーション膜、9 有機膜、9a,11d 凹凸形状、10 画素電極、11 反射電極、11a 下層反射電極、11b 上層反射電極、12 コンタクトホール、13 保護絶縁膜、13a 酸化珪素膜、13b 窒化珪素膜、14 透過部、15 対向電極、16 カラーフィルタ基板、17 配向膜、18 シール剤、19 導電性異物、20 液晶、21 透明導電膜。

Claims (9)

  1. 薄膜トランジスタが形成されている、第一の基板と、
    前記第一の基板と対向しており、対向電極が形成されている第二の基板と、
    前記第一の基板と前記第二の基板との間に封止されている液晶と、
    前記薄膜トランジスタのドレイン電極と接続されている画素電極と、
    前記画素電極を覆う、透明性を有する保護絶縁膜とを、
    備えており、
    前記画素電極は、
    InとZnとを含む酸化化合物を有している、
    ことを特徴とする液晶表示装置。
  2. 薄膜トランジスタが形成されている、第一の基板と、
    前記第一の基板と対向しており、透明性を有する対向電極が形成されている第二の基板と、
    前記第一の基板と前記第二の基板との間に封止されている液晶と、
    前記薄膜トランジスタのドレイン電極と接続されている画素電極と、
    前記画素電極と接続している反射電極と、
    前記反射電極上に形成されている透明導電膜と、
    前記透明導電膜を覆う、透明性を有する保護絶縁膜とを、
    備えており、
    前記透明導電膜は、
    InとZnとを含む酸化化合物を有している、
    ことを特徴とする液晶表示装置。
  3. 前記画素電極または前記透明導電膜には、
    Sn酸化物がさらに含まれている、
    ことを特徴とする請求項1または請求項2に記載の液晶表示装置。
  4. 前記画素電極または前記透明導電膜において、
    総量に対するZn酸化物の重量パーセントは、1wt%以上、10wt%以下である、
    ことを特徴とする請求項3に記載の液晶表示装置。
  5. 前記保護絶縁膜は、
    窒化珪素膜である、
    ことを特徴とする請求項1または請求項2に記載の液晶表示装置。
  6. 前記保護絶縁膜は、
    酸化珪素膜である、
    ことを特徴とする請求項1または請求項2に記載の液晶表示装置。
  7. 前記保護絶縁膜は、
    酸化珪素膜と窒化珪素膜とが当該順に積層された積層膜である、
    ことを特徴とする請求項1または請求項2に記載の液晶表示装置。
  8. 前記画素電極または前記透明導電膜は、
    非晶質性である、
    ことを特徴とする請求項1または請求項2に記載の液晶表示装置。
  9. 前記薄膜トランジスタを構成する、ゲート電極、ソース電極およびドレイン電極のうち、少なくとも一つには、
    AlもしくはMoを含んでいる、
    ことを特徴とする請求項1または請求項2に記載の液晶表示装置。



JP2005148993A 2005-05-23 2005-05-23 液晶表示装置 Pending JP2006330021A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005148993A JP2006330021A (ja) 2005-05-23 2005-05-23 液晶表示装置
TW095106097A TW200642086A (en) 2005-05-23 2006-02-23 Liquid crystal display device
US11/360,589 US20060261335A1 (en) 2005-05-23 2006-02-24 Liquid crystal display device
CNA2006100682415A CN1869796A (zh) 2005-05-23 2006-03-22 液晶显示装置
KR1020060045970A KR100812321B1 (ko) 2005-05-23 2006-05-23 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005148993A JP2006330021A (ja) 2005-05-23 2005-05-23 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2006330021A true JP2006330021A (ja) 2006-12-07

Family

ID=37443492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005148993A Pending JP2006330021A (ja) 2005-05-23 2005-05-23 液晶表示装置

Country Status (5)

Country Link
US (1) US20060261335A1 (ja)
JP (1) JP2006330021A (ja)
KR (1) KR100812321B1 (ja)
CN (1) CN1869796A (ja)
TW (1) TW200642086A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252576A (ja) * 2008-04-08 2009-10-29 Mitsubishi Electric Corp 透明導電膜、表示装置、及びこれらの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
JP2009042292A (ja) * 2007-08-06 2009-02-26 Hitachi Displays Ltd 液晶表示装置
FR2997770B1 (fr) * 2012-11-07 2015-11-20 Saint Gobain Support electroconducteur pour vitrage a diffusion variable par cristaux liquides, et un tel vitrage
TWI511303B (zh) * 2013-08-30 2015-12-01 Ye Xin Technology Consulting Co Ltd 液晶顯示器的陣列基板
JP6242121B2 (ja) * 2013-09-02 2017-12-06 株式会社ジャパンディスプレイ 発光素子表示装置及び発光素子表示装置の製造方法
TWI552378B (zh) * 2014-03-07 2016-10-01 隆達電子股份有限公司 發光二極體晶片
US9634194B2 (en) 2014-03-07 2017-04-25 Lextar Electronics Corporation Light-emitting diode chip
KR20160044691A (ko) * 2014-10-15 2016-04-26 삼성디스플레이 주식회사 액정 표시 장치
CN104733456B (zh) * 2015-03-23 2018-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297004A (en) * 1978-09-20 1981-10-27 Technical Research of Citizen Watch Co., Ltd. Liquid crystal display cell
US5302987A (en) * 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
JP3022443B2 (ja) * 1997-11-05 2000-03-21 日本電気株式会社 半導体デバイスおよびその製造方法
KR100381864B1 (ko) * 1998-09-24 2003-08-25 삼성전자주식회사 반사형액정표시장치및그제조방법
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
US6669830B1 (en) * 1999-11-25 2003-12-30 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and process for producing the sputtering target
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100684577B1 (ko) * 2000-06-12 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
KR100532080B1 (ko) * 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3895952B2 (ja) * 2001-08-06 2007-03-22 日本電気株式会社 半透過型液晶表示装置及びその製造方法
KR20030028077A (ko) * 2001-09-27 2003-04-08 학교법인고려중앙학원 박막트랜지스터의 제조방법
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252576A (ja) * 2008-04-08 2009-10-29 Mitsubishi Electric Corp 透明導電膜、表示装置、及びこれらの製造方法

Also Published As

Publication number Publication date
KR100812321B1 (ko) 2008-03-10
TW200642086A (en) 2006-12-01
KR20060121713A (ko) 2006-11-29
CN1869796A (zh) 2006-11-29
US20060261335A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
JP2006330021A (ja) 液晶表示装置
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR100759282B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
KR101191405B1 (ko) 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
JP5244439B2 (ja) 透明導電膜、表示装置、及びこれらの製造方法
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
US9343487B2 (en) Thin film transistor substrate and manufacturing method thereof
JP2007212699A (ja) 反射型tft基板及び反射型tft基板の製造方法
WO2012008080A1 (ja) 薄膜トランジスタ基板
JP2008010342A (ja) 透明性導電膜、半導体デバイスおよびアクティブマトリクス型表示装置
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR19990083238A (ko) 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
US20070096098A1 (en) Conductive structure, manufacturing method for conductive structure, element substrate, and manufacturing method for element substrate
KR100802457B1 (ko) 액정표시장치 및 그 제조 방법
JP5865634B2 (ja) 配線膜の製造方法
KR101850066B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
JP4800236B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
US12100711B2 (en) Active matrix substrate and method for manufacturing same
JP4338481B2 (ja) 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2008217017A (ja) 反射型液晶表示装置および半透過型液晶表示装置
WO2011148728A1 (ja) 表示装置およびその製造方法
KR20140130295A (ko) 액정 디스플레이 장치와 이의 제조방법
JP2005266475A (ja) 半透過型液晶表示装置
JP4205144B2 (ja) アクティブマトリクス基板及びその製造方法
JP2010281995A (ja) 電子デバイス及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028