KR20080054599A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080054599A
KR20080054599A KR1020060127048A KR20060127048A KR20080054599A KR 20080054599 A KR20080054599 A KR 20080054599A KR 1020060127048 A KR1020060127048 A KR 1020060127048A KR 20060127048 A KR20060127048 A KR 20060127048A KR 20080054599 A KR20080054599 A KR 20080054599A
Authority
KR
South Korea
Prior art keywords
layer
gate
thin film
array panel
film transistor
Prior art date
Application number
KR1020060127048A
Other languages
English (en)
Inventor
이인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060127048A priority Critical patent/KR20080054599A/ko
Publication of KR20080054599A publication Critical patent/KR20080054599A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 배선 저항이 낮고, 친환경적인 게이트 배선을 사용하는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 구리를 재료로 한 게이트 배선을 제안한다.
본 발명과 같이 게이트 배선을 구리로 형성하면, 배선 저항이 낮아 박막 트랜지스터에 미치는 영향이 작다.
또한, 구리는 기존의 게이트 배선의 재료로 사용하던 크롬보다 환경에 더 친화적이어서 환경에 대한 오염이 적다.
게이트 배선, 씨드층, 구리 배선

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이다.
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V선 및 VI-VI선을 따라 잘라 도시한 단면도이다.
도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII선 및 IX-IX선을 따라 잘라 도시한 단면도이다.
도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI선 및 XII-XII선을 따라 잘라 도시한 단면도이다.
도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV선 및 XV-XV선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
50: 베리어막 121: 게이트선
124: 게이트 전극 131: 유지 전극선
133a, 133b: 유지 전극 140: 게이트 절연막
171: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
191: 화소 전극
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 형성한다.
박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다.
한편, 게이트선을 형성하는 재료로는 크롬(Cr)을 사용하는데, 이 크롬은 환경 유해 물질일 뿐만 아니라, 배선 저항이 높아 신호 지연 등의 악영향을 미친다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하여 배선 저항이 낮고, 친환경적인 게이트 배선을 사용하는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 구리를 재료로 한 게이트 배선을 제안한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 게이트선, 게이트선 위에 형성되어 있는 베리어막, 베리어막 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 게이트선은 씨드층 위에 전해 도금법으로 생성된 구리로 이루어진 다.
베리어막은 산화 세륨으로 형성될 수 있다.
반도체층과 상기 데이터선 사이에 저항성 접촉 부재를 더 포함할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 씨드층을 형성하는 단계, 씨드층에 전해 도금법으로 생성된 구리를 이용하여 게이트선을 형성하는 단계, 게이트선 위에 베리어막을 형성하는 단계, 베리어막 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계, 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
베리어막은 산화 세륨으로 형성할 수 있다.
반도체층을 형성하는 단계 후에 저항성 접촉 부재를 형성하는 단계를 더 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 3을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한 다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 구리(Cu)로 만들어진다. 하지만, 구리는 무전해 도금할 경우는 실리콘(Si)와 접착성 및 두께 조절이 용이하지 않기 때문에 먼저 기판 위에 씨드(seed)층을 형성한 후, 전해 도금을 이용하여 형성된 구리를 사용하여 게이트선(121) 및 유지 전극선(131)을 형성한다.
또한, 구리는 실리콘과 잘 반응하는 특성이 있기 때문에 게이트선(121) 및 유지 전극선(131) 위에 베리어막(50)을 형성하여 게이트선(121) 및 유지 전극선(131)과 게이트 절연막(140) 사이에 반응을 일어나지 않게 한다.
베리어막(50)의 재료로는 실리콘 또는 실리콘 화합물을 제외한 내화성 물질을 사용하는데, 본 발명의 실시예에서는 실리콘과 격자 상수가 유사한 산화 세륨(CeO2)을 사용하여 베리어막(50)을 형성한다.
게이트선(121), 유지 전극선(131) 및 베리어막(50)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30˚내지 약 80˚인 것이 바람직하다.
베리어막(50) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30˚내지 80˚정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 형성된다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 크롬, 몰리브덴, 탄탈륨, 티타늄 따위의 내화성 금속 또는 이들의 합금으로 이루어지는 것이 바람직하다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30˚ 내지 80˚ 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터 선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(180)이 형성되어 있다.
보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수 의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(184)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133a) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 15를 참조하여 상세하게 설명한다.
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V선 및 VI-VI선을 따라 잘라 도시한 단면도이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII선 및 IX-IX선을 따라 잘라 도시한 단면도이고, 도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI선 및 XII-XII선을 따라 잘라 도시한 단면도이고, 도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV선 및 XV-XV선을 따라 잘라 도시한 단면도이다.
먼저, 투명 유리 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 씨드층을 증착하고, 감광막 패턴을 형성한다.
이어서, 도 4 내지 도 6에 도시한 바와 같이, 감광막 패턴에 의해 노출된 씨드층에 구리 전해 도금을 실시한다. 그리고, 감광막과 함께 씨드층을 식각하여 제 거하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
그리고, 게이트 전극(124) 및 유지 전극선(131) 위에 산화 세륨(CeO2)을 이용하여 베리어층을 적층한다.
베리어층을 식각하여 게이트 전극(124) 및 유지 전극선(131) 위에 베리어막(50)을 형성한다.
이어서, 도 7 내지 도 9에 도시한 바와 같이, 베리어막(50) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층 및 불순물이 도핑된 비정질 규소(n+ a-Si)층을 플라스마 화학 기상 증착(PECVD)으로 형성한다.
또한, 불순물이 도핑된 비정질 규소층은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴을 포함하는 불순물이 도핑된 비정질 규소층(161)을 형성한다.
그 다음, 도 10 내지 도 12에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 크롬, 몰리브덴, 탄탈륨, 티타늄 따위의 내화성 금속 또는 이들의 합금의 데이터 금속층을 스퍼터링 방법으로 적층한다.
그리고, 데이터 금속층을 습식 식각하여, 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(161)을 제거하여 복수의 돌출부를 포함하는 복수의 저항성 접촉층(163, 165)을 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시한다.
그 다음, 도 13 내지 도 15에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질을 용액 공정으로 도포하여 보호막(180)을 형성한다.
이어서, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 182, 183a, 183b, 185)를 형성한다.
그 다음, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 ITO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(83)를 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명과 같이 게이트 배선을 구리로 형성하면, 배선 저항이 낮아 박막 트 랜지스터에 미치는 영향이 작다.
또한, 구리는 기존의 게이트 배선의 재료로 사용하던 크롬보다 환경에 더 친화적이어서, 환경에 대한 오염이 적다.

Claims (6)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 베리어막,
    상기 베리어막 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극,
    상기 데이터선 및 드레인 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고,
    상기 게이트선은 구리를 포함하는 도전성 물질로 이루어진
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 베리어막은 산화 세륨으로 이루어져 있는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 반도체층과 상기 데이터선 사이에 저항성 접촉 부재를 더 포함하는 박막 트랜지스터 표시판.
  4. 기판 위에 씨드층을 형성하는 단계,
    상기 씨드층에 전해 도금법으로 생성된 구리를 이용하여 게이트선을 형성하는 단계,
    상기 게이트선 위에 베리어막을 형성하는 단계,
    상기 베리어막 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 베리어막은 산화 세륨으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제4항에서,
    상기 반도체층을 형성하는 단계 후에 저항성 접촉 부재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020060127048A 2006-12-13 2006-12-13 박막 트랜지스터 표시판 및 그 제조 방법 KR20080054599A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060127048A KR20080054599A (ko) 2006-12-13 2006-12-13 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127048A KR20080054599A (ko) 2006-12-13 2006-12-13 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080054599A true KR20080054599A (ko) 2008-06-18

Family

ID=39801527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060127048A KR20080054599A (ko) 2006-12-13 2006-12-13 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080054599A (ko)

Similar Documents

Publication Publication Date Title
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
KR20060122382A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20100021847A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080078093A (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20080019398A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070034280A (ko) 가요성 표시 장치용 표시판의 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8202758B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100980021B1 (ko) 박막 트랜지스터 표시판
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR20080034598A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20070040145A (ko) 가요성 표시 장치용 표시판 및 그 제조 방법
KR20080054599A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080030761A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070018263A (ko) 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20060121414A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination