KR20070019456A - 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법 - Google Patents

좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법 Download PDF

Info

Publication number
KR20070019456A
KR20070019456A KR1020050074453A KR20050074453A KR20070019456A KR 20070019456 A KR20070019456 A KR 20070019456A KR 1020050074453 A KR1020050074453 A KR 1020050074453A KR 20050074453 A KR20050074453 A KR 20050074453A KR 20070019456 A KR20070019456 A KR 20070019456A
Authority
KR
South Korea
Prior art keywords
liquid crystal
data line
crystal display
pattern
semiconductor layer
Prior art date
Application number
KR1020050074453A
Other languages
English (en)
Inventor
이봉준
강현호
김범준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050074453A priority Critical patent/KR20070019456A/ko
Publication of KR20070019456A publication Critical patent/KR20070019456A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

좁은 폭의 액티브심을 형성할 수 있는 액정 표시 장치용 배선의 제조 방법이 제공된다. 액정 표시 장치용 배선의 제조 방법은, (a) 절연 기판 상에 반도체층을 형성하는 단계와, (b) 반도체층 상에 중심부가 높고 가장자리부가 낮은 감광막 패턴을 형성하는 단계와, (c) 감광막 패턴을 에치백하는 단계와, (d) 감광막 패턴을 식각 마스크로 사용하여 반도체층을 식각하여 액티브심을 형성하는 단계와, (e) 액티브심 상에 데이터선을 형성하는 단계를 포함한다.
액정 표시 장치, 데이터선, 액티브심, 폭

Description

좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의 제조 방법{Method of fabricating wiring having a narrow active-string for liquid crystal display}
도 1a는 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.
도 1b는 도 1a의 박막 트랜지스터 표시판을 Ⅰb-Ⅰb'선을 따라 절개한 단면도이다.
도 1c는 도 1a의 박막 트랜지스터 표시판을 Ⅰc-Ⅰc'선을 따라 절개한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다.
도 3a는 도 1a의 박막 트랜지스터 표시판과 도 2의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.
도 3b는 도 3a의 액정 표시 장치를 Ⅲb-Ⅲb'선을 따라 절개한 단면도이다.
도 3c는 도 3a의 액정 표시 장치를 Ⅲc-Ⅲc'선을 따라 절개한 단면도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 의한 데이터선의 제조 방법을 순차적으로 나타낸 공정 단면도들이다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 의한 데이터선의 제조 방법을 순차적으로 나타낸 공정 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 21: 플로팅 바
22: 게이트선 24: 게이트선 끝단
26: 게이트 전극 30: 게이트 절연막
40: 액티브층 41: 반도체층
41: 액티브심 55, 56: 저항성 접촉층
62: 데이터선 65: 소스 전극
66: 드레인 전극 67: 유지 전극용 도전 패턴
74, 76, 77, 78: 접촉 구멍 82: 화소 전극
86: 보조 게이트선 끝단 88: 보조 데이터선 끝단
90: 공통 전극 94: 블랙 매트릭스
96: 절연 기판 98: 색필터
100: 박막 트랜지스터 표시판 200: 공통 전극 표시판
300: 액정층 400: 광마스크
410: 감광막 패턴 430: 식각된 감광막 패턴
510: 감광막 패턴 530: 식각된 감광막 패턴
본 발명은 액정 표시 장치용 배선의 제조 방법에 관한 것으로서, 특히 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의 제조 방법에 관한 것이다.
액정 표시 장치는 공통 전극을 포함하는 공통 전극 표시판과 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 표시판을 포함한다. 공통 전극 표시판과 박막 트랜지스터 표시판은 서로 대향하며 두 표시판 사이에 개재된 실라인(seal line)에 의해 서로 접합되고, 그 사이에 형성된 일정한 공극에 액정층이 형성된다. 이와 같이 액정 표시 장치는 전극이 형성되어 있는 두 장의 표시판(공통 전극 표시판과 박막 트랜지스터 표시판)과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절함으로써 소정의 영상을 디스플레이할 수 있도록 구성된 장치이다. 액정 표시 장치는 비발광소자이기 때문에 박막 트랜지스터 기판의 후면에는 빛을 공급하기 위한 백라이트 유닛이 위치한다. 백라이트에서 조사된 빛은 액정의 배열상태에 따라 투과량이 조정된다.
박막 트랜지스터 표시판은 다수 개의 게이트선, 데이터선, 화소 전극을 포함한다. 게이트선은 행 방향으로 뻗어 있어 게이트 신호를 전달하고, 데이터선은 열 방향으로 뻗어 있고 데이터 신호를 전달한다. 화소는 게이트 라인과 데이터 라인에 연결되며, 스위칭 소자와 유지 커패시터를 포함한다.
여기서 스위칭 소자는 게이트선과 데이터선의 교차점에 형성되며, 스위칭 소자는 게이트선에 연결된 제어 단자, 데이터선에 연결된 입력 단자. 그리고 화소 전 극에 연결된 출력 단자를 가지는 삼단 소자이다. 스위칭 소자의 출력 단자에는 유지 커패시터 및 액정 커패시터가 연결된다.
종래 기술에 의한 액정 표시 장치의 경우, 데이터선이 단선(opening)되는 것을 방지하기 위해 데이터선 하부에 비정질 규소로 이루어진 액티브심(active-string)을 형성한다. 일반적으로 데이터선은 약 5-6㎛의 폭으로 형성하는데, 종래의 노광 공정에서는 노광기의 CD(critical dimesion) 한계로 인하여 엑티브심의 폭을 4㎛이하로 형성하지 못하고 있다. 따라서, 데이터선과 액티브심의 오버레이 마진(overlay margin)은 약 0.5-1.0㎛에 불과하다. 액티브심은 소정의 도전성을 가지고 있으므로, 데이터선과 액티브심의 미스 얼라인(miss align)이 발생하는 구간에서는 데이터선의 유효 폭(effective width)이 넓어지게 된다. 따라서, 이 구간에서 데이터선과 화소 전극 간의 커플링(coupling)이 급격히 변하게 되고, 세로줄 얼룩이 시인되는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 좁은 폭의 액티브심을 형성할 수 있는 액정 표시 장치용 배선의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 배선을 포함하는 액정 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치용 배선의 제조 방법은, (a) 절연 기판 상에 반도체층을 형성하는 단계와, (b) 상기 반도체층 상에 중심부가 높고 가장자리부가 낮은 감광막 패턴을 형성하는 단계와, (c) 상기 감광막 패턴을 에치백하는 단계와, (d) 상기 감광막 패턴을 식각 마스크로 사용하여 상기 반도체층을 식각하여 액티브심을 형성하는 단계와, (e) 상기 액티브심 상에 데이터선을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면들을 참고로 하여 본 발명의 배선 및 이를 포함하는 액정 표시 장치에 대하여 설명한다.
본 발명의 액정 표시 장치는 게이트선과 데이터선에 의해 정의되는 박막 트랜지스터를 구비하는 박막 트랜지스터 표시판과, 박막 트랜지스터 표시판과 대향하 며 컬러필터를 구비하는 컬러필터 표시판과, 박막 트랜지스터 표시판과 컬러필터 표시판 사이에 개재된 액정층을 포함한다.
먼저 도 1a 내지 도 1c를 참조하여 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1a는 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 1b는 도 1a의 박막 트랜지스터 표시판을 Ⅰb-Ⅰb'선을 따라 절개한 단면도이고, 도 1c는 도 1a의 박막 트랜지스터 표시판을 Ⅰc-Ⅰc'선을 따라 절개한 단면도이이다.
절연 기판(10) 위에 가로 방향으로 배치된 게이트선(22)과, 게이트선(22)에 돌기의 형태로 이루어진 게이트 전극(26)을 형성한다. 그리고, 게이트선(22)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가받아 게이트선(22)에 전달하는 게이트선 끝단(24)이 형성되어 있고, 게이트선 끝단(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 이러한 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 게이트 배선이라고 한다.
그리고, 절연 기판(10) 위에는 세로 방향으로 화소마다 분리되어 형성된 플로팅 바(floating bar)(21)가 형성되어 있다. 플로팅 바(21)는 주위로부터 전기적으로 플로팅되어 있고 데이터선(62)의 양측에 배치되어 데이터선(62)에 의한 빛샘 현상을 방지하는 역할을 하며, 이에 대해서는 후에 도 3a 및 도 3c를 참조하여 자세히 설명한다.
또한, 게이트선(22)은 화소 전극(82)과 중첩하는 부분의 폭이 확장되어 화소 전극(82)과 유지 커패시터를 형성한다. 본 실시예에서는 화소 전극(82)과 게이트선(22)이 중첩하여 형성된 유지 커패시터를 이용하여 설명하였으나, 본 발명은 이에 한정되지 않으며 게이트 배선과 동일한 층에 공통 전압(Vcom)이 인가되는 유지 전극을 형성하고 화소 전극과 중첩시켜 유지 커패시터를 형성할 수도 있다.
게이트 배선(22, 24, 26) 및 플로팅 바(21)는 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 24, 26) 및 플로팅 바(21)는 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26) 및 플로팅 바(21)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26) 및 플로팅 바(21)는 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 배선(22, 24, 26) 및 플로팅 바(21) 위에 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)을 형성한다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 액티브층(40)을 형성한다. 이러한 액티브층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 데이터선(62) 아래에 위치하여 게이트 전극(26) 상부까지 연장된 형상을 가지는 선형으로 형성할 수 있다. 또한, 게이트 전극(26) 상에 섬형으로 형성될 수 있다. 선형 액티브층(40)을 형성하는 경우, 데이터선(62)과 동일하게 패터닝하여 형성할 수도 있다. 여기서, 데이터선(62) 하부에 위치하는 액티브층(40)을 액티브심(41)이라 한다. 게이트 전극(26) 상에 위치하는 액티브층(40)과 액티브심(41)은 도 1a에 도시된 바와 같이 서로 연결되어 형성될 수도 있고, 서로 분리하여 형성할 수도 있다.
액티브층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(55, 56)을 형성한다. 이러한 저항성 접촉층(55, 56)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬형 저항성 접촉층(55, 56)의 경우 드레인 전극(66) 및 소스 전극(65) 아래에 위치하고, 선형의 저항성 접촉층의 경우 데이터선(62)의 아래까지 연장되어 형성될 수 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62) 및 드레인 전극(66)을 형성한다. 데이터선(62)은 길게 뻗어 있으며 게이트선(22)과 교차한다. 데이터선(62)으로부터 가지 형태로 액티브층(40)의 상부까지 연장되어 있는 소스 전극(65)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부 로부터 데이터 신호를 인가받아 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있고, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 드레인 전극(66)은 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하도록 액티브층(40) 상부에 위치한다.
드레인 전극(66)은 액티브층(40) 상부의 막대형 패턴과, 막대형 패턴으로부터 연장되어 넓은 면적을 가지며 접촉 구멍(76)이 위치하는 드레인 전극 확장부를 포함한다.
이러한 데이터선(62), 데이터선 끝단(68), 소스 전극(65) 및 드레인 전극(66)을 데이터 배선이라고 한다.
그리고, 데이터 배선(62, 65, 66, 68)과 동일한 층에 동일한 물질로 이루어진 유지 전극용 도전 패턴(67)이 형성된다. 유지 전극용 도전 패턴(67)은 화소 전극(82)과 연결되고, 유지 커패시터는 유지 전극용 도전 패턴(67)으로 이루어진 일 단자, 전단 게이트선(22)으로 이루어진 타 단자, 및 이들 사이에 개재된 게이트 절연막(30)으로 구성된다.
데이터 배선(62, 65, 66, 68)과 유지 전극용 도전 패턴(67)은 알루미늄, 크롬, 몰리브덴, 탄탈륨 및 티타늄으로 이루어진 그룹에서 선택된 하나 이상의 물질로 구성된 단일막 또는 다층막으로 이루어질 수 있다. 예를 들어, 데이터 배선(62, 65, 66, 68)과 유지 전극용 도전 패턴(67)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층 막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다. 또한, 데이터선(62)을 크롬 단일막, 크롬/알루미늄 이중막, 또는 크롬을 포함하는 다중막 구조로 형성하고 이러한 데이터선(62) 하부에 액티브심(41)을 형성하는 경우, 데이터선(62)과 액티브심(41)의 계면 접착(interface adhesion) 특성이 뛰어나서 데이터선(62)의 단선을 방지할 수 있다.
소스 전극(65)은 액티브층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 액티브층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 액티브층(40)과 소스 전극(65) 및 액티브층(40)과 드레인 전극(66) 사이에 개재되어 이들 사이에 접촉 저항을 낮추어 주는 역할을 한다.
데이터 배선(62, 65, 66, 68), 유지 전극용 도전 패턴(67) 및 노출된 액티브층(40) 위에는 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 액티브층(40)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(70)에는 드레인 전극(66), 유지 전극용 도전 패턴(67) 및 데이터선 끝단(68)을 각각 드러내는 접촉 구멍(contact hole)(76, 77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소의 모양을 따라 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82), 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다. 보조 게이트선 및 데이터선 끝단(86, 88)은 게이트선 끝단(24) 및 데이터선 끝단(68)과 외부 장치를 접합하는 역할을 한다.
화소 전극(82), 보조 게이트선 끝단(86), 보조 데이터선 끝단(88) 및 보호막(70) 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.
이하, 도 2 내지 도 3c를 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치용 공통 전극 표시판 및 이를 포함하는 액정 표시 장치에 대하여 설명한다. 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다. 도 3a는 도 1a의 박막 트랜지스터 표시판과 도 2의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다. 도 3b는 도 3a의 액정 표시 장치를 Ⅲb-Ⅲb'선을 따라 절개한 단면도이고, 도 3c는 도 3a의 액정 표시 장치를 Ⅲc-Ⅲc'선을 따라 절개한 단면도이다.
도 2 내지 도 3b를 참조하면, 유리 등의 투명한 절연 물질로 이루어진 절연 기판(96) 위에 빛샘을 방지하기 위한 블랙 매트릭스(94)와 화소에 순차적으로 배열되어 있는 적색, 녹색, 청색의 색필터(98)가 형성되어 있고, 색필터(98) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진 공통 전극(90)이 형성되어 있다. 공통 전극(90) 위에는 액정 분자들을 배향하는 배항막(미도시)이 도포될 수 있다.
도 3b에 도시된 바와 같이, 이와 같은 구조의 박막 트랜지스터 표시판(200)과 공통 전극 표시판(100)을 정렬하여 결합하고 그 사이에 액정층(300)을 형성하여 수직 배향하면 본 발명의 일 실시예에 따른 액정 표시 장치의 기본 구조가 이루어진다.
액정층(300)에 포함되어 있는 액정 분자는 화소 전극(82)과 공통 전극(90) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)은 화소 전극(82)이 색필터(98)와 대응하여 정확하게 중첩되도록 정렬된다.
액정 표시 장치는 이러한 기본 구조에 편광판, 백라이트 등의 요소들을 배치하여 이루어진다. 이때 편광판(미도시)은 기본 구조 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(22)에 대하여 나란하고 나머지 하나는 이에 수직을 이루도록 배치한다.
도 3a 및 도 3c를 참조하면, 절연 기판(10) 위에는 데이터선(62)의 양측에 플로팅 바(21)가 형성되어 있다. 앞서 설명한 바와 같이 플로팅 바(21)는 데이터선(62) 근처에 발생하는 빛샘 현상을 방지하는 역할을 한다. 일반적으로 데이터선(62) 주위에 액정 분자는 화소 전극(82) 및 공통 전극(90)에 의해 제어가 되지 않아서 빛샘 현상이 발생하는데, 특히 데이터선(62)과 화소 전극(82) 사이의 공간을 통과한 백라이트 빛에 의해 빛샘 현상이 더욱 심각해진다. 더욱이 백라이트 빛은 이러한 공간을 다양한 각도로 입사하여 통과하므로 빛샘 현상을 방지하기 위해서는 넓은 면적의 블랙 매트릭스를 필요로 한다. 그러나, 본 발명의 액정 표시 장치에 의하면 데이터선(62)의 양측의 절연 기판(10) 상에 형성된 플로팅 바(21)를 이용하여 데이터선(62)과 화소 전극(82) 사이의 공간을 막고, 이 공간을 통과하는 백라이트 빛을 차단함으로써 빛샘 현상을 억제할 수 있다. 따라서, 데이터선(62) 상부의 블랙 매트릭스(94)의 면적을 줄일 수 있으므로, 액정 표시 장치의 개구율을 높일 수 있다. 또한, 화소 전극(82)은 플로팅 바(21)의 적어도 일부 중첩하도록 형성하여 화소 전극(82)과 플로팅 바(21) 사이에서 빛이 새는 것을 방지함으로써 빛샘 현상을 더욱 억제할 수 있다.
또한, 도 3c를 참조하면, 데이터선(62) 하부에는 데이터선(62)의 단선을 방지하기 위한 액티브심(41)이 형성되어 있다. 데이터선(62)과 액티브심(41)과의 미스 얼라인이 발생하더라도 액티브심(41)에 의해 데이터선(62)의 유효 폭이 늘어나는 것을 방지하기 위해서는 가능한한 액티브심(41)의 폭을 줄여서 형성하는 것이 바람직하다. 다시 말해 액티브심(41)의 폭(Wa)은 데이터선(62)의 폭(Wd)보다 작을수록 바람직하며, 노광기의 CD(critical dimesion)보다 작게 형성하는 것이 바람직다. 예를 들어, 데이터선(62)의 폭(Wd)이 약 5-6㎛일 때, 액티브심(41)의 폭(Wa)은 약 4㎛ 이하로 형성하는 것이 바람직하며, 나아가 액티브심(41)의 폭(Wa)은 약 2.5㎛ 이하로 형성하는 것이 바람직하다.
이하, 도 4a 내지 도 4d를 참조하여 본 발명의 일 실시예에 의한 데이터선의 제조 방법에 대하여 설명한다. 도 4a 내지 도 4d는 본 발명의 일 실시예에 의한 데이터선의 제조 방법을 순차적으로 나타낸 공정 단면도들로서, 도 3a의 액정 표시 장치를 Ⅲc-Ⅲc'선을 따라 절개한 단면도들이다.
도 4a를 참조하면, 게이트 절연막(30)이 형성된 절연 기판(10) 상에 수소화 비정질 규소 또는 다결정 규소 등으로 이루어진 반도체층(41)을 형성한다.
이어서 감광막(미도시)을 도포한 후, 절연 기판(10) 상에 광마스크(400)를 정렬한다. 광마스크(400)는 투명한 기판과 그 하부에 차광층으로 이루어지며, 입사광을 투과시키도록 차광층이 없는 투과 영역(A), 입사광 중 일정 부분만 투과시키도록 차광층에 슬릿이 형성된 반투과 영역(C), 및 입사광을 차단하는 차단 영역(B)을 포함한다. 여기서, 차단 영역(B)은 최종적으로 남겨질 액티브심(41)에 대응하여 배치되고, 반투과 영역(C)은 차단 영역(B)의 양 측부에 배치되고, 투과 영역(A)은 그 외 영역에 배치된다. 본 실시예에서는 광마스크(400)의 투과율을 조절하기 위하여 슬릿 패턴을 사용하여 설명하였으나, 본 발명은 이에 한정되지 않으며 투과율이 다른 별도의 차광층을 사용한 하프톤 마스크(half-tone mask) 또는 격자 패턴을 사용하여 투과율을 조절할 수도 있다. 또한 본 실시예에서는 파지티브(positive) 감광막을 예로 들어 설명하고 있으나, 네거티브(negative) 감광막을 사용하는 경우 광마스크(400)의 패턴은 역상으로 형성될 수 있다. 이하 설명의 편의를 위하여 슬릿 마스크로 구성된 광마스크 및 파지티브 감광막을 사용하여 본 발명의 실시예들을 설명한다.
이러한 광마스크(400)를 통하여 노광 및 현상하여 중심부가 높고 가장자리부가 낮은 감광막 패턴(410)을 형성한다.
이어서, 도 4b에 도시된 바와 같이 감광막 패턴(410)에 대하여 가장자리부 아래에 위치하는 반도체층(41)이 노출되도록 에치백(etch-back)을 실시하여 가장자리부가 식각된 감광막 패턴(430)을 형성한다. 여기서 에치백은 감광막 패턴(410)에 대한 식각 선택비가 있는 O2 가스를 주가스로 사용할 수 있다.
그리고, 도 4c를 참조하면 식각된 감광막 패턴(430)을 식각 마스크로 사용하여 반도체층(41)을 식각하여 좁은 폭(Wa)을 가지는 액티브심(41)을 형성한다.
그 후, 도 4d를 참조하면 데이터선용 도전막을 형성한 후 패터닝하여 데이터선(62)을 형성한다.
이와 같이, 좁은 폭(Wa)을 가지는 액티브심(41)을 형성하기 위해 슬릿 또는 격자 패턴 마스크, 또는 하프톤 마스크를 사용하는 경우 노광기의 CD(critical dimesion) 한계보다 좁은 폭을 가지는 액티브심(41)을 형성할 수 있다.
이하, 도 5a 및 도 5b를 참조하여 본 발명의 다른 실시예에 의한 데이터선의 제조 방법에 대하여 설명한다. 도 5a 및 도 5b는 본 발명의 다른 실시예에 의한 데이터선의 제조 방법을 순차적으로 나타낸 공정 단면도들로서, 도 3a의 액정 표시 장치를 Ⅲc-Ⅲc'선을 따라 절개한 단면도들이다. 설명의 편의상, 도 1 내지 도 3c의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 제조 방법는, 액티브심을 패터닝하기 위해 중심부가 높고 가장자리부가 낮은 감광막 패턴을 형성하기 위해 고온의 포스트 베이크(post bake)를 실시하는 점을 제외하고는 기본적으로 동일한 방법을 사용한다.
우선, 도 5a를 참조하며, 게이트 절연막(30)이 형성된 절연 기판(10) 상에 수소화 비정질 규소 또는 다결정 규소 등으로 이루어진 반도체층(41)을 형성한다. 그리고, 감광막(미도시)을 도포한 후, 통상의 광마스크(미도시)를 통하여 감광막을 노광한다. 그리고, 약 90℃에서 약 160초 정도로 감광막을 프리 베이크(pre-bake)한다. 그리고, 상온에서 TMAH액을 이용하여 감광막을 현상하여 감광막 패턴(510)을 형성한다. 이어서 감광막 패턴(510)을 세정한 후, 약 150-200℃의 고온에서 약 200-250초 동안 감광막 패턴(510)을 포스트 베이크(post-bake)한다. 이러한 포스트 베이크 공정 동안, 감광막 패턴(510)의 가장자리부가 일부 녹아서 완만한 경사를 가지게 된다.
그리고, 도 5b에 도시된 바와 같이, 감광막 패턴(510)에 대하여 가장자리부 아래에 위치하는 반도체층(41)이 노출되도록 에치백(etch-back)을 실시하여 가장자리부가 식각된 감광막 패턴(530)을 형성한다.
이후 도 4c 및 도 4d와 마찬가지로 식각된 감광막 패턴(530)을 식각 마스크로 사용하여 반도체층(41)을 식각하여 좁은 폭(Wa)을 가지는 액티브심(41)을 형성하고, 그 위에 데이터선용 도전막을 형성한 후 패터닝하여 데이터선(62)을 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 액정 표시 장치용 배선의 제조 방법에 의하면, 노광기의 CD보다 좁은 폭을 가지는 액티브심을 형성함으로써 데이터선의 단선을 방지할 수 있을 뿐만 아니라, 데이터선과 액티브심과의 미스 얼라인이 발생하여도 데이터선의 유효 폭이 변하지 않으므로 데이터선과 화소 전극과의 커플링 변화에 의한 세로줄 얼룩을 방지할 수 있다.

Claims (10)

  1. (a) 절연 기판 상에 반도체층을 형성하는 단계;
    (b) 상기 반도체층 상에 중심부가 높고 가장자리부가 낮은 감광막 패턴을 형성하는 단계;
    (c) 상기 감광막 패턴을 에치백하는 단계;
    (d) 상기 감광막 패턴을 식각 마스크로 사용하여 상기 반도체층을 식각하여 액티브심을 형성하는 단계; 및
    (e) 상기 액티브심 상에 데이터선을 형성하는 단계를 포함하는 액정 표시 장치용 배선의 제조 방법.
  2. 제1 항에 있어서,
    상기 (b) 단계는 상기 액티브심에 대응하는 차단 영역과, 상기 차단 영역의 양 측부에 배치된 반투과 영역과, 그외 영역에 배치된 투과 영역을 포함하는 광마스크를 이용하여 상기 감광막 패턴을 형성하는 단계인 액정 표시 장치용 배선의 제조 방법.
  3. 제2 항에 있어서,
    상기 반투과 영역은 슬릿 마스크, 격자 패턴 마스크 또는 하프톤 마스크로 이루어진 액정 표시 장치용 배선의 제조 방법.
  4. 제2 항에 있어서,
    상기 감광막은 파지티브 감광막인 액정 표시 장치용 배선의 제조 방법.
  5. 제1 항에 있어서, 상기 (b) 단계는,
    상기 반도체층 상에 감광막을 도포하는 단계와, 상기 감광막을 노광하는 단계와, 상기 감광막을 프리 베이크하는 단계와, 상기 감광막을 현상하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 고온에서 포스트 베이크하는 단계를 포함하는 액정 표시 장치용 배선의 제조 방법.
  6. 제5 항에 있어서,
    상기 포스트 베이크하는 단계는 상기 감광막 패턴을 약 150-200℃의 고온에서 약 200-250초 동안 열처리하는 단계인 액정 표시 장치용 배선의 제조 방법.
  7. 제1 항에 있어서,
    상기 (c) 단계는 상기 감광막 패턴의 상기 가장자리부 아래에 위치하는 상기 반도체층을 노출시키도록 에치백하는 단계인 액정 표시 장치용 배선의 제조 방법.
  8. 제1 항에 있어서,
    상기 액티브심의 폭은 상기 데이터선의 폭보다 작은 액정 표시 장치용 배선 의 제조 방법.
  9. 제8 항에 있어서,
    상기 액티브심의 폭은 4㎛ 이하인 액정 표시 장치용 배선의 제조 방법.
  10. 제1 항에 있어서,
    상기 데이터선은 크롬 단일막, 크롬/알루미늄 이중막, 또는 크롬을 포함하는 다중막으로 이루어진 액정 표시 장치용 배선의 제조 방법.
KR1020050074453A 2005-08-12 2005-08-12 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법 KR20070019456A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050074453A KR20070019456A (ko) 2005-08-12 2005-08-12 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074453A KR20070019456A (ko) 2005-08-12 2005-08-12 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법

Publications (1)

Publication Number Publication Date
KR20070019456A true KR20070019456A (ko) 2007-02-15

Family

ID=43652484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074453A KR20070019456A (ko) 2005-08-12 2005-08-12 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법

Country Status (1)

Country Link
KR (1) KR20070019456A (ko)

Similar Documents

Publication Publication Date Title
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US6927814B2 (en) Array substrate for LCD and method of fabricating the same
KR101293561B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20100151606A1 (en) Method of forming array substrate for LCD
US20060216843A1 (en) Method of fabricating array substrate having color filter on thin film transistor structure
US7125757B2 (en) Method of manufacturing an array substrate for a liquid crystal display device
JP2005292661A (ja) 半透過型液晶表示装置およびその製造方法
US7777228B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR100741537B1 (ko) 반투과형 액정표시장치 및 그 제조방법
US20110183479A1 (en) Thin film transistor array panel and method of manufacturing the same
US7638375B2 (en) Method of manufacturing thin film transistor substrate
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US20080239187A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20070020675A (ko) 액정 표시 장치
US20070188682A1 (en) Method for manufacturing a display device
KR100997968B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR20090053612A (ko) 액정표시소자 및 그 제조방법
US20170263646A1 (en) Thin film transistor array panel and a method for manufacturing the same
KR20070019456A (ko) 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법
KR101777839B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20020049377A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100940568B1 (ko) 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법
KR20040061188A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination