CN116056455B - 半导体结构及其制造方法 - Google Patents

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，方法包括：提供基底，基底上具有电容结构；形成至少覆盖电容结构顶面与侧壁的初始上极板；沿垂直于基底表面的方向去除至少部分厚度的初始上极板，剩余的初始上极板作为上极板，位于电容结构的顶部的上极板的厚度为第一厚度；位于电容结构的侧壁的上极板的厚度为第二厚度，第一厚度小于第二厚度；形成覆盖上极板远离电容结构的一侧表面的导电层，导电层在沿垂直于基底表面的方向上的厚度与第一厚度之和小于第二厚度；形成位于上极板远离基底的一侧的布线层，且布线层与电容结构的顶部的导电层电连接。本公开实施例提供的半导体结构及其制造方法至少有利于提高半导体结构的性能。

Description

半导体结构及其制造方法

技术领域

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。

背景技术

存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存（Random Access Memory，RAM）可分为动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）与静态随机存取存储器（Static Random-Access Memory，SRAM）两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。

存储单元通常包括电容器和晶体管，晶体管的源漏或者漏极中的一者与位线结构相连、源漏或者漏极中的另一者与电容器相连，电容器包括电容接触结构和电容，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。

目前，半导体结构的可靠性有待提高。

发明内容

本公开实施例提供一种半导体结构及其制造方法，至少有利于提高半导体结构的性能。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供基底，基底上具有电容结构；形成初始上极板，初始上极板至少覆盖电容结构顶面与侧壁；沿垂直于基底表面的方向去除至少部分厚度的初始上极板，剩余的初始上极板作为上极板，在沿垂直于基底表面的方向上，位于电容结构的顶部的上极板的厚度为第一厚度；在沿垂直于所电容结构的侧壁表面的方向上，位于电容结构的侧壁的上极板的厚度为第二厚度，第一厚度小于第二厚度；形成导电层，导电层覆盖上极板远离电容结构的一侧表面，且导电层位于电容结构远离基底的一侧，导电层在沿垂直于基底表面的方向上的厚度与第一厚度之和小于第二厚度；形成布线层，布线层位于上极板远离基底的一侧，且布线层与电容结构的顶部的导电层电连接。

在一些实施例中，形成初始上极板包括：采用第一气体环境形成第一初始上极板，第一初始上极板至少覆盖电容结构的顶面与侧壁；采用第二气体环境形成第二初始上极板，第二初始上极板覆盖第一初始上极板远离电容结构的一侧表面，第一初始上极板和第二初始上极板共同构成初始上极板；其中，第一气体环境中的气体种类与第二气体环境中的气体种类相同，第一气体环境中的气体浓度与第二气体环境中的气体浓度不同。

在一些实施例中，沿垂直于基底表面的方向去除至少部分厚度的初始上极板，包括：沿垂直于基底表面的方向，去除电容结构的顶部的第二初始上极板，位于电容结构的顶部的第一初始上极板以及位于电容结构的侧壁的第一初始上极板和第二初始上极板共同作为上极板。

在一些实施例中，形成初始上极板，包括：采用第一气体环境形成第一初始上极板，第一初始上极板至少覆盖电容结构的顶面与侧壁；采用第二气体环境形成第二初始上极板，第二初始上极板覆盖第一初始上极板远离电容结构的一侧表面；采用第一气体环境形成第三初始上极板，第三初始上极板覆盖第二初始上极板远离第一初始上极板的一侧表面，第一初始上极板、第二初始上极板和第三初始上极板共同构成初始上极板；其中，第一气体环境中的气体种类与第二气体环境中的气体种类不同。

在一些实施例中，沿垂直于基底表面的方向去除至少部分厚度的初始上极板，包括：沿垂直于基底表面的方向，以第二初始上极板作为刻蚀停止层，去除电容结构的顶部的第三初始上极板；沿垂直于基底表面的方向去除电容结构的顶部的第二初始上极板，电容结构的顶部的第一初始上极板以及电容结构的侧壁的第一初始上极板、第二初始上极板和第三初始上极板共同构成上极板。

在一些实施例中，沿垂直于基底表面的方向去除至少部分厚度的初始上极板，包括：去除电容结构的顶部的初始上极板，直至暴露出电容结构远离基底的一侧表面；形成导电层，包括：导电层覆盖电容结构远离基底的一侧表面。

在一些实施例中，基底包括阵列区和外围区，电容结构位于阵列区，外围区的基底上具有多个驱动晶体管，在形成导电层之后，在形成布线层之前，还包括：形成导电插塞和接触插塞，导电插塞沿远离基底表面的方向延伸，导电插塞的底部与导电层电接触，导电插塞的顶部用于与布线层电连接；接触插塞沿远离基底表面的方向延伸，接触插塞的底部与驱动晶体管的源极、漏极或者栅极中的一者电连接，接触插塞的顶部用于与布线层电连接。

在一些实施例中，沿垂直于基底表面的方向去除至少部分厚度的初始上极板采用的工艺包括干法刻蚀工艺。

在一些实施例中，在形成导电层之前，包括：对上极板远离电容结构的一侧表面进行金属化处理。

根据本公开一些实施例，本公开另一实施例还提供一种半导体结构，包括：基底，基底上具有电容结构；上极板，上极板覆盖电容结构的侧壁，或者上极板覆盖电容结构的顶部与侧壁，在沿垂直于基底表面的方向上，位于电容结构的顶部的上极板的厚度为第一厚度，在沿垂直于电容结构的侧壁方向上，位于电容结构的侧壁的上极板的厚度为第二厚度，第一厚度小于第二厚度；导电层，导电层覆盖上极板远离电容结构的一侧表面，且导电层位于电容结构远离基底的一侧，导电层在沿垂直于基底表面的方向上的厚度与第一厚度之和小于第二厚度；布线层，布线层位于上极板远离基底的一侧，且布线层与电容结构的顶部的导电层电连接。

在一些实施例中，导电层的材料的导电率大于上极板的材料的导电率。

在一些实施例中，所述电容结构包括多个电容，所述多个电容中的每一电容均沿远离所述基底表面的方向延伸，其中，在垂直于所述电容结构侧壁的方向上，所述第二厚度大于所述电容的宽度。

在一些实施例中，在沿垂直于基底表面的方向上，导电层的厚度范围为200~300埃。

在一些实施例中，基底包括阵列区和外围区，电容结构位于阵列区，外围区的基底上具有多个驱动晶体管，半导体结构还包括：导电插塞，导电插塞沿远离基底表面的方向延伸，导电插塞的底部与导电层电接触，导电插塞的顶部用于与布线层电连接；接触插塞，接触插塞沿远离基底表面的方向延伸，接触插塞的底部与驱动晶体管的源极、漏极或者栅极中的一者电连接，接触插塞的顶部用于与布线层电连接。

在一些实施例中，在沿垂直于基底表面的方向上，导电插塞的高度范围为7000~12000埃。

本公开实施例提供的技术方案至少具有以下优点：

在电容结构的顶面与侧壁形成初始上极板后，沿垂直于基底表面的方向去除至少部分厚度的初始上极板，以电容结构的顶部和侧壁剩余的初始上极板作为上极板，则电容结构的顶部的上极板厚度相交于电容结构的侧壁的上极板厚度减薄。进而在后续形成布线层后，布线层与电容结构的顶部的上极板之间的距离增加，或者布线层与电容结构的顶部的导电层之间距离增加，如此，布线层与电容结构的顶部的上极板或者与电容结构的顶部的导电层之间的寄生电容降低，有利于提高半导体结构的使用性能。此外，电容结构的顶部的上极板厚度小于电容结构的侧壁的上极板厚度，也就是说，在去除电容结构的顶部的部分厚度的上极板时，保留电容结构的侧壁的上极板，以此侧壁的上极板可以作为电容结构在沿垂直于基底表面方向上的支撑，避免电容结构的高度过高而弯曲，提高电容结构的稳定性，进而提高半导体结构的稳定性。其中，形成的导电层可以有利于降低电容结构的电阻，提高电容结构与布线层之间的电传输性能，且导电层可以提高上极板与布线层之间的电传输性能，以提高半导体结构的性能。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的一种半导体结构的制造方法中基底上具有电容结构的示意图；

图2为本公开一实施例提供的另一种半导体结构的制造方法中基底上具有电容结构的示意图；

图3为本公开一实施例提供的再一种半导体结构的制造方法中基底上具有电容结构的示意图；

图4为本公开一实施例提供的半导体结构的制造方法中形成初始上极板的步骤对应的结构示意图；

图5为本公开一实施例提供的一种半导体结构的制造方法中沿垂直于基底表面的方向去除至少部分厚度的初始上极板对应的结构示意图；

图6为本公开一实施例提供的另一种半导体结构的制造方法中沿垂直于基底表面的方向去除至少部分厚度的初始上极板对应的结构示意图；

图7为本公开一实施例提供的半导体结构的制造方法中初始上极板覆盖多个电容中的每一电容的顶面与侧壁且填充多个电容之间的间隙的结构示意图；

图8为本公开一实施例提供的半导体结构的制造方法中初始上极板仅覆盖电容的顶面以及暴露出的电容的侧壁的结构示意图；

图9为本公开一实施例提供的半导体结构的制造方法中初始上极板覆盖电容的介质层表面且填充介质层之间的间隙的结构示意图；

图10为本公开一实施例提供的一种半导体结构的制造方法中形成初始上极板的步骤对应的结构示意图；

图11为本公开一实施例提供的另一种半导体结构的制造方法中形成初始上极板的步骤对应的结构示意图；

图12为本公开一实施例提供的又一种半导体结构的制造方法中沿垂直于基底表面的方向去除至少部分厚度的初始上极板对应的结构示意图；

图13为本公开一实施例提供的再一种半导体结构的制造方法中沿垂直于基底表面的方向去除至少部分厚度的初始上极板对应的结构示意图；

图14为本公开一实施例提供的一种半导体结构的制造方法中半导体结构的制造方法中形成导电层的步骤对应的结构示意图；

图15为本公开一实施例提供的另一种半导体结构的制造方法中形成导电层的步骤对应的结构示意图；

图16为本公开一实施例提供的一种半导体结构的制造方法中形成导电插塞和接触插塞的步骤对应的结构示意图；

图17为本公开一实施例提供的一种半导体结构的制造方法中形成布线层的步骤对应的结构示意图；

图18为本公开一实施例提供的另一种半导体结构的制造方法中形成布线层的步骤对应的结构示意图。

具体实施方式

由背景技术可知，半导体结构的性能有待提高。

分析发现，导致半导体结构的性能不佳的原因之一在于：随着半导体结构的集成度增加，半导体结构的存储单元的面积不断地减小。为了保证半导体结构具有充足的存储电容量，电容可以具有各种形状如箱形、鳍形、皇冠形、柱形等。此外，由于半导体结构尺寸减小的设计约束，电容应该具有越来越大的高宽比，高宽比由电容的高度和宽度之间比率来定义，以此在半导体结构的有限的单位面积中可以形成具有充足电容量的电容。然而在后续形成电容的上极板的工艺过程中，电容的上极板需要同时覆盖电容的顶面与侧壁，较大高宽比的电容容易导致上极板在电容顶部的沉积厚度较厚，进而后续形成的布线层与电容顶部的上极板之间距离较近，容易产生寄生电容，导致半导体结构的性能下降。

根据本公开一些实施例，本公开一实施例提供一种半导体结构的制造方法，以提高半导体结构的性能。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。

图1为本公开一实施例提供的一种半导体结构的制造方法中基底上具有电容结构的示意图，图2为本公开一实施例提供的另一种半导体结构的制造方法中基底上具有电容结构的示意图，图3为本公开一实施例提供的再一种半导体结构的制造方法中基底上具有电容结构的示意图，图4为本公开一实施例提供的半导体结构的制造方法中形成初始上极板的步骤对应的结构示意图，图5为本公开一实施例提供的一种半导体结构的制造方法中沿垂直于基底表面的方向去除至少部分厚度的初始上极板对应的结构示意图，图6为本公开一实施例提供的另一种半导体结构的制造方法中沿垂直于基底表面的方向去除至少部分厚度的初始上极板对应的结构示意图，图7为本公开一实施例提供的半导体结构的制造方法中初始上极板覆盖多个电容中的每一电容的顶面与侧壁且填充多个电容之间的间隙的结构示意图，图8为本公开一实施例提供的半导体结构的制造方法中初始上极板仅覆盖电容的顶面以及暴露出的电容的侧壁的结构示意图，图9为本公开一实施例提供的半导体结构的制造方法中初始上极板覆盖电容的介质层表面且填充介质层之间的间隙的结构示意图，图10为本公开一实施例提供的一种半导体结构的制造方法中形成初始上极板的步骤对应的结构示意图，图11为本公开一实施例提供的另一种半导体结构的制造方法中形成初始上极板的步骤对应的结构示意图，图12为本公开一实施例提供的又一种半导体结构的制造方法中沿垂直于基底表面的方向去除至少部分厚度的初始上极板对应的结构示意图，图13为本公开一实施例提供的再一种半导体结构的制造方法中沿垂直于基底表面的方向去除至少部分厚度的初始上极板对应的结构示意图，图14为本公开一实施例提供的一种半导体结构的制造方法中半导体结构的制造方法中形成导电层的步骤对应的结构示意图，图15为本公开一实施例提供的另一种半导体结构的制造方法中形成导电层的步骤对应的结构示意图，图16为本公开一实施例提供的一种半导体结构的制造方法中形成导电插塞和接触插塞的步骤对应的结构示意图，图17为本公开一实施例提供的一种半导体结构的制造方法中形成布线层的步骤对应的结构示意图，图18为本公开一实施例提供的另一种半导体结构的制造方法中形成布线层的步骤对应的结构示意图，以下将结合附图对本实施例提供的半导体结构的制造方法进行详细说明，具体如下：

参考图1至图18，半导体结构的制造方法，包括：

参考图1，提供基底100，基底100上具有电容结构200。

对于基底100，形成基底100的材料包括半导体材料，例如但不限于硅。在一些实施例中，基底100可以包括：基本半导体、化合物半导体或者合金半导体。例如，基本半导体包括锗；化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、和/或III-V族半导体材料等；合金半导体包括硅锗、碳化硅锗、锗锡、硅锗锡、磷化镓砷、磷化镓铟、砷化镓铟、磷化铟镓砷、砷化铝铟、和/或砷化铝镓等。在一些实施例中，基底100还可以是绝缘体上硅结构、绝缘体上锗硅结构、绝缘体上锗结构或者其组合。

另外，基底100可以根据设计要求进行掺杂（例如P型基底或者N型基底）。在一些实施例中，基底100可以掺杂有P型掺杂离子（例如硼离子、铟离子或者镓离子）或者N型掺杂离子（例如磷离子、砷离子或者锑离子）。

对于电容结构，参考图2和图3，在一些实施例中，电容结构200可以包括多个电容210，多个电容210均沿远离基底100表面的方向延伸，多个电容210中的每一个电容210均包括在基底100上依次层叠的下电极层211、介质层212和上电极层213。

在图2和图3中均以下电极层211的形状为柱状为例，其中，介质层212覆盖下电极层211的顶面与侧壁，上电极层213覆盖介质层212的顶面与侧壁。在一些实施例中，下电极层的形状还可以是杯状，其中，介质层覆盖下电极层的顶面以及内侧壁和外侧壁，上电极层覆盖介质层的顶面以及内侧壁和外侧壁，以此可以增加电容中上电极层与下电极层的正对面积，进而提高电容的电荷存储能力。

对于上电极层213和下电极层211，上电极层213和下电极层211的材料均包括锗硅、镍化铂、钛、钽、钴、多晶硅、铜、钨、氮化钽、氮化钛或者钌中的至少一种。

对于介质层212，介质层212的材料包括氧化硅、氧化钽、氧化铪、氧化锆、氧化铌、氧化钛、氧化钡、氧化锶、氧化钇、氧化镧、氧化镨或者钛酸锶钡等高介电常数材料。

在一些实施例中，参考图2，多个电容210之间可以相互间隔，则后续形成的上极板需要填充多个电容210之间的间隙，以将多个电容210电连接。在另一些实施例中，参考图3，多个电容210的上电极层213之间可以相互电接触，即多个电容210可以共用同一上电极层213以使多个电容210之间电连接。多个电容210通过后续形成的上极板或者上电极层213电连接可以使多个电容210共用同一控制端，减少半导体结构的复杂性。

在一些实施例中，电容结构200还可以包括多个支撑结构，支撑结构位于相邻的电容之间。可以理解的是，当电容的高宽比较大时，电容容易发生倾倒，支撑结构可以提高电容结构的稳定性，进而提高半导体结构的稳定性。

在一些实施例中，基底100内还可以具有阵列排布的多个晶体管，多个晶体管中的每一晶体管的源极或者漏极中的一者与一个电容的下电极层的底部电接触，如此一个晶体管与对应的一个电容构成一个存储单元。

参考图4，形成初始上极板300，初始上极板300至少覆盖电容结构200顶面与侧壁。参考图5和图6，沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300，剩余的初始上极板300作为上极板310，在沿垂直于基底100表面的方向上，位于电容结构200顶部的上极板310的厚度为第一厚度L1；在沿垂直于所电容结构200侧壁表面的方向上，位于电容结构200侧壁的上极板310的厚度为第二厚度L2，第一厚度L1小于第二厚度L2。

通过在形成初始上极板300后，沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300，以剩余的初始上极板300作为上极板310，可以使电容结构200顶部的上极板310的厚度减小，进而在后续形成布线层以后，电容结构200顶部的上极板310与布线层之间的距离可以适当增加，以免电容结构200顶部的上极板310与布线层之间产生寄生电容，提高半导体结构的可靠性。此外，电容结构200顶部的上极板310厚度小于电容结构200侧壁的上极板310厚度，也就是说，在去除电容结构200顶部的部分厚度的上极板310时，保留电容结构200侧壁的上极板310，以此侧壁的上极板310可以作为电容结构200在沿垂直于基底100表面方向上的支撑，避免电容结构200的高度过高而弯曲，提高电容结构200的稳定性，进而提高半导体结构的稳定性。

在一些实施例中，形成初始上极板300的材料包括掺有硼或磷的硅、锗硅或是磷硅等材料。

在一些实施例中，参考图7，当电容结构200中具有多个电容210，且多个电容210之间相互间隔时，初始上极板300覆盖多个电容210中的每一电容210的顶面与侧壁且填充多个电容210之间的间隙。参考图8，当电容结构200中具有多个电容210，且多个电容210中的每一电容210的上电极层213与相邻的电容210的上电极层213之间相互电接触时，初始上极板300仅覆盖电容210的顶面以及暴露出的电容210的侧壁。

在一些实施例中，电容210的上电极层213的材料可以与上极板310的材料相同，以此多个电容210可以共用同一上极板310作为上电极层213。例如，参考图9，在形成多个电容结构200的过程中，可以仅形成多个下电极层211以及覆盖多个下电极层211表面的介质层212后，直接形成初始上极板300覆盖介质层212表面并填充介质层212之间的间隙，则在后续沿垂直于基底100表面的方向去除部分厚度的初始上极板300后，剩余的介质层212之间的初始上极板300可以作为多个电容210的上电极层213，以此减少半导体结构制造的工艺步骤中电容上电极层的制作工序，提高半导体结构的制造效率。

在一些实施例中，参考图10，形成初始上极板300的步骤包括：采用第一气体环境形成第一初始上极板301，第一初始上极板301至少覆盖电容结构200的顶面与侧壁；采用第二气体环境形成第二初始上极板302，第二初始上极板302覆盖第一初始上极板301远离电容结构200的一侧表面，第一初始上极板301和第二初始上极板302共同构成初始上极板；其中，第一气体环境中的气体种类与第二气体环境中的气体种类相同，第一气体环境中的气体浓度与第二气体环境中的气体浓度不同，第一初始上极板301和第二初始上极板302共同构成初始上极板300。

在另一些实施例中，参考图11，形成初始上极板300的步骤包括：采用第一气体环境形成第一初始上极板301，第一初始上极板301至少覆盖电容结构200的顶面与侧壁；采用第二气体环境形成第二初始上极板302，第二初始上极板302覆盖第一初始上极板301远离电容结构200的一侧表面；采用第一气体环境形成第三初始上极板303，第三初始上极板303覆盖第二初始上极板302远离第一初始上极板301的一侧表面，第一初始上极板301、第二初始上极板302和第三初始上极板303共同构成初始上极板300；其中，第一气体环境中的气体种类与第二气体环境中的气体种类不同。

对于第一初始上极板301，形成第一初始上极板301的材料包括掺有硼或磷的硅、锗硅或是磷硅等材料。可以理解的是，为形成不同种材料的第一初始上极板301，对应的第一气体环境可以针对第一初始上极板301的材料进行调整，例如，当需要形成的第一初始上极板301的材料为锗硅时，对应的第一气体环境可以是硅烷（SiH₄）和锗烷（GeH₄）的混合气体。

对于第二初始上极板302，形成第二初始上极板302的材料包括掺有硼或磷的硅、锗硅、磷硅或者氮化硅等材料。同理，为形成不同种材料的第二初始上极板302，对应的第二气体环境可以针对第二初始上极板302的材料进行调整。

对于第三初始上极板303，形成第三初始上极板303的材料包括掺有硼或磷的硅、锗硅或是磷硅等材料。同理，为形成不同种材料的第三初始上极板303，对应的第三气体环境可以针对第三初始上极板303的材料进行调整。

在一些实施例中，当第一气体环境与第二气体环境的气体种类相同，且第一气体环境的气体浓度与第二气体环境的气体浓度不同时，则对应的形成第一初始上极板301的材料与形成第二初始上极板302的材料相同，但第一初始上极板301内的掺杂元素的浓度与第二初始上极板302内的掺杂元素的浓度不同，其中，第一初始上极板301和第二初始上极板302共同构成初始上极板300。例如，以第一初始上极板301和第二初始上极板302均为锗硅为例，当第一气体环境与第二气体环境的浓度不同时，第一初始上极板301中的锗元素浓度可能大于或者小于第二初始上极板302中锗元素的浓度，以此，初始上极板300中的第一初始上极板301和第二初始上极板302的刻蚀选择比不同。

进一步地，在一些实施例中，参考图12，沿垂直于基底100表面的方向去除部分厚度的初始上极板300，包括：沿垂直于基底100表面的方向，去除电容结构200顶部的第二初始上极板302，位于电容结构200顶部的第一初始上极板301以及位于电容结构200侧壁的第一初始上极板301和第二初始上极板302共同作为上极板310。

由于初始上极板300中的第一初始上极板301和第二初始上极板302的刻蚀选择比不同，进而在沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300时，可以以第一初始上极板301作为刻蚀停止层，仅去除第二初始上极板302，则第一初始上极板301的厚度作为电容结构200顶部需要保留的初始上极板300的厚度，如此可以准确的控制位于电容结构200顶部的上极板310的厚度。

在一些实施例中，当第一气体环境与第二气体环境的种类不同时，则对应的形成的第一初始上极板301的材料与形成第二初始上极板302的材料不同，第三初始上极板303的材料可以与第二初始上极板302的材料相同或者不同，或者第三初始上极板303的材料可以与第一初始上极板301的材料相同或者不同，其中，第一初始上极板301、第二初始上极板302和第三初始上极板303共同构成初始上极板300。

进一步地，在一些实施例中，参考图13，沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300，包括：沿垂直于基底100表面的方向，以第二初始上极板302作为刻蚀停止层，去除电容结构200顶部的第三初始上极板303；沿垂直于基底100表面的方向去除电容结构200顶部的第二初始上极板302，电容结构200顶部的第一初始上极板301以及电容结构200侧壁的第一初始上极板301、第二初始上极板302和第三初始上极板303共同构成上极板310。

以此，上极板310在电容结构200侧壁可以具有足够的厚度以作为电容结构200的支撑，且在电容结构200顶部形成有三层依次层叠的第一初始上极板301、第二初始上极板302和第三初始上极板303的初始上极板300后，在沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300时，可以以第二初始上极板302作为刻蚀停止层，以避免刻蚀工艺去除电容结构200顶部的第三初始上极板303时导致电容结构200顶部的第一初始上极板301受损。进一步地，再针对第二初始上极板302选择相应的刻蚀工艺以去除第二初始上极板302，可以减少刻蚀对电容结构200顶部的第一初始上极板301远离电容结构200的表面产生损伤，提高半导体结构的稳定性。

在一些实施例中，返回参考图6，在沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300，包括：去除电容结构200顶部的初始上极板300，直至暴露出电容结构200远离基底100的一侧表面；进一步地，在后续工艺中形成导电层（图中未示出），包括：导电层覆盖电容结构200远离基底100的一侧表面。也就是说，电容结构200顶部的初始上极板300被全部去除，仅保留电容结构200侧壁的初始上极板300作为上极板310，以此，后续形成的导电层可以直接覆盖电容结构200的顶面，提高电容结构200与导电层之间的电传输效率。

在一些实施例中，沿垂直于基底100表面的方向去除部分高度的初始上极板300采用的工艺包括干法刻蚀工艺。由于干法刻蚀工艺具有方向性，可以有利于沿垂直于基底100表面的方向去除部分高度的初始上极板300，同时对电容结构200侧壁的初始上极板300不造成影响。

参考图14，以沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300后，电容结构200的顶部仍有部分初始上极板300剩余为例，形成导电层400后，导电层400覆盖上极板310远离电容结构200的一侧表面，导电层400在沿垂直于基底100表面的方向上的厚度L3与第一厚度L1之和（如图中L4所示）小于第二厚度L2。

参考图15，以沿垂直于基底100表面的方向去除电容结构200顶部的初始上极板300，电容结构200的顶面被完全暴露为例，形成导电层400后，导电层400覆盖上极板310远离电容结构200的一侧表面，且导电层400覆盖电容结构200远离基底100的一侧表面，导电层400在沿垂直于基底100表面的方向上的厚度L3小于第二厚度L2。可以理解的是，当电容结构200顶部的初始上极板300被全部去除后，对应的在沿垂直于基底100表面的方向上，上极板310的厚度（即第一厚度L1）等于0，则导电层400在沿垂直于基底100表面的方向上的厚度L3与第一厚度L1之和等于导电层400的厚度L3。

导电层400可以降低电容结构200的电阻，提高电容结构200与布线层之间的电传输性能，进而提高半导体结构的使用性能。当电容结构200的顶部具有上极板310时，导电层400还可以降低布线层与上极板310之间的电阻，以提高半导体结构的性能。

在一些实施例中，形成导电层400的材料包括钨等。

在一些实施例中，在形成导电层400之前，包括：对上极板310远离电容结构200的一侧表面进行金属化处理。如此可以进一步降低上极板310与导电层400之间的接触电阻，提高半导体结构的使用性能。

在一些实施例中，参考图16，基底100包括阵列区101和外围区102，电容结构200位于阵列区101，外围区102的基底100内具有多个驱动晶体管（图中未示出），在形成导电层400之后，在形成布线层600之前，还包括：形成导电插塞501和接触插塞502，导电插塞501沿远离基底100表面的方向延伸，导电插塞501的底部与导电层400电接触，导电插塞501的顶部用于与布线层600电连接；接触插塞502沿远离基底100表面的方向延伸，接触插塞502的底部与驱动晶体管的源极、漏极或者栅极中的一者电连接，接触插塞502的顶部用于与布线层600电连接。

导电插塞501可以用于将导电层400与布线层600电连接，接触插塞502可以用于将驱动晶体管与布线层600电连接，进而布线层600可以同时连接电容结构200对应的存储单元以及驱动晶体管，以实现驱动晶体管对存储单元内的数据进行存储和读取。由于形成初始上极板300后对电容结构200顶部的初始上极板300进行了至少部分厚度的减薄处理，则电容结构200顶部的上极板310厚度相交于电容结构200侧壁的上极板310厚度较薄，如此布线层600与电容结构200顶部的上极板310之间的距离适当增加，减少了布线层600与电容结构200顶部的上极板310之间产生的寄生电容，同时布线层600到基底100表面的距离可以适当缩短，以适当降低接触插塞502的高度，进而可以降低驱动晶体管与布线层600之间的延迟。

对于导电插塞501和接触插塞502，形成导电插塞501和接触插塞502的材料均包括钴（Co）、铜（Cu）、铝（Al）、钨（W）、镍（Ni）、铂（Pt）、钽（Ta）或者钛（Ti）等至少其中一种。

需要说明的是，图16中以沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300后，电容结构200的顶部仍有部分初始上极板300剩余为例，导电层400覆盖上极板310远离电容结构200的一侧表面。在一些实施例中，还可以沿垂直于基底表面的方向去除电容结构的顶部的初始上极板，电容结构的顶面被完全暴露，导电层覆盖上极板远离电容结构的一侧表面，且导电层覆盖电容结构远离基底的一侧表面。

参考图17和图18，形成布线层600，布线层600位于上极板310远离基底100的一侧，且布线层600与电容结构200顶部的导电层400电连接。由于电容结构200顶部的上极板310相较于电容结构200侧壁的上极板310厚度减薄，则布线层600与电容结构200顶部的上极板310之间的距离相对增大，上极板310与布线层600之间的寄生电容减少，半导体结构的性能提高。

对于布线层600，形成布线层600的材料包括铜（Cu）、镍（Ni）、钯（Pd）、金（Au）、银（Ag）、锡（Sn）、钛（Ti）或铅（Pb）的至少其中一种。

在一些实施例中，参考图16，以布线层600可以通过导电插塞501与导电层400电连接为例。在另一些实施例中，参考图17或图18，布线层600可以通过金属线601与导电层400电连接。

需要说明的是，在图16、图17和图18中，布线层600的走线可以根据具体情况进行设计，本实施例提供的附图并不构成布线层600的走线的限定。

对于金属线601，金属线601的材料可以是硅化钴、硅化镍、硅化钼、硅化钛、氮化钛、氮化钨、硅化钨或者硅化钽的至少一种。

本公开实施例提供的半导体结构的制造方法，在电容结构200的顶面与侧壁形成初始上极板300后，沿垂直于基底100表面的方向去除至少部分厚度的初始上极板300，以电容结构200顶部和侧壁剩余的初始上极板300作为上极板310，则电容结构200顶部的上极板310厚度相交于电容结构200侧壁的上极板310厚度减薄。进而在后续形成布线层600后，布线层600与电容结构200顶部的上极板310之间的距离增加，或者布线层600与电容结构200顶部的导电层400之间距离增加，如此，布线层600与电容结构200顶部的上极板310或者与电容结构200顶部的导电层400之间的寄生电容降低，有利于提高半导体结构的使用性能。此外，电容结构200顶部的上极板310厚度小于电容结构200侧壁的上极板310厚度，也就是说，在去除电容结构200顶部的部分厚度的上极板310时，保留电容结构200侧壁的上极板310，以此侧壁的上极板310可以作为电容结构200在沿垂直于基底100表面方向上的支撑，避免电容结构200的高度过高而弯曲，提高电容结构200的稳定性，进而提高半导体结构的稳定性。其中，形成的导电层400可以有利于降低电容结构200的电阻，提高电容结构200与布线层600之间的电传输性能，且导电层400可以提高上极板310与布线层600之间的电传输性能，以提高半导体结构的性能。

根据本公开一些实施例，本公开另一实施例提供一种半导体结构，可采用上述实施例中提供的半导体结构的制造方法形成，以改善形成的半导体结构的性能。需要说明的是，与上述实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。

以下将结合附图对本实施例提供的半导体结构进行详细说明，具体如下：

参考图17和图18，半导体结构，包括：基底100，基底100上具有电容结构200；上极板310，上极板310覆盖电容结构200的侧壁，或者上极板310覆盖电容结构200的顶部与侧壁，在沿垂直于基底100表面方向上，位于电容结构200顶部的上极板310的厚度为第一厚度L1，在沿垂直于电容结构200侧壁方向上，位于电容结构200侧壁的上极板310的厚度为第二厚度L2，第一厚度L1小于第二厚度L2；导电层400，导电层400覆盖上极板310远离电容结构200的一侧表面，且导电层400位于电容结构200远离基底100的一侧，导电层400在沿垂直于基底100表面的方向上的厚度与第一厚度L1之和小于第二厚度L2；布线层600，布线层600位于上极板310远离基底100的一侧，且布线层600与电容结构的顶部的导电层400电连接。

在一些实施例中，导电层400的材料的导电率大于上极板310的材料的导电率。如此，导电层400可以降低电容结构200的电阻，提高电容结构200与布线层600之间的电传输性能，进而提高半导体结构的使用性能；当电容结构200的顶部具有上极板310时，布线层600还可以降低布线层600与上极板310之间的接触电阻，以提高半导体结构的性能。

在一些实施例中，电容结构包括多个电容，多个电容中的每一电容均沿远离基底表面的方向延伸，其中，在垂直于电容结构侧壁的方向上，第二厚度大于电容的宽度。当第二厚度大于电容结构内电容的宽度时，可以使电容结构侧壁的上极板在沿垂直于基底表面方向对电容结构起到足够的支撑作用，降低电容结构弯曲的风险，提高电容结构的稳定性，进而提高半导体结构的稳定性。

在一些实施例中，在沿垂直于基底100表面的方向上，导电层400的厚度范围为200~300埃，例如，200埃、220埃、250埃、255埃、285埃、291埃或者300埃。导电层400的厚度在此范围内时，可以使导电层400具有降低电容结构200电阻的作用，同时避免导电层400的厚度过大导致布线层600与导电层400之间距离过近容易产生寄生电容。

在一些实施例中，参考图16，基底100包括阵列区101和外围区102，电容结构200位于阵列区101，外围区102的基底100内具有多个驱动晶体管（图中未示出），半导体结构还包括：导电插塞501，导电插塞501沿远离基底100表面的方向延伸，导电插塞501的底部与导电层400电接触，导电插塞501的顶部用于与布线层600电连接；接触插塞502，接触插塞502沿远离基底100表面的方向延伸，接触插塞502的底部与驱动晶体管的源极、漏极或者栅极中的一者电连接，接触插塞502的顶部用于与布线层600电连接。

导电插塞501可以用于将导电层400与布线层600电连接，接触插塞502可以用于将驱动晶体管与布线层600电连接，进而布线层600可以同时连接电容结构200对应的存储单元以及驱动晶体管，以实现驱动晶体管对存储单元内的数据进行存储和读取。由于电容结构200顶部的上极板310厚度相交于电容结构200侧壁的上极板310厚度较薄，如此布线层600与电容结构200顶部的上极板310之间的距离适当增加，减少了布线层600与电容结构200顶部的上极板310之间的寄生电容，同时布线层600到基底100表面的距离可以适当缩短，以适当降低接触插塞502的高度，进而可以降低驱动晶体管与布线层600之间的延迟。

在一些实施例中，在沿垂直于基底100表面的方向上，导电插塞501的高度范围为7000~12000埃，例如，7000埃、7500埃、8510埃、9555埃、11100埃或者12000埃。导电插塞501的高度对应为布线层600与导电层400之间的距离，导电插塞501的高度在此范围内，可以保持布线层600与导电层400不产生寄生电容。此外，导电插塞501的高度、导电层400的厚度、上极板310的厚度以及电容结构200的高度之和对应为接触插塞502的高度，通过对导电插塞501的高度、导电层400的厚度以及上极板310的厚度进行适当调整，可以有利于降低接触插塞502的高度，以此可以降低驱动晶体管与布线层600之间的延迟。

本公开实施例提供的半导体结构，电容结构200顶部的上极板310的厚度相交于电容结构200侧壁的上极板310的厚度较薄，相应的布线层600与电容结构200顶部上极板310之间的距离适当增加，以此可以减少电容结构200顶部的上极板310与布线层600之间产生的寄生电容。此外，位于电容结构200侧壁的上极板310厚度较厚，可以作为电容结构200在沿垂直于基底100方向上的支撑，避免电容结构200的高度过高而弯曲，提高电容结构200的稳定性，进而提高半导体结构的稳定性。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (15)

1.一种半导体结构的制造方法，其特征在于，包括：

提供基底，所述基底上具有电容结构；

形成初始上极板，所述初始上极板至少覆盖所述电容结构顶面与侧壁；

沿垂直于所述基底表面的方向去除至少部分厚度的所述初始上极板，剩余的所述初始上极板作为上极板，在沿垂直于所述基底表面的方向上，位于所述电容结构的顶部的所述上极板的厚度为第一厚度；在沿垂直于所电容结构的侧壁表面的方向上，位于所述电容结构的侧壁的所述上极板的厚度为第二厚度，所述第一厚度小于所述第二厚度；

形成导电层，所述导电层覆盖所述上极板远离所述电容结构的一侧表面，且所述导电层位于所述电容结构远离所述基底的一侧，所述导电层在沿垂直于所述基底表面的方向上的厚度与所述第一厚度之和小于所述第二厚度；

形成布线层，所述布线层位于所述上极板远离所述基底的一侧，且所述布线层与所述电容结构的顶部的所述导电层电连接。

2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成初始上极板包括：

采用第一气体环境形成第一初始上极板，所述第一初始上极板至少覆盖所述电容结构的顶面与侧壁；

采用第二气体环境形成第二初始上极板，所述第二初始上极板覆盖所述第一初始上极板远离所述电容结构的一侧表面，所述第一初始上极板和所述第二初始上极板共同构成所述初始上极板；

其中，所述第一气体环境中的气体种类与所述第二气体环境中的气体种类相同，所述第一气体环境中的气体浓度与所述第二气体环境中的气体浓度不同。

3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述沿垂直于所述基底表面的方向去除至少部分厚度的所述初始上极板，包括：

沿垂直于所述基底表面的方向，去除所述电容结构的顶部的所述第二初始上极板，位于所述电容结构的顶部的所述第一初始上极板以及位于所述电容结构的侧壁的所述第一初始上极板和所述第二初始上极板共同作为所述上极板。

4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成初始上极板包括：

采用第一气体环境形成第一初始上极板，所述第一初始上极板至少覆盖所述电容结构的顶面与侧壁；

采用第二气体环境形成第二初始上极板，所述第二初始上极板覆盖所述第一初始上极板远离所述电容结构的一侧表面；

采用所述第一气体环境形成第三初始上极板，所述第三初始上极板覆盖所述第二初始上极板远离所述第一初始上极板的一侧表面，所述第一初始上极板、所述第二初始上极板和所述第三初始上极板共同构成所述初始上极板；

其中，所述第一气体环境中的气体种类与所述第二气体环境中的气体种类不同。

5.根据权利要求4所述的半导体结构的制造方法，其特征在于，所述沿垂直于所述基底表面的方向去除至少部分厚度的所述初始上极板，包括：

沿垂直于所述基底表面的方向，以所述第二初始上极板作为刻蚀停止层，去除所述电容结构的顶部的所述第三初始上极板；

沿垂直于所述基底表面的方向去除所述电容结构的顶部的所述第二初始上极板，所述电容结构的顶部的所述第一初始上极板以及所述电容结构的侧壁的所述第一初始上极板、所述第二初始上极板和所述第三初始上极板共同构成所述上极板。

6.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述沿垂直于所述基底表面的方向去除至少部分厚度的所述初始上极板，包括：

去除所述电容结构的顶部的所述初始上极板，直至暴露出所述电容结构远离所述基底的一侧表面；

形成所述导电层，包括：所述导电层覆盖所述电容结构远离所述基底的一侧表面。

7.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述基底包括阵列区和外围区，所述电容结构位于所述阵列区，所述外围区的所述基底上具有多个驱动晶体管，在形成所述导电层之后，在形成所述布线层之前，还包括：

形成导电插塞和接触插塞，所述导电插塞沿远离所述基底表面的方向延伸，所述导电插塞的底部与所述导电层电接触，所述导电插塞的顶部用于与所述布线层电连接；所述接触插塞沿远离所述基底表面的方向延伸，所述接触插塞的底部与所述驱动晶体管的源极、漏极或者栅极中的一者电连接，所述接触插塞的顶部用于与所述布线层电连接。

8.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述沿垂直于所述基底表面的方向去除至少部分厚度的所述初始上极板采用的工艺包括干法刻蚀工艺。

9.根据权利要求1所述的半导体结构的制造方法，其特征在于，在形成所述导电层之前，包括：对所述上极板远离所述电容结构的一侧表面进行金属化处理。

10.一种半导体结构，其特征在于，包括：

基底，所述基底上具有电容结构；

上极板，所述上极板覆盖所述电容结构的侧壁，或者所述上极板覆盖所述电容结构的顶部与侧壁，在沿垂直于所述基底表面的方向上，位于所述电容结构的顶部的所述上极板的厚度为第一厚度，在沿垂直于所述电容结构的侧壁方向上，位于所述电容结构的侧壁的所述上极板的厚度为第二厚度，所述第一厚度小于所述第二厚度；

导电层，所述导电层覆盖所述上极板远离所述电容结构的一侧表面，且所述导电层位于所述电容结构远离所述基底的一侧，所述导电层在沿垂直于所述基底表面的方向上的厚度与所述第一厚度之和小于所述第二厚度；

布线层，所述布线层位于所述上极板远离所述基底的一侧，且所述布线层与所述电容结构的顶部的所述导电层电连接。

11.根据权利要求10所述的半导体结构，其特征在于，所述导电层的材料的导电率大于所述上极板的材料的导电率。

12.根据权利要求10所述的半导体结构，其特征在于，所述电容结构包括多个电容，所述多个电容中的每一电容均沿远离所述基底表面的方向延伸，其中，在垂直于所述电容结构侧壁的方向上，所述第二厚度大于所述电容的宽度。

13.根据权利要求10所述的半导体结构，其特征在于，在沿垂直于所述基底表面的方向上，所述导电层的厚度范围为200~300埃。

14.根据权利要求10所述的半导体结构，其特征在于，所述基底包括阵列区和外围区，所述电容结构位于所述阵列区，所述外围区的所述基底上具有多个驱动晶体管，所述半导体结构还包括：

导电插塞，所述导电插塞沿远离所述基底表面的方向延伸，所述导电插塞的底部与所述导电层电接触，所述导电插塞的顶部用于与所述布线层电连接；

接触插塞，所述接触插塞沿远离所述基底表面的方向延伸，所述接触插塞的底部与所述驱动晶体管的源极、漏极或者栅极中的一者电连接，所述接触插塞的顶部用于与所述布线层电连接。

15.根据权利要求14所述的半导体结构，其特征在于，在沿垂直于所述基底表面的方向上，所述导电插塞的高度范围为7000~12000埃。