KR19990006346A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR19990006346A
KR19990006346A KR1019980004738A KR19980004738A KR19990006346A KR 19990006346 A KR19990006346 A KR 19990006346A KR 1019980004738 A KR1019980004738 A KR 1019980004738A KR 19980004738 A KR19980004738 A KR 19980004738A KR 19990006346 A KR19990006346 A KR 19990006346A
Authority
KR
South Korea
Prior art keywords
bonds
bond
oxide film
film
sih
Prior art date
Application number
KR1019980004738A
Other languages
English (en)
Other versions
KR100309662B1 (ko
Inventor
마사즈미 마쯔우라
Original Assignee
기따오까 다까시
미쯔비시 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시 덴기 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR19990006346A publication Critical patent/KR19990006346A/ko
Application granted granted Critical
Publication of KR100309662B1 publication Critical patent/KR100309662B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

종래의 실란과 과산화 수소를 혼합 가스로서 사용하는 CVD법으로 형성한 실리콘 산화막에서는 상하 배선을 접속하는 접속 구멍(비어)에서 포이즌드 비어(poisoned via)라 불리는 배선 불량이 생긴다.
반도체 장치의 층간 절연막을, 실리콘 원자를 주요소로 하고, 상기 실리콘 원자가 산소 결합 및 탄소 결합을 갖는 동시에, 적어도 일부의 상기 실리콘 원자가 수소 결합을 갖는 재료를 사용하여 형성한다. 또한, 층간 절연막의 형성 방법으로서, 가스 분자 구조로서 실리콘 원자가 수소 결합 및 탄소 결합을 갖는 반응성 가스와 과산화 수소에 의한 혼합 가스를 사용하여 화학적 기상 성장법(CVD)으로 층간 절연막을 형성한다.

Description

반도체 장치 및 그 제조 방법
본 발명은 반도체 장치와 그 제조 방법에 관한 것으로, 특히 층간 절연막의 구조 및 그 형성 방법에 관한 것이다.
반도체 장치의 층간 절연막의 형성을 위해, 실리콘 화합물, 예를 들면 실란 가스(SiH4)와 과산화 수소(H2O2)를 사용하여 CVD(Chemical Vapor Deposition)법으로 형성한 실리콘 산화막은 0.25㎛ 이하의 극미세한 배선간을 매립할 수 있고, 또한 유동성에 우수하며, 그로 인해 자기 평탄화 작용을 나타내기 때문에, 종래로부터 사용되어 온 SOG(Spin On Glass)법 등에 대신하는 차세대 층간 절연막의 평탄화 방법으로서 주목되고 있다. 예를 들면, NOVEL SELF-PLANARIZING CVD OXIDE FOR INTERLAYER DIELECTRIC APPLICATIONS(Technical digest of IEDM 1994) 참조.
이 방식에 의한 실리콘 산화막의 형성은 이하의 화학식에 따라 행해진다. 우선, 실란 가스(SiH4)가 과산화 수소(H2O2)와 산화 반응함으로써 실라놀(Si(OH)4)이 형성된다(화학식 1a ∼ 1c). 형성된 실라놀은 가수분해 또는 열에너지에 의해 탈수 중합 반응을 일으켜 실리콘 산화막(SiO2)을 생성시킨다(화학식 2). 이와 같은 반응이 어떤 기판 상에서 행해진 경우 실리콘 산화막을 형성한 것이 된다.
SiH4＋2H2O2→ Si(OH)4＋2H2
SiH4＋3H2O2→ Si(OH)4＋2H2O＋H2
SiH4＋4H2O2→ Si(OH)4＋4H2O
nSi(OH)4→ nSiO2＋2nH2O
도 7은 상기 방식을 이용한 종래의 층간 절연막의 형성 플로우를 나타낸 모식도이다.
도 7을 참조하여 층간 절연막 형성 플로우의 설명을 행한다.
우선, 도 7a에서 참조 번호(1)는 실리콘 기판과 그 위에 형성된 소자 및 절연층을 포함하는 반도체 장치 기판을 나타낸다. 이 기판(1) 상에 알루미 배선(2)이 형성되어 있다.
층간 절연막의 형성은, 상기한 바와 같이 알루미 배선(2)이 실시된 기판(1) 상에, 우선 제1 플라즈마 산화막(3)을 형성한다. 다음에, 제1 플라즈마 산화막(3)을 덮도록 상술한 실란 가스(SiH4) 및 과산화 수소(H2O2)를 사용한 CVD법으로 실리콘 산화막(4a)을 형성한다. 최후에, 제2 플라즈마 산화막(5)을 전체 덮도록 형성하여, 평탄한 층간 절연막이 형성된다.
그런데, 실란 가스(SiH4) 및 과산화 수소(H2O2)를 사용한 CVD법에 의한 실리콘 산화막은 막 형성 과정에서 생성되는 실라놀이 우수한 유동성을 가짐으로써, 극미세한 배선간의 매립을 가능케 하고, 또한 우수한 자기 평탄화 특성을 실현한다.
그러나, 이와 같은 실라놀로부터 생성된 실리콘 산화막의 비유전율은 4.0 ∼ 5.0이다. 최근의 디바이스의 미세화에 따라 층간 절연막의 용량에 기인한 배선 지연의 문제가 심각하게 되어 있다. 이 때문에, 이후의 층간 절연막에서는 그 용량을 줄이는 것이 큰 명제로 되어 있다. 특히, 0.3㎛ 이하로 미세하게 된 배선간의 용량을 감소시키는 것이 중요하고, 그 때문에 비유전율이 낮으면서 매립성, 평탄화 특성에 우수한 층간 절연막이 요구되고 있다.
이와 같은 요구를 충족하는 종래 방법으로서 막 중에 메틸기를 포함하는 유기 SOG가 있다. 이 재료는 도 8에 나타낸 바와 같은 분자 구조를 갖고 있고, 실리콘 원자의 1개의 결합을 메틸기로 종단(終端)시킴으로써 Si-O 네트워크를 분단시키고, 그 결과 막 밀도가 저하되어 낮은 비유전율화를 실현하고 있다. 예를 들면, A New Methylsilsesquioxane Spin-on-Polymer(Proceedings of The 48th Symposium on Semiconductor and Integrated circuits Technology 1994), 및 New Reflowable Organic Spin-on-Glass for Advanced Gap-filling and Planarization(Proceedings of VMIC Conference) 참조.
이 재료에서는 저유전율화를 행하기 위해 다량의 메틸기를 혼입시킬 필요가 있고, 이로 인해 야기되는 포이즌드 비어(poisoned via)라 불리는 배선의 신뢰성 불량이 문제로 되어 있다.
도 9는 포이즌드 비어 불량의 발생 메카니즘을 설명하기 위한 도면이다. 도 9에서 참조 번호(1)는 소자 및 절연막이 형성된 기판, 참조 번호(2)는 하층의 알루미 배선, 참조 번호(3)는 제1 플라즈마 산화막, 참조 번호(4a)는 유기 SOG, 참조 번호(5)는 제2 플라즈마 산화막, 참조 번호(6)는 질화티탄막/티탄막, 참조 번호(7)는 텅스텐막, 참조 번호(8)는 산소 플라즈마에 의한 변성층, 참조 번호(9)는 비어 측벽으로부터 이탈되어 있는 수분, 참조 번호(10)는 공극(포이즌드 비어)을 나타낸다.
포이즌드 비어는 상하 배선을 접속하는 접속 구멍(비어: 10)에서 야기되는 불량으로, 비어 측벽에 노출된 유기 SOG(4a)가 비어를 개구한 후의 레지스트 제거에 사용되는 산소 플라즈마에 의해 변성되는, 즉 Si-CH3기가 산소 플라즈마에 의해 Si-OH기로 변화되고, 외부로부터의 수분의 침입이 용이하게 됨으로써 발생된다. 외부로부터 침입된 수분은, 예를 들면 비어 내를 CVD법에 의한 텅스텐(7)으로 매립할 때에 측벽으로부터 방출되고, 비어(10) 내에서의 텅스텐(7)의 성장을 방해한다. 이 결과, 비어(10)에서의 저항 상승 또는 단선이 생기고, 배선의 신뢰성을 현저하게 열화시킨다.
본 발명은 상기한 문제를 해결하기 위해 이루어진 것으로, 메틸실란 등의 유기 실란 및 과산화 수소(H2O2)를 사용한 CVD법에 의한 실리콘 산화막에 있어서, 포이즌드 비어 불량을 방지하면서, 우수한 매립 성능을 실현함과 동시에, 형성된 절연막의 비유전율을 저하시키는 것을 목적으로 한다.
본 발명의 반도체 장치는, 그 층간 절연막이 실리콘 원자를 주요소로 하고, 상기 실리콘 원자가 산소 결합 또는 탄소 결합을 갖는 동시에, 적어도 일부의 상기 실리콘 원자가 수소 결합을 갖는 재료로 형성된 것을 특징으로 한다.
또한, 본 발명의 반도체 장치는 상기 탄소 결합이 메틸기, 에틸기 또는 비닐기 중 어느 하나와의 결합인 것을 특징으로 한다.
다음에, 본 발명의 반도체 장치의 제조 방법은, 가스 분자 구조로서 실리콘 원자가 수소 결합 및 탄소 결합을 갖는 반응성 가스와 과산화 수소에 의한 혼합 가스를 사용하여 화학적 기상 성장법으로 층간 절연막을 형성함과 동시에, 상기 형성된 층간 절연막이 실리콘 원자를 주요소로 하고, 상기 실리콘 원자가 산소 결합 및 탄소 결합을 갖는 동시에, 적어도 일부의 상기 실리콘 원자가 수소 결합을 갖도록 형성되는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 반응성 가스로서 유기 실란을 사용하는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 유기 실란으로서 메틸실란, 에틸실란 또는 비닐실란 중 어느 하나 또는 그 혼합물을 주성분으로서 사용하는 것을 특징으로 한다.
도 1은 본 발명의 실시 형태에서의 반도체 장치의 제조 방법, 특히 층간 절연막의 형성 방법을 나타낸 단면도.
도 2는 본 발명의 제1 실시 형태에 의해 원료 가스에 메틸실란을 사용한 경우의 실리콘 산화막의 분자 구조를 나타낸 모식도.
도 3은 본 발명에 따른 실리콘 산화막 및 종래 방법에 따른 유기 SOG의 수분 탈리량의 측정 결과를 나타낸 도면.
도 4는 본 발명의 제2 실시 형태에 의해 원료 가스에 모노메틸실란과 디메틸실란의 혼합 가스를 사용한 경우의 실리콘 산화막의 분자 구조를 나타낸 모식도.
도 5는 본 발명의 제3 실시 형태에 의해 원료 가스에 모노에틸실란을 단독으로, 또는 모노에틸실란과 디에틸실란의 혼합 가스를 사용한 경우의 실리콘 산화막의 분자 구조를 나타낸 모식도.
도 6은 본 발명의 제4 실시 형태에 의해 원료 가스에 비닐실란을 사용한 경우의 실리콘 산화막의 분자 구조를 나타낸 모식도.
도 7은 종래 방법에서의 층간 절연막의 형성 플로우의 모식도.
도 8은 종래의 유기 SOG의 분자 구조의 모식도.
도 9는 종래의 포이즌드 비어 불량의 메카니즘을 설명하는 모식도.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 장치 기판
2 : 알루미 배선
3 : 제1 플라즈마 산화막
4 : 유기 실란 가스 및 과산화 수소를 사용한 CVD법에 의한 실리콘 산화막
5 : 제2 플라즈마 산화막
(발명의 실시 형태)
이하, 도면을 참조하여 본 발명의 실시 형태에 대하여 설명한다. 또한, 도면중 동일한 부호는 동일 또는 그에 상당하는 부분을 나타낸다.
제1 실시 형태
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법, 특히 그 층간 절연막을 형성하는 방법을 나타낸 흐름도로, 각 공정에서의 단면도를 나타내고 있다.
도 1을 참조하여 그 제조 방법, 특히 층간 절연막의 형성 공정에 대하여 설명한다.
우선, 도 1a에서 참조 번호(1)는 실리콘 기판과 그 위에 형성된 소자 및 절연층을 포함하는 반도체 장치 기판을 나타낸다. 이 기판(1) 상에 알루미 배선(2)이 형성되어 있다.
층간 절연막의 형성은, 우선 알루미 배선(2)을 갖는 기판(1) 상에 제1 플라즈마 산화막(3)을 형성한다.
이 산화막은 플라즈마 CVD법으로 형성된다. 일반적인 형성 조건은 형성 온도가 300℃, 압력이 700mTorr(9.13Pa), 고주파 전력이 500W이고, 원료 가스에 실란(SiH4)과 아산화 질소(N2O)를 사용하고 있다. 형성된 산화막의 두께는 1000Å이다.
물론, 이 경우 원료 가스로서 TEOS(Tetraethoxysilane)와 산소를 사용하고, 플라즈마 CVD법에 의해 일반적으로는 형성 조건이 400℃, 압력이 5Torr(665Pa), 고주파 전력이 500W로 형성된 플라즈마 산화막을 사용해도 된다.
다음에, 도 1b에 나타낸 바와 같이, 제1 플라즈마 산화막(3) 상에 메틸실란(SiH3CH3) 및 과산화 수소(H2O2)를 사용한 CVD법에 의한 실리콘 산화막(4; 이하 간단히 HMO라 칭함)을 형성한다.
다음에, 도 1c에 나타낸 바와 같이, CVD법에 의한 실리콘 산화막(4) 상에 제2 플라즈마 산화막(5)을 형성한다. 이 제2 플라즈마 산화막(5)의 형성 조건은 제1 플라즈마 산화막(3)과 동일한 조건이어도 된다. 또한, 다른 조건으로 형성해도 된다.
또한, 도 1c에는 도시하지 않았지만, 반도체 장치의 제조 공정으로서는 제2 플라즈마 산화막(5)의 상층에 제2 알루미 배선을 형성한다. 또한, 하층 배선과 상층 배선을 접속하는 접속 구멍도 형성한다. 그 외 필요한 공정을 거쳐 반도체 장치를 제조한다.
이상 설명한 실시 형태의 특징은 CVD법에 의한 실리콘 산화막(4: HMO막)의 분자 구조 및 그 형성 방법에 있다. 여기서 사용한 메틸실란은 모노메틸실란(SiH3CH3)이다. 대표적인 HMO막의 형성 조건은 이하와 같다.
· 형성 온도 : 1℃
· 형성 압력 : 1000mTorr(133Pa)
· 가스 유량 : SiH3CH380SCCM
H2O20.65g/분
또한, 성막 가능한 조건 범위는 이하와 같다.
· 형성 온도 : -20 ∼ 20℃
· 형성 압력 : 500 ∼ 2000mTorr(66.5∼226Pa)
· 가스 유량 : SiH3CH340 ∼ 200SCCM
H2O20.4 ∼ 0.9g/분
이 조건 하에서의 성막은 이하의 화학 반응식에 따른 것으로 간주한다.
SiH3CH3＋H2O2→ SiH2(OH)CH3＋H2O
SiH3CH3＋2H2O2→ SiH(OH)2CH3＋2H2O
SiH3CH3＋3H2O2→ Si(OH)3CH3＋3H2O
nSiH(OH)2CH3→ nSiOH(CH3)＋nH2O
이상과 같은 화학 반응에서는, 우선 모노메틸실란(SiH3CH3)과 과산화 수소(H2O2)와의 반응에 의해 Si-OH 결합을 포함하는 중간체[SiH2(OH)CH3, SiH(OH)2CH3및 Si(OH)3CH3]가 생긴다(화학식 3a, 3b 및 3c).
그 후, 중간체 중의 Si-OH기끼리의 탈수축합(脫水縮合: hydrocondensation)에 의해 Si-O 네트워크를 성장시키지만, 이 과정에 기여하는 중간체는 주로 화학식 3b에서 생성된 것이고, 반응은 화학식 4와 같게 된다. 화학식 3a에서 형성된 중간체는 Si-O 네트워크를 종단시킬 때의 반응에 기여한다. 또한, 확률적으로는 적지만 화학식 3c에서 형성된 중간체도 성막에 기여한다.
도 2는 이와 같은 조건에 의해 형성된 실리콘 산화막의 분자 구조를 모식적으로 나타낸 도면이다. 이 층간 절연막은 실리콘 원자를 주요소로 하고, 이들 실리콘 원자가 산소 결합 및 탄소 결합을 갖는 동시에, 적어도 일부의 실리콘 원자가 수소 결합을 갖도록 형성되어 있다. 그리고, 이 경우 탄소 결합은 메틸기와의 결합으로 되어 있다.
종래 방법인 유기 SOG에서는 도 8에 나타낸 바와 같이, Si-O 결합 및 Si-CH3결합으로 구성되어 있다. 이것에 대비하여, 본 발명에 따른 HMO막은 Si-O 결합 및 Si-CH3결합 및 Si-H 결합으로 구성되어 있다.
이 경우, 종래 방법에서는 존재하지 않는 Si-H 결합이 분자 구조 내에 존재하기 때문에, 유기 SOG의 경우에서의 Si-CH3결합의 일부가 Si-H 결합으로 치환되게 되고, Si-CH3결합의 함유량이 저농도에서도 동일한 밀도 저하를 일으킬 수 있다. 따라서, 보다 저농도의 Si-CH3기의 혼입에서도 같은 정도의 저유전율화가 가능하게 된다.
본 발명에 따른 HMO막의 탈가스 특성을 종래 방법의 유기 SOG의 탈가스 특성과 대비하여 설명한다.
도 3a는 HMO막 또는 SOG로부터의 수분의 탈리량(脫離量)의 측정에 사용한 시료 구조를 나타낸다. 이 시료는 도시한 바와 같이, 반도체 기판(1) 상에 제1 플라즈마 산화막(3), 본 발명의 실리콘 산화막 또는 종래의 실리콘 산화막(4), 제2 플라즈마 산화막을 적층하여, 접속 구멍(비어: 6)을 개구한 것이다.
이와 같은 시료에 의해 승온 탈리 가스 분석법을 이용하여 비어(6)의 측벽에 노출된 HMO막 또는 유기 SOG로부터의 수분의 탈리량을 측정했다. 도 3a에 나타낸 시료 구조에서는, 실제로 비어 개구 후의 레지스트 제거시의 산소 플라즈마에 비어 측벽이 드러나게 된다.
도 3b는 본 발명에 따른 HMO막의 탈가스 특성과 종래 방법의 유기 SOG의 탈가스 특성을 나타낸 도면이다. 이 도면으로부터 알 수 있듯이, 본 발명에 따른 HMO막의 수분 탈리량이 적다는 것을 알 수 있다. 이와 같은 결과는 본 발명에 따른 HMO막의 Si-CH3결합 농도가 유기 SOG에 비해 낮기 때문이라 생각된다.
이상 설명한 바와 같이, 본 발명에 따른 HMO막은 종래 방법인 유기 SOG와 같은 정도의 낮은 비유전율을 실현하고, 또한 종래 방법에서 문제가 되었던 포이즌드 비어 불량을 해결하여, 보다 고신뢰성의 층간 절연막 구조를 제공할 수 있다라는 것을 알 수 있다.
또한, 상기 실시 형태에서는 HMO막을 제1 플라즈마 산화막(3) 상에 형성했지만, 직접 알루미 배선(2) 상에 형성할 수도 있다.
제2 실시 형태
제1 실시 형태에서는 메틸실란으로서 모노메틸실란[SiH2(CH3)2]을 사용했지만, 본 실시 형태에서는 디메틸실란[SiH2(CH3)2]을 동시에 혼합하여 사용한다. 이 경우의 화학 반응식은 화학식 3a, 3b 및 4외에 이하의 화학식 5a, 5b가 추가된다.
SiH2(CH3)2＋H2O2→ SiH(OH)(CH3)2＋H2O
SiH2(CH3)2＋2H2O2→ Si(OH)2(CH3)2＋2H2O
화학식 5a에 의해 생성된 중간체는 화학식 3a와 마찬가지로 Si-O 네트워크를 종단시키는 반응에만 기여한다. 또한, 확률적으로 적지만, 화학식 5b의 반응도 성막에 기여한다.
도 4는 본 실시 형태에 의해 형성된 실리콘 산화막의 분자 구조를 나타낸 도면이다. 도 3의 구조에 비해, Si-O 네트워크의 종단부에서 메틸기가 약간 증가하는 것을 제외하고는 도 3의 구조와 기본적으로는 동일하게 된다.
즉, 본 실시 형태에서도 HMO막은 Si-O 결합 및 Si-CH3결합 및 Si-H 결합으로 구성되어 있다. 이 경우도, 종래 방법에서는 존재하지 않는 Si-H 결합이 분자 구조 내에 존재하기 때문에, 유기 SOG의 경우에서의 Si-CH3결합의 일부가 Si-H 결합으로 치환되게 되고, Si-CH3결합의 함유량이 저농도에서도 동일한 밀도 저하를 일으킬 수 있다. 따라서, 보다 저농도의 Si-CH3기의 혼입에서도 같은 정도의 낮은 비유전율화가 가능하게 된다.
제3 실시 형태
상술한 제1 실시 형태에서는 반응성 가스로서 메틸실란을 사용했지만, 본 실시 형태에서는 에틸실란[모노에틸실란(SiH3(C2H5))], 또는 모노에틸실란과 에틸실란[SiH2(C2H5)2]을 혼합하여 사용한다.
에틸실란을 단독으로 사용할 경우, 화학식 3a, 3b, 3c 및 4와 동일한 반응에 의해 실리콘 산화막을 형성할 수 있다. 이 경우의 화학 반응식은 이하와 같다.
SiH3C2H5＋H2O2→ SiH2(OH)C2H5＋H2O
SiH3C2H5＋2H2O2→ SiH(OH)2C2H5＋2H2O
SiH3C2H5＋3H2O2→ Si(OH)3C2H5＋3H2O
nSiH(OH)2C2H5→ nSiOH(C2H5)＋nH2O
또한, 디에틸실란을 혼합하여 사용할 경우, 상기 화학식 6a, 6a, 6c 및 7에, 이하의 화학식 8a 및 8b가 추가된다.
SiH2(C2H5)2＋H2O2→ SiH(OH)(C2H5)2＋H2O
SiH2(C2H5)2＋2H2O2→ Si(OH)2(C2H5)2＋2H2O
도 5는 본 실시 형태에 따른 실리콘 산화막의 분자 구조를 나타낸 도면으로, 도 5a는 모노에틸실란의 가스를 사용한 경우, 도 5b는 모노에틸 실란과 디에틸실란과의 혼합 가스를 사용한 경우이다.
도 2, 도 4와 도 5a, 도 5b를 각각 대비하면, 메틸기가 에틸기로 치환되어 있는 것을 제외하고는 같은 구조로 되어 있다.
즉, 본 실시 형태에서는 HMO막이 Si-O 결합 및 Si-C2H5결합 및 Si-H 결합으로 구성되어 있다. 이 경우도, 종래 방법에서는 존재하지 않는 Si-H 결합이 분자 구조 내에 존재하기 때문에, 유기 SOG의 경우에서의 Si-C2H5결합의 일부가 Si-H 결합으로 치환되게 되고, Si-C2H5결합의 함유량이 저농도에서도 동일한 밀도 저하를 일으킬 수 있다. 따라서, 보다 저농도의 Si-C2H5기의 혼입에서도 같은 정도의 낮은 유전율화가 가능하게 된다.
제4 실시 형태
상술한 제1 실시 형태에서는 반응성 가스로서 메틸실란을 사용했지만, 본 실시 형태에서는 비닐실란[SiH3(CH=CH2)]을 사용한다.
비닐실란을 사용할 경우, 화학식 3a, 3b, 3c 및 4와 동일한 반응에 의해 실리콘 산화막을 형성할 수 있다. 이 경우의 화학 반응식은 이하와 같다.
SiH3CH=CH2＋H2O2→ SiH2(OH)CH=CH2＋H2O
SiH3CH=CH2＋2H2O2→ SiH(OH)2CH=CH2＋2H2O
SiH3CH=CH2＋3H2O2→ Si(OH)3CH=CH2＋3H2O
nSiH(OH)2CH=CH2→ nSiOH(CH=CH2)＋nH2O
도 6은 본 실시 형태에 따른 실리콘 산화막의 분자 구조를 나타낸 도면이다. 도 2와 도 6을 대비하면, 메틸기가 비닐기로 치환되어 있는 것을 제외하고는 같은 구조로 되어 있다.
즉, 본 실시 형태에서는 HMO막이 Si-O 결합 및 Si-CH=CH2결합 및 Si-H 결합으로 구성되어 있다. 이 경우도, 종래 방법에서는 존재하지 않는 Si-H 결합이 분자 구조 내에 존재하기 때문에, 유기 SOG의 경우에서의 Si-CH=CH2결합의 일부가 Si-H 결합으로 치환되게 되고, Si-CH=CH2결합의 함유량이 저농도에서도 동일한 밀도 저하를 일으킬 수 있다. 따라서, 보다 저농도의 Si-CH=CH2기의 혼입에서도 같은 정도의 낮은 유전율화가 가능하게 된다.
또한, 이상의 각 실시 형태에서는 반응성 가스로서 각각 메틸실란, 에틸실란 또는 비닐실란을 사용했다. 이들 반응성 가스에 의해 형성되는 실리콘 산화막을 비교하면, 막의 구조 상 또는 화학 구조 상에서는 메틸실란이 막 밀도가 가장 크고, 다음에 에틸실란, 비닐실란의 순서로 된다. 또한, 비유전율의 크기도 이 순서로 된다.
또한, 모노메틸실란 또는 모노에틸실란의 단독계로 형성된 실리콘 산화막과, 모노메틸실란과 디메틸실란, 또는 모노에틸실란과 디에틸실란의 혼합계로 형성된 막을 비교하면, 혼합계를 사용했을 경우는 단독계보다 많은 유기기(有機基)를 도프하게 되어 포이즌드 비어의 억제 효과는 저하되지만, 비유전율은 감소된다.
따라서, 이들을 바탕으로 하여, 용도에 따라 적당한 반응 가스를 선택하여 사용하면 된다. 또한, 상기 각 반응성 가스를 더 혼합하여 사용할 수도 있다.
이상 설명한 바와 같이, 본 발명의 반도체 장치는 그 층간 절연막으로서 실리콘 원자를 주요소로 하고, 상기 실리콘 원자가 산소 결합 및 탄소 결합을 갖는 동시에, 적어도 일부의 상기 실리콘 원자가 수소 결합을 갖는 재료를 사용하여 형성한다. 또한, 그 탄소 결합으로는 메틸기, 에틸기 또는 비닐기 중 어느 하나가 사용된다.
이로 인해, 종래의 층간 절연막에서는 존재하지 않는 Si-H 결합이 분자 구조내에 존재하기 때문에, 종래의 Si-C 결합의 일부가 Si-H 결합으로 치환되어 있게 되고, Si-C 결합의 함유량이 저농도이더라도 밀도 저하를 야기시킬 수 있어, 저유전율이 가능하게 된다.
또한, 본 발명의 반도체 장치의 제조 방법에서는 그 층간 절연막의 형성 방법으로서, 가스 분자 구조로서 실리콘 원자가 수소 결합 및 탄소 결합을 갖는 반응성 가스와 과산화 수소에 의한 혼합 가스를 사용하여 화학적 기상 성장법으로 층간 절연막을 형성함과 동시에, 상기 형성된 층간 절연막이 실리콘 원자를 주요소로 하고, 상기 실리콘 원자가 산소 결합 및 탄소 결합을 갖는 동시에, 적어도 일부의 상기 실리콘 원자가 수소 결합을 갖도록 형성된다.
또한, 반응성 가스로서 유기 실란을 사용한다. 보다 구체적으로는, 유기 실란으로서 메틸실란, 에틸실란 또는 비닐실란 중 어느 하나 또는 그 혼합물을 주성분으로서 사용한다.
이와 같은 제조 방법에 의해 상술한 바와 같은 밀도가 낮고, 비유전율이 낮은 층간 절연막이 얻어지고, 그와 같은 층간 절연막을 구비한 반도체 장치가 얻어진다.

Claims (3)

  1. 반도체 장치의 층간 절연막이 실리콘 원자를 주요소로 하고, 상기 실리콘 원자가 산소 결합 또는 탄소 결합을 갖는 동시에, 적어도 일부의 상기 실리콘 원자가 수소 결합을 갖는 재료로 형성된 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 탄소 결합이 메틸기, 에틸기 또는 비닐기 중 어느 하나와의 결합인 것을 특징으로 하는 반도체 장치.
  3. 가스 분자 구조로서 실리콘 원자가 수소 결합 및 탄소 결합을 갖는 반응성 가스와 과산화 수소에 의한 혼합 가스를 사용하여 화학적 기상 성장법으로 층간 절연막을 형성함과 동시에, 상기 형성된 층간 절연막이 실리콘 원자를 주요소로 하고, 상기 실리콘 원자가 산소 결합 및 탄소 결합을 갖는 동시에, 적어도 일부의 상기 실리콘 원자가 수소 결합을 갖도록 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019980004738A 1997-06-26 1998-02-17 반도체장치및그제조방법 KR100309662B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-169858 1997-06-26
JP9169858A JPH1116904A (ja) 1997-06-26 1997-06-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR19990006346A true KR19990006346A (ko) 1999-01-25
KR100309662B1 KR100309662B1 (ko) 2001-11-15

Family

ID=15894252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004738A KR100309662B1 (ko) 1997-06-26 1998-02-17 반도체장치및그제조방법

Country Status (5)

Country Link
US (2) US6124641A (ko)
JP (1) JPH1116904A (ko)
KR (1) KR100309662B1 (ko)
CN (1) CN1160766C (ko)
TW (1) TW351847B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407012B1 (ko) * 2000-02-28 2003-11-28 가부시끼가이샤 한도따이 프로세스 켄큐쇼 반도체 장치 및 그 제조 방법
KR101305994B1 (ko) * 2013-01-28 2013-09-12 (주)티씨씨특수합금 산화 방지용 밀폐형 주형에서의 불활성가스 취입 장치
US11958107B2 (en) 2016-08-09 2024-04-16 Cleveland-Cliffs Steel Properties Inc. Tundish funnel

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
GB9810917D0 (en) * 1998-05-21 1998-07-22 Trikon Technologies Ltd Method and apparatus for treating a semi-conductor substrate
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
CN100431110C (zh) * 2000-08-18 2008-11-05 东京毅力科创株式会社 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
US6448186B1 (en) * 2000-10-06 2002-09-10 Novellus Systems, Inc. Method and apparatus for use of hydrogen and silanes in plasma
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
KR100451044B1 (ko) * 2001-06-07 2004-10-02 주식회사 엘지화학 유기실리케이트 중합체의 제조방법, 및 이를 이용한절연막의 제조방법
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US20030206337A1 (en) * 2002-05-06 2003-11-06 Eastman Kodak Company Exposure apparatus for irradiating a sensitized substrate
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US6913992B2 (en) * 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
JP4138672B2 (ja) * 2003-03-27 2008-08-27 セイコーエプソン株式会社 電気光学装置の製造方法
CN101431842B (zh) * 2003-03-27 2012-01-25 精工爱普生株式会社 电光装置和电子设备
US7030041B2 (en) 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7288205B2 (en) 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
CN106118636A (zh) * 2016-06-27 2016-11-16 高大元 一种荧光氧化硅纳米颗粒的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JPH07288251A (ja) 1994-04-19 1995-10-31 Sony Corp 半導体装置の製造方法
JPH0835878A (ja) 1994-07-22 1996-02-06 Sumitomo Metal Ind Ltd 原料投入装置
JPH0839194A (ja) 1994-07-29 1996-02-13 Nissan Motor Co Ltd ガス硬化鋳型造型機
US5656555A (en) * 1995-02-17 1997-08-12 Texas Instruments Incorporated Modified hydrogen silsesquioxane spin-on glass
KR0149237B1 (ko) * 1995-03-14 1998-12-01 기따오까 다까시 반도체 디바이스와 그 제조 방법
KR100345663B1 (ko) * 1995-04-11 2002-10-30 주식회사 하이닉스반도체 반도체소자의층간절연막평탄화방법
JPH0964037A (ja) 1995-08-23 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407012B1 (ko) * 2000-02-28 2003-11-28 가부시끼가이샤 한도따이 프로세스 켄큐쇼 반도체 장치 및 그 제조 방법
KR101305994B1 (ko) * 2013-01-28 2013-09-12 (주)티씨씨특수합금 산화 방지용 밀폐형 주형에서의 불활성가스 취입 장치
US11958107B2 (en) 2016-08-09 2024-04-16 Cleveland-Cliffs Steel Properties Inc. Tundish funnel

Also Published As

Publication number Publication date
US6333278B1 (en) 2001-12-25
CN1204143A (zh) 1999-01-06
JPH1116904A (ja) 1999-01-22
TW351847B (en) 1999-02-01
CN1160766C (zh) 2004-08-04
KR100309662B1 (ko) 2001-11-15
US6124641A (en) 2000-09-26

Similar Documents

Publication Publication Date Title
KR100309662B1 (ko) 반도체장치및그제조방법
US6737746B2 (en) Semiconductor device containing copper diffusion preventive film of silicon carbide
US6245665B1 (en) Semiconductor device and method of fabricating the same
US6958525B2 (en) Low dielectric constant film material, film and semiconductor device using such material
US7164206B2 (en) Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer
US7122481B2 (en) Sealing porous dielectrics with silane coupling reagents
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
US5703404A (en) Semiconductor device comprising an SiOF insulative film
CN100431110C (zh) 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
US8629056B2 (en) Method for forming self-assembled mono-layer liner for cu/porous low-k interconnections
US20010004550A1 (en) Damascene-type interconnection structure and its production process
US7465676B2 (en) Method for forming dielectric film to improve adhesion of low-k film
JP2000269207A (ja) 層間絶縁膜の形成方法及び半導体装置
KR20030030838A (ko) 반도체 장치의 제조 방법
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
EP1143499A2 (en) Film forming method for a semiconductor device
US7351653B2 (en) Method for damascene process
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
KR20020061384A (ko) 반도체장치의 패시베이션층 형성방법
KR19980055934A (ko) 반도체 소자의 층간 절연막
KR20020054647A (ko) 반도체장치의 절연층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 17