KR101186719B1 - 반도체용 시일 조성물, 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체용 시일 조성물, 반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101186719B1
KR101186719B1 KR1020117011897A KR20117011897A KR101186719B1 KR 101186719 B1 KR101186719 B1 KR 101186719B1 KR 1020117011897 A KR1020117011897 A KR 1020117011897A KR 20117011897 A KR20117011897 A KR 20117011897A KR 101186719 B1 KR101186719 B1 KR 101186719B1
Authority
KR
South Korea
Prior art keywords
resin
layer
sealing composition
semiconductors
composition
Prior art date
Application number
KR1020117011897A
Other languages
English (en)
Other versions
KR20110086573A (ko
Inventor
쇼코 오노
가즈오 고무라
Original Assignee
미쓰이 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 가부시키가이샤 filed Critical 미쓰이 가가쿠 가부시키가이샤
Publication of KR20110086573A publication Critical patent/KR20110086573A/ko
Application granted granted Critical
Publication of KR101186719B1 publication Critical patent/KR101186719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/05—Bonding or intermediate layer characterised by chemical composition, e.g. sealant or spacer
    • C09K2323/055—Epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Sealing Material Composition (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

얇은 수지층을 형성 가능하고, 다공질의 층간 절연층에의 금속 성분의 확산을 억제할 수 있으며, 배선 재료의 밀착성이 우수한 반도체용 시일 조성물을 제공한다.
나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10중량ppb 이하인 반도체용 시일 조성물에, 2 이상의 양이온성 작용기를 갖는 중량 평균 분자량 2000～100000의 수지를 함유시키고, 동적 광 산란법으로 측정된 체적 평균 입자 직경이 10nm 이하가 되도록 구성한다.

Description

반도체용 시일 조성물, 반도체 장치 및 반도체 장치의 제조 방법{COMPOSITION FOR SEALING SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND PROCESS FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체용 시일(seal) 조성물, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
미세화가 진행되는 반도체 장치의 분야에 있어서, 반도체의 층간 절연층으로서 다공질 구조를 갖는 저유전율의 재료(이하, 「low-k 재료」라고 하는 경우가 있음)가 여러 가지 검토되고 있다.
이러한 다공질 구조를 갖는 반도체 층간 절연층에 있어서는, 유전율을 더욱 저하시키기 위해 공극률을 크게 하면, 배선 재료로서 매설되는 구리 등의 금속 성분이 반도체 층간 절연층 중의 세공에 들어가기 쉬워져, 유전율이 상승하거나 누설 전류가 발생하거나 하는 경우가 있었다.
한편, 예컨대 일본 특허공표 2009-503879호 공보에는, 다공질 저유전율 재료를 이용한 반도체 장치의 제조 방법에 있어서, 에칭 후의 습식 세정에 마이셀(micelle) 형상의 계면 활성제를 이용함으로써, 에칭에 의해 형성된 홈 측벽면의 세공을 시일하는 기술이 개시되어 있다.
또한, 예컨대 국제 공개 제09/012184호 팜플렛에는, low-k 재료가 소수성의 표면을 갖는 경우에, 폴리바이닐 알코올계 양친매성(兩親媒性) 폴리머를 그의 표면에 부여함으로써 재료의 친수성?소수성을 제어하는 기술이 개시되어 있다.
나아가, 예컨대 일본 특허공개 2006-352042호 공보에는, 양이온성 폴리머와 계면 활성제를 포함하는 반도체 연마용 조성물이 개시되어 있다.
그러나, 일본 특허공표 2009-503879호 공보에 기재된 기술에서는, 마이셀 구조를 취하고 있지 않은 계면 활성제가 홈 측벽면의 세공에 들어가 비유전율이 상승하는 경우가 있었다. 또한 마이셀에 의해 층간 절연층과 배선 재료의 밀착성이 저하되는 경우가 있었다.
또한, 국제 공개 제09/012184호 팜플렛에 기재된 기술에서는, 폴리바이닐 알코올계 양친매성 폴리머 사이의 수소 결합에 의해 벌키한(bulky) 층이 형성되기 쉬워, 이에 의한 비유전율 상승이나 층간 절연층과 배선 재료의 밀착성 저하가 발생하는 경우가 있었다.
본 발명은, 얇은 수지층을 형성 가능하고, 다공질의 층간 절연층에의 금속 성분의 확산을 억제할 수 있으며, 배선 재료와의 밀착성이 우수한 반도체용 시일 조성물, 및 이를 이용한 반도체 장치 및 그의 제조 방법을 제공하는 것을 과제로 한다.
본 발명자들은 예의 검토한 결과, 특정 수지를 포함하는 반도체용 시일 조성물이 상기 과제를 해결한다는 것을 발견하여, 발명을 완성하기에 이르렀다.
즉 본 발명의 제 1 태양은, 2 이상의 양이온성 작용기를 갖는 중량 평균 분자량 2000～100000의 수지를 함유하고, 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10중량ppb 이하이고, 동적 광 산란법으로 측정된 체적 평균 입자 직경이 10nm 이하인 반도체용 시일 조성물이다.
상기 수지는 양이온성 작용기 당량이 43～430인 것이 바람직하다.
또한 상기 양이온성 작용기가 1급 아미노기 및 2급 아미노기로부터 선택된 적어도 1종인 것이 바람직하고, 상기 수지가 폴리에틸렌이민 또는 폴리에틸렌이민 유도체인 것이 보다 바람직하다.
또한 본 발명의 제 2 태양은, 상기 반도체용 시일 조성물을 기판 상에 형성된 층간 절연층에 접촉시키는 시일 조성물 부여 공정을 포함하는 반도체 장치의 제조 방법이다.
상기 층간 절연층은 다공질 실리카를 포함하고, 그의 표면에 상기 다공질 실리카에서 유래하는 실란올 잔기를 갖는 것이 바람직하다.
상기 층간 절연층에 10nm～32nm 폭의 오목 형상의 홈이 형성되는 공정을 추가로 포함하고, 상기 시일 조성물 부여 공정은, 상기 오목 형상의 홈 측면의 층간 절연층에 상기 반도체용 시일 조성물을 부여하는 공정인 것이 보다 바람직하다.
또한 본 발명의 제 3의 태양은, 다공질의 층간 절연층과, 양이온성 작용기를 갖는 중량 평균 분자량 2000～100000의 수지를 포함함과 더불어 두께가 0.3nm～5nm인 수지층과, 구리로 이루어지는 층이 이 순서로 배치된 구조를 구비하는 반도체 장치이다. 상기 수지층과 상기 구리로 이루어지는 층 사이에 구리 배리어층이 추가로 배치되는 것이 바람직하다.
본 발명에 의하면, 얇은 수지층을 형성 가능하고, 다공질의 층간 절연층에의 금속 성분의 확산을 억제할 수 있으며, 배선 재료와의 밀착성이 우수한 반도체용 시일 조성물, 및 이를 이용한 반도체 장치 및 그의 제조 방법을 제공할 수 있다.
<반도체용 시일 조성물>
본 발명의 반도체용 시일 조성물은, 예컨대 다공질의 층간 절연층 상에 형성된 세공을 피복하는 수지층을 형성하기 위해 이용되며, 2 이상의 양이온성 작용기를 갖는 중량 평균 분자량 2000～100000의 수지의 적어도 1종을 함유하고, 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10중량ppb 이하이고, 동적 광 산란법으로 측정된 체적 평균 입자 직경이 10nm 이하이다.
이러한 구성의 반도체용 시일 조성물을, 다공질 구조를 갖는 층간 절연층에 부여하면, 예컨대 상기 수지가 갖는 2 이상의 양이온성 작용기가 상기 층간 절연층 상에 다점(多点) 흡착되어, 상기 층간 절연층의 표면에 존재하는 세공(공극)이 수지층에 의해 피복된다. 이에 의해 다공질의 층간 절연층에의 금속 성분의 확산을 억제할 수 있다. 나아가, 상기 수지가 형성하는 수지층은 박층(薄層)(예컨대 5nm 이하)이기 때문에, 층간 절연층과, 수지층을 통해 층간 절연층 상에 형성된 배선 재료의 밀착성이 우수하여, 비유전율의 변화를 억제할 수 있다.
[수지]
본 발명의 반도체용 시일 조성물은, 2 이상의 양이온성 작용기를 갖는 중량 평균 분자량 2000～100000의 수지의 적어도 1종을 포함한다.
상기 수지는, 양이온성 작용기의 적어도 1종을 2 이상 갖는 것이지만, 필요에 따라 음이온성 작용기나 비이온성 작용기를 추가로 갖고 있어도 좋다. 또한 상기 수지는, 양이온성 작용기를 갖는 반복 단위 구조를 갖는 것이어도 좋고, 또한 특정의 반복 단위 구조를 가지지 않고, 수지를 구성하는 모노머가 분기적으로 중합하여 형성되는 랜덤한 구조를 갖는 것이어도 좋다. 본 발명에 있어서는, 금속 성분의 확산 억제의 관점에서, 상기 수지는 특정의 반복 단위 구조를 가지지 않고, 수지를 구성하는 모노머가 분기적으로 중합하여 형성되는 랜덤한 구조를 갖는 것임이 바람직하다.
상기 양이온성 작용기는 정전하를 띨 수 있는 작용기이면 특별히 제한은 없다. 예컨대, 아미노기, 4급 암모늄기 등을 들 수 있다. 그 중에서도, 금속 성분의 확산 억제의 관점에서, 1급 아미노기 및 2급 아미노기로부터 선택된 적어도 1종인 것이 바람직하다.
또한 상기 비이온성 작용기는 수소 결합 수용기이어도, 수소 결합 공여기이어도 좋다. 예컨대, 하이드록시기, 카보닐기, 에터 결합 등을 들 수 있다.
나아가 상기 음이온성 작용기는 음전하를 띨 수 있는 작용기이면 특별히 제한은 없다. 예컨대, 카복실산기, 설폰산기, 황산기 등을 들 수 있다.
상기 수지는 1분자 중에 양이온성 작용기를 2 이상 갖는 것이면 좋지만, 금속 성분의 확산 억제의 관점에서, 양이온 밀도가 높은 폴리머인 것이 바람직하다. 구체적으로는, 양이온성 작용기 당량이 43～430인 것이 바람직하고, 200～400인 것이 보다 바람직하다.
나아가, 다공질의 층간 절연층의 표면을 공지된 방법, 예컨대 국제 공개 제04/026765호 팜플렛, 국제 공개 제06/025501호 팜플렛 등에 기재된 방법으로 소수화 처리한 경우는, 상기 표면의 극성기 밀도가 감소하기 때문에 200～400인 것도 또한 바람직하다.
여기서 양이온성 작용기 당량이란, 양이온성 작용기당 중량 평균 분자량을 의미하고, 수지의 중량 평균 분자량(Mw)을, 1분자에 상당하는 수지가 포함하는 양이온성 작용기 수(n)로 나누어 얻어지는 값(Mw/n)이다. 이 양이온성 작용기 당량이 클수록 양이온성 작용기의 밀도가 낮은 한편, 양이온성 작용기 당량이 작을수록 양이온성 작용기의 밀도가 높다.
본 발명에 있어서의 수지가, 양이온성 작용기를 갖는 반복 단위 구조(이하, 「특정 단위 구조」라고 하는 경우가 있음)를 갖는 것인 경우, 상기 양이온성 작용기는, 특정 단위 구조에서 주쇄의 적어도 일부로서 포함되어 있어도, 측쇄의 적어도 일부로서 포함되어 있어도 좋고, 나아가 주쇄의 적어도 일부 및 측쇄의 적어도 일부로서 포함되어 있어도 좋다.
나아가, 상기 특정 단위 구조가 양이온성 작용기를 2 이상 포함하는 경우, 2 이상의 양이온성 작용기는 동일하여도 상이하여도 좋다.
또한 상기 양이온성 작용기는, 다공질 층간 절연층 상에 존재하는 양이온성 작용기의 흡착점(예컨대, 실란올 잔기) 사이의 평균 거리에 대한, 특정 단위 구조의 주쇄 길이의 비(이하, 「양이온성 작용기 사이의 상대 거리」라고 하는 경우가 있음)가 0.08～1.2가 되도록 포함되어 있는 것이 바람직하고, 0.08～0.6이 되도록 포함되어 있는 것이 보다 바람직하다. 이러한 태양임으로써, 수지가 다공질의 층간 절연층 상에 보다 효율적으로 다점 흡착되기 쉬워진다.
본 발명에 있어서 상기 특정 단위 구조는, 층간 절연층에의 흡착성의 관점에서, 분자량이 30～500인 것이 바람직하고, 40～200인 것이 보다 바람직하다. 한편, 특정 단위 구조의 분자량이란, 특정 단위 구조를 구성하는 모노머의 분자량을 의미한다.
본 발명에 있어서의 특정 단위 구조는, 층간 절연층에의 흡착성의 관점에서, 양이온성 작용기 사이의 상대 거리가 0.08～1.2이고, 분자량이 30～500인 것이 바람직하고, 양이온성 작용기 사이의 상대 거리가 0.08～0.6이고, 분자량이 40～200인 것이 보다 바람직하다.
본 발명에 있어서, 양이온성 작용기를 포함하는 특정 단위 구조로서, 구체적으로는, 에틸렌이민에서 유래하는 단위 구조, 알릴아민에서 유래하는 단위 구조, 다이알릴다이메틸암모늄염에서 유래하는 단위 구조, 바이닐피리딘에서 유래하는 단위 구조, 라이신에서 유래하는 단위 구조, 메틸바이닐피리딘에서 유래하는 단위 구조, p-바이닐피리딘에서 유래하는 단위 구조 등을 들 수 있다. 그 중에서도, 층간 절연층에의 흡착성의 관점에서, 에틸렌이민에서 유래하는 단위 구조 및 알릴아민에서 유래하는 단위 구조 중 적어도 한쪽인 것이 바람직하다.
또한 상기 수지는, 비이온성 작용기를 포함하는 단위 구조 및 음이온성 작용기를 포함하는 단위 구조의 적어도 1종을 추가로 포함하고 있어도 좋다.
상기 비이온성 작용기를 포함하는 단위 구조로서, 구체적으로는, 바이닐 알코올에서 유래하는 단위 구조, 알킬렌 옥사이드에서 유래하는 단위 구조, 바이닐피롤리돈에서 유래하는 단위 구조 등을 들 수 있다.
나아가 음이온성 작용기를 포함하는 단위 구조로서, 구체적으로는, 스타이렌설폰산에서 유래하는 단위 구조, 바이닐 황산에서 유래하는 단위 구조, 아크릴산에서 유래하는 단위 구조, 메타크릴산에서 유래하는 단위 구조, 말레산에서 유래하는 단위 구조, 퓨마르산에서 유래하는 단위 구조 등을 들 수 있다.
본 발명에 있어서 상기 수지가 특정 단위 구조를 2종 이상 포함하는 경우, 각각의 특정 단위 구조는, 함유하는 극성기의 종류 또는 수, 분자량 등의 어느 것이 상이하면 좋다. 또한 상기 2종 이상의 특정 단위 구조는 블록 코폴리머로서 포함되어 있어도, 랜덤 코폴리머로서 포함되어 있어도 좋다.
또한 상기 수지는 상기 특정 단위 구조 이외의 반복 단위 구조(이하, 「제 2 단위 구조」라고 하는 경우가 있음)의 적어도 1종을 추가로 포함하고 있어도 좋다. 상기 수지가 제 2 단위 구조를 포함하는 경우, 특정 단위 구조와 제 2 단위 구조는 블록 코폴리머로서 포함되어 있어도, 랜덤 코폴리머로서 포함되어 있어도 좋다.
상기 제 2 단위 구조로서는, 상기 특정 단위 구조를 구성하는 모노머와 중합 가능한 모노머에서 유래하는 단위 구조이면 특별히 제한은 없다. 예컨대, 올레핀에서 유래하는 단위 구조 등을 들 수 있다.
또한 본 발명에 있어서의 수지가 특정의 반복 단위 구조를 가지지 않고, 수지를 구성하는 모노머가 분기적으로 중합하여 형성되는 랜덤한 구조를 갖는 것인 경우, 상기 양이온성 작용기는 주쇄의 적어도 일부로서 포함되어 있어도, 측쇄의 적어도 일부로서 포함되어 있어도 좋고, 나아가 주쇄의 적어도 일부 및 측쇄의 적어도 일부로서 포함되어 있어도 좋다.
이러한 수지를 구성할 수 있는 모노머로서는, 예컨대 에틸렌이민 및 그의 유도체를 들 수 있다.
본 발명에 있어서의 양이온성 작용기를 포함하는 수지로서, 구체적으로는, 폴리에틸렌이민(PEI), 폴리알릴아민(PAA), 폴리다이알릴다이메틸암모늄(PDDA), 폴리바이닐피리딘(PVP), 폴리라이신, 폴리메틸피리딜바이닐(PMPyV), 프로톤화 폴리(p-피리딜바이닐렌)(R-PHPyV), 및 이들의 유도체를 들 수 있다. 그 중에서도, 폴리에틸렌이민(PEI) 또는 그의 유도체, 폴리알릴아민(PAA) 등이 바람직하고, 보다 바람직하게는 폴리에틸렌이민(PEI) 또는 그의 유도체이다.
폴리에틸렌이민(PEI)은, 일반적으로는 에틸렌이민을 통상 이용되는 방법으로 중합함으로써 제조할 수 있다. 중합 촉매, 중합 조건 등도, 에틸렌이민의 중합에 일반적으로 이용되는 것으로부터 적절히 선택할 수 있다. 구체적으로는 예컨대, 유효량의 산 촉매, 예컨대 염산의 존재하에 0～200℃에서 반응시킬 수 있다. 나아가 폴리에틸렌이민을 기초로 하여 에틸렌이민을 부가 중합시켜도 좋다. 또한 본 발명에 있어서의 폴리에틸렌이민은 에틸렌이민의 단독중합체이어도, 에틸렌이민과 공중합 가능한 화합물, 예컨대 아민류와 에틸렌이민의 공중합체이어도 좋다. 이러한 폴리에틸렌이민의 제조 방법에 관해서는, 예컨대 일본 특허공고 소43-8828호 공보, 일본 특허공고 소49-33120호 공보 등을 참조할 수 있다.
또한 본 발명에 있어서의 폴리에틸렌이민은 모노에탄올아민으로부터 얻어지는 조(粗) 에틸렌이민을 이용하여 얻어진 것이어도 좋다. 구체적으로는 예컨대 일본 특허공개 2001-2123958호 공보 등을 참조할 수 있다.
상기와 같이 하여 제조되는 폴리에틸렌이민은, 에틸렌이민이 개환하여 직쇄상으로 결합한 부분 구조뿐만 아니라, 분지상으로 결합한 부분 구조, 직쇄상의 부분 구조끼리가 가교 연결된 부분 구조 등을 갖는 복잡한 골격을 갖고 있다. 이러한 구조의 양이온성 작용기를 갖는 수지를 이용함으로써 수지가 보다 효율적으로 다점 흡착된다. 나아가 수지 사이의 상호작용에 의해 보다 효과적으로 피복층이 형성된다.
본 발명에 있어서의 수지는 폴리에틸렌이민 유도체인 것도 또한 바람직하다. 폴리에틸렌이민 유도체로서는, 상기 폴리에틸렌이민을 이용하여 제조 가능한 화합물이면 특별히 제한은 없다. 구체적으로는, 폴리에틸렌이민에 알킬기(바람직하게는 탄소수 1～10)나 아릴기를 도입한 폴리에틸렌이민 유도체, 폴리에틸렌이민에 수산기 등의 가교성 기를 도입하여 얻어지는 폴리에틸렌이민 유도체 등을 들 수 있다.
이들 폴리에틸렌이민 유도체는, 상기 폴리에틸렌이민을 이용하여 통상 행해지는 방법에 의해 제조할 수 있다. 구체적으로는 예컨대 일본 특허공개 평6-016809호 공보 등에 기재된 방법에 준거하여 제조할 수 있다.
또한 본 발명에 있어서의 폴리에틸렌이민 및 그의 유도체는 시판되는 것이어도 좋다. 예컨대, (주)니폰쇼쿠바이, BASF사 등으로부터 시판되고 있는 폴리에틸렌이민 및 그의 유도체로부터 적절히 선택하여 이용할 수도 있다.
본 발명에 있어서의 상기 수지의 중량 평균 분자량은 2000～100000이지만, 10000～80000인 것이 바람직하고, 20000～60000인 것이 보다 바람직하다.
예컨대, 본 발명의 반도체용 시일 조성물을, 배선 간격이 32nm 이하이고 층간 절연층 상의 세공 직경이 2nm 정도인 반도체 장치의 제조에 적용하는 경우, 상기 수지의 중량 평균 분자량이 100000보다도 크면, 수지의 크기가 배선 간격보다도 커져, 수지가, 배선 재료가 매설되는 오목 형상의 홈에 들어갈 수 없어, 홈 측면의 세공이 충분히 피복되지 않는 경우가 있다. 또한, 중량 평균 분자량이 2000 미만이면, 층간 절연층 상의 세공 직경보다도 수지 분자의 크기가 작아져, 수지 분자가 층간 절연층 상의 세공에 들어가 층간 절연층의 유전율이 상승하는 경우가 있다. 또한 다점에서 흡착되지 않는 경우가 있다.
한편, 중량 평균 분자량은 수지의 분자량 측정에 통상 이용되는 GPC 장치를 이용하여 측정된다.
또한 상기 수지는, 물 용매 중에서의 임계 마이셀 농도가 1중량% 이상이거나, 실질적으로 마이셀 구조를 형성하지 않는 수지인 것도 또한 바람직하다. 여기서 실질적으로 마이셀 구조를 형성하지 않는다는 것은, 상온의 물 용매 중 등의 통상의 조건하에서는 마이셀을 형성하지 않는 것, 즉 임계 마이셀 농도를 측정할 수 없는 것을 말한다. 이러한 수지임으로써, 두께가 분자 수준인 얇은 수지층(예컨대 5nm 이하)을 형성할 수 있어, 층간 절연층의 유전율 상승을 효과적으로 억제할 수 있다. 나아가 층간 절연층과 배선 재료의 밀착성이 보다 효과적으로 향상된다.
나아가, 본 발명에 있어서의 수지는, 중량 평균 분자량이 2000～100000이고, 양이온성 작용기 당량이 43～430인 폴리에틸렌이민인 것이 바람직하고, 중량 평균 분자량이 10000～80000이고, 양이온성 작용기 당량이 200～400인 폴리에틸렌이민인 것이 보다 바람직하다. 이러한 태양임으로써, 층간 절연층에의 금속 성분의 확산이 보다 효과적으로 억제되고, 층간 절연층과 배선 재료의 밀착성이 보다 향상된다.
본 발명의 반도체용 시일 조성물에 있어서의 상기 수지의 함유량에는 특별히 제한은 없고, 예컨대 0.01～1.0중량%로 할 수 있고, 0.02～0.3중량%인 것이 바람직하다. 또한, 본 발명의 반도체용 시일 조성물을 이용하여 수지층을 형성하는 면의 면적 및 세공 밀도에 기초하여, 상기 조성물에 있어서의 상기 수지의 함유량을 조정할 수도 있다.
[기타 성분]
본 발명의 반도체용 시일 조성물은 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10중량ppb 이하이다. 나트륨 또는 칼륨의 함유량이 각각 원소 기준으로 10중량ppb를 초과하면, 누설 전류가 발생하는 경우가 있다.
본 발명의 반도체용 시일 조성물은 상기 수지에 더하여 필요에 따라 용매를 포함할 수 있다. 본 발명에 있어서의 용매로서는, 상기 수지가 균일하게 용해되고, 마이셀을 형성하기 어려운 용매이면 특별히 한정되지 않는다. 예컨대, 물(바람직하게는 초순수(超純水), 수용성 유기 용제(예컨대 알코올류 등) 등을 들 수 있다. 본 발명에 있어서는, 마이셀 형성성의 관점에서, 물, 또는 물과 수용성 유기 용제의 혼합물을 용매로서 이용하는 것이 바람직하다.
또한, 상기 용매의 비점은 특별히 제한되지 않지만, 210℃ 이하인 것이 바람직하고, 160℃ 이하가 더 바람직하다. 용매의 비점이 상기 범위임으로써, 예컨대 후술하는 본원 발명의 반도체용 시일 조성물을 층간 절연층에 접촉시키는 공정 후, 세정 공정이나 건조 공정을 마련한 경우, 층간 절연층의 절연성을 크게 손상시키는 일 없이, 또한 상기 시일 조성물을 상기 층간 절연층으로부터 박리시키는 일이 없는 낮은 온도에서, 상기 용매를 제거할 수 있다.
나아가 본 발명의 반도체용 시일 조성물은, 본 발명의 효과를 손상시키지 않는 범위에서, 필요에 따라 세슘 이온 등의 양이온을 추가로 포함하고 있어도 좋다. 세슘 등의 양이온을 포함함으로써, 반도체용 시일 조성물 중의 수지가 보다 균일하게 층간 절연층 상에 퍼지기 쉬워진다.
나아가 본 발명의 반도체용 시일 조성물은, 층간 절연층을 부식이나 용해시키는 화합물을 첨가하지 않는 것이 바람직하다. 구체적으로는 예컨대, 특히 층간 절연층의 주재료가 실리카 등의 무기 화합물인 경우, 불소 화합물 등이 본 발명의 조성물 중에 포함되면, 상기 층간 절연층이 용해되어 절연성이 손상되어, 비유전율이 증가하는 경우가 있다.
본 발명의 반도체용 시일 조성물은 210℃ 이하, 바람직하게는 160℃ 이하의 비점을 갖는 화합물이나, 250℃까지 가열하여도 분해성을 갖지 않는 화합물만을 포함하는 것이 바람직하다.
한편 상기 「250℃까지 가열하여도 분해성을 갖지 않는 화합물」이란, 25℃에서 측정한 중량에 대한, 250℃, 질소하에서 1시간 유지한 후의 중량 변화가 50% 미만인 화합물을 말한다.
본 발명의 반도체용 시일 조성물은 동적 광 산란법으로 측정된 체적 평균 입자 직경이 10nm 이하이다. 체적 평균 입자 직경이 10nm를 초과하는 경우, 배선 재료와의 밀착성이 저하되는 경우나, 층간 절연층에의 금속 성분의 확산을 충분히 억제할 수 없는 경우가 있다.
본 발명에 있어서 체적 평균 입자 직경은, 오츠카전자사제 ELSZ-2를 이용하여 23-26℃에서 동적 광 산란법(동적 광 산란법으로 관측된 산란 광의 시간적 요동을, 광자 상관법을 이용하여 해석하는 방법, 예컨대 적산 횟수 70회, 반복 횟수 1회 등의 조건)으로 측정된다.
한편, 본 발명에 있어서 체적 평균 입자 직경이 10nm를 초과하는 경우란, 구체적으로는, 상기 조성물 중에서 마이셀(평균 입자 직경이 10nm 이상)이 형성되어 있는 경우나, 상기 조성물 중에 배선이 되는 구리를 연마할 때(화학 기계적 연마)에 이용되는 금속 산화물 등의 연마 입자 등이 포함되어 있는 경우 등이다.
반도체용 시일 조성물 중에 입자 직경이 큰 마이셀이 형성되어 있으면, 예컨대 본 발명의 반도체용 시일 조성물을 배선 간격이 32nm 이하인 반도체 장치의 제조에 적용하는 경우에, 반도체용 시일 조성물을 구성하는 수지가, 배선 재료가 매설되는 오목 형상의 홈에 충분히 들어갈 수 없어, 홈 측면의 세공을 충분히 피복할 수 없는 경우가 있다.
본 발명의 반도체용 시일 조성물의 pH에는 특별히 제한은 없지만, 수지의 층간 절연층에의 흡착성의 관점에서, pH가 층간 절연층의 등전점 이상인 것이 바람직하다. 또한 상기 수지가 극성기로서 양이온성 작용기를 갖는 경우, 상기 반도체용 시일 조성물의 pH는 상기 양이온성 작용기가 양이온 상태인 pH의 범위인 것이 바람직하다. 상기 반도체용 시일 조성물이 이러한 pH임으로써, 층간 절연층과 수지의 정전 상호작용에 의해 상기 수지가 층간 절연층 상에 보다 효율적으로 흡착된다.
상기 층간 절연층의 등전점은 층간 절연층을 구성하는 화합물이 나타내는 등전점이고, 예컨대 층간 절연층을 구성하는 화합물이 다공질 실리카인 경우, 등전점은 pH 2 부근(25℃)이 된다.
또한, 상기 양이온성 작용기가 양이온 상태인 pH의 범위란, 반도체용 시일 조성물의 pH가 양이온성 작용기를 포함하는 수지의 pKb 이하인 것을 말한다. 예컨대, 양이온성 작용기를 포함하는 수지가 폴리알릴아민인 경우 pKb는 8～9이며, 폴리에틸렌이민인 경우 pKb는 7～11이다.
즉, 본 발명에 있어서 반도체용 시일 조성물의 pH는 층간 절연층을 구성하는 화합물 종류와 수지의 종류에 따라 적절히 선택할 수 있고, 예컨대 pH 2～11인 것이 바람직하며, pH 7～11인 것이 보다 바람직하다.
한편, pH(25℃)는 통상 이용되는 pH 측정 장치를 이용하여 측정된다.
<반도체 장치의 제조 방법>
본 발명의 반도체 장치의 제조 방법은, 기판 상에 층간 절연층을 갖는 반도체 장치의 제조 방법으로서, 상기 반도체용 시일 조성물을 상기 층간 절연층에 접촉시키는 시일 조성물 부여 공정을 포함하고, 필요에 따라 기타 공정을 추가로 포함하여 구성된다.
본 발명에 있어서의 층간 절연층은 저유전율 재료로 구성되고 다공질성이면 특별히 제한은 없지만, 다공질 실리카를 포함하고, 표면에 다공질 실리카에서 유래하는 실란올 잔기를 갖는 것이 바람직하다. 상기 실란올 잔기가, 상기 수지에 포함되는 양이온성 작용기와 상호작용함으로써, 상기 수지가 층간 절연층 상의 세공을 피복하도록 상기 수지로 이루어지는 박층이 형성된다.
[다공질 실리카]
본 발명에 있어서의 다공질 실리카로서는, 반도체 장치의 층간 절연층에 통상 이용되는 다공질 실리카를 특별히 제한 없이 이용할 수 있다. 예컨대, WO 91/11390 팜플렛에 기재된 실리카 겔과 계면 활성제 등을 이용하여, 밀봉한 내열성 용기 내에서 수열(水熱) 합성하는 유기 화합물과 무기 화합물의 자기 조직화를 이용한 균일한 메소세공(mesopore)을 가지는 산화물이나, 문헌 [Nature지, 1996년, 379권(703페이지)] 또는 [Supramolecular Science지, 1998년, 5권(247페이지 등)]에 기재된 알콕시실레인류의 축합물과 계면 활성제로부터 제조되는 다공질 실리카 등을 들 수 있다.
그 중에서도, 이하에 나타내는 특정의 실록세인 화합물을 포함하는 다공질 실리카 형성용 조성물을 이용하여 형성되는 다공질 실리카를 이용하는 것이 바람직하다.
-다공질 실리카 형성용 조성물-
본 발명에 있어서의 다공질 실리카 형성용 조성물은 (A) 알콕시실레인 화합물의 가수분해물과, (B) 하기 화학식 1로 표시되는 실록세인 화합물의 가수분해물과, (C) 계면 활성제와, (D) 전기 음성도가 2.5 이하인 원소를 포함한다. 이러한 태양의 다공질 실리카 형성용 조성물을 이용함으로써, 저유전율과 높은 기계 강도를 더불어 가지는 다공질 실리카를 형성할 수 있다.
Figure 112011039122115-pct00001
(화학식 1 중, RA 및 RB는 각각 독립적으로 수소 원자, 페닐기, -CaH2a +1기, -(CH2)b(CF2)cCF3기 또는 -CdH2d -1기를 나타낸다. 단, RA 및 RB가 동시에 수소 원자인 경우는 없다.
RC 및 RD는 규소 원자와 산소 원자를 서로 연결하여 환상 실록세인 구조를 형성하는 단일 결합을 나타내거나, 또는 각각 독립적으로 수소 원자, 페닐기, -CaH2a +1기, -(CH2)b(CF2)cCF3기 또는 -CdH2d -1기를 나타낸다.
a는 1～6의 정수를, b는 0～4의 정수를, c는 0～10의 정수를, d는 2～4의 정수를, n은 3 이상의 정수를 각각 나타낸다.)
또한, 본 발명에 있어서의 다공질 실리카 형성용 조성물은 필요에 따라 물이나 유기 용제 등의 용매, 촉매 등을 추가로 포함하여 구성할 수 있다.
본 발명에 있어서의 조성물은, (A) 성분으로서, 알콕시실레인 화합물(단, 상기 화학식 1로 표시되는 실록세인 화합물인 알콕시실레인 화합물을 제외함)의 가수분해물을 함유한다. 상기 알콕시실레인 화합물은 가수분해하여(및 필요에 따라 중축합하여) 가수분해물((A) 성분)이 된다.
상기 가수분해물은, 얻어지는 다공질 재료의 주골격을 형성하는 성분이고, 치밀한 무기 폴리머인 것이 바람직하다.
상기 알콕시실레인 화합물은, 알콕시기(규소 원자에 결합한 알콕시기)의 가수분해에 의해 생긴 실란올기의 부위에서 중축합하여 무기 폴리머를 형성한다. 이 때문에, 치밀한 무기 폴리머로서 (A) 성분을 얻기 위해서는, 사용하는 알콕시실레인 화합물 1분자 중에 적어도 알콕시기가 2개 이상 포함되는 것이 바람직하다. 여기서, 알콕시기는 1개의 규소 원자에 2개 이상 결합하여도 좋다. 또한, 상기 알콕시실레인 화합물은, 1개의 규소에 1개의 알콕시기가 결합한 결합 단위가 동일 분자 내에 2개 이상 포함되는 화합물이어도 좋다.
그와 같은 알콕시실레인 화합물로서는, 하기 화학식 i로 표시되는 화합물, 하기 화학식 ii로 표시되는 화합물 및 하기 화학식 iii으로 표시되는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인 것이 바람직하다.
[화학식 i]
Si(OR1)4
〔식 중, R1은 서로 동일하여도 상이하여도 좋고, 각각 -CaH2a +1기 또는 페닐기를 나타내며, a는 1～6의 정수이다.〕
[화학식 ii]
R2 xSi(OR3)4-x
〔식 중, R2는 -CaH2a +1기, 페닐기, -(CH2)c(CF2)bCF3기, 수소 원자 또는 불소 원자를 나타내고, x가 2 이하인 경우, 2 이상의 R3은 서로 동일하여도 상이하여도 좋고, 각각 -CaH2a +1기 또는 페닐기를 나타내며, x는 0～3의 정수, a는 1～6의 정수, b는 0～10의 정수, c는 0～4의 정수이다.〕
[화학식 iii]
R4 y(OR5)3- ySi-A-Si(OR6)3- zR7 z
〔식 중, y, z는 서로 동일하여도 상이하여도 좋고, 0～2의 정수, R4 및 R7은 서로 동일하여도 상이하여도 좋고, 각각 -CaH2a +1기, 페닐기, -(CH2)c(CF2)bCF3기, 수소 원자 또는 불소 원자를 나타낸다. R5 및 R6은 서로 동일하여도 상이하여도 좋고, 각각 -CaH2a +1기 또는 페닐기를 나타내며, a는 1～6의 정수, b는 0～10의 정수, c는 0～4의 정수를 나타낸다. A는 산소 원자, -(CH2)d-기 또는 페닐렌기를 나타내고, d는 1～6의 정수이다.〕
본 발명에 있어서의 알콕시실레인 화합물로서는, 구체적으로는, 테트라메톡시실레인, 테트라에톡시실레인, 테트라아이소프로폭시실레인, 테트라뷰톡시실레인 등의 4급 알콕시실레인; 트라이메톡시플루오로실레인, 트라이에톡시플루오로실레인, 트라이아이소프로폭시플루오로실레인, 트라이뷰톡시플루오로실레인 등의 3급 알콕시플루오로실레인;
CF3(CF2)3CH2CH2Si(OCH3)3, CF3(CF2)5CH2CH2Si(OCH3)3, CF3(CF2)7CH2CH2Si(OCH3)3, CF3(CF2)9CH2CH2Si(OCH3)3, (CF3)2CF(CF2)4CH2CH2Si(OCH3)3, (CF3)2CF(CF2)6CH2CH2Si(OCH3)3, (CF3)2CF(CF2)8CH2CH2Si(OCH3)3, CF3(C6H4)CH2CH2Si(OCH3)3, CF3(CF2)3(C6H4)CH2CH2Si(OCH3)3, CF3(CF2)5(C6H4)CH2CH2Si(OCH3)3, CF3(CF2)7(C6H4)CH2CH2Si(OCH3)3, CF3(CF2)3CH2CH2SiCH3(OCH3)2, CF3(CF2)5CH2CH2SiCH3(OCH3)2, CF3(CF2)7CH2CH2SiCH3(OCH3)2, CF3(CF2)9CH2CH2SiCH3(OCH3)2, (CF3)2CF(CF2)4CH2CH2SiCH3(OCH3)2, (CF3)2CF(CF2)6CH2CH2SiCH3(OCH3)2, (CF3)2CF(CF2)8CH2CH2SiCH3(OCH3)2, CF3(C6H4)CH2CH2SiCH3(OCH3)2, CF3(CF2)3(C6H4)CH2CH2SiCH3(OCH3)2, CF3(CF2)5(C6H4)CH2CH2SiCH3(OCH3)2, CF3(CF2)7(C6H4)CH2CH2SiCH3(OCH3)2, CF3(CF2)3CH2CH2Si(OCH2CH3)3, CF3(CF2)5CH2CH2Si(OCH2CH3)3, CF3(CF2)7CH2CH2Si(OCH2CH3)3, CF3(CF2)9CH2CH2Si(OCH2CH3)3 등의 불소 함유 알콕시실레인;
트라이메톡시메틸실레인, 트라이에톡시메틸실레인, 트라이메톡시에틸실레인, 트라이에톡시에틸실레인, 트라이메톡시프로필실레인, 트라이에톡시프로필실레인 등의 3급 알콕시알킬실레인;
트라이메톡시페닐실레인, 트라이에톡시페닐실레인, 트라이메톡시클로로페닐실레인, 트라이에톡시클로로페닐실레인 등의 3급 알콕시아릴실레인;
트라이메톡시펜에틸실레인, 트라이에톡시펜에틸실레인 등의 3급 알콕시펜에틸실레인;
다이메톡시다이메틸실레인, 다이에톡시다이메틸실레인 등의 2급 알콕시알킬실레인;
1,2-비스(트라이메톡시실릴)에테인, 1,2-비스(트라이에톡시실릴)에테인, 1,2-비스(다이메틸메톡시실릴)에테인, 1,2-비스(다이메틸에톡시실릴)에테인, 1,6-비스(트라이메톡시실릴)헥세인, 1,6-비스(트라이에톡시실릴)헥세인, 1,6-비스(다이메틸메톡시실릴)헥세인, 1,6-비스(다이메틸에톡시실릴)헥세인, 1,4-비스(트라이메톡시실릴)벤젠, 1,3-비스(트라이메톡시실릴)벤젠, 1,4-비스(트라이에톡시실릴)벤젠, 1,3-비스(트라이에톡시실릴)벤젠 등의 비스-알콕시실레인 등을 들 수 있다.
본 발명에서는, 상기 알콕시실레인 화합물로부터 선택되는 1종 또는 2종 이상을 이용할 수 있다.
본 발명에 있어서의 다공질 실리카 형성용 조성물은 (B) 상기 화학식 1로 표시되는 실록세인 화합물의 가수분해물의 적어도 1종을 함유한다. 본 발명에 있어서는, 상기 화학식 1로 표시되는 실록세인 화합물이 환상 실록세인 화합물인 것이 바람직하고, 하기 화학식 2로 표시되는 환상 실록세인 화합물인 것이 보다 바람직하다.
Figure 112011039122115-pct00002
화학식 2 중, R8, R9, R10, R11, R12 및 R13은 각각 독립적으로 수소 원자, 페닐기, -CaH2a +1기, -(CH2)b(CF2)cCF3기 또는 -CdH2d -1기를 나타낸다. 단, R8 및 R9가 동시에 수소 원자인 경우는 없고, R10 및 R11이 동시에 수소 원자인 경우는 없고, R12 및 R13이 동시에 수소 원자인 경우는 없다.
a는 1～6의 정수를, b는 0～4의 정수를, c는 0～10의 정수를, d는 2～4의 정수를 각각 나타낸다.
L은 0～8의 정수를, m은 0～8의 정수를, n은 0～8의 정수를 각각 나타내고, 또한 3≤L+m+n≤8이다.
상기 환상 실록세인 화합물로서는, 구체적으로, 트리스(3,3,3-트라이플루오로프로필)트라이메틸사이클로트라이실록세인, 트라이페닐트라이메틸사이클로트라이실록세인, 옥타메틸사이클로테트라실록세인, 1,3,5,7-테트라메틸-1,3,5,7-테트라페닐사이클로테트라실록세인, 1,2,3,4,5,6-헥사메틸사이클로트라이실록세인, 1,3,5,7-테트라에틸-2,4,6,8-테트라메틸사이클로테트라실록세인, 1,2,3-트라이에틸-2,4,6-트라이에틸사이클로트라이실록세인, 1,3,5,7-테트라메틸사이클로테트라실록세인, 1,3,5,7-테트라에틸사이클로테트라실록세인, 1,3,5,7-테트라페닐사이클로테트라실록세인, 펜타메틸사이클로펜타실록세인 등을 들 수 있다.
본 발명에 있어서 이용될 수 있는 환상 실록세인 화합물은 이들 중에서 1종 또는 2종 이상을 이용할 수 있다. 상기 환상 실록세인 중, 1,3,5,7-테트라메틸사이클로테트라실록세인이 특히 바람직하다.
본 발명에 있어서의 다공질 실리카 형성용 조성물은 (C) 계면 활성제의 적어도 1종을 함유한다.
상기 계면 활성제로서는 특별히 제한은 없지만, 예컨대 분자량 200～5000의 계면 활성제가 바람직하다. 분자량이 작은 경우에는, 충분한 공공(空孔)이 형성되지 않기 때문에 다공질 실리카의 저유전율화를 할 수 없는 경우가 있고, 또한 분자량이 큰 경우에는, 형성되는 공공이 지나치게 커져, 얻어지는 다공질 실리카의 기계 강도가 저하되는 경우가 있다.
바람직하게는, 예컨대 이하의 계면 활성제를 들 수 있다.
(I) 장쇄 알킬기 및 친수기를 갖는 화합물.
여기서, 장쇄 알킬기로서는, 바람직하게는 탄소 원자수 8～24의 것, 더 바람직하게는 탄소 원자수 12～18의 것이다. 또한, 친수기로서는, 예컨대 4급 암모늄염, 아미노기, 나이트로소기, 하이드록시기, 카복실기 등을 들 수 있고, 그 중에서도 4급 암모늄염 또는 하이드록시기인 것이 바람직하다.
상기 계면 활성제로서 구체적으로는, 하기 화학식 x로 표시되는 알킬 암모늄염이 바람직하다.
[화학식 x]
CnH2n +1(N(CH3)2(CH2)m)a(CH2)bN(CH3)2CLH2L +1X(1+a)
〔상기 화학식 x 중, a는 0～2의 정수이고, b는 0～4의 정수이고, n은 8～24의 정수이고, m은 0～12의 정수이고, L은 1～24의 정수이고, X는 수산화물 이온, 할로젠화물 이온, HSO4 - 또는 1가의 유기 음이온을 나타낸다.〕
a, b, n, m, L이 상기 범위 내이고, X가 상기 이온이면, 형성되는 공공이 보다 적당한 크기가 되어, 공공 형성 후의 기상 반응에서 대상 화합물이 충분히 공공 내로 침투하여, 목적으로 하는 중합 반응이 일어나기 쉽다.
(II) 폴리알킬렌 옥사이드 구조를 갖는 화합물.
여기서, 폴리알킬렌 옥사이드 구조로서는 폴리에틸렌 옥사이드 구조, 폴리프로필렌 옥사이드 구조, 폴리테트라메틸렌 옥사이드 구조, 폴리뷰틸렌 옥사이드 구조 등을 들 수 있다.
상기 폴리알킬렌 옥사이드 구조를 갖는 화합물로서는, 구체적으로는, 폴리옥시에틸렌 폴리옥시프로필렌 블록 코폴리머, 폴리옥시에틸렌 폴리옥시뷰틸렌 블록 코폴리머; 폴리옥시에틸렌 폴리옥시프로필렌 알킬 에터, 폴리옥시에틸렌 알킬 에터, 폴리옥시에틸렌 알킬 페닐 에터 등의 에터형 화합물; 폴리옥시에틸렌 글리세린 지방산 에스터, 폴리옥시에틸렌 소르비탄 지방산 에스터, 폴리에틸렌 소르비톨 지방산 에스터, 소르비탄 지방산 에스터, 프로필렌 글리콜 지방산 에스터, 수크로스 지방산 에스터 등의 에터 에스터형 화합물 등을 들 수 있다.
본 발명에 있어서는, 상기 계면 활성제로부터 선택되는 1종 또는 2종 이상을 이용할 수 있다.
((D) 전기 음성도가 2.5 이하인 원소)
본 발명에 있어서의 조성물은 (D) 전기 음성도가 2.5 이하인 원소((D) 원소)의 적어도 1종을 함유한다.
본 발명에서 이용하는 (D) 원소는, 예컨대 상기 (A) 성분과 상기 (B) 성분의 반응성을 높여, 최종적으로 얻어지는 다공질 재료의 소수성 및 기계 강도를 높이는 효과가 있다.
이 효과에 대한 상세한 기구는 분명하지 않지만, (D) 원소에 의해 상기 (B) 성분이 가지는 유기 작용기가 제거됨으로써 반응 활성점이 되고, 결과로서 상기 (B) 성분이 효율적으로 상기 (A) 성분과 결합하여 치밀한 무기 폴리머가 형성된다고 추정된다.
이러한 효과를 가져오기 위해서는, (D) 원소가 Si, O, C 등의 조성물 중의 원소에 대하여 가역적인 결합 상태를 가지는 원소인 것이 중요하다고 생각된다. 그와 같은 적절한 상호작용을 가지기 위해서는, Si, O, C와는 상이한 폴링(Pauling)의 전기 음성도를 가지는 원소가 바람직하다. 구체적으로는, O의 전기 음성도 3.5보다 낮은 전기 음성도를 가지는 원소가 바람직하고, C의 전기 음성도 2.5보다 낮은 전기 음성도를 가지는 원소가 보다 바람직하며, Si의 전기 음성도 1.8보다도 작은 전기 음성도를 가지는 원소가 더 바람직하다.
또한, 이 때, 다공질 재료 중에 함유되는 금속 원소에는, 어떠한 응력, 특히 전기적 응력이 인가되어도 다공질 재료 중에 안정되게 존재하는 성질이 요구된다. 또한, 상기 금속 원소에는, 그 다공질 재료가 적용되는 대상물에 있어서, 예컨대 반도체 장치에 있어서, 다공질 재료(다공질 막) 이외의 요소에 악영향을 주지 않는 성질이 요구된다. 이 때 포함되는 원소가 통상의 금속 원소인 경우, 반도체의 성능 그 자체에 악영향을 줘 버리기 때문에 바람직하지 않다.
그러나, 반도체에 악영향을 주지 않는 원소, 예컨대 금속이기는 하여도 양성 원소인 Al, Zn, Sn, Pb 등이면, 이미 반도체 장치에서도 사용예가 있고, 그의 제한은 없다.
또한, (D) 원소로서는, 다공질 막에 다소의 전기적 응력이 가해져도 이동하기 어려운 이온 반경 1.6Å 이상의 큰 원소가 바람직하다.
또한, (D) 원소로서는, 원자량으로는 130 이상, 구체적으로는 주기율표에서의 제6주기로 분류되는 무거운 원소(원자 번호 55 이상의 원소)가 바람직하다.
상기한 조건을 만족하고 본 발명에서 사용할 수 있는 대표적인 (D) 원소로서는, 예컨대 B, Al, P, Zn, Ga, Ge, As, Se, In, Sn, Sb, Te, Rb, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At 및 란타노이드 등을 들 수 있다. 또한 바람직하게는 Cs, Ba, 란타노이드, Hf, P, Pb, Bi, Po, Se, Te, As, Rb, Al 및 Sn으로 이루어지는 군으로부터 선택된 적어도 1종의 원소이다. 더 바람직하게는 Cs, Ba, La, Hf, Ta, W 및 란타노이드로 이루어진 군으로부터 선택되는 적어도 1종의 원소이다. 또한, 이들 원소는 본 발명에 있어서의 조성물 중에 1종 이상 존재하고 있으면 좋다.
상기 (D) 원소를 도입하는 방법에 관해서는, (D) 원소 그 자체를 도입하는 방법이어도, (D) 원소를 포함하는 화합물을 도입하는 방법이어도 좋고, 그의 첨가 방법은 특별히 제한되는 것은 아니다.
상기 (D) 원소를 포함하는 화합물로서는, 특별히 제한은 없고, 예컨대 질산염 화합물, 산화물 화합물, 유기 금속 화합물, 염기성 화합물을 들 수 있다. 그 밖에, 본 발명에 있어서의 (D) 원소를 포함하는 공지된 화합물이어도 좋다.
이들 화합물을 이용하여 (D) 원소를 도입할 수 있다. 이 때, 이들 화합물과 물이나 알코올 등의 유기 용매의 혼합물로서 도입하는 것이 바람직하다.
나아가, 본 발명에 있어서의 다공질 실리카 형성용 조성물은 (E) 하기 화학식 3으로 표시되는 다이실릴 화합물의 가수분해물을 포함하는 것이 바람직하다. 이에 의해 다공질 실리카의 소수성과 강도가 향상되고, 조성물의 보존 안정성이 향상된다.
Figure 112011039122115-pct00003
화학식 3 중, R14～R19는 각각 독립적으로 수소 원자, 페닐기, -CaH2a +1기 또는 -(CH2)b(CF2)cCF3기를 나타낸다. a는 1～6의 정수를, b는 0～4의 정수를, c는 0～10의 정수를 각각 나타낸다.
X는 산소 원자 또는 >NR20기를 나타내고, R20은 수소 원자 또는 -CeH2e +1기를 나타내고, e는 1～3의 정수를 나타낸다.
이러한 상기 화학식 3으로 표시되는 다이실릴 화합물로서는, 구체적으로는, 헥사메틸다이실라제인, 헥사에틸다이실라제인, 헥사페닐다이실라제인, 헥사메틸다이실록세인, 헥사에틸다이실록세인, 헥사페닐다이실록세인 등을 들 수 있다. 본 발명에 있어서 이용될 수 있는 다이실릴 화합물은 이들 중에서 1종 또는 2종 이상을 조합하여 이용할 수 있다. 다이실릴 화합물 중, 헥사메틸다이실록세인이 바람직하다.
또한, 화학식 3으로 표시되는 다이실릴 화합물은 기타의 실릴 화합물과 병용하여도 좋다. 기타의 실릴 화합물로서는, 염화 트라이메틸실릴, 염화 트라이에틸실릴, 트라이메틸실릴다이메틸아민, 트라이메틸실릴다이에틸아민, 트라이메틸실릴다이페닐아민 등을 들 수 있다.
본 발명에 있어서의 층간 절연층은, 예컨대 기판 상에 상기 다공질 실리카 형성용 조성물을 도포하여 조성물층을 형성하고, 형성된 조성물층을 가열 처리하고, 가열 처리된 조성물층에 자외선을 조사함으로써 형성할 수 있다.
상기 기판으로서는, 특별히 제한되지 않고, 예컨대 유리, 석영, 실리콘 웨이퍼, 스테인레스, 플라스틱 등을 들 수 있다. 또한 그의 형상도 특별히 제한되지 않고, 판 형상, 접시 형상 등의 어느 것이이어도 좋다.
상기에서, 기판에 조성물을 도포하는 방법으로서는, 특별히 제한되지 않고, 예컨대 스핀 코팅법, 캐스팅법, 디핑법 등의 일반적인 방법을 들 수 있다. 예컨대, 스핀 코팅법의 경우, 스피너 상에 기판을 올려놓고, 이 기판 상에 도포액을 적하하여 100～10000rpm의 회전 속도로 행한다. 도포에 의해, 기판 상에 (A) 성분, (B) 성분, (C) 계면 활성제 및 (D) 원소를 포함하는 실리카 졸인 전구체 재료(조성물층)가 얻어진다.
얻어진 조성물층은 다음 공정에서 가열 처리된다.
상기 가열 처리에 있어서의 가열 온도는 80～400℃가 바람직하다.
여기서 말하는 가열 처리란, 유기 용매, 물 등의 휘발 성분을 제거하는 것을 목적으로 한 200℃ 미만에서의 가열 처리(저온 가열 처리)와, 공공 형성을 위해 첨가한 계면 활성제를 열 분해 제거하는 것을 목적으로 한 200℃ 이상에서의 가열 처리(고온 가열 처리) 중 어느 가열 처리에 대해서도 포함된다.
도포 직후의 전구체 재료는, 유기 용매나 물이 전구체 재료 중에 흡착된 상태이기 때문에, 저온 가열 처리에 의해 휘발 성분을 제거하는 것이 바람직하다.
상기 저온 가열 처리의 온도는 80～200℃, 바람직하게는 100～150℃이다. 이 온도이면, 유기 용매, 물과 같은 휘발 성분이 제거되고, 게다가 급격한 가열에 의한 조성물층의 부풀음, 벗겨짐 등의 문제는 생기지 않는다. 저온 가열 처리에 요하는 시간은 1분 이상이면 좋지만, 어떤 시간을 초과하면 경화 속도는 극단적으로 느려지기 때문에, 효율을 고려하면 1～60분이 바람직하다.
실리카 졸을 가열시키는 방법으로서는 특별히 제한되지 않고, 졸을 가열시키기 위한 공지된 방법을 어느 것이나 채용할 수 있다.
이어서, 고온 가열 처리를 실시한다.
상기 고온 가열 처리에 있어서의 가열 온도는, 고온일수록 계면 활성제의 분해가 용이해지지만, 반도체 프로세스상의 문제를 고려하면 400℃ 이하, 바람직하게는 350℃ 이하의 온도인 것이 보다 바람직하다. 적어도 200℃ 이상, 바람직하게는 300℃ 이상의 온도가 프로세스 시간도 고려하면 바람직하다. 또한, 고온 가열은, 질소, 산소, 수소, 공기 등, 가열 분위기에 특별히 제한은 없이 공지된 방법에 의해 실시할 수 있지만, 반도체 프로세스에서 실시하는 경우에서는, Cu 배선의 산화에 의해 배선 저항이 상승하기 때문에 비산소 분위기하에서 실시하는 것이 바람직하다. 여기서 말하는 비산화성 분위기란, 소성(고온 가열 처리)시의 산소 농도가 50ppm 이하인 것을 나타낸다.
이상의 관점에서, 본 발명에 있어서의 가열 처리의 형태로서는, 전술한 조성물층을 우선 80℃～200℃에서 가열 처리하고, 다음에 300℃～400℃에서 가열 처리하는 형태가 특히 바람직하다.
본 발명에 의하면, 상기 가열 처리된 조성물층에 대하여 자외선을 조사하는 것이, 저유전율이고 또한 고기계강도인 다공질 재료를 형성하기 위해 중요하고, 바람직한 자외선 처리의 조건으로서는 이하의 조건을 들 수 있다.
예컨대, 자외선의 파장은 바람직하게는 10nm～400nm, 더 바람직하게는 150nm～250nm이다. 이 범위이면, 상술한 (B) 성분 중의 작용기를 규소 원자로부터 절단할 만큼의 충분한 에너지를 가진다. 자외선 강도는 작용기의 절단 시간 등에 영향을 미쳐, 자외선 강도가 높을수록 시간이 단축되기 때문에, 바람직하게는 1mW/cm2～50mW/cm2, 더 바람직하게는 5mW/cm2～20mW/cm2이다.
자외선 조사 온도는 바람직하게는 10～400℃, 더 바람직하게는 150～350℃, 특히 바람직하게는 200～350℃이다. 고온으로 하면, 자외선 조사에 의한 작용기와 규소 원자의 절단, 및 작용기가 절단된 부위와 실란올의 반응에서 반응 속도가 향상되기 때문에 바람직하다. 자외선 조사 시간에 관해서는 특별히 제한은 없지만, 경제성을 고려하면 조사 시간 20분 이내, 바람직하게는 10분 이내로 실시하는 것이 바람직하다. 또한, 자외선 조사시의 압력은 0.01kPa～101.3kPa의 범위에서 바람직하게 실시할 수 있다. 또한, 자외선 조사는 비산화성 분위기에서 실시하는 것이 바람직하다. 자외선 조사시에 산소가 존재하면, 자외선에 의해 오존이 발생하여 다공질 실리카 중의 소수성 기가 산화되어 소수성 기가 감소하기 때문에, 산소 농도는 10ppm 이하로 제어하는 것이 바람직하다.
상기 층간 절연층에 본 발명의 반도체용 시일 조성물을 접촉시키는 방법으로서는 특별히 제한은 없고, 통상 이용되는 방법을 이용할 수 있다. 예컨대, 디핑법(예컨대, 미국 특허 제5208111호 명세서 참조), 스프레이법(예컨대, 문헌 [Schlenoff 등, Langmuir, 16(26), 9968, 2000]이나 [Izquierdo 등, Langmuir, 21(16), 7558, 2005] 참조), 및 스핀 코팅법(예컨대, 문헌 [Lee 등, Langmuir, 19(18), 7592, 2003]이나 [J. Polymer Science, part B, polymer physics, 42, 3654, 2004] 참조) 등을 이용할 수 있다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 수지를 포함하는 반도체용 시일 조성물을 이용함으로써, 상기 수지로 이루어지는 수지층을 층간 절연층 상에 박층 형상으로 형성할 수 있다. 상기 수지층의 두께에는 특별히 제한은 없지만, 예컨대 0.3nm～5nm이고, 바람직하게 0.5nm～2nm이다.
본 발명의 반도체 장치의 제조 방법에 있어서, 상기 반도체용 시일 조성물은 양이온성 작용기 당량이 43～430인 수지를 포함하고, 상기 반도체용 시일 조성물의 pH가 상기 층간 절연층의 등전점 이상이고, 또한 상기 양이온성 작용기가 양이온 상태인 pH의 범위인 것이 바람직하며, pH가 2～11인 것이 보다 바람직하고, pH가 7～11인 것이 더 바람직하다. 이러한 반도체용 시일 조성물을 상기 층간 절연층에 접촉시킴으로써, 상기 수지가 층간 절연층 상에 보다 효율적으로 흡착된다.
상기 층간 절연층의 등전점, 및 상기 양이온성 작용기가 양이온 상태인 pH의 범위에 관해서는, 이미 기재한 바와 같다.
나아가, 본 발명의 시일 조성물 부여 공정에 이용하는 반도체용 시일 조성물에 포함되는 상기 수지의 농도는 상기 수지의 임계 마이셀 농도 미만인 것이 바람직하다. 이에 의해, 상기 수지를 박층 형상(예컨대 5nm 이하, 바람직하게는 2nm 이하)으로 층간 절연층에 부여할 수 있어, 유전율의 상승을 억제할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 상기 층간 절연층에 10nm～32nm 폭의 오목 형상의 홈이 형성되는 공정을 추가로 포함하고, 상기 시일 조성물 부여 공정은, 적어도 상기 오목 형상의 홈 측면의 층간 절연층에 상기 반도체용 시일 조성물을 접촉시키는 공정인 것이 바람직하다.
이러한 태양임으로써, 층간 절연층에 형성된 오목 형상의 홈 측면을 구성하는 층간 절연층 상에 존재하는 세공을 효과적으로 피복할 수 있어, 상기 오목 형상의 홈에 배선 재료를 매설하는 경우에, 배선 재료를 구성하는 금속 성분이 층간 절연층 중에 확산되는 것을 억제할 수 있다.
한편, 오목 형상의 홈 측면이란, 기판과 평행한 면에 대하여 거의 직교하도록 형성된 면을 의미한다.
상기 층간 절연층에 10nm～32nm 폭의 오목 형상의 홈을 형성하는 공정은, 통상 이용되는 반도체 장치의 제조 프로세스 조건에 따라 행할 수 있다. 예컨대, 층간 절연층 상에 하드 마스크와 포토레지스트를 형성하고, 포토레지스트의 패턴대로 에칭함으로써, 원하는 패턴을 갖는 홈을 형성할 수 있다.
또한 상기 오목 형상의 홈 측면의 층간 절연층에 상기 반도체용 시일 조성물을 접촉시키는 방법으로서는, 상기한 디핑법, 스프레이법, 스핀 코팅법을 이용할 수 있다.
본 발명에 있어서는, 상기 반도체용 시일 조성물을 층간 절연층에 접촉시킨 후, 필요에 따라 세정 공정이나 건조 공정을 추가로 마련하여도 좋다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 시일 조성물 부여 공정 후, 필요에 따라 배선 형성 공정 등의 통상 행해지는 공정을 추가로 포함하고 있어도 좋다.
배선 형성 공정은 공지된 프로세스 조건에 따라 행할 수 있다. 예컨대, 메탈 CVD법, 스퍼터링법 또는 전해 도금법에 의해 구리 배선을 형성하고, CMP에 의해 막을 평활화한다. 이어서, 그 막의 표면에 캐핑(capping) 막을 형성한다. 추가로 필요하면, 하드 마스크를 형성하고, 상기 공정을 반복함으로써 다층화할 수 있어 본 발명의 반도체 장치를 제조할 수 있다.
나아가 본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 시일 조성물 부여 공정 후이고 배선 형성 공정 전에 배리어막(구리 배리어층) 형성 공정을 추가로 마련할 수 있다. 배리어막을 형성함으로써, 층간 절연층에의 금속 성분의 확산을 보다 효과적으로 억제할 수 있다.
상기 배리어 막 형성 공정은 통상 이용되는 프로세스 조건에 따라 행할 수 있다. 상기 시일 조성물 부여 공정 후에, 예컨대 기상 성장법(CVD)에 의해 질화타이타늄 등의 타이타늄 화합물이나 질화탄탈럼 등의 탄탈럼 화합물로 이루어지는 배리어막을 형성할 수 있다. 본 발명에 있어서는, 탄탈럼 화합물로 이루어지는 배리어막을 형성하는 것이 바람직하다.
<반도체 장치>
본 발명의 반도체 장치는, 다공질의 층간 절연층과, 2 이상의 양이온성 작용기를 갖는 중량 평균 분자량 2000～100000의 수지를 포함하고, 두께가 0.3nm～5nm인 수지층과, 구리로 이루어지는 층이 이 순서로 배치된 구조를 구비하며, 필요에 따라 기타 층을 포함하여 구성된다. 층간 절연층과 배선 재료 사이에, 특정 수지를 포함하는 수지층이 배치되어 있음으로써, 32nm 이하의 미세한 회로 구성이어도 누설 전류 등의 발생이 억제되어 양호한 특성을 나타낼 수 있다.
본 발명에 있어서는, 상기 수지층과 상기 구리를 포함하는 배선 재료 사이에 구리 배리어층(바람직하게는, 탄탈럼 화합물로 이루어지는 층)이 추가로 배치되어 있는 것이 바람직하다.
한편, 본 발명의 반도체 장치는 상기 반도체 장치의 제조 방법에 의해 제조할 수 있다.
일본 출원 2009-130251호의 개시는 그의 전체를 본 명세서에 원용한다.
본 명세서에 기재된 모든 문헌, 특허 출원 및 기술 규격은, 개개의 문헌, 특허 출원 및 기술 규격이 참조에 의해 포함된다는 것이 구체적으로 또한 개개로 기된 경우와 동일한 정도로, 본 명세서에 참조에 의해 포함된다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 한편, 실시예 및 비교예에서 사용한 각 성분은 이하와 같다.
-(A) 알콕시실레인 화합물-
테트라에톡시실레인(야마나카 세미컨덕터제, 전자공업 등급, Si(OC2H5)4).
-(B) 화학식 1로 표시되는 실록세인 화합물-
1,3,5,7-테트라메틸사이클로테트라실록세인(트리케미칼사제 환상 실록세인 화합물, 전자공업 등급, (CH3Si(H)O)4).
-(C) 계면 활성제-
폴리옥시에틸렌(20) 스테아릴 에터(시그마 케미칼사제, 상품명: Brij78, C18H37(CH2CH2O)2OH)를, 전자공업용 에탄올에 용해한 후, 이온교환 수지를 이용하여 10ppb 이하까지 탈금속 처리를 실시한 것이다.
-(D) 원소-
질산세슘 수용액(와코쥰야쿠, 특급, CsNO3) 중의 세슘(Cs).
-다이실릴 화합물-
헥사메틸다이실록세인(알드리치제, ((CH3)3Si)2O)을 증류 정제한 것이다.
-물-
탈금속 처리된 저항치 18MΩ 이상의 순수(純水).
-유기 용매-
에탄올(와코쥰야쿠제, 전자공업 등급, C2H5OH)
1-프로필 알코올(간토화학제, 전자공업 등급, CH3CH2CH2OH)
2-뷰틸 알코올(간토화학제, 전자공업 등급, CH3(C2H5)CHOH).
-실릴화제-
1,3,5,7-테트라메틸사이클로테트라실록세인(트리케미칼사제, 전자공업 등급, (CH3Si(H)O)4).
(전구체 용액의 조제)
90.9g의 테트라에톡시실레인과 70.9g의 에탄올을 실온하에서 혼합 교반한 후, 1mol/L의 질산 80mL를 첨가하고, 50℃에서 1시간 교반했다. 다음으로, 20.9g의 폴리옥시에틸렌(20) 스테아릴 에터를 280g의 에탄올로 용해한 용액을 적하 혼합했다. 혼합 후, 30℃에서 4시간 교반했다. 얻어진 용액을 25℃, 30hPa의 감압하, 90g이 될 때까지 농축했다. 농축 후, 1-프로필 알코올과 2-뷰틸 알코올을 체적으로 1:1로 혼합한 용액을 첨가하여 전구체 용액 1885g을 얻었다.
(다공질 실리카 형성용 조성물의 조제)
전구체 용액 300g에 질산세슘 수용액을 Cs 농도가 15ppm이 될 때까지 첨가했다. 이어서, 1,3,5,7-테트라메틸사이클로테트라실록세인 1.7g을 첨가하고, 25℃에서 1시간 교반하여 다공질 실리카 형성용 조성물을 얻었다. 이 때의 1,3,5,7-테트라메틸사이클로테트라실록세인의 첨가량은 테트라에톡시실레인에 대하여 10몰%였다.
(층간 절연층의 형성)
다공질 실리카 형성용 조성물 1.0mL를 실리콘 웨이퍼 표면 상에 적하하고, 2000rpm에서 60초간 회전시켜 실리콘 웨이퍼 표면에 도포한 후, 질소 분위기하 150℃에서 1분간, 이어서 350℃에서 10분간 가열 처리했다. 그 후, 172nm 엑시머 램프를 장비한 챔버 내에서 350℃까지 가열하고, 압력 1Pa에서 출력 14mW/cm2에 의해 자외선을 10분간 조사함으로써 층간 절연층(다공질 실리카막)을 얻었다.
얻어진 층간 절연층의 밀도는 0.887g/cm3였다.
또한, 얻어진 층간 절연층의 비유전율 k는 2.0, 탄성률 E는 6.60GPa였다.
한편, 밀도는, XRD 장치(리가쿠사, TPR-In-Plane)를 이용하여, X선 전원 50kV, 300mA, 파장 1.5418Å의 조건으로, 0～1.5°의 주사 범위에서 통상적 방법에 의해 측정했다.
또한 비유전율은, 수은 프로브 장치(SSM5130)를 이용하여, 25℃, 상대 습도30%의 분위기하 주파수 1MHz에서 통상적 방법에 의해 비유전율을 측정했다.
또한 탄성률은, 나노인덴테이터(Hysitron사, Triboscope)에 의해 막 두께의 1/10 이하의 압입 깊이에서 통상적 방법에 의해 탄성률을 측정했다.
<실시예 1>
상기에서 얻어진 층간 절연층(이하 「low-k」라고 하는 경우가 있음)에, 폴리에틸렌이민 수용액 1(PEI, BASF사제, 중량 평균 분자량 25,000, 250mg/100mL, pH 10.52, 양이온성 작용기 당량 309)을, 시판 스프레이 병 "AIR-BOY"(Carl Roth GmbH사제)를 이용하여 스프레이법(용액의 접촉 시간 20초, 스프레이 거리 10센티미터)으로 접촉시켰다. 이어서 물을, 상기와 마찬가지의 스프레이 병을 이용하여 스프레이법(초순수의 접촉 시간 10초, 스프레이 거리 10센티미터)에 의해 접촉시켰다. 에어 블로우에 의해 건조시켜 층간 절연층 상에 수지층을 형성했다. 그 후, 23℃, 55%의 항온 항습 환경에 15시간 이상 보관한 시료(low-k/PEI)에 대하여 이하의 평가를 행했다.
한편, 「물」로는 초순수(Millipore사제 Milli-Q 물, 저항 18MΩ?cm(25℃) 이하)를 사용했다.
[물 접촉각의 측정]
얻어진 시료(이하, 「low-k/PEI」라고 하는 경우가 있음)에 대하여, FACE 고체 표면 에너지 해석 장치(CA-XE형)를 이용하여 물의 접촉각을 23℃, 55% RH의 환경하에서 통상적 방법에 의해 측정한 바, 13.2°였다.
또한, 수지층을 형성하기 전과 수지층을 형성한 후의 접촉각 차이를 구하고, 하기 평가 기준에 따라 평가한 바, 평가는 「A」였다.
～평가 기준～
A: 접촉각 차이가 30°를 초과했다.
B: 접촉각 차이가 20° 이상 30 이하였다.
C: 접촉각 차이가 20° 미만이었다.
[수지층의 조성 및 형태]
얻어진 시료(low-k/PEI)에 대하여, XPS 장치로서 ESCALAB 220iXL(VG사제)을 이용하여, X 선원 AlKα, 분석 영역 φ1mm의 조건으로, 형성된 수지층의 원소 조성을 측정한 바, 상기에서 얻어진 층간 절연층(low-k)과 비교하여 증가한 조성은 C/N=2.34였다. 이에 의해, 폴리에틸렌이민의 층이 형성되었음을 확인할 수 있었다.
또한 원자간력(原子間力) 현미경에 의해 수지층 표면의 형태 관찰을 행한 바, RMS가 0.369nm(층간 절연층에서만 0.403nm)로, 균일한 두께의 층이 형성되어 있었다.
-금속막의 형성-
얻어진 시료(low-k/PEI)의 수지층 상에 스퍼터링에 의해 금속 구리막을 형성하여 시료 1(이하, 「low-k/PEI/Cu」라고 하는 경우가 있음)을 제작했다.
얻어진 시료 1(low-k/PEI/Cu)을 육안으로 관찰한 바, 수지층 상에 금속 구리색의 금속막이 형성되어 있음을 확인할 수 있었다.
한편, 스퍼터링은, 장치로서 HSM-521(시마즈제작소제)을 이용하여, 설정 전류 0.4A, 설정 전압 440V, Ar 분위기하, 스퍼터링 시간 2분 10초의 조건으로 행했다.
[금속막의 막 두께 측정]
상기에서 얻어진 시료 1(low-k/PEI/Cu)에 대하여, 표면 형상 측정 장치로서 DEKTAK3(Veeco Metrology Group사제, version 3.22b FP/J)을 이용하여 형성된 금속막의 막 두께를 측정한 바, 50nm～100nm였다.
[금속 성분의 확산 평가]
상기에서 얻어진 시료 1(low-k/PEI/Cu)에 대하여, FIB 가공 장치로서 SMI2050(세이코 인스트루멘츠사제)을 이용하여 단면 시료를 제작했다. 투과형 전자 현미경으로서 JEM-2200FS(일본전자사제, 가속 전압 220kV)를 이용해 수지층 상에 금속 구리막이 형성된 시료의 단면을 관찰하여 금속 성분의 확산 심도(深度)를 측정한 바, 금속 성분의 확산 심도는 0nm였다.
[얻어진 수지층의 막 두께]
상기에서 얻어진 시료 1(low-k/PEI/Cu)의 단면을 상기와 마찬가지로 하여 관찰하고, 원소 매핑(mapping)을 행했다. 폴리에틸렌이민에서 유래하는 질소 원자의 분포 상태로부터, 형성된 수지층의 두께를 어림한 바, 5nm 이하였다.
[밀착성 평가 1]
상기와 마찬가지로 하여 실리콘 웨이퍼 상에 수지층을 형성한 시료(Si/PEI)를 제작했다. 이를 이용한 것 이외는 상기와 마찬가지로 하여 수지층 상에 금속 구리막을 형성해 시료(Si/PEI/Cu)를 제작했다. 얻어진 시료(Si/PEI/Cu)에 대하여 금속 구리막의 밀착성을 이하와 같이 하여 평가한 바, 평가는 「A」 레벨이었다.
-밀착성의 평가 방법-
측정 시료를 질소?수소 분위기하 350℃에서 30분 가열 처리한 후, 23℃, 55%의 항온 항습 환경에 15시간 이상 보관했다. 그 후, JIS K5600에 준한 바둑판눈 시험(단, 테이프로서 니치반사제 셀로판 테이프(CT405AP-18, 폭 18mm)를 사용했음)을 행하고, 하기 평가 기준에 따라 밀착성을 평가했다.
～평가 기준～
A: 절단의 가장자리가 완전히 매끄럽고, 어떤 격자의 눈에도 벗겨짐이 없었다.
B: 절단의 교차점에서의 작은 벗겨짐이 있었다. 크로스컷 부분에서 영향을 받은 것은 5% 이하였다.
C: 절단의 가장자리를 따라 또는 교차점에서 벗겨짐이 있었다. 크로스컷 부분에서 영향을 받은 것은 5% 초과 15% 이하였다.
D: 절단의 가장자리를 따라 부분적 또는 큰 벗겨짐이 생기고, 격자의 눈에서 부분적 또는 전면적인 벗겨짐이 있었다. 크로스컷 부분에서 영향을 받은 것은 15% 초과 35% 이하였다.
E: 절단의 가장자리를 따라 부분적 또는 큰 벗겨짐이 생기고, 수 개소의 격자의 눈에서 부분적 또는 전면적인 벗겨짐이 있었다. 크로스컷 부분에서 영향을 받은 것은 15% 초과 35% 이하였다.
F: 절단의 가장자리를 따라 부분적 또는 큰 벗겨짐이 생기고, 다수 개소의 격자의 눈에서 부분적 또는 전면적인 벗겨짐이 있었다. 크로스컷 부분에서 영향을 받은 것은 35%를 초과했다.
[밀착성 평가 2]
상기와 마찬가지로 하여 층간 절연층(low-k) 상에 수지층을 형성한 시료(low-k/PEI)를 제작했다. 이를 이용한 것 이외는 상기와 마찬가지로 하여 수지층 상에 금속 구리막을 형성해 시료(low-k/PEI/Cu)를 제작했다. 얻어진 시료(low-k/PEI/Cu)에 대하여 금속 구리막의 밀착성을 이하와 같이 하여 평가한 바, 평가는 「B」였다.
-밀착성의 평가 방법-
측정 시료를 23℃, 55%의 항온 항습 환경에 15시간 이상 보관했다. 그 후, JIS K5600에 준한 바둑판눈 시험(단, 테이프로서 니치반사제 셀로판 테이프(CT405AP-18, 폭 18mm)를 사용했음)을 행했다. 노출된 면을 광학 현미경(주식회사 하이록스제 디지털 마이크로스코프 KH-7700), 전계 방출형 주사 전자 현미경(JEOL제 JSM-6701F), 표면 형상 측정 장치(DEKTAK3(Veeco Metrology Group사제, version 3.22b FP/J))에 의해 형태를 관찰했다. 또한 각 노출면은 JEOL제 에너지 분산형 X선 분석 장치(EX-37001)를 이용해 원소 분석을 실시하여 동정(同定)했다. 하기 평가 기준에 따라 밀착성을 평가했다.
～평가 기준～
A: low-k 재료의 잔존 면적이 10% 미만(Si 노출 면적이 90% 이상)
B: low-k 재료의 잔존 면적이 10% 이상 30% 미만(Si 노출 면적이 70% 이상 90% 미만)
C: low-k 재료의 잔존 면적이 30% 이상 90% 미만(Si 노출 면적이 10% 이상 70% 미만)
D: low-k 재료의 잔존 면적이 90% 이상(Si 노출 면적이 10% 미만)
[마이셀 형성성]
실시예 1에 있어서의 폴리에틸렌이민 수용액 1에 대하여, 오츠카전자제 ELSZ-2를 이용하여 동적 광 산란법에 의해 체적 평균 입자 직경을 측정한 바, 검출 한계 이하(<10nm)였다.
한편, 측정 조건은 적산 횟수 70회, 반복 횟수 1회, 해석 조건은 히스토그램(histogram) 해석, 큐뮬런트(cumulant) 해석을 이용했다.
<비교예 1>
실시예 1에 있어서 폴리에틸렌이민 수용액 대신에 초순수를 이용한 것 이외는 실시예 1과 마찬가지로 하여 시료 C1을 제작했다.
상기에서 얻어진 시료 C1에 대하여 실시예 1과 마찬가지로 하여 금속 성분의 확산 평가를 행한 바, 금속 성분의 확산 심도는 20nm로, 실용상 문제가 있는 레벨이었다.
또한, 금속막의 밀착성을 실시예 1의 밀착성 평가 1과 마찬가지로 하여 평가한 바, 평가는 「A」 레벨이고, 실시예 1의 밀착성 평가 2와 마찬가지로 하여 평가한 바, 층간 절연층 위에 수지층이 형성되어 있지 않기 때문에 평가는 「A」 레벨이며, 물의 접촉각 차이의 평가 결과는 「C」였다.
한편, 동적 광 산란법에 의한 체적 평균 입자 직경은 검출 한계 이하였다.
<비교예 2>
실시예 1에 있어서 폴리에틸렌이민 수용액 대신에 폴리에틸렌 글리콜 수용액(PEG, 와코쥰야쿠사제, 100mg/100mL, 중량 평균 분자량 10000)을 이용한 것 이외는 실시예 1과 마찬가지로 하여 수지층을 형성한 시료 C2를 제작했다.
실시예 1과 마찬가지로 하여 형성된 수지층의 두께를 어림한 바, 5nm 이하였다.
추가로 상기 밀착성 평가 2와 마찬가지로 하여 밀착성을 평가한 바, 평가는 「D」로, 밀착성이 뒤떨어졌다. 물의 접촉각 차이의 평가 결과는 「B」였다.
한편, 동적 광 산란법에 의한 체적 평균 입자 직경은 검출 한계 이하(<10nm)였다.
<비교예 3>
국제 공개 2009/087961호 팜플렛의 단락번호 [0283] 합성예 A6에 준거하여, 에틸렌 중합체의 말단에 폴리에틸렌 글리콜 쇄가 결합한 폴리머(수 평균 분자량 6115, 이하 「AB3」으로 칭함)를 조제하고, 이를 초순수에 용해하여 AB3 수용액(100mg/mL, pH 7.64)을 얻었다.
상기에서 얻어진 AB3 수용액을 이용한 것 이외는 실시예 1과 마찬가지로 하여 층간 절연층(low-k) 상에 수지층을 형성한 시료 C3을 제작했다. 물의 접촉각 차이의 평가 결과는 「B」였다.
원자간력 현미경에 의해 수지층 표면의 형태 관찰을 행한 바, RMS가 약 50nm로, 얇은 균일한 층을 형성할 수 없었다.
한편, 동적 광 산란법에 의한 체적 평균 입자 직경은 히스토그램 해석 결과, 99.5nm였다.
이상으로부터, 본 발명의 반도체용 시일 조성물을 다공질의 층간 절연층에 접촉시켜 수지층을 형성함으로써, 얇은 수지층을 형성 가능하고, 또한 다공질의 층간 절연층에의 금속 성분의 확산을 억제할 수 있으며, 배선 재료의 밀착성이 우수함을 알 수 있다.

Claims (9)

  1. 2 이상의 양이온성 작용기를 갖는 중량 평균 분자량 2000～100000의 수지를 함유하고, 나트륨 및 칼륨의 함유량이 각각 원소 기준으로 10중량ppb 이하이고, 동적 광 산란법으로 측정된 체적 평균 입자 직경이 10nm 이하인, 반도체용 시일 조성물.
  2. 제 1 항에 있어서,
    상기 수지는 양이온성 작용기 당량이 43～430인, 반도체용 시일 조성물.
  3. 제 1 항에 있어서,
    상기 양이온성 작용기는 1급 아미노기 및 2급 아미노기로부터 선택된 적어도 1종인, 반도체용 시일 조성물.
  4. 제 1 항에 있어서,
    상기 수지는 폴리에틸렌이민 또는 폴리에틸렌이민 유도체인, 반도체용 시일 조성물.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 반도체용 시일 조성물을 기판 상에 형성된 층간 절연층에 부여하는 시일 조성물 부여 공정을 포함하는, 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 층간 절연층은 다공질 실리카를 포함하고, 그의 표면에 상기 다공질 실리카에서 유래하는 실란올 잔기를 갖는, 반도체 장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 층간 절연층에 10nm～32nm 폭의 오목 형상의 홈이 형성되는 공정을 추가로 포함하고,
    상기 시일 조성물 부여 공정은, 적어도 상기 오목 형상의 홈 측면의 층간 절연층에 상기 반도체용 시일 조성물을 접촉시키는, 반도체 장치의 제조 방법.
  8. 다공질의 층간 절연층과,
    2 이상의 양이온성 작용기를 갖는 중량 평균 분자량 2000～100000의 수지를 포함하고, 두께가 0.3nm～5nm인 수지층과,
    구리로 이루어지는 층
    이 이 순서로 배치된 구조를 구비하는, 반도체 장치.
  9. 제 8 항에 있어서,
    상기 수지층과 상기 구리로 이루어지는 층 사이에 구리 배리어층이 추가로 배치된, 반도체 장치.
KR1020117011897A 2009-05-29 2010-05-28 반도체용 시일 조성물, 반도체 장치 및 반도체 장치의 제조 방법 KR101186719B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-130251 2009-05-29
JP2009130251 2009-05-29
PCT/JP2010/059151 WO2010137711A1 (ja) 2009-05-29 2010-05-28 半導体用シール組成物、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20110086573A KR20110086573A (ko) 2011-07-28
KR101186719B1 true KR101186719B1 (ko) 2012-09-27

Family

ID=43222814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117011897A KR101186719B1 (ko) 2009-05-29 2010-05-28 반도체용 시일 조성물, 반도체 장치 및 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (1) US8304924B2 (ko)
EP (1) EP2357664A4 (ko)
JP (2) JP4699565B2 (ko)
KR (1) KR101186719B1 (ko)
CN (1) CN102224577B (ko)
SG (1) SG173429A1 (ko)
TW (1) TWI423402B (ko)
WO (1) WO2010137711A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419662B1 (ko) * 2010-09-10 2014-07-15 미쓰이 가가쿠 가부시키가이샤 반도체 장치의 제조 방법 및 린스액
WO2013108791A1 (ja) 2012-01-17 2013-07-25 三井化学株式会社 半導体用シール組成物、半導体装置及びその製造方法、並びに、ポリマー及びその製造方法
JP5840042B2 (ja) * 2012-03-22 2016-01-06 三井化学株式会社 半導体用シール強化組成物、半導体装置および半導体装置の製造方法
WO2014013956A1 (ja) 2012-07-17 2014-01-23 三井化学株式会社 半導体装置及びその製造方法並びにリンス液
JP6049432B2 (ja) * 2012-12-06 2016-12-21 三井化学株式会社 多孔質低屈折率材料用のシール組成物、低屈折率部材及びその製造方法。
EP2978011B1 (en) 2013-03-27 2018-05-02 Mitsui Chemicals, Inc. Method for manufacturing complex, and composition
RU2542291C1 (ru) * 2013-07-23 2015-02-20 Общество с ограниченной ответственностью "Автопластик" (ООО "Автопластик") Невысыхающая резиновая смесь
KR101923835B1 (ko) 2014-08-08 2018-11-29 미쓰이 가가쿠 가부시키가이샤 시일 조성물, 및 반도체 장치의 제조 방법
CN107004599B (zh) 2014-12-17 2020-02-18 三井化学株式会社 基板中间体、贯通通孔电极基板及贯通通孔电极形成方法
SG10202108543VA (en) * 2015-11-16 2021-09-29 Mitsui Chemicals Inc Semiconductor film composition, method for manufacturing semiconductor film composition, method for manufacturing semiconductor member, method for manufacturing processing material for semiconductor,
US11859110B2 (en) 2017-04-28 2024-01-02 Mitsui Chemicals, Inc. Substrate laminated body and method of manufacturing substrate laminated body
KR20200139762A (ko) 2018-04-06 2020-12-14 닛산 가가쿠 가부시키가이샤 도포막 형성 조성물, 및 반도체 장치의 제조 방법
JP7162679B2 (ja) 2018-10-26 2022-10-28 三井化学株式会社 基板積層体の製造方法及び積層体
KR20240050368A (ko) 2021-09-06 2024-04-18 미쓰이 가가쿠 가부시키가이샤 반도체용의 막을 형성하기 위한 조성물, 적층체 및 기판 적층체
JPWO2023032923A1 (ko) 2021-09-06 2023-03-09

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933120A (ko) 1972-08-02 1974-03-27
JPH0438828A (ja) 1990-06-04 1992-02-10 Mitsui Toatsu Chem Inc ウエハ加工用フィルム
DE4026978A1 (de) 1990-08-25 1992-02-27 Bayer Ag Auf traegern angebrachte ein- oder mehrlagige schichtelemente und ihre herstellung
EP0534304A1 (de) 1991-09-21 1993-03-31 Hoechst Aktiengesellschaft Cycloalkylierte Polyethyleniminderivate und ihre Verwendung als Hypolipidämika
JPH0940891A (ja) * 1995-07-25 1997-02-10 Sanyo Chem Ind Ltd 粉体塗料用樹脂組成物
JP3094868B2 (ja) 1995-09-07 2000-10-03 三菱マテリアル株式会社 高純度誘電体薄膜の作製方法
JP2001213958A (ja) 2000-02-03 2001-08-07 Nippon Shokubai Co Ltd エチレンイミン重合体およびその製造方法
US6730942B2 (en) * 2002-01-24 2004-05-04 Toyoda Gosei Co., Ltd. Light emitting apparatus
JP2004018608A (ja) * 2002-06-14 2004-01-22 Asahi Kasei Corp 絶縁性薄膜
DE10227663A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Verfahren zum Versiegeln poröser Materialien bei der Chipherstellung und Verbindungen hierfür
TWI273090B (en) 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
KR101078606B1 (ko) * 2003-05-20 2011-11-01 가부시키가이샤 구라레 수지 조성물 및 이의 제조방법
US7018939B2 (en) * 2003-07-11 2006-03-28 Motorola, Inc. Micellar technology for post-etch residues
JP4519433B2 (ja) * 2003-09-17 2010-08-04 株式会社トクヤマ 微粒子状メソポーラスシリカ
KR100715296B1 (ko) 2003-07-29 2007-05-08 가부시끼가이샤 도꾸야마 중세공성 실리카 미립자 및 그 제조 방법
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
CN1930263B (zh) * 2004-03-19 2012-02-29 住友电木株式会社 树脂组合物及采用该树脂组合物制作的半导体装置
JP4535280B2 (ja) 2004-07-09 2010-09-01 Ｊｓｒ株式会社 有機シリカ系膜の形成方法
EP1615260A3 (en) 2004-07-09 2009-09-16 JSR Corporation Organic silicon-oxide-based film, composition and method for forming the same, and semiconductor device
JP4973829B2 (ja) * 2004-07-23 2012-07-11 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
CN100566990C (zh) * 2004-11-18 2009-12-09 三井化学株式会社 包含由氢键结合的多层膜的层叠体、由该层叠体获得的自支持薄膜、及它们的制法和用途
JP4664688B2 (ja) 2005-01-14 2011-04-06 東芝メモリシステムズ株式会社 工業製品の製造方法
CN101155695A (zh) * 2005-04-11 2008-04-02 王子制纸株式会社 热转印接收片
JP5121128B2 (ja) 2005-06-20 2013-01-16 ニッタ・ハース株式会社 半導体研磨用組成物
WO2007016968A1 (en) 2005-08-05 2007-02-15 Freescale Semiconductor, Inc. Pore sealing and cleaning porous low dielectric constant structures
JP2007092019A (ja) 2005-09-05 2007-04-12 Fujifilm Corp 膜形成用組成物、絶縁膜、およびその製造方法
TW200714636A (en) 2005-09-05 2007-04-16 Fuji Photo Film Co Ltd Composition, film and producing method therefor
JP2007161784A (ja) 2005-12-09 2007-06-28 Fujifilm Corp 絶縁膜、化合物、膜形成用組成物及び電子デバイス
JP4386453B2 (ja) * 2006-05-31 2009-12-16 信越化学工業株式会社 樹脂封止された半導体装置
US7772128B2 (en) * 2006-06-09 2010-08-10 Lam Research Corporation Semiconductor system with surface modification
US20100029057A1 (en) * 2006-09-21 2010-02-04 Jsr Corporation Silicone resin composition and method of forming a trench isolation
JP5040252B2 (ja) 2006-10-13 2012-10-03 東レ株式会社 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法。
EP2174344A4 (en) 2007-07-13 2012-06-20 Intermolecular Inc SURFACE MODIFICATION OF LOW-K DIELECTRIC MATERIALS
KR101130504B1 (ko) 2007-09-10 2012-03-28 후지쯔 가부시끼가이샤 규소 함유 피막의 제조방법, 규소 함유 피막 및 반도체 장치
JP2009088247A (ja) 2007-09-28 2009-04-23 Fujifilm Corp 絶縁膜の製造方法
JP2009088119A (ja) * 2007-09-28 2009-04-23 Fujifilm Corp 低誘電率層間絶縁膜、それを有する基板およびその製造方法
JP2009096863A (ja) 2007-10-16 2009-05-07 Hitachi Chem Co Ltd 塗布型シリカ系被膜形成用組成物、シリカ系被膜の形成方法、及び電子部品
JP2009130251A (ja) 2007-11-27 2009-06-11 Nitto Shinko Kk 絶縁層付きヒートシンクの製造方法
CN105131272B (zh) 2008-01-07 2018-05-04 三井化学株式会社 新型聚合物粒子及其用途

Also Published As

Publication number Publication date
SG173429A1 (en) 2011-09-29
US20110241210A1 (en) 2011-10-06
EP2357664A1 (en) 2011-08-17
JPWO2010137711A1 (ja) 2012-11-15
CN102224577B (zh) 2013-12-04
US8304924B2 (en) 2012-11-06
JP5307166B2 (ja) 2013-10-02
KR20110086573A (ko) 2011-07-28
TW201104805A (en) 2011-02-01
JP2011103490A (ja) 2011-05-26
JP4699565B2 (ja) 2011-06-15
CN102224577A (zh) 2011-10-19
WO2010137711A1 (ja) 2010-12-02
TWI423402B (zh) 2014-01-11
EP2357664A4 (en) 2014-07-30

Similar Documents

Publication Publication Date Title
KR101186719B1 (ko) 반도체용 시일 조성물, 반도체 장치 및 반도체 장치의 제조 방법
KR100682614B1 (ko) 실란계 나노 다공성 실리카 박막 및 그 제조방법
KR101220029B1 (ko) 조성물 및 그 제조 방법, 다공질 재료 및 그 형성 방법, 층간 절연막, 반도체 재료, 반도체 장치, 및 저굴절률 표면 보호막
JP5030478B2 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP4356308B2 (ja) 多孔性シリカ膜、それを有する積層基板、それらの製造方法およびエレクトロルミネッセンス素子
JP4894153B2 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
WO2000013223A1 (en) Nanoporous dielectric thin films
WO2006088036A1 (ja) 改質多孔質シリカ膜の製造方法、この製造方法により得られた改質多孔質シリカ膜、及びこの改質多孔質シリカ膜からなる半導体装置
JP5931092B2 (ja) 半導体用シール組成物、半導体装置及びその製造方法、並びに、ポリマー及びその製造方法
US20050113472A1 (en) Porous materials
KR101419662B1 (ko) 반도체 장치의 제조 방법 및 린스액
JP2005015310A (ja) 多孔性シリカ膜、それを有する積層体
JP2005015309A (ja) 多孔性シリカ膜、それを有する積層体
Liu et al. Polyhedral oligomeric silsequioxane monolayer as a nanoporous interlayer for preparation of low-k dielectric films
JP4927293B2 (ja) 多孔性シリカ膜、それを有する積層基板、およびエレクトロルミネッセンス素子
JP5206653B2 (ja) 多孔性シリカ膜の製造方法及び積層基板の製造方法
WO2011052657A1 (ja) 多孔質膜の前駆体組成物及び多孔質膜の成膜方法
JP2013197490A (ja) 半導体用シール強化組成物、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 8