JP4461215B2 - 低誘電率絶縁材料とそれを用いた半導体装置 - Google Patents

低誘電率絶縁材料とそれを用いた半導体装置 Download PDF

Info

Publication number
JP4461215B2
JP4461215B2 JP2003315923A JP2003315923A JP4461215B2 JP 4461215 B2 JP4461215 B2 JP 4461215B2 JP 2003315923 A JP2003315923 A JP 2003315923A JP 2003315923 A JP2003315923 A JP 2003315923A JP 4461215 B2 JP4461215 B2 JP 4461215B2
Authority
JP
Japan
Prior art keywords
borazine
group
film
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003315923A
Other languages
English (en)
Other versions
JP2005085962A (ja
Inventor
祐子 内丸
正巳 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2003315923A priority Critical patent/JP4461215B2/ja
Priority to US10/809,704 priority patent/US7427443B2/en
Publication of JP2005085962A publication Critical patent/JP2005085962A/ja
Application granted granted Critical
Publication of JP4461215B2 publication Critical patent/JP4461215B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/56Boron-containing linkages
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G79/00Macromolecular compounds obtained by reactions forming a linkage containing atoms other than silicon, sulfur, nitrogen, oxygen, and carbon with or without the latter elements in the main chain of the macromolecule
    • C08G79/08Macromolecular compounds obtained by reactions forming a linkage containing atoms other than silicon, sulfur, nitrogen, oxygen, and carbon with or without the latter elements in the main chain of the macromolecule a linkage containing boron
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832Multiple layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835Combinations of two or more different dielectric layers having a low dielectric constant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31652Of asbestos
    • Y10T428/31663As siloxane, silicone or silane

Description

この発明は、集積回路における多層配線の層間絶縁膜として用いる比誘電率が4以下の低誘電率絶縁材料の形成方法とそれを使用した半導体装置に関するものであり、特に窒素原子とホウ素原子からなるボラジン環を含む絶縁膜の形成方法に関している。
超大規模集積回路(ULSI)の高集積化がますます要求されている。この高集積化のためには配線間隔を狭めて蜜に配置し、また、配線を細線化し、同時に多層化することが必要である。また、このような高集積化により、配線距離が増大することが知られている。このため、高集積化より、配線抵抗と寄生容量の増大がおこり、ULSIの処理速度を低下させる信号遅延をもたらすため、これらの解決が重要課題となっている。
材料・プロセス技術の面から上記のような配線の信号遅延の増大を抑制するためには、低抵抗配線材料と低誘電率層間絶縁材料の導入が不可欠であり、従来のアルミニウム(Al)配線よりも低抵抗なCu配線や低誘電率材料を用いた種々の層間絶縁膜が検討され、一部は実用化されている。
マイクロプロセッサー(MPU)の場合、非特許文献1に記載された配線技術のロードマップによると、デザインルール70nmでの配線層全体の比誘電率を表す実効的誘電率は2.6〜3.1が必要であり、層間絶縁層単体においても小さな比誘電率の材料が必要とされている。
従来、層間絶縁膜としては、200〜350℃の温度で堆積できるプラズマCVDで形成する二酸化珪素(SiO2)が用いられてきたが、比誘電率が約4と高い。そこで、SiO2にフッ素原子(F)を導入するとSiO2膜の誘電率が下がるため、フッ素原子を導入したSiO2が実用化されている。SiO2の誘電率は、フッ素導入量に依存して下がるが、フッ素含有量が20%を超えると絶縁膜の吸湿性が大きくなるため、20%以上フッ素を含有させることができず、誘電率は3程度までしか下がらない。
また、SiO2の密度を下げると誘電率が低くなることがわかっており、低密度化SiO2(ポーラスシリカ、ポーラスSiO2)の研究が盛んに行われている。ポーラスSiO2では、SiO2に空孔を導入して低密度化を図ることが一般的に行われているため、ポーラスSiO2は機械的強度がバルクSiO2に比較して著しく低く、脆弱である。このため、次の工程で、いわゆるダマシンプロセスでCuの配線を形成しようとすると、電解めっきで形成した一様なCuを化学的機械的研磨法(ChemicalMechanical Polish、CMP法)で余剰なCu配線材を除去するときのCMP工程に耐えられず、膜剥離、膜のひび割れが生じるなどの解決するべき課題がある。
SiO2に炭素原子を含む有機基を導入することより低誘電率化を図ることもできる。例えば、メチル基(CH3−)を導入するとその誘電率は、メチル基の含有量に依存して下がる。この方法では、原料に蒸気圧の高い有機シランなどを用いて、プラズマCVDで形成する方法およびそれで得られる低誘電率絶縁膜が実用に供されている。一方、有機基を含む液体原料をもとに、塗布法で基板表面に堆積し、熱処理を施して有機基を含むSiO2を形成する方法も検討されている。膜の信頼性が向上すれば、実用化される可能性がある。さらに塗布法で有機ポリマー材料を基板上に形成する方法も低誘電率層間絶縁材料の研究開発が活発に行われている。
低誘電率層間絶縁膜は、上に詳述したように、空孔を多分に含んだり、有機基を含んだり、有機膜で構成されているため、ドライエッチング工程で、所望の配線パターンを形成しようとする時に、ハードマスクと呼ばれる絶縁層を必要とする。
ハードマスクとは、パターンを転写しようとする薄膜とドライエッチングの時の選択比が大きい材料を用いて、レジストに転写したパターン形状を一度ハードマスクと呼ばれる薄膜に転写し、ハードマスクに転写したパターンをマスクとして目的の薄膜のパターンニングを実現するとき、この目的の薄膜の上面に形成した材料をハードマスクと呼ぶ。従来、SiO2、Si34、SiC、SiON等を用いてきた。これらの材料は比誘電率が4.5〜7と高く、多層配線の絶縁膜の実効的比誘電率を上げるという問題があった。
ハードマスクを必要とすることは、いくつかの理由による。第一の理由は、今後ますます微細なパターンの転写を必要とするため、露光波長が短くなるにつれて焦点深度が浅くなり、一般的にレジストの膜厚が薄くなる傾向にあるためである。この理由は、低誘電率層間絶縁膜を使用することから生じるものではないが、現実的にレジストの膜厚がうすくなるため、ドライエッチングの最中にレジストが消失し必要なパターンの転写が実現できないと言う理由による。
第二の理由として、低誘電率材料は、ドライエッチングの時に、レジストとの選択比を取れないためハードマスクを必要とする点があげられる。先にのべたように、ポーラスSiO2は、密度を下げるために空孔(ポロシティ)を導入する。このため、ポーラスSiO2は一般に脆弱であり、イオン衝撃に耐え切れず所望の溝及び孔の形状をえることが難しい。有機基含有SiO2は有機基を含むために、薄膜化したレジストが消失したときには、通常のパー・フルオロ・カーボン(PFC)をエッチングガスとするドライエッチング工程に耐えることができない。このため、有機基含有SiO2もハードマスクおよびエッチングストッパーを必要とする。有機ポリマー系の低誘電率材料はレジストと似た組成をもち、ドライエッチング時にレジストとの選択比がとれないため、ハードマスクを必要とする。
また、低抵抗材料として銅(Cu)配線が実用化されている。Cu原子はSiO2等の絶縁膜中を拡散、ドリフトしやすい。また、Cuは酸化しやすい。このため、CuをLSIの配線材料として使用するときには、Cuの拡散障壁層(バリア層)を必要とし、また酸化しないようなプロセスの工夫を必要とする。従来、Cuのバリア層として、炭化シリコン(SiC)、窒化シリコン(Si34)、酸化窒化シリコン(SiON)等が用いられている。しかし、これらの材料も比誘電率が高く、多層配線の層間絶縁膜の実効的誘電率を大きくする。
先に述べたように、露光波長が短くなるにつれて、焦点深度が小さくなり、転写する基板表面の平坦性が重要になってきた。また、金属Cuはドライエッチングがしにくく、微細配線の実用化は困難とされていた。
この2つの課題を解決する配線プロセスが「ダマシンプロセス」と呼ばれる方法が実用化されている。ダマシンプロセスでは、まず層間絶縁膜を形成し、配線を形成する領域の溝または孔を通常の露光技術とドライエッチング技術とを用いて形成する。層間絶縁膜にダマシンプロセスを適用して層間接続孔と配線とを形成する場合、配線は、層間接続孔の上に配置されるので、上記の層間絶縁膜の最上部では、配線部分がエッチングで除去され、その最下部では、層間接続孔部分が除去される。次に、スパッタ法でCuのバリアメタルおよびCuの薄い層(シードCu膜)を基板表面全面に形成する。このCu層を電極として電解めっきでCu膜を堆積し、溝および孔をCuで埋め込む。しかる後に、化学的機械的研磨法(CMP法)で溝および孔からはみ出たCuを除去し、同時に平坦な表面を形成する。
ダマシンプロセスには、大きく分けて2つの製造方法がある。一つの方法は、「シングルダマシンプロセス」と呼ばれ、各配線層および上下の配線層を接続する層間接続孔とをそれぞれ別々に作る方法である。シングルダマシンプロセスでは、配線層、層間接続孔とそれぞれ分けて作っていくので、確実につくることができる長所がある反面、プロセスが長くなり、コスト高になりやすい短所がある。これに対して、下層配線の上に層間接続孔と上層配線とを同時に作る方法があり、「デュアルダマシンプロセス」と呼ばれる。シングルダマシンプロセスに比較して、デュアルダマシンプロセスでは、プロセスが簡略になりコスト高を抑えられる長所があると同時に、配線のための溝(トレンチ)の形状を保ちつつ、層間接続孔のための孔(VIAホール)を開けなければならずドライエッチング技術の技術的困難度が高くなる。それと同時に、一般に、アスペクト比の高くなるトレンチ、ビア孔にCuの拡散バリア膜、シードCu膜を信頼性を低下させることなく堆積しなければならず、プロセスの技術的困難度が高くなる。
ダマシンプロセスでは、CMP法を必須とするため、機械的にまた化学的にも安定な絶縁膜およびCu膜等の導電膜を必要とする。
層間絶縁膜としては、特許文献1に、(HSi(OH)x3-x/2nの溶液とホスファゼン、フルオロホスファゼン、ボラジンおよびこれらの混合物からなるグループから選択した少なくとも1種類の材料を添加し、基板にコーティングして層を形成する方法が開示されている。
しかし、得られる絶縁膜は、溝の埋め込み平坦性に優れるが、誘電率については何ら開示されていない。また、ボラジン化合物については何も記述されておらず、材料が本発明とは異なる。
また、特許文献2には、ボラジン化合物と一般式R1 mSi(OR2n(式中、R1は水素原子、アルキル基、ビニル基または官能基を有するアルキル基を表し、R2は、同一または異なっていてもよく、水素原子、アルキル基またはアシル基を表し、nは3以上の整数であり、mは0以上の整数であり、m+n=4である。)で表される化合物および/またはその加水分解縮合物から得られる重合体を含むことを特徴といるホウ素含有ポリマー組成物について開示されている。
しかし、本発明の特徴のひとつであり、後に説明するトリプロピニル化合物については、何も開示されていないし、またSi含有物の材料も異なる。
ホウ素と窒素元素から成る六員環構造のボラジン環を含む材料は、低い比誘電率、低リーク電流等の電気的性質、弾性率や硬さ等の機械的性質、および耐熱性や熱伝導性などの熱的性質等に優れており、層間絶縁膜材料に適していることが知られている。
ボラジン環を含む材料として、有機・無機ハイブリッドポリマー材料であるボラジン・ケイ素系ポリマーがある。このポリマーは、ボラジン環のホウ素原子に三重結合を含む置換基が結合したボラジン化合物と、ヒドロキシル基を含むシラン化合物やシロキサン化合物と、の、ヒドロシリル化重合により得られる。
具体的には、ボラジンのホウ素原子に三重結合からなるエチニル基が結合した三官能のボラジン化合物と、ケイ素原子に結合した水素(SiH)を2つ以上有するヒドロシランあるいはシロキサン類と、の、反応により、ボラジン環とシラン結合あるいはシロキサン結合を含むケイ素化合物部分が、有機分子鎖を介して交互に並んだポリカルボシランあるいはポリシロキサンを得ることができる。
例えば、特許文献3には、カルボシランボラジン系ポリマー及びその製造方法が詳述されている。
また、特許文献4には、低誘電率ボラジン・ケイ素系高分子からなる層間絶縁膜及びこれにより構成された半導体装置が記述されている。
例えば、B,B,B,−トリエチニル−N,N,N,−トリメチルボラジンと環状シロキサンの1,3,5,7−テトラメチルシクロテトラシロキサンとを用い、白金触媒Pt2(dvs)3(dvsは1,3−ジビニル(1,1,3,3−テトラメチル−1,3−ジシロキサン))存在下で、ヒドロシリル化重合を行うことによりポリマー溶液が得られる。このリニア構造のポリマーをスピンコートによりウェハ上に塗布し、窒素(N2)またはアルゴン(Ar)雰囲気下で200〜400℃で熱処理することによりネットワーク構造のポリマー薄膜が得られる旨開示されている。
このようにして得られたポリマーは、例えば比誘電率2.76、弾性率14.6GPa、硬さ10GPa、5%加熱重量減少温度は564℃等の優れた電気特性、機械特性および耐熱性を有していることを見いだした。
特許文献5には、無機または有機材料の分子中にボラジン骨格系構造が含有された材料を熱処理する低誘電率材料の製造方法、低誘電率材料、およびこれらの材料を有する半導体装置が開示されている。
しかし、ボラジン骨格系構造が含有された材料は、既に特許文献1、特許文献3等で詳細に開示されている。また、特許文献5の記載からは、ボラジン骨格系構造をN−B(NおよびBはそれぞれ別のボラジン骨格構造を構成する窒素原子およびホウ素原子)、B−C(B、Cはそれぞれボラジン骨格構造およびベンゼン環を形成するホウ素原子および炭素原子)おにびB−NX−B(2つのBは、それぞれ別のボラジン骨格系構造を構成するホウ素原子およびNはそれら2つのボラジン骨格系構造を結合する窒素原子、Xは水素原子またはアルキル基等)の結合を作って、ボラジン骨格系構造を連結してポリマーを作ることに主眼が置かれていることがわかる。このため、特許文献5の開示は、本発明の要件とは、その趣旨においても相異していることが分かる。
しかし、特許文献5においては、O−B(ここでBは、ボラジン骨格構造を構成するホウ素原子、Oは2つのボラジン骨格構造を結合する酸素原子)(特許文献5中図40参照)、S−B(ここでBはボラジン骨格構造を構成するホウ素原子、Sは2つのボラジン骨格構造を結合する硫黄原子)(特許文献5中図41参照)およびN−SiH2(Nはボラジン骨格構造を構成する窒素原子、SiH2は2つのボラジン骨格構造を結合する化学種)(特許文献5中図42参照)、N−Si(OCH32(Nはボラジン骨格構造を構成する窒素原子、Si(OCH32は2つのボラジン骨格構造を結合する化学種)(特許文献5中図43参照)、B−PH(Bはボラジン骨格構造を構成するホウ素原子、PHは2つのボラジン骨格構造を結合する化学種)(特許文献5中図44参照)がB、N以外の化学種として見うけられる。
しかし、これらのボラジン骨格構造を結合するB、N以外の原子または化学種は、もともとボラジン骨格構造に結合していたものであり、本発明とはまったく異なる材料系である。
ITRS2001: International Technology Roadmap for Semiconductors 2001Edition, 2001 Semiconductor Industry Association 新宮原正三、粟屋信義、上野和良、三沢信祐編集「Cu配線技術の最新の展開」(リアライズ社)
特許第2968244号公報 特開2002−317049号公報 特許第3041424号公報 特開2002−359240号公報 特開2003−119289号公報
上記のように、従来低誘電率層間絶縁膜やCu配線をULSIの多層配線に使用しようとすると、ハードマスク、Cuの拡散障壁層、あるいはエッチング・ストッパーと呼ばれる付加的な薄膜を必要とし、これらの材料の比誘電率が高く、比誘電率の低い低誘電率層間絶縁膜を用いても実効的比誘電率が高くなるという課題があった。
この発明は、このような従来の低誘電率層間絶縁膜やCu配線をULSIの多層配線に使用する際に伴っていた課題を解決しようとするものであり、集積度の向上によっておこる多層配線の実効的比誘電率の上昇を低誘電率層間絶縁膜を用いて防止することを目的とする。
ULSIにおける配線の低誘電率層間絶縁膜として用いることによって、集積度の向上に伴う配線間の寄生容量の増大を抑制し、処理速度の低下を防止することができる。
本発明は、上記目的を達成するために、低誘電率層間絶縁膜やCu配線をLSIの多層配線に使用する際に必要なハードマスク、Cuの拡散障壁層、エッチング・ストッパーの材料として、少なくともホウ素と窒素元素から成る六員環構造のボラジン環を有する材料を用いるものである。
より具体的には、本発明は層間絶縁材料に関しており、その第1の特徴は、電気配線間の絶縁層に用いるものであって、R1はアルキル基を示し、R2はメチレン基を示し、R3はアセチレン基に結合したアルキル基を示し、R4およびR5はアルキル基、アリール基、アラルキル基または水素原子の中から選ばれる同一あるいは相異なる1価の基を示し、R6は置換基を有していても良い芳香族の2価の基、酸素原子、または、オキシポリ(ジメチルシロキシ)基等のシロキサンで表されるものを示し、R7はアルキル基、アリール基、またはアラルキル基を示すものとするとき、
(1)ボラジン環の窒素原子にアルキル基を有し、ホウ素原子にアルキル基で置換された三重結合を含む有機基を有し、化8で示すボラジン化合物であって、ホウ素原子には、直接アセチレン基が結合しているか、あるいは、アセチレン基と結合したR2がホウ素原子に結合した化合物と、(2)少なくとも2個以上のヒドロシリル基を有し、化9で示すケイ素化合物、あるいは、少なくとも2個以上のヒドロシリル基を有し、化10で示す環状ケイ素化合物と、の、ハイドロシリレーション重合によって得られたボラジン・シリコンポリマーからなることである。
Figure 0004461215
Figure 0004461215
Figure 0004461215
また、本発明は、他の層間絶縁材料に関しており、その第2の特徴は、電気配線間の絶縁層に用いるものであって、R1はアルキル基を示し、R2はメチレン基を示し、R3はアセチレン基に結合したアルキル基を示し、R4およびR5はアルキル基、アリール基、アラルキル基または水素原子の中から選ばれる同一あるいは相異なる1価の基を示し、R6は置換基を有していても良い芳香族の2価の基、酸素原子、または、オキシポリ(ジメチルシロキシ)基等のシロキサンで表されるものを示し、R7はアルキル基、アリール基、またはアラルキル基を示し、R8はアルキル基を示し、R9はメチレン基を示し、nは3以上の整数を示すものとするとき、
(1)ボラジン環の窒素原子にアルキル基を有し、ホウ素原子にアルキル基で置換された三重結合を含む有機基を有し、化11に示すボラジン化合物であり、ホウ素原子には、直接アセチレン基が結合しているか、あるいは、アセチレン基と結合したR2がホウ素原子に結合した化合物と化12に示すボラジン化合物であり、ボラジン環の窒素原子にアルキル基を有し、ホウ素原子にアルキル基で置換されていない三重結合を含む有機基を有し、ホウ素原子には、直接アセチレン基が結合しているか、あるいは、R2とR2が連なったものとが結合した化合物とを前記化5に示すボラジン化合物と、前記化4に示すボラジン化合物の割合がモル比で90:10から0:100までのいずれかの比になるように混合したものと、(2)少なくとも2個以上のヒドロシリル基を有し、化13で示すケイ素化合物、あるいは、少なくとも2個以上のヒドロシリル基を有し、化14で示す環状ケイ素化合物と、の、ハイドロシリレーション重合によって得られたボラジン・シリコンポリマーからなることである。
Figure 0004461215
Figure 0004461215

Figure 0004461215
Figure 0004461215

また、本発明は、上記の特徴1あるいは2を備えた層間絶縁材料を用いた半導体装置に関しており、その第3の特徴は、所望の能動素子あるいは受動素子を形成した半導体領域表面上に形成された第1の配線層と、第1の配線層の上層に形成される第2の配線層とを備え、前記の半導体領域と第1の配線層とを絶縁する第1の絶縁構造と、第1の配線層で形成された配線間を絶縁する第2の絶縁構造と、第1の配線層と、第2の配線層とを電気的に絶縁する構造に含まれ、かつ、第1の配線層と、第2の配線層とを電気的に接続するための接続孔が形成された第3の絶縁構造と、第2の配線層で形成された配線間を絶縁する第4の絶縁構造と、を、備える配線構造において、(1)膜厚方向に関しては、第1の絶縁構造と第4の絶縁構造とに挟まれた領域で、平面的には、第1と第2の配線層を電気的に接続するための接続孔を除く領域、(2)膜厚方向に関しては、第1の絶縁構造と第4の絶縁構造とに挟まれた領域で、平面的には、第1の配線層による配線を除く領域、(3)第1及び第2配線層より上層に絶縁膜を挟んで第3の配線層がある場合で、膜厚方向に関しては、第1の絶縁構造より上の領域に設けられ、平面的には、第2と第3の配線層を電気的に接続するための接続孔を除く領域、あるいは、(4)第1及び第2配線層より上層に絶縁膜を挟んで第3の配線層がある場合で、膜厚方向に関しては、第1の絶縁構造より上の領域に設けられ、平面的には、第3の配線層による配線を除く領域、に設けられ、請求項1または2に記載の層間絶縁材料で形成される、第5の絶縁層を備えることである。
また、本発明は、上記の特徴1あるいは2を備えた層間絶縁材料を用いた他の半導体装置に関しており、その第4の特徴は、所望の能動素子、受動素子を形成した半導体領域表面上に形成された第1の配線層と、第1の配線層の上層に形成される第2の配線層とを備え、前記の半導体領域と第1の配線層とを絶縁する第1の絶縁構造と、第1の配線層で形成された配線間を絶縁する第2の絶縁構造と、第1の配線層と、第2の配線層とを電気的に絶縁する構造に含まれ、かつ、第1の配線層と、第2の配線層とを電気的に接続するための接続孔が形成された第3の絶縁構造と、第2の配線層で形成された配線間を絶縁する第4の絶縁構造と、を、備える配線構造において、上記の第2、3あるいは第4の絶縁構造のいずれかには、請求項1または2に記載の層間絶縁材料が含まれることである。
以下に、本発明の実施の形態を、図を用いて説明する。以下における説明は、説明を分かりやすくするために、簡単な実施例について述べるものであり、本発明は、以下の実施例に限定されるべきでないことは明らかである。
本発明の第1の特徴を含む実施例を以下に示す。本実施例では、ボラジンのホウ素原子にプロピニル基が結合したB, B', B'',−トリプロピニル−N, N',N'',−トリメチルボラジン(図1(a))を用いて、1,3,5,7−テトラメチルシクロテトラシロキサンと、エチルベンゼン溶媒中、白金触媒存在化でヒドロシリル化重合を行うことによってエチニルボラジンと同様のポリマーが得られた実施例を示す。このようにして得られたポリマー溶液は寿命も長く、スピンコータによる均一な塗布も可能であった。さらに、熱処理によりネットワーク構造化したポリマー薄膜は低い比誘電率を有することが判明した。
ボラジン誘導体としてボラジンのホウ素原子に三重結合からなるプロピニル基が結合したB, B', B",−トリプロピニル−N, N', N'',−トリメチルボラジン1モルと、シリコン化合物として1,3,5,7−テトラメチルシクロテトラシロキサンの環状シロキサン1.1モルを、エチルベンゼン溶媒中窒素雰囲気下、白金触媒存在下でヒドロシリル化重合を40℃で行う。未反応の残存ボラジン誘導体をガスクロマトグラフで測定し、残存ボラジン誘導体が0%であることを確認して反応を終了した。ちなみに、この反応溶液は3ヶ月以上冷蔵庫で保管しておいても粘度変化もなく安定な状態であることを見出した。
この反応溶液を0.2μmの孔径のフィルターで濾過し、スピンコータを用いてSiウェハ上に塗布し、均一な塗布膜を形成した。塗布ウェハをアルゴン(Ar)ガス雰囲気下の熱処理炉で250℃30分、さらに400℃30分加熱処理を行い、薄膜のネットワーク化を進行させた。
このようにして得られた薄膜の電気的性質、熱的性質、機械的性質を調べると、比誘電率2.4、弾性率6.9、硬さ0.46、加熱重量減少5%での温度496℃であることを見いだした。
更に詳細に本実施例を説明する。表1にポリマー合成の重合条件の一例を示した。トリプロピニルボラジンは実施例5で詳細に説明するトリエチニルボラジンと比較して反応性は低いことを見いだした。一方、反応溶液中に未反応モノマーの残存を極力抑えなくてはならない。ボラジンモノマーが残存すると、スピンコータ塗布時に溶剤の蒸発と同時にモノマーの結晶化が生じ、これが異物となって均一な塗布が難しくなるためである。
Figure 0004461215
反応が十分に進むように重合温度を20〜40℃とし、反応時間を24〜48時間とした。重合反応を速くするためには触媒量を増量する必要があるが、触媒量が多いと重合中に反応溶液がゲル化し、少ないと残存モノマーが多くなる。また、反応性は使用する重合触媒のロットに大きく依存するため、それぞれのロットの適した触媒量を求めて配合した。
反応時のボラジンとシロキサンの仕込み割合は1:1が原則であるが、今回用いた1,3,5,7−テトラメチルシクロテトラシロキサンは長時間の反応中に蒸発する可能性があるためシロキサンの配合を10%増量した。
プロピニル基のついたボラジンを用いたときの反応性の低下は、三重結合にメチル基を導入することによりヒドロシリル化反応が抑制されたためと考えられる。反応性の低下により、結果として反応終了後もネットワーク化の反応が抑制されるため、寿命が長くなり、冷蔵庫保管で半年以上安定な状態で保存することができることがわかった。
図1(b)に得られた薄膜の容量・電圧(CV)特性を示した。アルゴン(Ar)ガス中、200℃で1時間、さらに300℃で30分加熱処理した。しかる後に、アルミニウム(Al)を蒸着で形成し、ゲート電極とした。CV特性から比誘電率を求めると、測定周波数1MHzで2.40となり、実施例2で説明するエチニルボラジンと比較してかなり小さな値が得られた。これは有機基(メチル基)の導入が比誘電率の低減に効果があったためと考えられる。
表2にナノインデンテーション法による薄膜の弾性率及び硬さを示す。エチニルボラジンと比較して半減以下の結果が得られ、比誘電率は低減できたものの機械的性質の低下が認められた。これはプロピニル導入による反応性の低下に起因すると考えられる。
Figure 0004461215
一般にネットワーク構造のポリマー薄膜の機械特性はネットワークの密度に依存し、ネットワーク化が進むと機械特性が向上すると考えられている。アニールを高温で行なうと、ネットワーク化が進み、機械特性が向上していることからも分る。上記の低下原因はプロピニル基の導入によりネットワーク化反応が抑制され、ネットワーク密度が小さなポリマーが得られたためである。
プロピニルボラジンを用いることにより次のような改善結果が得られた。トリエチニルボラジン化合物は収率が悪く、再結晶精製が出来ず、昇華により精製を行なっていた。このため、合成時の不純物を十分除去することができず、電気特性において再現性に難があった。これに対し、トリプロピニルボラジンは合成収率も高く、再結晶精製が可能なため高純度材料が供給できる。
合成材料をスピン塗布後アニールしただけのボラジン膜は、図2(a)のようなCV曲線を示す。測定周波数によってCV曲線の形状やフラットバンド゛電圧シフト(ΔVFB)量が異なっている。10kHzでは負電圧方向へのシフト量が大きい。1MHzでは電圧上昇時に−10V付近に段を生じることと電圧上昇下降間でヒステリシスが大きい。膜厚124〜128nmの時、Cmaxが160pFとほぼ一定なので、ボラジンの誘電率2.14〜2.21を得た。ボラジン合成ロットによっては測定周波数が10KHzと1MHzの場合にずれがなく重なっている場合もあった。
合成時に塩素含有量の少ない場合のCV曲線は図2(b)および図3(a)のような形状を示す。10kHzでは負電圧方向へのシフトが非常に大きいため不明であるが1MHzでは−20V付近の段が無くなっていることが判る。また塩素を少なくする合成方法では、測定周波数に依らず界面準位の影響か、傾斜が相当緩くなっている。
蛍光X線法でアニール済みボラジン膜に含まれる金属を調査した。酸素、窒素、白金(Pt)、塩素に関して、Kα線やMα線のピーク値を読み標準試料等で換算した。表3に結果をまとめた。膜厚が十分に厚くないためSN比が悪いが、酸素は全試料で検出され、アルゴン処理が長いほど量が少なくなる傾向がある。
Figure 0004461215
白金に関しては、通常ボラジン膜において不明瞭ながらピークらしきものが確認されたが、アルゴンプラズマ処理条件に応じて極小値になるように見える。しかし酸素や窒素のプラズマでは変化がみられない。
一方塩素は、アルゴンプラズマ(bias=200W)以外の試料についてピークは検出されるが、定量化できる強度ではなかった。即ち今回の分析では処理条件と塩素量の相関を示す要素はない。
次に、もう一つの例を示す。ボラジン誘導体としてボラジンのホウ素原子に三重結合からなるプロピニル基が結合したB,B',B"−トリプロピニル−N,N',N"−トリメチルボラジン0.6モルとB,B',B"−トリエチニル−N,N',N"−トリメチルボラジン0.4モルとを用い、シリコン化合物として1,3,5,7−テトラメチルシクロテトラシロキサンの環状シロキサン1.1モルを、エチルベンゼン溶媒中、窒素雰囲気下、白金触媒存在下でヒドロシリル化重合を40℃で行った。未反応の残存ボラジン誘導体をガスクロマトグラフで測定し、残存ボラジン誘導体が0%であることを確認して反応を終了した。この反応溶液は3ヶ月以上冷蔵庫で保管しておいても粘度変化もなく安定な状態であることを見いだした。
この反応溶液を0.2μmの孔径のフィルターで濾過し、スピンコータを用いてSiウェハ上に塗布した。塗布ウェハをアルゴン(Ar)ガス雰囲気下の熱処理炉で250℃30分、さらに400℃30分加熱処理を行い、薄膜のネットワーク化を進めた。このようにして得られた薄膜の電気的性質、熱的性質、機械的性質を調べたところ、比誘電率2.5、弾性率10、硬さ0.75、加熱重量減少5%での温度523℃であることを見いだした。
さらに、他の例を示す。B,B',B"−トリプロピニル−N,N',N"−トリメチルボラジンを原料としたボラジン−シリコンポリマーは誘電率が低く、ポリマー溶液のライフも長いという特長があり、B,B',B"−トリエチニル−N,N',N"−トリメチルボラジンを原料としたボラジン・シリコンポリマーは弾性率や硬さ等の機械的性質が優れている特長があるため、これらの二つのボラジン原料を組み合わせることにより誘電率が低く、かつ機械的性質が優れ、さらにポリマー溶液のライフも長時間あるボラジン・シロキサンポリマーを得ることができる。そこで両者の特長を併せ持ったポリマーが得られるように二つのボラジン化合物の配合について検討し、両者の配合により比誘電率が低く、優れた機械的性質を持ち、しかもそのポリマー溶液のライフも十分に長い優れた特性を併せ持ったポリマーが得られた。
比誘電率の低減とポリマーの長寿命化を目的として、種々のボラジン誘導体を用いてポリマーの合成を検討した結果、前記の化8に含まれるB,B',B"−トリプロピニル−N,N',N"−トリメチルボラジンと種々のケイ素化合物とのヒドロシリル化反応を途中で止めることによって得られた線状ポリマーは室温下で数ヶ月放置してもゲル化が生じず非常に安定であることが判明した。
また、環状シロキサンの1,3,5,7−テトラメチルシクロテトラシロキサンとの反応によって得られたポリマーの比誘電率は2.4となり、エチニル基のものと比較してかなり低い値が得られた。
一方、B,B,B,−トリエチニル−N,N,N,−トリメチルボラジンと環状シロキサンの1,3,5,7−テトラメチルシクロテトラシロキサンのヒドロシリル化重合を行うことにより得られたボラジン・シロキサンポリマーは比誘電率2.76、弾性率14.6GPa、硬さ1.0GPa、5%加熱重量減少温度は564℃と優れた電気特性、機械特性および耐熱性を有している。ボラジン環のエチニル基はプロピニル基と比較してヒドロシリル化反応が促進されるためポリマー溶液のライフも短く、さらにアニールによりネットワーク構造の密度が緻密になり、結果として機械強度が増加するものと考えられる。
B,B',B"−トリプロピニル−N,N',N"−トリメチルボラジンを原料としたボラジン−シリコンポリマーは低誘電率材料として適しているが、用途によっては機械的性質のさらなる向上が望まれる。ボラジン・シリコンポリマーの比誘電率や機械的特性の向上と、薄膜を得る前の前駆体であるポリマー溶液の安定性を確保する目的で、機械的性質の優れたポリマー薄膜が得られるトリエチニルボラジンを原料としたポリマーとプレポリマー溶液のライフが長く、低誘電率のポリマー薄膜が得られるトリプロピニルボラジンを原料としたポリマーの特長を併せ持ったポリマーの配合について検討した。
ボラジン・シリコンポリマーの特性は重合時にトリエチニルボラジンとトリプロピニルボラジンを混合して用いた場合、両者の混合比によって変化することを見出した。前者の増加に伴い機械特性および耐熱性は向上するが、比誘電率は大きくなり、プレポリマー溶液のライフは短くなり、後者の増加に伴い、機械特性及び耐熱性は低下するが、誘電率は低下しプレポリマー溶液の安定性は著しく向上する。特に、重合時にボラジン誘導体としてトリプロピニルボラジンにトリエチニルボラジンを加えることにより弾性率を10GPa以上にすることが可能であることが判明した。
ボラジン誘導体とシリコン化合物とのハイドロシリル化反応による合成時、ボラジン誘導体としてトリエチニルボラジンとトリプロピニルボラジンの割合はモル比で97:3〜0:100の範囲であり、好ましくは90:10から0:100である。
化8において、ボラジンの窒素原子の置換基R1はアルキル基、アリール基、アラルキル基の中から選ばれる同一あるいは相異なる一価の基を示し、これらを例示するとメチル基、エチル基、イソプロピル基、t-ブチル基、オクチル基等のアルキル基、フェニル基、ナフチル基、ビフェニル基等のアリール基、ベンジル基、フェネチル基等のアラルキル基が挙げられる。ボラジンのホウ素原子に直接アセチレン基が結合している場合、およびR2としてメチレン基、エチレン基等のメチレン基が連なった有機分子側鎖を介してアセチレン基がホウ素原子に連なっている場合を挙げることができる。メチレン基の数として0〜12、好ましくは0〜6である。また、アセチレン基の水素原子を置換したR3としてメチル基、エチル基、イソプロピル基、t-ブチル基、オクチル基等のアルキル基が挙げられる。
上記の化9において、R4およびR5はアルキル基、アリール基、アラルキル基または水素原子の中から選ばれる同一あるいは相異なる1価の基を示す。アルキル基の炭素数は1〜24,好ましくは1〜12である。アリール基の炭素数は6〜20,好ましくは6〜10である。アラルキル基の炭素数は7〜24,好ましくは7〜12である。前記R4およびR5を例示すると、メチル基、エチル基、イソプロピル基、t−ブチル基、オクチル基等のアルキル基、フェニル基、ナフチル基、ビフェニル基等のアリール基、ベンジル基、フェネチル基等のアラルキル基、水素原子等が挙げられる。また、R6は置換基を有していてもよい芳香族の2価の基、酸素原子、または、オキシポリ(ジメチルシロキシ)基を示す。芳香族の2価の基の炭素数は6〜24、好ましくは6〜12である。芳香族の2価のとしては、2価芳香族炭化水素基(アリーレン基等)の他、酸素等のヘテロ原子を連結基として含むアリーレン基等が含まれる。また前記芳香族の2価の基に結合していてもよい置換基としては、アルキル基、アリール基、アラルキル基等が含まれる。R6を例示すると、フェニレン基、ナフチレン基、ビフェニレン基等のアリーレン基、ジフェニルエーテル基等の置換アリーレン基等が挙げられる。
これらの置換基を有し、上記の化9で表される、少なくとも2個以上のヒドロシリル基を有するケイ素化合物には、ビス(モノヒドロシラン)類、ビス(ジヒドロシラン)類、ビス(トリヒドロシラン)類が含まれる。これらビス(ヒドロシラン)化合物の具体例としては、m−ビス(ジメチルシリル)ベンゼン、p−ビス(ジメチルシリル)ベンゼン、1,4−ビス(ジメチルシリル)ナフタレン、1,5−ビス(ジメチルシリル)ナフタレン、m−ビス(メチルエチルシリル)ベンゼン、m−ビス(メチルフェニルシリル)ベンゼン、p−ビス(メチルオクチルシリル)ベンゼン、4,4’−ビス(メチルベンジルシリル)ビフェニル、4,4’−ビス(メチルフェネチルシリル)ジフェニルエーテル、m−ビス(メチルシリル)ベンゼン、m−ジシリルベンゼン、1,1,3,3−テトラメチル1,3−ジシロキサン、ヒドロジメチルシロキシポリ(ジメチルシロキシ)ジメチルシラン等が挙げられるが、これらに限定されるものではない。
また、少なくとも2個以上のヒドロシリル基を有する環状ケイ素化合物としては、例えば、上記の化10で表されるものが挙げられる。式中、R7はアルキル基、アリール基、アラルキル基を示し、アルキル基の炭素数は1〜24,好ましくは1〜12である。アリール基の炭素数は6〜20,好ましくは6〜10である。アラルキル基の炭素数は7〜24,好ましくは7〜12である。R7を例示すると、メチル基、エチル基、イソプロピル基、t−ブチル基、オクチル基等のアルキル基、フェニル基、ナフチル基、ビフェニル基等のアリール基、ベンジル基、フェネチル基等のアラルキル基等が挙げられる。また、nは3以上の整数で、好ましくは3〜10、より好ましくは3〜6である。
これらの、少なくとも2個以上のヒドロシリル基を有する環状ケイ素化合物を例示すると、1,3,5,7−テトラメチルシクロテトラシロキサン、1,3,5,7,9−ペンタメチルシクロペンタシロキサン、1,3,5,7−テトラエチルシクロテトラシロキサン、1,3,5,7−テトラフェニルシクロテトラシロキサン、1,3,5,7−テトラベンジルシクロテトラシロキサン等が挙げられるが、これらに限定されるものではない。
また、2個以上のヒドロシリル基を有するケイ素化合物は、1種類を単独で用いることもできるが、2種類以上を併用することも、本発明の望ましい形態である。
上記の化12において、ボラジンの窒素原子の置換基R8はアルキル基、アリール基、アラルキル基の中から選ばれる同一あるいは相異なる一価の基を示し、これらを例示するとメチル基、エチル基、イソプロピル基、t-ブチル基、オクチル基等のアルキル基、フェニル基、ナフチル基、ビフェニル基等のアリール基、ベンジル基、フェネチル基等のアラルキル基が挙げられる。また、ボラジンのホウ素原子に直接アセチレン基が結合している場合、およびR9としてメチレン基、エチレン基等のメチレン基が連なった有機分子側鎖を介してアセチレン基がホウ素原子に連なっている場合を挙げることができる。メチレン基の数として0〜12、好ましくは0〜6である。
ボラジン−シリコンポリマーの微細加工においては、エッチングガスとして、C48等のPFCガスばかりでなく、塩素(Cl2)ガスを用いることによってもエッチングが可能である。また、ボラジン・シリコンポリマーは層間絶縁膜として用いることが可能であり、その場合、エッチングに塩素(Cl2)ガスを用いた場合は、エッチング工程において、PFCガスの使用を100%削減することができる。もちろん、レジスト材料をマスクとして従来通りPFCガスによってエッチングすることも可能である。また、ボラジン・シリコンポリマーは、層間絶縁膜周辺の薄膜材料、例えば、エッチングストッパー、ハードマスク、拡散バリアとしても用いることによっても優れた効果を生み出すことが出きる。
有機ポリマー系の層間絶縁材料は水素と窒素の混合ガスによってエッチングが可能であるが、ハードマスク材料としてSiO2等の無機系の薄膜材料を用いなければならないため、ハードマスクの加工にはPFC系のガスが不可欠であり、100%のPFC削減を達成することが出来ないが、ボラジン・シリコン薄膜をハードマスクとして用いることにより達成が可能である。
従来は、ハードマスク、エッチングストッパーや拡散バリアとして、SiO2、SiC、Si34等の無機系薄膜材料が用いられているが、これらの無機薄膜材料は一般に誘電率が高いため、これらにより構成された配線構造の実効的誘電率は高くなり、誘電率の低い層間絶縁膜と組み合わせたとしてもその効果は小さい。例えば、比誘電率2.5の層間絶縁層を用い、ハードマスク、エッチングストッパー、拡散バリアとしてSi34を用いた場合には、配線構造の実効的比誘電率は、3.5と大きな値となり、低誘電率層間絶縁材料を用いている効果が認められない。こうした薄膜材料として、誘電率の低いボラジン−シリコンポリマーを用いることにより実効的誘電率を期待することができる。
次に、本発明の第2の特徴を含む、ボラジン・ケイ素系ポリマーを合成した第2の実施例を示す。
ボラジン・ケイ素ポリマーの一つであるボラジン・シロキサンポリマーは、図4(c)に示すようにボラジン環のホウ素原子に三重結合を含む置換基を持ち、窒素原子にアルキル置換基を持つボラジン化合物と1,3,5,7−テトラメチルシクロシロキサンとのヒドロシリル化重合により得られる。
二段階の重合反応を行い、第一段階では室温あるいは40℃で重合を行うことにより、溶剤に均一に可溶な直鎖状のポリマーからなるポリマー溶液が得られる。これをスピンコータ−を用いてSiウェハ上に塗布し、第二段階では200℃から400℃で加熱することによりネットワークポリマーからなる薄膜を得た。
表4に示すように、ボラジン・シロキサンポリマーは、誘電率等の電気特性、弾性率や硬さ等の機械特性、さらに耐熱性等の特性に優れている。
Figure 0004461215
本実施例では図4(b)に示す構造のボラジン及びケイ素化合物を用いた。ボラジンのホウ素原子に三重結合からなるエチニル基が、窒素原子にメチル基が結合したB,B',B",−トリエチニル−N,N',N",−トリメチルボラジンと、ヒドロシランとしてp−ビス(ジメチルシリル)ベンゼンあるいはシロキサンとして1,3,5,7−テトラメチルシクロテトラシロキサンの環状シロキサンを用い、それぞれを等モルの割合で反応させることによりボラジン・ケイ素系ポリマーを合成した。
重合溶媒として水分を乾燥剤により取り除いた後に蒸留したエチルベンゼンを用いた。重合触媒として白金触媒(Pt2(dvs)3:dvsは1,3−ジビニル(1,1,3,3−テトラメチル−1,3−ジシロキサン)を用いた。反応は室温中、窒素雰囲気下で行った。
ボラジンはエチニル基を3つ有し、シラン化合物は2つ、シロキサン化合物は4つのSiHを有しているため、反応が進むと架橋構造となりゲル化が生じる。溶剤に不溶のゲル成分はスピンコート時に異物となり、ウェハへの均一塗布が困難になるため、ゲル化成分の発生を極力押さえる必要がある。
さらに、塗布前にはゲル化成分を取り除かねばならない。従って触媒量を調整し、ボラジンのエチニル基にSiHが付加して線状ポリマーの状態で架橋反応が進行しないところで反応を止めなければならない。反応が進行しないように冷凍庫に保管する必要がある。
使用に際しては、ミクロフィルタで濾過後、スピンコータを用いてウェハ上に塗布し、200℃、1時間、さらに300℃、30分の加熱硬化を行なった。これによりボラジン・ケイ素系ポリマーのネットワーク化が進む。
ゲル化が進む前に反応を終了するためには、反応の進行状態をモニターする必要があり、反応溶液中のB,B',B",−トリエチニル−N,N',N",−トリメチルボラジンの含有量をガスクロマトグラフによって求めることができることを利用し、反応中の未反応ボラジン含有量を求めることによって反応の進み具合を求めた。
表5にB,B',B",−トリエチニル−N,N',N",−トリメチルボラジンとヒドロシランと1,3,5,7−テトラメチルシクロテトラシロキサンの反応における触媒添加量、反応時間と未反応ボラジン含有率との関係を示した。
Figure 0004461215
ガスクロマトグラフィでは15分後、未反応ボラジンのピークが認められ、さらに25分後にはボラジン化合物のエチニル基の1つがシロキサン化合物のSiH基の1つと反応した化合物と見られるピークが認められる。触媒を添加する前は、未反応ボラジンのピークのみしか認められないが、反応時間と共にこのピークは減少し、ボラジン化合物のエチニル基の1つがシロキサン化合物のSiH基の1つと反応した化合物のピークが出現し、反応がさらに進行するに伴いこのピークも消滅し、溶媒のピークのみとなる。
溶媒のピークのみになったところで反応を終了する。また、触媒添加量が少ないと反応が進まず、未反応のボラジン化合物が残存したままとなる。また、p−ビス(ジメチルシリル)ベンゼンと1,3,5,7−テトラメチルシクロテトラシロキサンを比較すると、前者は後者より反応性が低く、ゲル化が生じにくい。
しかしながら、実際の使用に際し、冷蔵庫保存でも1週間程度とライフが非常に短かった。さらに、塗布前に異物除去のためミクロフィルタで濾過を行うが、この折にフィルター中でポリマー溶液が空気を巻きこむと急速にゲル化成分が発生し易く、均一な塗布が難しいなどの欠点があることが判明した。
電気特性を測定するために、ボラジン・シリコン系ポリマーを堆積した試料表面に、スパッタリング法でアルミニウム(Al)電極を形成してMIS(Metal-Insulator-Semiconductor)構造試料を作成した。シリコン基板601の上にB,B,B,−トリエチニル−N,N,N,−トリプロピニルボラジンと環状シロキサンの1,3,5,7−テトラメチルシクロテトラシロキサンのヒドロシリル化重合によって得られたボラジン−シロキサンポリマー溶液をスピンコータにより塗布した。これを250℃30分熱処理し、さらに400℃30分熱処理して厚さ0.1μmのポリマー薄膜を形成した。シリコン基板にはn型の9〜12Ωcmの比抵抗値のものを用いた。ステンレス製の板に多数の微細な穴の開いたメタルマスクを用いて蒸着法にてアルミニウム(Al)電極を形成した(図5(a)、(b))。かかる試料を電圧・容量CV測定試験にかけると、図5(c)に示すように比誘電率2.5の値を示した。Al電極の直径は1mmのものを用いた。
このようにして作成した試料で、解析装置(Agilent technology社製HP4071)とマニュアルプローバ(雄山商事社製OYM-401)を用い、1MHzの周波数での電圧・容量(C-V)測定から比誘電率を求めた。なお、比誘電率(ε)はC-V特性のCmaxの値から次式により求めた。
ε=(Cmax×d)/(ε0×S)
S:電極面積(m2)、d:膜厚(m)、Cmax:容量(F)、ε0:真空の誘電率(F・m-1)
ボラジン・ケイ素系ポリマーのボラジン環の比誘電率へ与える効果を確かめるため、ボラジン環の代りにベンゼン環にエチニル基を導入した化合物m−ジエチニルベンゼンとp−ビス(ジメチルシリル)ベンゼン等モルをヒドロシリル化反応させることによりベンゼン・ケイ素ポリマーを合成し、比誘電率を比較した。結果を表6に示した。
Figure 0004461215
ボラジン環導入により比誘電率が小さくなることが判明した。これは、三官能のボラジン化合物を用いたボラジン・ケイ素系ポリマーは三次元構造であるが、二官能のベンゼン化合物を用いたベンゼン・ケイ素系ポリマーは線状でネットワーク構造にならないという違いから生じたものと推察できる。
ボラジン・ケイ素系ポリマーの比誘電率を表7に示す。ケイ素化合物の構造により比誘電率は異なる。例えば、シラン化合物としてp−ビス(ジメチルシリル)ベンゼンを用いたポリマーの比誘電率は、シロキサン化合物として1,3,5,7−テトラメチルシクロテトラシロキサンを用いたポリマーの比誘電率より小さい。
Figure 0004461215
また、ポリマーの加熱処理温度によっても比誘電率は変わる。シラン系ポリマーは加熱処理温度を400〜500℃でさらに加熱処理することにより大きく減少するし、シロキサン系ポリマーは逆に増加する。熱処理条件を変えることにより、ボラジン・シロキサンポリマーの比誘電率は、1.7〜2.8が得られた。これを表8に示す。
Figure 0004461215
この原因をフーリエ変換型赤外吸収分光法(FT−IR)スペクトルから解析した。シラン系ポリマーの場合、処理温度が高くなるに従い、Si−CH3に起因する1250〜1275cm-1の吸収、Si−Cに起因する700〜850cm-1の吸収、C−Hに起因する2900〜3000cm-1の吸収の減少が認められた。このため、ポリマーの加熱処理による低誘電率化は、加熱分解による有機基の脱離により多孔質化が進んだため生じたと考えられる。
同様にシロキサン系ポリマーの場合にも、Si−CH3に起因する1250〜1275cm-1の吸収、Si−Cに起因する700〜850cm-1の吸収、C−Hに起因する2900〜3000cm-1の吸収の減少が認められる。同時に、Si−O−Siに起因する1000〜1100cm-1の吸収が増加しており、シロキサン系ポリマーの追加加熱処理による比誘電率の低減は、残存するSiH基の酸化によりポリマーのSiO2化が進んだためと考えられる。
ボラジン・ケイ素系ポリマーは有機高分子と比べて耐熱性に優れた有機−無機ハイブリッドポリマーであるため、加熱により有機基を飛ばすことが容易であり、多孔質化し易いと考えられる。従って熱分解性に飛んだ有機基の導入によりさらなる低誘電率化が期待できる。
膜の機械特性として、硬さとヤング率をナノインデンテータ−を用いて測定した。測定試料には、シリコン基板にボラジン・シロキサンポリマーを200nm塗布したものを1cm□に切断し使用した。弾性率の測定には、超軽荷重薄膜硬度テスタ(HysitronInc製Triboscoope system;Digital Instrumental製Nanoscope-IIIa+D3100型付属)を用い、ナノインデンテーションにより行った。圧子の押し込み深さは、膜厚の10%程度に固定し、可能なかぎり荷重・変位曲線の弾性変形の領域において膜の弾性率を計測した。
ナノインデンテーションによる測定結果を図6に示す。ボラジン・シロキサンポリマーの弾性率15GPa、硬度1GPaの値が得られた。また、図7に、その他の低誘電率材料のナノインデンテーションにより求めた弾性率と硬度の測定結果を示す。有機高分子材料は弾性率、硬度ともに1以下と小さく、機械特性が劣っており、これに対し無機高分子材料は弾性率、硬度ともに優れている。ボラジン・シロキサンポリマーは有機−無機ハイブリッドポリマーの特長を生かし、有機高分子材料と比較して弾性率、硬度ともに優れており、実用に供することができる機械特性を有することが分かった。
耐熱性は、空気雰囲気中でポリマーを室温から1000℃まで加熱することによって生じる重量減少の測定(TG測定)から評価した。図8に加熱重量減少の結果を示した。1%重量減少温度が405℃、5%重量減少温度が564℃、10%重量減少温度が725℃の結果が得られた。これらの値を代表的な有機系耐熱性高分子材料のポリイミドの5%重量減少温度400℃台、10%重量減少温度500℃と比較して、ボラジン・シロキサンポリマーの耐熱性が、著しく優れていることを見いだした。
図9に各種有機高分子材料の加熱重量減少温度(5%)と誘電率との関係を示した。フッ素系ポリマー等は比誘電率は小さいが耐熱性に劣り、ボラジン・ケイ素系ポリマーは低誘電率層間絶縁膜として十分な耐熱性を有することが判明した。
ボラジン・シロキサンポリマーの屈折率を、ウェハ上にポリマーを塗布した試料を偏光解析器(エリプソメトリ)で計測することにより求めた。図10に測定波長と屈折率の関係を示した。633nmの波長で1.46の屈折率が得られた。屈折率nの二乗n2は誘電率の電子分極成分εであり、n2は2.13となることから、比誘電率2.76より小さな値が得られた。屈折率の小さいフッ素系ポリマーと比較して大きな値ではあるが、一般の有機系ポリマーと比較して小さく、有機層間絶縁膜として検討されているダウ・ケミカル・インコーポレーションの商品SiLK(R)の1.55と比較してもかなり小さな値である。光学材料として幅広く利用されているポリメチルメタクリレートの1.51より小さく、光学材料としての可能性も考えられる。
ボラジン環のホウ素原子は塩素と反応し、BCl3が生成することが知られており、ボラジン・ケイ素系ポリマーも塩素ガス(Cl2)によるエッチングが可能と考えられる。ボラジン・ケイ素系ポリマーのエッチング特性を調べるため、シリコン基板にボラジン・シロキサンポリマーを230nm堆積させた試料を作製した。
Cl2、100sccm、3mTorr(0.40Pa)の条件で40nm/minのエッチング速度が得られた。エッチングの断面SEM写真を図11、図12(b)、(c)に示した。また、有機層間絶縁膜SiLK(R)に対する選択比を得るために、H2/N2(70:30)、5mTorr(0.67Pa)の条件でエッチングを行った。ボラジン・ケイ素系ポリマーのエッチング速度は50nm/minとなり、SiLKの370nm/minに対し選択比7.4となり、十分な選択比を有することが判明した。
一般にシロキサン系化合物をエッチングするためにはPFC(Per-Fluoro-Carbon)を用いなければならないが、ボラジン・シロキサンポリマーはボラジン構造とシロキサン構造が交互に存在し、Si−O結合が連続していないため、ボラジン環がCl2で分解することにより、ポリマー鎖がモノマー単位に分解し、エッチング加工が可能になるものと考えられる。
また、このポリマーはPFCガスでエッチングが可能なシロキサン結合を有し、塩素ガスでエッチングか可能なボラジン構造を有し、さらに、酸素や窒素/水素混合ガスでエッチングが可能な有機結合鎖を有しており、様々なガスによりエッチングが可能と考えられる。
実際にエッチングを行った結果、塩素ガスでは460nm/min、C48/O2/Ar混合ガスでは220nm/minの適度なエッチング速度が得られ、一方、窒素/水素混合ガスで50nm/min、酸素ガスで11nm/minの小さなエッチング速度が得られ、エッチング条件を選ぶことにより優れたエッチング特性を有する。
有機ポリマー系の層間絶縁材料とレジスト材料はともに有機ポリマーからなるため、エッチングガスに対する選択比がなく、そこで、CVD等によりSiO2、SiC、Si34を堆積させ、これらの膜をハードマスクとして用いなければならない。ハードマスクの加工に際してPFCガスを用いてドライエッチングを行わなければならない。このため、PFC削減を目指して低誘電率有機ポリマー系層間絶縁膜を導入してもその効果は小さい。また、SiO2、SiC、Si34のバルク比誘電率はそれぞれ4.3、4.5、7と大きいいため、誘電率の小さな有機ポリマー系の層間絶縁膜を用いたとしても、その特性を損なう結果となる。ボラジン・シロキサンポリマーは低誘電率であり、PFCガスを用いずにドライエッチングが可能なため、有機ポリマー系層間絶縁材料との組合せにより、地球温暖化効果の大きいPFCガスをまったく用いないドライエッチング技術を用いて、かつ実効的比誘電率を下げることのできる多層配線構造を構築できる。
図13は、第3の実施例を示す半導体装置の断面図である。この実施例は、本発明の第3の特徴を含むものである。
シリコン(Si)基板101を素子分離し、所望の回路構成にしたがってトランジスタ等の能動素子を形成し、BPSG/CVD−SiO2(102)を堆積して、電気的接続のための接続孔103を開け、例えばタングステン(W)でローカル配線の形成及び接続孔埋め込みを行い、化学的機械的研磨法(CMP)による表面の平坦化を行った。Wで埋め込んだ接続孔は、図中103で表示されている(図13(a))。
図13(a)では、簡単のためトランジスタ等の詳細は図示していない。更に、今後は図13(a)のA部の拡大図を用いて説明する。本発明は、かかるコンタクト孔との電気的接続を図る配線工程に限定されるものではなく、W等の配線材料を用いて、ゲート電極を中心として結線するローカル配線(いわゆるM0配線)形成後のいわゆる多層配線工程すべてに適用できる。また、低誘電率層間絶縁膜と銅(Cu)配線とを用いる際に採用されている、いわゆるダマシンプロセスは、例えば、非特許文献2に詳述されている。
次に、かかる基板にプラズマCVDでSiO2(104)を50〜100nm堆積し、ボラジン・シロキサンポリマー105を100〜200nm堆積した。SiO2(104)は、例えばテトラ・エト・オキシ・シラン(TEOS)を原料とし、通常の平行平板型プラズマCVD装置を用い、基板温度250〜450℃、TEOS流量10〜200cc/min、印加高周波電力100〜500Watt、堆積圧力1〜20Torrの条件で堆積速度100〜1000nm/minで堆積した。尚、SiO2(104)の堆積条件は、通常工場で用いられている一般的条件であり、本発明が、SiO2(104)の堆積条件に左右されるものではない。
ボラジン・シロキサンポリマー105は、次の[条件1]で堆積した。後述するように、この条件で形成したボラジン・シロキサンポリマー薄膜を用いて別途MOSダイオード構造を作成し、容量−電圧(CV)特性から求めた比誘電率は2.2〜2.8であった。
[条件1]
B,B',B'',−トリプロピニル−N,N,N,−トリメチルボラジンと環状シロキサンの1,3,5,7−テトラメチルシクロテトラシロキサンのヒドロシリル化重合によって得られたボラジン・シロキサンポリマー溶液を、スピンコータによりSiO2を堆積した前記シリコン基板に塗布した。これをアルゴン(Ar)または窒素(N2)ガス雰囲気で、200〜300℃で10〜60分、さらに350〜450℃で10〜60分熱処理することにより厚さ80〜150nmのネットワーク構造のポリマー薄膜を形成した。例えば、アルゴン(Ar)または窒素(N2)ガス雰囲気で、250℃で30分、さらに400℃で30分熱処理することにより厚さ80〜150nmのネットワーク構造のポリマー薄膜を形成でき、CV法で測定したポリマー薄膜の比誘電率は、2.5であった。
その上に有機層間膜としてSiLK(R)膜106を400〜600nm堆積した。有機層間絶縁膜106の堆積条件は、通常の回転塗布器(スピンコータ)を用い、ウェハの回転速度1000rpm、40秒回転した。かかるウェハを250℃で30分、更に400℃で30分熱処理して、薄膜として形成した。ハードマスクとしてボラジン・シロキサンポリマー膜107を前記[条件1]で100〜200nm堆積した。さらに、レジスト108を200〜300nm堆積し、通常の光露光現像により接続孔103のパターン形状109のレジストパターンを形成した(図13(b))。
パターニングされたレジスト109をマスクとして、C48/O2/Arをエッチングガスとして用いて、ドライエッチングによりハードマスク107の加工を行い、ハードマスク107に接続孔103と電気的接続をとるための接続孔パターン109を転写した。ハードマスクのエッチング条件は、例えば、NLD(Neutral Loop Discharge 磁気中性線放電)型エッチング装置を用い、塩素(Cl2)流量100sccm、圧力10mTorr、プラズマのソースパワー1200Watt、バイアスパワー250Watt、ICP(Inductively Coupled Plasma)放電モード、基板温度20℃の条件でエッチングを行った、このときボラジン・シロキサンポリマーのエッチング速度は460nm/minであり、フォト・レジストに対する選択比は6であった。さらに、N2/H2のエッチングガスを用いて、有機層間絶縁膜106をドライエッチングで加工し、電気的接続をとるための接続孔パターン110を形成した(図13(c))。有機層間膜106のエッチング条件は、例えば、NLD型エッチング装置を用い、N2とH2との混合ガスを用い、それぞれの流量を70sccm、30sccmとし、圧力5mTorr、プラズマのソースパワー2000Watt、バイアスパワー600Watt、NLD放電モード、基板温度0℃の条件で、有機絶縁膜のエッチング速度は350nm/minであり、ボラジン・シロキサンポリマーに対する選択比は7であった。
次に、レジスト111を200〜300nm堆積し、通常の光露光現像により第1層目配線のためのパターン形状112のレジストパターンを形成した(図13(d))。
48/O2/Arをエッチングガスとして用い、ドライエッチングにより、ハードマスク107および拡散バリア105、SiO2(104)の露出した部分を加工した。エッチング条件は、例えば、前記ハードマスク107のエッチング条件と同じである(図13(e))。
さらに、N2/H2ガスを用いて、ドライエッチングで層間絶縁膜106を加工した(図13(f))。層間膜106のエッチング条件は、前記有機層間膜106の層間接続孔加工のエッチング条件と同じである。この時、レジスト111は層間絶縁膜106をエッチングする工程でエッチングされ、最終的にはほとんど消失していた。
次に、ドライエッチング後の表面清浄化処理を施した後に、Cuの拡散障壁層としてTaN/Ta膜113をスパッタリング法で堆積し、さらに次の工程のCuの電解めっきのためのシード層Cu(114)を堆積した(図13(g))。
次に、Cuの電解めっき法により、かかる基板表面にCu膜115を堆積させた。この時、第1層目配線となる溝の部分112は、隙間なくCu膜115で埋め込むことができた(図13(h))。Cu膜115を堆積した後に、めっきCu膜115のグレン成長を促すと同時に、下層接続孔103の充填材であるWとバリアメタルTaN/Ta層113およびCu膜115の接触抵抗を下げるために、窒素(N2)またはアルゴン(Ar)雰囲気、300〜450℃の温度条件で、例えば10〜30分の熱処理を行った。
しかる後に、CMP法により、余剰なCuおよび基板表面の平坦部のTaN/Ta膜を除去すると共に、基板表面の平坦化を図った。しかる後に、キャップ材SiO2膜116を堆積し、表面を被覆した(図13(i))。SiO2の堆積条件は、例えば前記SiO2(104)の堆積条件と同じである。なお、キャップ材116で被覆する目的は、Cuの表面酸化の防止とハードマスク107および有機層間膜106の大気中水分の吸収を抑制するためであり、キャップ材としては、SiO2のみならず、Si34、SiC、SiONでも効果があった。また、次の工程が速やかになされる場合には、キャップ層は必ずしもなくてもよかった。これで第1層目のCu配線が形成された。
次に、かかる基板にボラジン・シロキサンポリマー117を前記[条件1]で100〜200nm堆積した。層間接続孔を形成するための有機層間膜としてSiLK膜118を400〜600nm堆積し、エッチングストッパーとしてボラジン・シロキサンポリマー膜119を前記[条件1]で100〜200nm堆積した。さらに、第二の配線層を形成するための層間絶縁膜として有機層間膜SiLK層120を400〜600nm堆積した。層間膜118および120の堆積条件は、例えば、前記第1層目層間膜106の堆積条件と同じである。さらに、その上にハードマスクとしてボラジン・シロキサンポリマー膜121を前記[条件1]で、100〜200nm堆積し、レジスト122を200〜300nm堆積した。通常の光露光現像により150〜200nm幅の層間接続孔(VIA)形状123のレジストパターンを形成した(図13(j))。
次に、パターニングされたレジスト122をマスクとして、C48/O2/Arをエッチングガスとして用いて、ドライエッチングによりハードマスク121の加工を行い、ハードマスク121に150〜200nm巾のVIAパターン123を転写した。ハードマスクのエッチング条件は、例えば前記ハードマスク107のエッチング条件と同じである。さらに、N2/H2のエッチングガスを用いて、有機層間絶縁膜120をドライエッチングで加工して、層間接続孔(VIAホール)を形成した。有機層間膜120のエッチング条件は、例えば、前記有機層間絶縁膜106の層間接続孔加工および配線溝加工の条件と同じである。
次に、C48/O2/Arをエッチングガスとして用い、ドライエッチングにより、エッチングストッパー119を加工した。エッチング条件は、例えば、前記ハードマスク121のエッチング条件と同じである。さらにN2/H2を用いて、ドライエッチングで層間絶縁膜118を加工した(図13(k))。層間膜118のエッチング条件は、前記有機層間膜120のエッチング条件と同じである。この時、レジスト122は層間膜120、エッチングストッパー119および層間絶縁膜118をエッチングする工程で、徐々にエッチングされ、最終的にはほとんど消失していた。
洗浄工程を施した後、レジスト124を塗布し、通常の露光法により、配線パターン125をレジスト124に転写した(図13(l:エル))。パターニングされたレジスト124をマスクとして、C48/O2/Arをエッチングガスとして、ドライエッチングによりハードマスク121とCuの拡散障壁層117およびSiO2層116の開口部分をそれぞれ異方性エッチングした。エッチング条件は、例えば、前記ハードマスク121のエッチング条件と同じである。さらにN2/H2混合ガスをエッチングガスとして、層間絶縁膜120をドライエッチングで異方性加工した(図13(m))。エッチング条件は、前記有機層間膜106の層間接続孔開口のためのエッチング条件と同じである。このとき、トレンチパターンを形成していたレジスト124は、層間絶縁膜120のエッチングの時にほとんど消失していた。
次に、ドライエッチング後の表面清浄化処理を施した後に、Cuの拡散障壁層としてTaN/Ta膜126をスパッタリング法で堆積し、さらに次の工程のCuの電解めっきのためのシードCu層127を堆積した(図13(n))。TaN/Ta膜126およびシードCu膜127の堆積条件は、例えば、前記TaN/Ta膜113およびシードCu膜114の堆積条件と同じである。
Cuの電解めっき法により、かかる基板表面にCu膜128を堆積させた。この時、層間接続孔(VIA)123の部分も配線となる溝の部分125も隙間なくCu膜128で埋め込むことができた(図13(o))。Cu膜128の電解めっき条件は、例えば、前記Cu膜115の堆積条件と同じである。
Cu膜128を堆積した後に、めっきCu膜128のグレン成長を促すと同時に、第1配線層であるCuとTaN/Ta層126および第2配線層および層間接続孔の埋め込み材となるCuの接触抵抗を下げるために、窒素(N2)またはアルゴン(Ar)雰囲気、350〜450℃の温度条件で、例えば10〜30分の熱処理を行った。
しかる後に、CMP法により、余剰なCuおよび基板表面平坦部のTaN/Ta層を除去すると共に、基板表面の平坦化を図った。CMPの条件は、例えば、前記Cu膜115のCMP条件と同じである。しかる後に、キャップ材SiO2膜129を堆積し、表面を被覆した(図13(p))。SiO2の堆積条件は、例えば、前記キャップ膜116の堆積条件と同じである。なお、キャップ材で被覆する目的は、Cuの表面酸化の防止とハードマスク121および有機層間膜120の大気中水分の吸収の抑制であるため、キャップ材としては、SiO2のみならず、Si34、SiC、SiONでも効果があった。また、次の工程が速やかになされる場合には、キャップ層は必ずしもなくてもよかった。
図13(b)から図13(p)までの工程で、所望の電気的接続をとった2層の多層配線が形成された。設計にもとづく必要な配線層数は、図13(b)〜(p)を必要な層数だけ繰り返すことで得られる。
また、実施例1において、ボラジン・シロキサンポリマーの作成方法として、次に示す[条件2]で作成したボラジンポリマーも同じようにハードマスク、エッチングストッパー、Cuの拡散バリア膜としての効果があった。
[条件2]
B,B,B,−トリエチニル−N,N,N,−トリプロピニルボラジンと環状シロキサンの1,3,5,7−テトラメチルシクロテトラシロキサンのヒドロシリル化重合によって得られたボラジン−シロキサンポリマー溶液をスピンコータにより、SiO2を堆積した前記シリコン基板に塗布し、200〜300℃で10〜60分、さらに300〜450℃で10〜60分の熱処理をすることにより、厚さ100nmのネットワーク構造のポリマー薄膜を形成した。例えば、250℃で30分、さらに400℃で30分の熱処理をすることにより、厚さ100nmのネットワーク構造のポリマー薄膜を形成した。CV法で測定したこのポリマーの比誘電率は2.8であった。
このようにして形成した、2層の配線構造で、線間容量、線間リーク電流を測定したところ、どちらも良好な特性を示した。
このように比誘電率が2.5と小さいボラジン・シロキサンポリマーをCuの拡散バリア膜、エッチングストッパー、およびハードマスクとして用いることにより、従来の配線構造と比較して実効的比誘電率が2.6となり、配線容量を低減することができ、これにより半導体装置の高速動作が可能となる。
ボラジン・シロキサンポリマーを低誘電率層間絶縁膜の各種薄膜材料(ハードマスク(HM)、エッチングストッパー(ES)、拡散バリア(DB))として用いたモデル配線構造(図14)を仮定し、その配線容量を有限要素法によりシミュレーションから求め、ボラジン・シロキサンポリマーを薄膜材料として用いた効果を検討した。
モデル配線構造はITRS2001のロードマップの65nmテクノロジーノードの構造に基づき、配線アスペクト比は配線を1.7、層間接続孔(Via)を1.6、配線幅と配線間隔を1:1として計算した。仮定した条件を表9に示す。
Figure 0004461215
比誘電率2.7の層間絶縁膜を用い、ハードマスク、エッチングストッパー、拡散バリア膜として、ボラジン・シロキサンポリマー(その比誘電率を2.5及び2.8として2つの場合について計算)、SiO2(比誘電率4.3)、SiC(比誘電率4.5)、Si34(比誘電率7)をそれぞれ用い、実効的比誘電率を計算した。特殊な場合として、層間膜がボラジン・シロキサンポリマーである場合も計算した。なお、ハードマスク、エッチングストッパー、拡散バリア膜の厚さは、層間絶縁膜の25%、10%とそれぞれ仮定して実効的比誘電率を求め、表10にそれぞれの値を示した。また、用いたモデル構造を図14に示した。
Figure 0004461215
表10より、拡散バリアとしてSiC、エッチングストッパーおよびハードマスクとしてSiO2を用いた場合の配線構造の実効的比誘電率は3.0となり、上記薄膜材料としてすべてにSiCを用いた場合の実効的比誘電率は3.1、拡散バリアとしSi34、エッチングストッパーおよびハードマスクとしてSiO2を用いた場合の実効的比誘電率は3.2、さらに薄膜材料としてすべてにSi34を用いた場合の実効的比誘電率は3.5となり、いずれの組合せにおいてもその実効的比誘電率は3.0以上となる。ところがボラジン-シロキサンポリマーを拡散バリア、エッチングストッパー、ハードマスクとして使用したと仮定すると実効的比誘電率は2.7となり、65nmテクノロジーノードで必要とされる2.7以下を達成できる。これは、実測値に近い値であり、ボラジンポリマーの実効的比誘電率の低下の有効性を示すものである。
次に第4の特徴を含む実施例を図15に示す。この図は、本発明の第4の実施例を示す半導体装置の断面図である。この実施形態では、ハードマスク、エッチングストッパー、拡散バリア膜にそれぞれボラジンポリマーを用い、いわゆるシングルダマシンと呼ばれる製造工程で、2層の配線構造を製作した。
シリコン(Si)基板201を素子分離し、所望の回路構成にしたがってトランジスタ等の能動素子を形成し、BPSG/CVD−SiO2(202)を堆積して、電気的接続のための接続孔203を開け、例えばタングステン(W)でローカル配線形成及び接続孔埋め込みを行い、化学的機械的研磨法(CMP)による表面の平坦化を行った。Wで埋め込んだ接続孔は、図中203で表示されている(図15(a))。この図は、前記第1の実施例で示した図13(i)に相当し、第1の配線層の作り方は、前記実施例で説明した。図15(a)では、簡単のためトランジスタ等の詳細は図示していない。
前記実施例で示したように、図15(a)中の各符号は、プラズマCVD−SiO2(204)、ボラジン・シロキサンポリマー(205)、SiLK膜(206)、ハードマスクとしてのボラジン・シロキサンポリマー膜(207)、フォト・レジスト(208)、接続孔のパターン形状転写したフォト・レジスト(209)、電気的接続をとるための接続孔パターン(210)、フォト・レジスト(211)をそれぞれ示す。
しかる後に、ボラジン・シロキサンポリマー212を100〜200nm堆積した。ボラジン・シロキサンポリマー212は、前記[条件1]または[条件2]で堆積した。
その上に有機層間膜としてSiLK(R)膜213を400〜600nm堆積し、ハードマスクとしてボラジン・シロキサンポリマー膜214を前記[条件1]または[条件2]で100〜200nm堆積した。次に、有機層間絶縁膜として、例えばSiLK(R)と呼ばれる商品を、前記実施例1の層間絶縁膜106の堆積条件と同じにした。レジスト215を200〜300nm堆積し、通常の光露光現像により150〜200nm幅の電気的接続をとるための接続孔パターン216を転写したレジストパターンを形成した(図15(b))。
次に、レジストパターンをマスクとして、C48/O2/Arをエッチングガスとして用いて、ドライエッチングによりハードマスク214の加工を行い、ハードマスクに150〜200nm径の接続孔パターン216を形成した。ハードマスク214のエッチング条件は、前記実施例1のハードマスク107のエッチング条件と同じである。さらに、N2/H2のエッチングガスを用いて、有機層間絶縁膜213をドライエッチングで加工して、配線孔を形成した。有機層間膜213のエッチング条件は、例えば、前記実施例1の層間絶縁膜106のエッチング条件と同じである。再度、C48/O2/Arをエッチングガスとして用いて、ドライエッチングにより拡散バリア212の加工を行い、拡散バリア212に接続孔パターンを形成した。さらに連続してSiO2(211)を加工した。これにより、電気的接続をとるための接続孔217を形成し、下層接続孔203を埋め込んだWの表面を露出させた。この時、レジスト215はハードマスク214、層間絶縁膜213、拡散バリア212およびSiO2(211)をエッチングする工程で、徐々にエッチングされ、最終的にはほとんど消失していた(図15(c))。
しかる後に、残っているレジスト215等を除去し、ドライエッチング後の表面清浄化処理を施した後に、Cuの拡散障壁層としてTaN/Ta層218をスパッタリング法で堆積し、さらに次の工程のCuの電解めっきのためのCuシード層219を堆積した。
かかる基板表面に電解めっき法により、Cu薄膜220を堆積させた。この時、層間接続孔(VIA)となる孔の部分は隙間なく銅220で埋め込むことができた(図15(d))。Cu(220)を堆積した後に、めっきCuのグレン成長を促すと同時に、下層接続孔充填材であるWとTaN/TaおよびCuの接触抵抗を下げるために、窒素(N2)またはアルゴン(Ar)雰囲気、350〜450℃の温度条件で、例えば10〜30分の熱処理を行った。
しかる後に、CMP法により、余剰なCuおよび基板表面平坦部のTaN/Taを除去すると共に、基板表面の平坦化を図った。キャップ材SiO2(221)を堆積し、表面を被覆した(図15(e))。SiO2の堆積条件は、前記実施例1のキャップ膜116の堆積条件と同じである。なお、キャップ材で被覆する目的は、堆積したCu(220)の表面酸化の防止とハードマスク214および有機層間膜213の大気中水分の吸収を抑制するためであり、これらの目的のためには、キャップ材としては、SiO2のみならず、Si34、SiC、SiONでも効果があった。また、次の工程が速やかに行われる場合には、キャップ層は必ずしもなくてもよかった。これで、Cuで埋め込まれた層間接続孔が形成できた。
次に、上層配線である第2層Cu配線の製造工程に入る。
まず、ボラジン・シロキサンポリマー222を100〜200nm堆積した。ボラジン・シロキサンポリマー222は、前記[条件1]または[条件2]で堆積した。
その上に有機層間膜としてSiLK膜223を400〜600nm堆積した。SiLK(R)の堆積条件は、前記有機層間絶縁膜213の堆積条件と同じである。さらに、ハードマスクとしてボラジン・シロキサンポリマー膜224を前記[条件1]または[条件2]で100〜200nm堆積した。さらに、レジスト225を200〜300nm堆積し、通常の光露光現像により第2の配線層を形成するための接続孔パターン形状226のレジストパターンを形成した(図15(f))。
パターニングされたレジスト225をマスクとして、C48/O2/Arをエッチングガスとして用いて、ドライエッチングによりハードマスク224の加工を行い、ハードマスク224に層間接続孔220と電気的接続をとるための接続孔パターン226を転写した。ハードマスク224のエッチング条件は、前記実施例1のハードマスク121のエッチング条件と同じにした。さらに、N2/H2のエッチングガスを用いて、有機層間絶縁膜223をドライエッチングで加工し、電気的接続をとるための接続孔パターン226を形成した(図15(g))。有機層間膜223のエッチング条件は、例えば、前出の層間絶縁膜213のエッチング条件と同じにした。この時、レジスト225は、層間膜223のエッチング時にほとんど消失していた。
次に、レジスト227を200〜300nm堆積し、通常の光露光現像により第2層目配線のためのパターン形状228のレジストパターンを形成した(図15(h))。
48/O2/Arをエッチングガスとして用い、ドライエッチングにより、ハードマスク224および拡散バリア222、SiO2(221)の露出した部分を加工した。エッチング条件は、例えば、前記ハードマスク224のエッチング条件と同じである。さらに、N2/H2ガスを用いて、ドライエッチングで層間絶縁膜223を加工した(図15(h))。層間膜223のエッチング条件は、前記有機層間膜213のエッチング条件と同じである。この時、レジスト227は、層間絶縁膜223をエッチングする工程までの間に徐々にエッチングされ、最終的にはほとんど消失していた。
次に、ドライエッチング後の表面清浄化処理を施した後に、Cuの拡散障壁層としてTaN/Ta膜229をスパッタリング法で堆積し、さらに次の工程のCuの電解めっきのためのシード層Cu(230)を堆積した。
Cuの電解めっき法により、かかる基板表面にCu膜231を堆積させた。この時、第2層目配線となる溝の部分228は、隙間なくCu膜231で埋め込むことができた(図15(j))。Cu膜231を堆積した後に、めっきCu膜231のグレン成長を促すと同時に、下層接続孔220の充填材であるCuとバリアメタルTaN/Ta層229およびシードCu膜230相互の接触抵抗を下げるために、窒素(N2)またはアルゴン(Ar)雰囲気、300〜450℃の温度条件で、例えば10〜30分の熱処理を行った。
しかる後に、CMP法により、余剰なCuおよび基板表面の平坦部のTaN/Ta膜を除去すると共に、基板表面の平坦化を図った。しかる後に、キャップ材SiO2膜232を堆積し、表面を被覆した(図15(k))。キャップ材SiO2膜232の堆積条件は、例えば前記実施例1のキャップ材116の堆積条件と同じにした。なお、キャップ材232で被覆する目的は、Cuの表面酸化の防止とハードマスク224および有機層間膜223の大気中水分の吸収を抑制するためであり、キャップ材としては、SiO2のみならず、Si34、SiC、SiONでも効果があった。また、次の工程が速やかになされる場合には、キャップ層は必ずしもなくてもよかった。これで第2層目のCu配線が形成され、電気的接続に良好な第1配線層、層間接続孔、第2配線層がそれぞれ形成できた。本実施例では、第1配線層を形成した第1の層間絶縁膜の上下の界面、層間接続孔を形成した第2の層間絶縁膜の上下の界面、および第2の配線層を形成した第3の層間絶縁膜の上下の界面にボラジン・シロキサンポリマーが存在する構造になっている。図15に示す工程を繰り返すことにより、必要な配線層数の多層配線を実現することができる。
図16は、本発明の第5の実施例を示す半導体装置の断面図である。本実施例により、無機SiO2系の低誘電率層間絶縁膜の場合でも、ボラジンポリマーが、ハードマスク、エッチングストッパー、Cuの拡散バリア層として機能し、しかもその比誘電率が2.2〜2.8という従来の材料に比較して低い値を示すことを見いだした。
シリコン(Si)基板301を素子分離し、所望の回路構成にしたがってトランジスタ等の能動素子を形成し、BPSG/CVD−SiO2(302)を堆積して、電気的接続のための接続孔303を開け、例えばタングステン(W)でローカル配線の形成及び接続孔埋め込みを行い、化学的機械的研磨法(CMP)による表面の平坦化を行った。Wで埋め込んだ接続孔は、図中303で表示されている(図16(a))。
図16(a)では、簡単のためトランジスタ等の詳細は図示していない。更に、今後は図16(a)のB部の拡大図を用いて説明する。本発明は、かかるコンタクト孔との電気的接続を図る配線工程に限定されるものではなく、W等の配線材料を用いて、ゲート電極を中心として結線するローカル配線(いわゆるM0配線)形成後のいわゆる多層配線工程すべてに適用できる。
次に、かかる基板にプラズマCVDでSiO2(304)を50〜100nm堆積し、ボラジン・シロキサンポリマー305を100〜200nm堆積した。SiO2(304)の堆積条件は、例えば、実施例1のSiO2膜104の堆積条件と同じである。SiO2(304)の堆積条件は、通常、量産工場で用いられている一般的条件であり、本発明が、SiO2(304)の堆積条件に左右されるものではない。
ボラジン・シロキサンポリマー305は、前記実施例1で詳述した[条件1]または[条件2]で堆積した。後述するように、この条件で形成したボラジン・シロキサンポリマー薄膜を用いて別途MOSダイオード構造を作成し、容量−電圧(CV)特性から求めた比誘電率は2.2〜2.8であった。
その上に第1の層間絶縁膜としていわゆる低誘電率絶縁膜MSQ膜306を400〜600nm堆積した。MSQ膜306の堆積条件は、スピンコータを用い、回転速度1000rpm、30秒でウェハに塗布し、150〜250℃で溶剤を乾燥させ、400〜450℃で30分熱処理することにより、薄膜を得た。ハードマスクあるいはCuの拡散障壁層としてボラジン・シロキサンポリマー膜307を前記[条件1]または[条件2]で100〜200nm堆積した。さらに、レジスト308を200〜300nm堆積し、通常の光露光現像により接続孔303のパターン形状309のレジストパターンを形成した(図16(b))。
パターニングされたレジスト308をマスクとして、例えば、C48/O2/Arをエッチングガスとして用いて、ドライエッチングによりハードマスク307の加工を行い、ハードマスク307に接続孔303と電気的接続をとるための接続孔パターン309を転写した。ハードマスクのエッチング条件は、前記実施例1に記載のハードマスク107のエッチング条件と同じにした。本発明がこれらエッチング条件に限定されるものではない。さらに、層間絶縁膜306をドライエッチングで加工し、電気的接続をとるための接続孔パターン310を形成した(図16(c))。
次に、レジスト311を200〜300nm堆積し、通常の光露光現像により第1層目配線のための配線パターン形状312のレジストパターンを形成した(図16(d))。
次に、例えば、C48/O2/Arをエッチングガスとして用い、ドライエッチングにより、ハードマスク307、拡散バリア305、SiO2(304)の露出した部分を同時に加工した。エッチング条件は、例えば、前記ハードマスク307のエッチング条件と同じである(図16(e))。さらに、同じエッチングガスを用いて、ドライエッチングで層間絶縁膜306を加工した(図16(f))。
次に、レジスト311をアッシングで除去し、ドライエッチング後の表面清浄化処理を施した。更に、Cuの拡散障壁層としてTaN/Ta膜313をスパッタリング法で堆積し、次の工程のCuの電解めっきのためのシード層Cu(314)を堆積した(図16(g))。
次に、Cuの電解めっき法により、かかる基板表面にCu膜315を堆積させた。この時、第1層目配線となる溝の部分312は、隙間なくCu膜315で埋め込むことができた(図16(h))。Cu膜315を堆積した後に、めっきCu膜315のグレン成長を促すと同時に、下層接続孔303の充填材であるWとバリアメタルTaN/Ta層313およびCu膜315の相互の接触抵抗を下げるために、窒素(N2)またはアルゴン(Ar)雰囲気、300〜450℃の温度条件で、例えば10〜30分の熱処理を行った。
しかる後に、CMP法により、余剰なCuおよび基板表面の平坦部のTaN/Ta膜を除去すると共に、基板表面の平坦化を図った。しかる後に、キャップ材SiO2膜316を堆積し、表面を被覆した(図16(i))。キャップ材SiO2膜316の堆積条件は、前記実施例1に記載のキャップ材116の堆積条件と同じにした。なお、キャップ材316で被覆する目的は、Cuの表面酸化の防止とハードマスク307および有機層間膜306の大気中水分の吸収を抑制するためであり、キャップ材としては、SiO2のみならず、Si34、SiC、SiONでも効果があった。また、次の工程が速やかになされる場合には、キャップ層は必ずしもなくてもよかった。これで第1層目のCu配線が形成された。
次に、かかる基板にボラジン・シロキサンポリマー317を前記[条件1]または[条件2]で100〜200nm堆積した。層間接続孔を形成するための層間絶縁膜としてMSQ膜318を400〜600nm堆積し、エッチングストッパーとしてボラジン・シロキサンポリマー膜319を前記[条件1]または[条件2]で100〜200nm堆積した。さらに、第2の配線層を形成するための層間絶縁膜としてMSQ膜320を400〜600nm堆積した。層間膜318および320の堆積条件は、例えば、前記第1層目の層間膜306の堆積条件と同じである。さらに、その上にハードマスクおよびCuの拡散バリア膜としてボラジン・シロキサンポリマー膜321を前記[条件1]または[条件2]で、100〜200nm堆積し、レジスト322を200〜300nm堆積した。通常の光露光現像により150〜200nm径の層間接続孔(VIA)形状323のレジストパターンを形成した(図16(j))。
次に、パターニングされたレジスト322をマスクとして、例えば、C4F8/O2/Arをエッチングガスとして用いて、ドライエッチングによりハードマスク321の加工を行い、ハードマスク321に150〜200nm径の層間接続孔(VIA)パターン323を転写した。ハードマスク321のエッチング条件は、例えば、前記実施例1に記載のハードマスク107のエッチング条件と同じにした。さらに、層間絶縁膜320をドライエッチングで加工して、層間接続孔(VIA)を形成した。
次に、例えば、C48/O2/Arをエッチングガスとして用い、ドライエッチングにより、エッチングストッパー319を加工した。エッチング条件は、例えば、前記ハードマスク321のエッチング条件と同じである。さらにドライエッチングで層間絶縁膜318を加工した(図16(k))。層間膜318のエッチング条件は、前記有機層間膜320のエッチング条件と同じである。この時、レジスト322は層間絶縁膜320、エッチングストッパー319および層間絶縁膜318をエッチングする工程で、徐々にエッチングされ、最終的にはほとんど消失していた。
次に、レジストのアッシングを行い、洗浄工程を施した。レジスト324を塗布し、通常の露光法により、第2の配線パターン325をレジスト324に転写した(図16(l))。パターニングされたレジスト324をマスクとして、例えば、C48/O2/Arをエッチングガスとして、ドライエッチングによりハードマスク321とCuの拡散障壁層317およびSiO2層316の開口部分をそれぞれ異方性エッチングした。エッチング条件は、例えば、前記ハードマスク321のエッチング条件と同じである。さらに、層間絶縁膜320をドライエッチングで異方性加工した(図16(m))。エッチング条件は、前記層間膜320の層間接続孔開口のためのエッチング条件と同じである。
次に、レジスト324をアッシング除去し、さらにドライエッチング後の表面清浄化処理を施した後に、Cuの拡散障壁層としてTaN/Ta膜326をスパッタリング法で堆積し、さらに次の工程のCuの電解めっきのためのシードCu層327を堆積した(図16(n))。TaN/Ta膜326およびシードCu膜327の堆積条件は、例えば、前記TaN/Ta膜313およびシードCu膜314の堆積条件と同じである。
Cuの電解めっき法により、かかる基板表面にCu膜328を堆積させた。この時、層間接続孔(VIA)323の部分も配線となる溝の部分325も隙間なくCu膜328で埋め込むことができた(図16(o))。Cu膜128の電解めっき条件は、例えば、前記Cu膜315の堆積条件と同じである。
Cu膜328を堆積した後に、めっきCu膜328のグレン成長を促すと同時に、第1配線層であるCuとTaN/Ta層326および第2配線層および層間接続孔の埋め込み材となるCuの接触抵抗を下げるために、窒素(N2)またはアルゴン(Ar)雰囲気、350〜450℃の温度条件で、例えば10〜30分の熱処理を行った。
しかる後に、CMP法により、余剰なCuおよび基板表面平坦部のTaN/Ta層を除去すると共に、基板表面の平坦化を図った。CMPの条件は、例えば、前記Cu膜315のCMP条件と同じである。しかる後に、キャップ材SiO2膜329を堆積し、表面を被覆した(図16(p))。SiO2の堆積条件は、例えば、前記キャップ膜316の堆積条件と同じである。なお、キャップ材で被覆する目的は、Cuの表面酸化の防止とハードマスク321および低誘電率層間絶縁膜320の大気中水分の吸収の抑制であるため、キャップ材としては、SiO2のみならず、Si34、SiC、SiONでも効果があった。また、次の工程が速やかになされる場合には、キャップ層は必ずしもなくてもよかった。
このようにして形成した、2層の配線構造で、線間容量、線間リーク電流を測定したところ、良好な特性を示した。
このように低誘電率層間絶縁膜として、SiO2を基本としたMSQ絶縁膜でも、ハードマスク、エッチングストッパー、Cuの拡散バリア膜としてボラジン・シロキサンポリマーは機能し、またその比誘電率が2.2〜2.8と小さいために、従来のSiO2、SiC、Si34等と比較して、2層配線構造の実効的比誘電率を大きく上昇させないという優れた特徴を示した。これにより半導体装置の高速動作が可能となる。また、本実施例で示した工程を繰り返すことで、必要な配線層数の多層配線を実現できることはいうまでもない。
図17は、本発明の第6の実施例を示す半導体装置の断面図である。本実施例により、ボラジンポリマーが、低誘電率層間絶縁膜として機能することを見いだした。
シリコン(Si)基板401を素子分離し、所望の回路構成にしたがってトランジスタ等の能動素子を形成し、BPSG/CVD−SiO2(402)を堆積して、電気的接続のための接続孔403を開け、例えばタングステン(W)でローカル配線の形成及び接続孔埋め込みを行い、化学的機械的研磨法(CMP)による表面の平坦化を行った。Wで埋め込んだ接続孔は、図中403で表示されている(図17(a))。
図17(a)では、簡単のためトランジスタ等の詳細は図示していない。更に、今後は図17(a)のC部の拡大図を用いて説明する。本発明は、かかるコンタクト孔との電気的接続を図る配線工程に限定されるものではなく、W等の配線材料を用いて、ゲート電極を中心として結線するローカル配線(いわゆるM0配線)形成後のいわゆる多層配線工程すべてに適用できる。
次に、かかる基板にプラズマCVDでSiC(404)を50〜100nm堆積し、ボラジン・シロキサンポリマー405を250〜350nm堆積した。SiC(404)の堆積条件は、通常工場で用いられている一般的条件であり、本発明が、SiC(404)の堆積条件に左右されるものではない。
ボラジン・シロキサンポリマー405は、前記実施例1で詳述した[条件1]または[条件2]で堆積した。後述するように、この条件で形成したボラジン・シロキサンポリマー薄膜を用いて別途MOSダイオード構造を作成し、容量−電圧(CV)特性から求めた比誘電率は1.8〜2.8であった。その上にハードマスクとしてSiC膜406を50〜100nm堆積した。さらに、レジスト407を200〜300nm堆積し、通常の光露光現像により接続孔403のパターン形状408のレジストパターンを形成した(図17(b))。
パターニングされたレジスト407をマスクとして、例えば、C48/O2/Arをエッチングガスとして用いて、ドライエッチングによりハードマスク407の加工を行い、ハードマスク407に接続孔403と電気的接続をとるための接続孔パターン408を転写した。本発明がこれらエッチング条件に限定されるものではない。さらに、層間絶縁膜405をドライエッチングで加工し、電気的接続をとるための接続孔パターン409を形成した(図17(c))。レジストアッシング後、清浄化処理を施した。
次に、レジスト510を200〜300nm堆積し、通常の光露光現像により第1層目配線のための配線パターン形状411のレジストパターンを形成した(図17(d))。
次に、例えば、C48/O2/Arをエッチングガスとして用い、ドライエッチングにより、ハードマスク406を加工した(図17(e))。次に、ボラジンポリマー層間膜405およびSiC膜404の露出した部分を同時に加工した(図17(e))。
次に、レジスト410をアッシングで除去し、ドライエッチング後の表面清浄化処理を施した(図17(f))。更に、Cuの拡散障壁層としてTaN/Ta膜412をスパッタリング法で堆積し、次の工程のCuの電解めっきのためのシードCu膜413を堆積した。
次に、Cuの電解めっき法により、かかる基板表面にCu膜414を堆積させた。この時、第1層目配線となる溝の部分411は、隙間なくCu膜414で埋め込むことができた(図17(g))。
Cu膜414を堆積した後に、めっきCu膜414のグレン成長を促すと同時に、下層接続孔403の充填材であるWとバリアメタルTaN/Ta層412およびCu膜414の相互の接触抵抗を下げるために、窒素(N2)またはアルゴン(Ar)雰囲気、300〜450℃の温度条件で、例えば10〜30分の熱処理を行った。
しかる後に、CMP法により、余剰なCuおよび基板表面の平坦部のTaN/Ta膜を除去すると共に、基板表面の平坦化を図った。しかる後に、キャップ材SiC膜415を堆積し、表面を被覆した(図15(h))。なお、キャップ材415で被覆する目的は、Cuの表面酸化の防止とハードマスク406および有機層間膜405の大気中水分の吸収を抑制するためであり、キャップ材としては、SiCのみならず、Si34、SiO2、SiONでも効果があった。これで第1層目のCu配線が形成された。
次に、かかる基板に層間接続孔を形成する第2の層間絶縁膜として、ボラジン・シロキサンポリマー416を前記[条件1]または[条件2]で250〜350nm堆積した。また、エッチングストッパーとしてSiC膜417を50〜150nm堆積した。さらに、第2の配線層を形成するための層間絶縁膜としてボラジンポリマー膜418を250〜350nm堆積した。層間膜416および418の堆積条件は、例えば、前記[条件1]または[条件2]である。さらに、その上にハードマスクとしてSiC膜419を50〜150nm堆積した。次に、レジスト520を200〜300nm堆積した。通常の光露光現像により100〜120nm径の層間接続孔(VIA)形状521のレジストパターンを形成した(図17(i))。
次に、パターニングされたレジスト520をマスクとして、例えば、C48/O2/Arをエッチングガスとして用いて、ドライエッチングによりハードマスク520の加工を行い、次いで、層間絶縁膜418を加工した(図17(j))。次に、レジストのアッシングを行い、洗浄工程を施した。レジスト522を塗布し、通常の露光法により、第2の配線パターン523をレジスト522に転写した(図17(k))。
パターニングされたレジスト523をマスクとして、例えば、C48/O2/Arをエッチングガスとして、ドライエッチングによりハードマスク419とエッチングストッパー417、層間絶縁膜418および416の開口部分をそれぞれ異方性エッチングした(図17(l))。
次に、レジスト522をアッシング除去し、さらにドライエッチング後の表面清浄化処理を施した後に、Cuの拡散障壁層としてTaN/Ta膜524をスパッタリング法で堆積し、さらに次の工程のCuの電解めっきのためのシードCu層525を堆積した。
Cuの電解めっき法により、かかる基板表面にCu膜526を堆積させた。この時、層間接続孔(VIA)521の部分も配線となる溝の部分523も隙間なくCu膜526で埋め込むことができた(図17(m))。Cu膜256の電解めっき条件は、例えば、前記Cu膜414の堆積条件と同じである。
Cu膜526を堆積した後に、めっきCu膜526のグレン成長を促すと同時に、第1配線層であるCuとTaN/Ta層524および第2配線層および層間接続孔の埋め込み材となるCuの接触抵抗を下げるために、窒素(N2)またはアルゴン(Ar)雰囲気、350〜450℃の温度条件で、例えば10〜30分の熱処理を行った。
しかる後に、CMP法により、余剰なCuおよび基板表面平坦部のTaN/Ta層を除去すると共に、基板表面の平坦化を図った。CMPの条件は、例えば、前記Cu膜414のCMP条件と同じである。しかる後に、キャップ材SiC膜527を堆積し、表面を被覆した(図17(n))。SiCの堆積条件は、例えば、前記キャップ膜415の堆積条件と同じである。なお、キャップ材で被覆する目的は、Cuの表面酸化の防止とハードマスク419および低誘電率層間絶縁膜418等の大気中水分の吸収の抑制であるため、キャップ材としては、SiCのみならず、Si34、SiO2、SiON等でも効果があった。また、次の工程が速やかになされる場合には、キャップ層は必ずしもなくてもよかった。
このようにして形成した、2層の配線構造で、線間容量、線間リーク電流を測定したところ、良好な特性を示した。
このように低誘電率層間絶縁膜として、ボラジン・シロキサンポリマーは機能し、またその比誘電率が1.8〜2.8と小さいために、従来のSiC、SiO2、Si34等のハードマスク、エッチングストッパーと組み合わせても、2層配線構造の実効的比誘電率を大きく上昇させないという優れた特徴を示した。これにより半導体装置の高速動作が可能となる。また、本実施例で示した工程を繰り返すことで、必要な配線層数の多層配線を形成できる。
次に、本発明の第7の実施例を示す。シリコンウェハ601上にポリマー薄膜602とCu薄膜603の界面を有する四種類の測定用試料を作製した(図18(a))。これらの試料を用いて低誘電率有機ポリマー層及びボラジン・シロキサンポリマー層中のCu濃度を二次イオン質量分析法(SIMS: PhysicalElectronics社製四重極型SIMS)により測定した。試料を窒素雰囲気下で400℃、6時間熱処理することによる熱拡散の効果についても調べた。また、試料の断面を走査型電子顕微鏡(SEM:日立製作所製 S−4700)を用いてCu拡散による界面の状態を観察した。
Siウェハ上にスパッタによりCu薄膜(約500nm)を形成し、その上にボラジン・シロキサンポリマーをスピンコータにより塗布し、200℃、1時間さらに300℃、30分間熱処理し、膜厚約120nmの薄膜を形成した。その上にSiLKをスピンコータにより塗布し、250℃、30分間さらに400℃、30分間熱処理して、膜厚約660nmの薄膜を形成し、試料−1(図18(a)−(1))を作製した。また、比較のためにSiLK(R)のみをCu薄膜(約500nm)上に直接塗布して硬化した試料−2(図18(a)−(2))を作製した。これらの試料ではポリマーをCu薄膜上に直接塗布してアニールを行うため、この過程でポリマー中へのCu汚染が生じる可能性が考えられる。Siウェハ上にSiLK(R)を塗布して熱処理し、膜厚660nmの薄膜を形成し、さらにボラジン・シロキサンポリマーを塗布して硬化させて膜厚約180nmの薄膜を形成させ、その上に蒸着により膜厚約300nmのCu薄膜を形成させることにより試料−3(図18(a)−(3))を作製した。比較のためSiLK(R)のみをSiウェハ上に塗布して熱処理し、膜厚約660nmの薄膜を形成し、その上に蒸着により膜厚約300nmのCu薄膜を形成させることにより試料−4(図18(a)−(4))を作製した。
これらの試料について、熱処理を行ったもの及び未処理のものについて、SiLK及びボラジン・シロキサンポリマー中のCu濃度をSIMSを用いて調べており、試料−1および試料−1については、最上面のポリマー層からSIMS分析を行い、試料−3および試料−4についてはSi基板裏面からSIMS分析を行った。
4種類の試料について、熱処理前のCu拡散状態をSIMSを用いて測定し、得られた結果を図19に示した。これらの試料の有機ポリマー中に拡散したCu濃度を比較すると、Siウェハ上のCu薄膜上に直接有機ポリマーを塗布して硬化させた試料−1の有機ポリマー中のCu濃度が最も高く、最も低い結果の得られたSiウェハに有機ポリマーを塗布して硬化させ、さらにボラジン・シロキサンポリマーを塗布して硬化させ、その上にCu薄膜を蒸着させた試料−4と比較して二桁近く高いCu濃度が認められた。試料の作製方法により有機ポリマー中のCu濃度に大きな差があり、予想通りCu薄膜上に直接塗布し、硬化させた試料は硬化時に400℃で処理しているため、この過程でポリマー中にCu拡散が生じていることも一つの原因であると考えられる。
Cu薄膜と有機ポリマーの界面にボラジン・シロキサン薄膜を介在させた試料−2では、ボラジン・シロキサンポリマーにより一桁小さなCu濃度が認められ、Cu拡散を抑制している効果が認められる。しかし、この場合もCu薄膜上でボラジン・シロキサンポリマー及び有機ポリマーを高温で硬化させており、この過程でCuが双方のポリマー中を熱拡散しているものと考えられる。
試料−3、試料−4では硬化後にCu薄膜を蒸着により堆積させているため熱拡散によるCu濃度の増加はほとんどないものと考えられるが、試料−3では有機ポリマー薄膜上に直接Cuを蒸着しているため、蒸着時にCuが拡散する可能性が考えられる。Cu濃度の最も小さな試料−4ではボラジン・シロキサンポリマー薄膜が介在するため、Cuの拡散が最も小さくSIMSによる有機ポリマー中のCu濃度も検出限界に近い値である。
以上の結果から、ボラジン・シロキサンポリマーには、Cuの絶縁膜中への拡散を防止する効果があることが認められた。
それぞれの試料について窒素雰囲気下、400℃、6時間熱処理を行い、有機ポリマー中及びボラジン・シロキサンポリマー中のCuの拡散状態を調べた。ボラジン・シロキサンポリマーを介在させず、Cuと有機ポリマーの界面が接した試料−1、試料−3を熱処理し、これらの断面をSEMを用いて観察した。図20から分かるように双方の試料とも有機ポリマーに著しい変質層が認められた。これらの試料についてSIMSを用いて有機ポリマー中のCu濃度を測定した結果を図21に示した。試料−1では有機ポリマー中のCu濃度はCu界面からポリマー中奥深くまで濃厚であり、Cuが著しく熱拡散していることが分かる。試料−3では試料−1のような顕著なCu濃度の変化は認められないが、熱処理前のものと比較すると、低濃度ではあるが有機ポリマー層の3分の2程度までCuが拡散していることが分かる。試料−1に見られる著しい変質層の出現はCu薄膜上で有機ポリマーを塗布し硬化させたことも起因していると思われる。
次に、ボラジン・シロキサン薄膜を介在させた試料−2についても同様の条件で熱処理し、断面SEMで観察した結果、図22に示すように熱処理による有機ポリマーの変質層は全く認められず、さらにCuとボラジン・シロキサンポリマーの界面においても変質層が認められない。従って、ボラジン・シロキサンポリマーが有機ポリマーへのCu拡散を抑制することが判明した。
図23にSIMSによりポリマー層の深さ方向でのCu濃度変化を示す。熱処理によりボラジン・シロキサンポリマーと有機ポリマー界面近傍のCu濃度は熱処理前のものと比較して高くなるが、全体的には熱処理前のCu拡散状態となり、図21の結果と比較してボラジン・シロキサンポリマーがCu拡散を抑制している効果が認められた。
有機ポリマーとボラジン・シロキサンポリマーのCu拡散現象を比較するために試料−3、試料−4のSIMS測定結果をCuと有機ポリマーの界面とCuとボラジン・シロキサンポリマーの界面の位置を重ねて図24に示した。ボラジン・シロキサンポリマー中ではCuの拡散は典型的な熱拡散の傾向を示しており、Cu界面から深さ方向に徐々に拡散している。一方、有機ポリマー中でのCu拡散には閾値のようなものが有り、それを超えると早い速度でCuがポリマー層全体に拡散するようである。
有機ポリマーとボラジン・シロキサンポリマー中のCu拡散速度を比較すると有機ポリマー中の拡散速度は数十倍以上早いようである。Cu界面近傍のポリマー中のCu濃度を比較すると有機ポリマーの方がボラジン・シロキサンポリマーよりむしろ小さな値となっているが、有機ポリマー層全体を見ればCu濃度はボラジン・シロキサンの介在により小さな値となっている。
絶縁層間に用いられているハードマスク、エッチストッパー、拡散バリアとして低誘電率でCu拡散防止機能を有するボラジンを含むポリマー材料を用いることによって、配線容量を低減し、よって半導体装置の高速化が可能になる。さらに、ボラジン環とシリコン(Si)を含有するポリマー、例えばボラジン・シロキサンポリマーはスピンコートにより簡便に塗布することができる等、半導体装置の製造プロセスを簡便にする。また、層間絶縁材料として有機系高分子材料を用いることにより地球温暖化係数の高いPFCガスを全く使用せずに地球環境に優しいプロセスで半導体装置の製造が可能になる。
(a)B,B,B,−トリプロピニル−N,N,N,−トリメチルボラジンの構造式、(b)ボラジン‐シロキサンポリマー薄膜のC−V特性(1MHz)、をそれぞれ示す図。 (a)ボラジンを用いた容量変化の室温における電圧依存性、(b)塩素含有量の少ないボラジン膜容量の電圧変化、を、それぞれ示す図。 (a)塩素含有量の少ないボラジン膜容量の電圧変化、(b)アルゴンプラズマ処理した後のボラジン膜のCV特性、を、それぞれ示す図。 ボラジン・ケイ素ポリマーの合成に用いたボラジン誘導体及びケイ素化合物を示す図。 (a)、(b)ステンレス製の板に多数の微細な穴の開いたメタルマスクを用いて蒸着法にてアルミニウム(Al)電極を形成した試料の断面図。(b)(a)に示した試料の電圧・容量曲線の図。 ナノ・インデンテーション法で測定した力と埋め込み深さとの関係を示す図。 各種誘電率材料の、(a)弾性率、及び、(b)硬度、を、それぞれ示す図。 ボラジン・ケイ素ポリマーのTGカーブを示す図。 各種ポリマーの比誘電率と耐熱性を示す図。 ボラジン・ケイ素ポリマーの屈折率を示す図。 エッチング断面走査型電子顕微鏡(SEM)写真を示す図。 (a)ハードマスクへのボラジン・ケイ素ポリマーの応用、(b)、(c)、(d)ハードマスク応用例の走査型電子顕微鏡(SEM)写真を示す図。 本発明の第3の実施例を示す断面の模式図。 有限要素法による実効的誘電率のシミュレーションに用いたモデル配線構造を示す図。 本発明の第4の実施例を示す断面の模式図。 本発明の第5の実施例を示す断面の模式図。 本発明の第6の実施例を示す断面の模式図。 (a)Cu拡散評価用試料の構造(矢印の方向よりSIMS分析)を示す断面の模式図、(b)各層の厚さを示す図表。 SIMSを用いて計測した構造の異なる試料中のCu拡散状態を示す図。 アニール前後のSi/有機ポリマー/Cu界面の断面SEM写真(上:試料−1、下:試料−3)を示す図。 SIMSを用いて計測したアニール前後の有機ポリマー中のCu拡散状態を示す図。 アニール前後のSi/Cu/ボラジンポリマー/有機ポリマー界面の断面SEM写真を示す図。 SIMSを用いて測定したアニール前後のボラジンポリマー/有機ポリマー中のCu拡散状態を示す図。 SIMSを用いて測定した有機ポリマーとBSPのCu拡散状態の比較(試料−3、試料−4のアニール処理無しのサンプル)を示す図。
符号の説明
101 シリコン(Si)基板
102 BPSG/CVD−SiO2
103 Wで埋め込んだ接続孔
104 プラズマCVD−SiO2
105 ボラジン・シロキサンポリマー
106 有機層間膜(SiLK膜)
107 ハードマスクとしてのボラジン・シロキサンポリマー膜
108 フォト・レジスト
109 接続孔103のパターンを形成したレジスト
110 電気的接続をとるための接続孔パターン
111 フォト・レジスト
112 第1層目配線のためのパターン形状
113 TaN/Ta膜
114 シード層Cu
115 Cu膜
116 キャップ材
117 ボラジン・シロキサンポリマー
118 SiLK膜
119 ボラジン・シロキサンポリマー膜
120 層間膜
121 ボラジン・シロキサンポリマー膜
122 レジスト
123 層間接続孔(VIA)形状を形成したレジスト
124 レジスト
125 配線パターンを転写したレジスト
126 TaN/Ta膜、127 シードCu層
128 Cu膜、129 キャップ材SiO2膜
201 シリコン(Si)基板
202 BPSG/CVD−SiO2
203 接続孔
204 プラズマCVD−SiO2
205 ボラジン・シロキサンポリマー
206 SiLK膜
207 ハードマスクとしてのボラジン・シロキサンポリマー膜
208 フォト・レジスト
209 接続孔のパターン形状転写したフォト・レジスト
210 電気的接続をとるための接続孔パターン
211 フォト・レジスト
212 ボラジン・シロキサンポリマー
213 SiLK膜
214 ハードマスクとしてのボラジン・シロキサンポリマー膜
215 フォト・レジスト
216 接続孔パターン216を転写したレジスト
217 接続孔
218 TaN/Ta層
219 Cuシード層
220 Cu薄膜
221 キャップ材SiO2
222 ボラジン・シロキサンポリマー
223 SiLK膜
224 ハードマスクとしてボラジン・シロキサンポリマー膜
225 レジスト
226 接続孔パターン形状を転写したフォト・レジスト
227 フォト・レジスト
228 第2層目配線のためのパターン形状を転写したレジスト
229 TaN/Ta膜、230 シード層Cu
231 Cu膜
232 キャップ材SiO2膜232
301 シリコン(Si)基板
302 BPSG/CVD−SiO2
303 Wで埋め込んだ接続孔
304 プラズマCVD−SiO2
305 ボラジン・シロキサンポリマー
306 MSQ膜
307 ボラジン・シロキサンポリマー膜
308 フォト・レジスト
309 接続孔のパターン形状を転写したレジスト
310 接続孔パターン、311 フォト・レジスト
312 配線パターン形状を転写したレジスト
313 TaN/Ta膜
314 シード層Cu
315 Cu膜
316 キャップ材SiO2膜
317 ボラジン・シロキサンポリマー
318 MSQ膜
319 ボラジン・シロキサンポリマー膜
320 MSQ膜
321 ボラジン・シロキサンポリマー膜
322 フォト・レジスト
323 層間接続孔(VIA)パターン
324 フォト・レジスト
325 第2の配線パターン
326 TaN/Ta膜
327 シードCu層
328 Cu膜
329 キャップ材SiO2膜
401 シリコン(Si)基板
402 BPSG/CVD−SiO2
403 Wで埋め込んだ接続孔
404 プラズマCVD−SiC
405 ボラジン・シロキサンポリマー
406 SiC膜
407 レジスト
408 接続孔パターン形状を形成したレジスト
409 電気的接続をとるための接続孔パターン
410 レジスト
411 配線パターン形状
412 TaN/Ta膜
413 シードCu膜
414 Cu膜
415 キャップ材SiC膜
416 ボラジン・シロキサンポリマー
417 エッチングストッパーとしてのSiC膜
418 ボラジンポリマー膜
419 ハードマスクとしてSiC膜
501 第1層銅(Cu)配線層
502 銅(Cu)の拡散バリア膜(DB)
503 第1層有機絶縁膜
504 エッチングストッパー膜
505 第弐層銅(Cu)配線層
506 配線間有機絶縁膜
507 ハードマスク(HM)
508 銅(Cu)の拡散バリア膜(DB)
509 第2層有機絶縁膜
510 エッチングストッパー膜
511 第3層銅(Cu)配線層、
620 レジスト
621 層間接続孔(VIA)形状
622 レジスト
623 第2の配線パターン
624 TaN/Ta膜
625 シードCu層
626 Cu膜
627 キャップ材SiC膜

Claims (4)

  1. 電気配線間の絶縁層に用いるものであって、
    1はアルキル基を示し、
    2はメチレン基を示し、
    3はアセチレン基に結合したアルキル基を示し、
    4およびR5はアルキル基、アリール基、アラルキル基または水素原子の中から選ばれる同一あるいは相異なる1価の基を示し、
    6は置換基を有していても良い芳香族の2価の基、酸素原子、または、オキシポリ(ジメチルシロキシ)基等のシロキサンで表されるものを示し、
    7はアルキル基、アリール基、またはアラルキル基を示すものとするとき、
    ボラジン環の窒素原子にアルキル基を有し、ホウ素原子にアルキル基で置換された三重結合を含む有機基を有し、化1で示すボラジン化合物であって、ホウ素原子には、直接アセチレン基が結合しているか、あるいは、アセチレン基と結合したR2がホウ素原子に結合した化合物と、
    少なくとも2個以上のヒドロシリル基を有し、化2で示すケイ素化合物、あるいは、少なくとも2個以上のヒドロシリル基を有し、化3で示す環状ケイ素化合物と、
    の、ハイドロシリレーション重合によって得られたボラジン・シリコンポリマーからなる層間絶縁材料。
    Figure 0004461215
    Figure 0004461215
    Figure 0004461215
  2. 電気配線間の絶縁層に用いるものであって、
    1はアルキル基を示し、
    2はメチレン基を示し、
    3はアセチレン基に結合したアルキル基を示し、
    4およびR5はアルキル基、アリール基、アラルキル基または水素原子の中から選ばれる同一あるいは相異なる1価の基を示し、
    6は置換基を有していても良い芳香族の2価の基、酸素原子、または、オキシポリ(ジメチルシロキシ)基等のシロキサンで表されるものを示し、
    7はアルキル基、アリール基、またはアラルキル基を示し、
    8はアルキル基を示し、
    9はメチレン基を示し、
    nは3以上の整数を示すものとするとき、
    ボラジン環の窒素原子にアルキル基を有し、
    ホウ素原子にアルキル基で置換された三重結合を含む有機基を有し、化4に示すボラジン化合物であり、ホウ素原子には、直接アセチレン基が結合しているか、あるいは、アセチレン基と結合したR2がホウ素原子に結合した化合物と
    ボラジン環の窒素原子にアルキル基を有し、
    ホウ素原子にアルキル基で置換されていない三重結合を含む有機基を有し、化5に示すボラジン化合物であり、ホウ素原子には、直接アセチレン基が結合しているか、あるいは、R2とR2が連なったものとが結合した化合物と
    前記化5に示すボラジン化合物と、前記化4に示すボラジン化合物の割合がモル比で90:10から0:100までのいずれかの比になるように混合したものと、
    少なくとも2個以上のヒドロシリル基を有し、化6で示すケイ素化合物、あるいは、少なくとも2個以上のヒドロシリル基を有し、化7で示す環状ケイ素化合物と、
    の、ハイドロシリレーション重合によって得られたボラジン・シリコンポリマーからなる層間絶縁材料。
    Figure 0004461215
    Figure 0004461215
    Figure 0004461215
    Figure 0004461215
  3. 所望の能動素子あるいは受動素子を形成した半導体領域表面上に形成された第1の配線層と、第1の配線層の上層に形成される第2の配線層とを備え、
    前記の半導体領域と第1の配線層とを絶縁する第1の絶縁構造と、
    第1の配線層で形成された配線間を絶縁する第2の絶縁構造と、
    第1の配線層と、第2の配線層とを電気的に絶縁する構造に含まれ、かつ、第1の配線層と、第2の配線層とを電気的に接続するための接続孔が形成された第3の絶縁構造と、第2の配線層で形成された配線間を絶縁する第4の絶縁構造と、を、備える配線構造において、
    (1)膜厚方向に関しては、第1の絶縁構造と第4の絶縁構造とに挟まれた領域で、平面的には、第1と第2の配線層を電気的に接続するための接続孔を除く領域、(2)膜厚方向に関しては、第1の絶縁構造と第4の絶縁構造とに挟まれた領域で、平面的には、第1の配線層による配線を除く領域、(3)第1及び第2配線層より上層に絶縁膜を挟んで第3の配線層がある場合で、膜厚方向に関しては、第1の絶縁構造より上の領域に設けられ、平面的には、第2と第3の配線層を電気的に接続するための接続孔を除く領域、あるいは、(4)第1及び第2配線層より上層に絶縁膜を挟んで第3の配線層がある場合で、膜厚方向に関しては、第1の絶縁構造より上の領域に設けられ、平面的には、第3の配線層による配線を除く領域、に設けられ、請求項1または2に記載の層間絶縁材料で形成される、第5の絶縁層を備えることを特徴とする半導体装置。
  4. 所望の能動素子、受動素子を形成した半導体領域表面上に形成された第1の配線層と、第1の配線層の上層に形成される第2の配線層とを備え、
    前記の半導体領域と第1の配線層とを絶縁する第1の絶縁構造と、
    第1の配線層で形成された配線間を絶縁する第2の絶縁構造と、
    第1の配線層と、第2の配線層とを電気的に絶縁する構造に含まれ、かつ、第1の配線層と、第2の配線層とを電気的に接続するための接続孔が形成された第3の絶縁構造と、第2の配線層で形成された配線間を絶縁する第4の絶縁構造と、を、備える配線構造において、
    上記の第2、3あるいは第4の絶縁構造のいずれかには、請求項1または2に記載の層間絶縁材料が含まれることを特徴とする半導体装置。
JP2003315923A 2003-09-08 2003-09-08 低誘電率絶縁材料とそれを用いた半導体装置 Expired - Lifetime JP4461215B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003315923A JP4461215B2 (ja) 2003-09-08 2003-09-08 低誘電率絶縁材料とそれを用いた半導体装置
US10/809,704 US7427443B2 (en) 2003-09-08 2004-03-26 Low dielectric constant insulating material and semiconductor device using the material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003315923A JP4461215B2 (ja) 2003-09-08 2003-09-08 低誘電率絶縁材料とそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2005085962A JP2005085962A (ja) 2005-03-31
JP4461215B2 true JP4461215B2 (ja) 2010-05-12

Family

ID=34416023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003315923A Expired - Lifetime JP4461215B2 (ja) 2003-09-08 2003-09-08 低誘電率絶縁材料とそれを用いた半導体装置

Country Status (2)

Country Link
US (1) US7427443B2 (ja)
JP (1) JP4461215B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4502310B2 (ja) * 2003-09-08 2010-07-14 日立化成工業株式会社 コーティング剤、薄膜形成方法及び耐熱樹脂薄膜
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN101044603A (zh) * 2004-10-19 2007-09-26 三菱电机株式会社 等离子体cvd装置
CN101189244A (zh) * 2004-10-22 2008-05-28 密歇根大学董事会 共价连接的有机骨架和多面体
US7361584B2 (en) * 2004-11-04 2008-04-22 International Business Machines Corporation Detection of residual liner materials after polishing in damascene process
JP4578332B2 (ja) * 2005-06-15 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007059613A (ja) * 2005-08-24 2007-03-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100778851B1 (ko) * 2005-12-28 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자의 mim 커패시터 형성방법
WO2008091976A1 (en) * 2007-01-24 2008-07-31 The Regents Of The University Of California Crystalline 3d- and 2d-covalent organic frameworks
JP5583147B2 (ja) * 2009-03-04 2014-09-03 ゼロックス コーポレイション 追加機能性を持つ構造化有機薄膜およびその製造法
KR101113327B1 (ko) * 2009-12-29 2012-03-13 주식회사 하이닉스반도체 관통전극을 갖는 반도체소자 및 그 제조방법
JP2011247918A (ja) * 2010-05-24 2011-12-08 Kri Inc 低屈折率膜及び反射防止膜
US9567425B2 (en) 2010-06-15 2017-02-14 Xerox Corporation Periodic structured organic films
US8318892B2 (en) 2010-07-28 2012-11-27 Xerox Corporation Capped structured organic film compositions
US8697322B2 (en) 2010-07-28 2014-04-15 Xerox Corporation Imaging members comprising structured organic films
US8759473B2 (en) 2011-03-08 2014-06-24 Xerox Corporation High mobility periodic structured organic films
US8353574B1 (en) 2011-06-30 2013-01-15 Xerox Corporation Ink jet faceplate coatings comprising structured organic films
US8410016B2 (en) 2011-07-13 2013-04-02 Xerox Corporation Application of porous structured organic films for gas storage
US8313560B1 (en) 2011-07-13 2012-11-20 Xerox Corporation Application of porous structured organic films for gas separation
US8377999B2 (en) 2011-07-13 2013-02-19 Xerox Corporation Porous structured organic film compositions
US8460844B2 (en) 2011-09-27 2013-06-11 Xerox Corporation Robust photoreceptor surface layer
US8372566B1 (en) 2011-09-27 2013-02-12 Xerox Corporation Fluorinated structured organic film photoreceptor layers
US8529997B2 (en) 2012-01-17 2013-09-10 Xerox Corporation Methods for preparing structured organic film micro-features by inkjet printing
US8765340B2 (en) 2012-08-10 2014-07-01 Xerox Corporation Fluorinated structured organic film photoreceptor layers containing fluorinated secondary components
JP6111097B2 (ja) * 2013-03-12 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8906462B2 (en) 2013-03-14 2014-12-09 Xerox Corporation Melt formulation process for preparing structured organic films
CN104733312B (zh) * 2013-12-18 2018-09-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
KR102322329B1 (ko) * 2014-12-17 2021-11-05 엘지디스플레이 주식회사 감광성 저유전 유기 절연막 및 이를 포함하는 표시 장치
US10763103B2 (en) * 2015-03-31 2020-09-01 Versum Materials Us, Llc Boron-containing compounds, compositions, and methods for the deposition of a boron containing films
US10497715B2 (en) 2017-12-27 2019-12-03 Micron Technology, Inc. Memory arrays
US10903221B2 (en) 2017-12-27 2021-01-26 Micron Technology, Inc. Memory cells and memory arrays
CN116722093B (zh) * 2023-08-04 2023-12-08 季华实验室 显示基板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5855962A (en) 1997-01-09 1999-01-05 International Business Machines Corporation Flowable spin-on insulator
JP3459985B2 (ja) * 2000-09-07 2003-10-27 独立行政法人産業技術総合研究所 ボラジン含有ケイ素系ポリマーの薄膜の製造方法及びボラジン含有ケイ素ポリマー
JP3840127B2 (ja) 2001-03-27 2006-11-01 独立行政法人産業技術総合研究所 低誘電率ボラジン−ケイ素系高分子からなる層間絶縁膜及びこれにより構成された半導体装置
JP2002317049A (ja) 2001-04-18 2002-10-31 Nippon Shokubai Co Ltd ホウ素含有ポリマー組成物
JP3778045B2 (ja) 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置

Also Published As

Publication number Publication date
JP2005085962A (ja) 2005-03-31
US7427443B2 (en) 2008-09-23
US20060097393A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
JP4461215B2 (ja) 低誘電率絶縁材料とそれを用いた半導体装置
JP4546094B2 (ja) デュアルダマシン配線をパターン形成する三層マスキングアーキテクチャ
TW543116B (en) Mechanically reinforced highly porous low dielectric constant films
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
US7442756B2 (en) Polymer for sealing porous materials during chip production
JP3886779B2 (ja) 絶縁膜形成用材料及び絶縁膜の形成方法
JP5324734B2 (ja) 誘電体材料とその製造方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JP4756526B2 (ja) 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
TW200409738A (en) Low dielectric constant material and method of processing by CVD
JP2005533880A (ja) チップ製造時における多孔性材料の封止方法およびそのための化合物
US20060134441A1 (en) Siloxane-based polymer and method for forming dielectric film using the polymer
KR100875695B1 (ko) 계면 러프니스 완화막, 계면 러프니스 완화막 형성 재료,이들을 이용한 배선층 및 반도체 장치, 및 반도체 장치의제조 방법
KR100940017B1 (ko) 절연막 재료, 다층 배선 및 그 제조 방법, 및, 반도체장치의 제조 방법
JPWO2005124846A1 (ja) 有機シロキサン膜、それを用いた半導体装置、及び、平面表示装置、並びに、原料液
US6908977B2 (en) Siloxane-based resin and method of forming an insulating film between interconnect layers of a semiconductor device using the same
JP2004296476A (ja) 半導体装置の製造方法
JP2006526672A (ja) 低k誘電体形成用有機シルセスキオキサン重合体
JP4459096B2 (ja) 半導体装置の製造方法
KR101401419B1 (ko) 저유전 층간 절연물질 및 그 제조방법
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JP4730723B2 (ja) ボラジン系樹脂の製造方法
JP5540416B2 (ja) ボラジン系樹脂組成物及びその製造方法、絶縁被膜及びその形成方法、並びに電子部品
JP2007266460A (ja) 半導体装置およびその製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4461215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term