JP3778045B2 - 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置 - Google Patents

低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置 Download PDF

Info

Publication number
JP3778045B2
JP3778045B2 JP2001311405A JP2001311405A JP3778045B2 JP 3778045 B2 JP3778045 B2 JP 3778045B2 JP 2001311405 A JP2001311405 A JP 2001311405A JP 2001311405 A JP2001311405 A JP 2001311405A JP 3778045 B2 JP3778045 B2 JP 3778045B2
Authority
JP
Japan
Prior art keywords
group
dielectric constant
low dielectric
hydrogen atom
constant material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001311405A
Other languages
English (en)
Other versions
JP2003119289A (ja
JP2003119289A5 (ja
Inventor
英治 信時
輝彦 熊田
利之 豊島
直紀 保田
偉 長江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001311405A priority Critical patent/JP3778045B2/ja
Priority to US10/266,794 priority patent/US6924240B2/en
Publication of JP2003119289A publication Critical patent/JP2003119289A/ja
Priority to US11/107,800 priority patent/US20050181628A1/en
Publication of JP2003119289A5 publication Critical patent/JP2003119289A5/ja
Application granted granted Critical
Publication of JP3778045B2 publication Critical patent/JP3778045B2/ja
Priority to US12/558,810 priority patent/US8674046B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の層間に用いられる絶縁膜、バリアメタル層またはエッチストッパー層や、電気回路部品の基板などに用いられる低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜や半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置の高集積化および高速化に対する要求は、ますます高くなりつつあり、このような高集積化および高速化に対応するために、従来のアルミニウム合金に替えてより低抵抗な導電層の材料、すなわち配線材料の検討や、従来の酸化シリコンに替えてより低い誘電率をもつ絶縁層の材料の検討がなされている。
【０００３】
特に、半導体装置の構造的な最小寸法が０．１８μｍ程度より小さくなると、上記材料が半導体装置の配線に必要になることが、例えば、刊行物１｛Ｃｕ配線技術の最新の展開：新宮原正三、粟谷信義、上野和良、三沢信祐編集（リアライズ社、１９９８年発行）｝に記載されている。
図５は、上記刊行物に記載された半導体装置における２層の銅配線構造を示す断面図である。図において、１はシリコン基板、２は第１の配線形状に相当する凹部３を有する第１の絶縁層であり、第１の絶縁層２としては誘電率４．２のシリコン酸化膜や誘電率３．２〜３．５のフッ素含有シリコン酸化膜が用いられており、さらに、誘電率２．８以下の、より低誘電率のシリコン系無機高分子材料、有機系高分子材料、フッ素含有アモルファス炭素膜または多孔質酸化シリコン膜等が検討されている。
４は凹部３の底面および側面の内壁を被覆する拡散防止機能を有する第１の導電性被膜であり、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等や、これらの窒化物にシリコンを含有する３元系のバリアメタル等が用いられる。
【０００４】
５は第１の導電性被膜４で被覆された凹部３を充填するように形成された第１の銅の導電層、６は銅の拡散防止機能を有する第１の絶縁膜であり、この第１の絶縁膜６としては窒化シリコンが用いられている。
７は第２の絶縁層であり、第１の絶縁層２と同様の材料が用いられている。第１の絶縁膜６および第２の絶縁層７を通して孔８が形成され、孔８の底面および側面は拡散防止機能を有する第２の導電性被膜９で被覆され、第１の銅の導電層５に接している。第２の導電性被膜９で被覆された孔８は第２の銅の導電層１０が充填されている。
１１は第２の絶縁層７に形成され、第２の配線形状に相当する凹部１２の内壁を被覆する拡散防止機能を有する第３の導電性被膜である。第３の導電性被膜１１で被覆された凹部１２には第３の銅の導電層１３が充填されている。第２の導電性被膜９および第３の導電性被膜１１は第１の導電性被膜４と同様の材料で形成される。第３の銅の導電層１３上面は銅の拡散防止機能を有する窒化シリコンからなる第２の絶縁膜１４で被覆されている。
すなわち、第１の銅の導電層５と第３の銅の導電層１３は下層および上層の配線であり、第２の銅の導電層１０は上下の配線を電気的に接続している。図５は２層配線を示したが、多層配線の場合この構造を繰り返し積層することとなる。
【０００５】
図５の配線構造形成法はいわゆるダマシンプロセスとよばれ、以下のような形成法である。
第１の絶縁層２に配線形状に相当する凹部３を形成し、その表面にバリアメタルである第１の導電性被膜４を成膜する。
つぎに銅を成膜して凹部３に埋め込む第１の銅の導電層５を形成する。凹部３以外にも銅が成膜されるが、ＣＭＰ（ケミカルメカニカルポリッシュ）により余分な銅およびバリアメタルを研磨することにより除去し、凹部３のみに銅を残すことにより第１の銅の導電層５を形成する。これにより底部および側壁を第１の導電性被膜層４で被覆した下層の銅配線が形成される。
次に、窒化シリコン膜（図示していない）を成膜し、第１の絶縁膜６をさらに成膜して積層する。
【０００６】
窒化シリコン膜および第１の絶縁膜６に、第２の配線形状に相当する凹部１２と第１の銅の導電層５に達する孔８を形成する。
さらに凹部１２および孔８の表面にバリアメタルとして各々第２および第３の導電性被膜９、１１を成膜し、さらに上記のように銅を成膜して凹部１２および孔８に埋め込み、ＣＭＰ研磨により余分な銅およびバリアメタルを除去して上層の配線形状を形成する。この後、第２の絶縁膜１４を成膜する。
【０００７】
上記配線構造を有する半導体装置において、第１、第２の絶縁層、第１、第２の絶縁膜として、酸化シリコンやフッ素含有酸化シリコンより低誘電率である高分子や多孔質酸化シリコンを用いる場合、これらの材料は従来の酸化シリコンに比べ熱伝導性が悪く、配線における発熱により半導体装置の温度上昇を招くため、配線および装置の信頼性劣化が懸念されている。
【０００８】
図６は、刊行物２｛Ｓｙｍｐｏｓｉｕｍｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ８３〜８４頁（１９９７）：Ｗ．Ｙ．Ｓｈｉｈ、 Ｍ．Ｃ．Ｃｈａｎｇ、 Ｒ．Ｈ．Ｈａｖｅｍａｎｎ Ｊ．Ｌｅｖｉｎｅ｝に記載された半導体装置における配線構造の断面図であり、熱伝導の問題を改善するために、上記第１、第２の絶縁層に各々２種類の絶縁材料を用いる配線構造を示す。
すなわち、配線を形成する階層の絶縁層１５および１６に、高分子材料等の低誘電率材料を用い、孔８を形成する階層の絶縁層および第１の銅の配線５と基板１との間の階層を構成する絶縁層１７、１８には、熱伝導の良好な従来の配線形状の階層の絶縁層に用いた酸化シリコンを用いて熱伝導を改良している。
【０００９】
しかしながら、半導体装置における集積回路の高集積化にともなう配線形状の微細化、チップ面積増大による配線長の増大により、配線における伝達信号の遅延が装置の高速化を決定する主因になりつつあることが上記刊行物１に記載されている。
これを改善するためには、配線抵抗の低減、および配線間の静電容量、すなわち配線容量低減のために絶縁膜の低誘電率化が必要である。配線材料ではアルミニウム合金にかえて銅が適用され始めている。また層間絶縁膜では誘電率４．２のシリコン酸化膜にかえて誘電率３．２から３．５のフッ素含有シリコン酸化膜いわゆるＳｉＯＦが使用され始めている。
【００１０】
しかし、ＳｉＯＦで層間絶縁膜を形成する場合は、従来のものに比べて層間絶縁膜の誘電率が低くなるものの、誘電率が３．２〜３．５程度であり、したがって配線間の容量低減や配線の信号伝播遅延の防止等が十分に図られていない。
また、有機化合物材料で層間絶縁膜を形成する場合は、ポリイミドにフッ素原子を導入した膜やアリールエーテル系高分子で誘電率２．７が達成されているがまだまだ不十分である。
そしてパリレンの蒸着膜では誘電率２．４を達成できるが耐熱性が２００〜３００℃程度しか得られないため、半導体素子の製造プロセスに制限を加えてしまう。
また、多孔質のＳｉＯ２膜において誘電率２．０〜２．５の値が報告されているが、気孔率が高いため機械的強度（ＣＭＰ研磨プロセス耐性）が弱く、また、気孔径がばらつくという問題がある。
【００１１】
さらに、これら高分子材料および多孔質ＳｉＯ２膜は、従来のＳｉＯ２層間絶縁膜よりも熱伝導性が劣るため、配線温度上昇による配線寿命劣化（エレクトロマイグレーション）が懸念されている。
【００１２】
また、銅は電界によりこれらの絶縁膜中を拡散するため、銅配線を適用する場合、銅の表面を拡散防止膜で被覆する必要がある。
銅配線の上面および側壁は導電性のバリアメタルを被覆し、上面は絶縁性の窒化シリコンで被覆しているが、この窒化シリコン膜の誘電率は７程度であり、バリアメタルの抵抗は銅よりもはるかに高く、その結果配線全体の抵抗値は増加するため、半導体装置の高速化が制限されるという問題点があった。
また、低誘電率絶縁膜を用いる場合には信頼性劣化をさけるため熱伝導の良好な従来の酸化シリコン膜を、上下配線を接続する接続孔の階層に用いるため、さらに配線容量が増加することとなる。これらの配線容量増加は信号遅延を引き起こし半導体装置の高速化が制限されるという問題点があった。
【００１３】
【発明が解決しようとする課題】
上記のような問題点を解決する、低誘電率と耐熱性を有する材料として、無機または有機材料の分子中に、ボラジン骨格系分子を有する低誘電率材料が、特開２０００―３４０６８９号公および特開２００１―１５４９６号公報に記載されている。しかし、上記低誘電率材料は、加水分解性を有していることから、耐水性という観点に課題があった。
【００１４】
本発明は、かかる課題を解決するためになされたものであり、特に耐水性に優れた低誘電率材料を得ることを目的とする。
また、特に耐水性に優れた絶縁膜および高速動作可能で信頼性に優れた半導体装置を得ることを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る第１の低誘電率材料の製造方法は、化学式（１―１）
【００１６】
【化５】
Figure 0003778045
【００１７】
で示される式中のホウ素原子もしくは窒素原子が備える手、あるいはＲ１〜Ｒ６の少なくとも１つが備える手が結合手となってボラジン環が結ばれたボラジン骨格系構造が含有された材料を準備し、これを熱処理して、上記ボラジン骨格系構造が繰り返されたオリゴマーまたはポリマーとするものである。
（上式中、上記結合手以外のＲ１〜Ｒ６は、水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基、アルキルホスフィノ基またはＳｉ（ＯＲ７）（ＯＲ８）（ＯＲ９）であって、少なくとも１つは水素原子ではなく、Ｒ７〜Ｒ９は水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アミノ基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基またはアルキルホスフィノ基である。）
【００１８】
本発明に係る第２の低誘電率材料の製造方法は、化学式（１―２）で示される分子が含有された材料を熱処理して、ボラジン骨格系構造が繰り返されたオリゴマーまたはポリマーとするものである。
【００１９】
【化６】
Figure 0003778045
【００２０】
（上式中、Ｒ１〜Ｒ６は、水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基、アルキルホスフィノ基またはＳｉ（ＯＲ７）（ＯＲ８）（ＯＲ９）であって、少なくとも１つは水素原子ではなく、Ｒ７〜Ｒ９は水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アミノ基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基またはアルキルホスフィノ基である。）
【００２１】
本発明に係る第１の低誘電率材料は、無機または有機材料の分子中に、下記化学式（２）ないし化学式（４）のいずれかで示されるボラジン骨格系構造を、少なくとも１つ有するオリゴマーまたはポリマーである。
【００２２】
【化７】
Figure 0003778045
【００２３】
（上式中、Ｒ１〜Ｒ４は、水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基、アルキルホスフィノ基またはＳｉ（ＯＲ７）（ＯＲ８）（ＯＲ９）であって、少なくとも１つは水素原子ではなく、Ｒ７〜Ｒ９は水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アミノ基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基またはアルキルホスフィノ基である。）
【００２４】
本発明に係る第２の低誘電率材料は、下記化学式（２）ないし化学式（４）のいずれかで示される第１のボラジン骨格系構造における水素原子と、下記化学式（２）ないし化学式（４）のいずれかで示される第２のボラジン骨格系構造における水素原子とを共に脱離して、上記第１のボラジン骨格系構造と上記第２のボラジン骨格系構造とを結合することにより得られる第３のボラジン骨格系構造を有するオリゴマーまたはポリマーである。
【００２５】
【化８】
Figure 0003778045
【００２６】
（上式中、Ｒ１〜Ｒ４は、水素原子、少なくとも水素原子を１つ含む炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基、アルキルホスフィノ基、Ｓｉ（ＯＲ７）（ＯＲ８）（ＯＲ９）のいずれかであって、上記Ｒ １ 〜Ｒ ４ の少なくとも１つは水素原子ではなく、上記Ｒ７〜Ｒ９は水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アミノ基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基またはアルキルホスフィノ基である。）
【００２７】
本発明に係る第１の絶縁膜は、上記第１または第２の低誘電率材料を用いたものである。
【００２８】
本発明に係る第１の半導体装置は、上記第１の絶縁膜を有するものである。
【００２９】
本発明に係る第２の絶縁膜は、上記第１の絶縁膜は絶縁材料からなり、上記絶縁材料が、アモルファス状のものである。
【００３０】
本発明に係る第３の絶縁膜は、上記第１の絶縁膜は絶縁材料からなり、上記絶縁材料が、微結晶とアモルファスの混合物からなるものである。
【００３５】
【発明の実施の形態】
実施の形態１．
本発明の第１の実施の形態の低誘電率材料の製造方法は、上記化学式（１―１）または化学式（１―２）で示される材料を出発材料として、熱処理による縮合反応によりボラジン骨格系構造を含むオリゴマーまたはポリマーを合成する方法である。
なお、上記化学式（１―１）で示される材料は、上式中、Ｒ１〜Ｒ６の少なくとも１つが結合手となって、無機または有機材料の分子中にボラジン骨格系構造が導入されているが、上記結合手とは、上式中、Ｒ１〜Ｒ６の具体的な例として示される置換基ではなく、他の分子と結合可能な状態である場合を指す。
【００３６】
本実施の形態の低誘電率材料の製造は、例えば、刊行物３｛繊維と工業、第５２巻、８号、３４１〜３４６頁、１９９６年：木村良晴｝や刊行物４｛Ｐａｉｎｅ＆Ｓｎｅｄｄｏｎ，ＲｅｃｅｎｔＤｅｖｅｌｏｐｍｅｎｔｓ ｉｎ Ｂｏｒａｚｉｎｅ．ＢａｓｅｄＰｏｌｙｍｅｒｓ，"Ｉｎｏｒｇａｎｉｃ ａｎｄ Ｏｒｇａｎｏｍｅｔａｌｌｉｃ Ｐｏｌｙｍｅｒｓ”：Ａｍｅｒｉｃａｎ Ｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ（１９９４）ｐ３５８〜３７４｝などに従っておこなう。
すなわち、ボラジンを出発原料として、これを加熱して縮合反応を行なわせる方法、あるいは一旦プレポリマを合成してプレポリマを重合する方法などにより得ることができる。
上記合成においては、ボラジン原料、ボラジン系プレポリマを均一に分散または溶解できる、例えば、メタノール、エタノール、プロパノール、ブタノール等の各種アルコール、アセトン、ベンゼン、トルエン、キシレン等有機溶媒が使用される。
【００３７】
実施の形態２．
本発明の第２の実施の形態の低誘電率材料は、無機または有機材料の分子中に、上記化学式（２）ないし化学式（４）で示されるボラジン骨格系構造を有するオリゴマーまたはポリマー材料で、酸化シリコンやフッ素含有シリコンより誘電率が低く、耐水性に優れ、銅の拡散防止機能を有する窒化ホウ素を主成分とするもので、銅の拡散を防止できる。
【００３８】
本実施の形態の低誘電率材料の分子中に含まれる、ボラジン骨格を有する化学構造の具体例を、図７〜４４の、化学式（５）〜（１１６）に示す。
なお、図７〜４４は、本実施の形態の低誘電率材料に係わる、分子中にボラジン骨格系分子を有する材料のボラジン骨格を示す化学式である。
【００３９】
本発明の第２の実施の形態の別の低誘電率材料は、無機または有機材料の分子中に、上記化学式（２）ないし化学式（４）のいずれかで示される第１のボラジン骨格系構造の水素と、上記化学式（２）ないし化学式（４）のいずれかで示される第２のボラジン骨格系構造の水素原子を脱離して結合することにより得られる第３のボラジン骨格系構造を有する材料で、例えば上記化学式（２５）〜化学式（２８）で示されるボラジン骨格系構造を有する材料である。
【００４０】
本実施の形態の低誘電率材料において、低誘電率化が達成できるのは、ボラジン骨格のイオン性電子構造により電子分極が低減されることによる。
また、上記低誘電率材料の、耐熱化が達成できるのは、述べるまでもなく有機系高分子材料と比較して耐熱性に優れた無機高分子系材料を用いているためである。
【００４１】
また、上記低誘電率材料の、耐水性が達成できるのは、上記化学式（２）〜（４）において、Ｒ１〜４が水素以外の置換基であると、ボラジン骨格におけるホウ素原子または窒素原子と強固に結合するので、水との反応を疎外するからである。
つまり、ホウ素原子または窒素原子と結合した水素原子が容易に加水分解されるため、本実施の形態の低誘電率材料においては、上記化学式（２）〜（４）におけるＲ１〜Ｒ４の少なくとも１つが水素以外の置換基である必要がある。
特に、窒素原子に比べて、ホウ素原子に結合した水素原子の加水分解反応が容易であるため、ホウ素に結合した置換基が水素以外であるのが望ましい。
また、本実施の形態の低誘電率材料において、分子中に含有されるボラジン骨格の置換基が、どの程度水素以外の置換基であるのが耐水性の観点から望ましいかであるが、上記置換基の全てが水素原子以外の、上記化学式（２）〜（４）に示された基である場合を非水素置換１００％とすると、上記全置換基の３０〜４０％が水素原子以外の、上記化学式（２）〜（４）に示された基で置換された場合（非水素置換３０〜４０％の場合）に、非水素置換１００％の場合と同等の耐水性が得られる。
また、窒化ホウ素にフッ素（Ｆ）を含有させることによって、さらに低誘電率とすることができ、低誘電率の絶縁層を得ることができる。
【００４２】
実施の形態３．
本発明の第３の実施の形態の絶縁膜は、上記第２の実施の形態の低誘電率材料を薄膜に成膜することによって得られ、半導体層間絶縁膜に適用することができ、この半導体層間絶縁膜を適用することによって優れた半導体デバイスを製造することができる。
上記第２の実施の形態の低誘電率材料を半導体装置用層間絶縁膜等、膜として用いる場合、基板への塗布は、スプレーコート法、ディップコート法、スピンコート法等で行われる。この時、作成するワニスは、本発明の低誘電率材料と他材料との混合系でも良い。
【００４３】
また、半導体装置用の層間絶縁膜など膜として用いる場合、その絶縁膜である薄膜の作製は、例えば、刊行物５｛Ｓ．Ｖ．Ｎｇｕｙｅｎ，Ｔ．Ｎｇｕｙｅｎ，Ｈ．Ｔｒｅｉｃｈｅｌ，Ｏ．Ｓｐｉｎｄｌｅｒ；Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１４１，Ｎｏ．６，ｐ１６３３〜１６３８（１９９４）｝、刊行物６｛Ｗ．Ｆ．Ｋａｎｅ，Ｓ．Ａ．Ｃｏｈｅｎ，Ｊ．Ｐ．Ｈｕｍｍｅｌ，Ｂ．Ｌｕｔｈｅｒ；Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１４４，Ｎｏ．２，ｐ６５８〜６６３（１９９７）｝、刊行物７｛Ｍ．Ｍａｅｄａ，Ｔ．Ｍａｋｉｎｏ；Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．２６，Ｎｏ．５，ｐ６６０〜６６５（１９８７）｝などに従って行える。
すなわち、ジボラン（Ｂ２Ｈ６）とアンモニア（ＮＨ３）とメタン、またはボラジン（Ｂ３Ｎ３Ｈ６）とチッ素（Ｎ２）とメタンとを原料として、これを化学的気相成長法（ＣＶＤ法）に適用して縮合反応を行なわせる方法などにより得ることができる。
低誘電率基板としてバルク体で用いる場合は、鋳型に流し込んで成形し、熱処理する。この時、作成するバルク体は、本発明の第２の実施の形態の低誘電率材料と他材料との混合系でも良い。
本実施の形態の絶縁膜は、半導体装置用の層間絶縁膜、バリアメタル層もしくはエッチストッパー層、またはＩＣ基板など各種電子部品に応用することができる。
【００４４】
実施の形態４．
本発明の第４の実施の形態の半導体装置は、上記実施の形態２の低誘電率材料を用いた絶縁材料からなる絶縁層（膜）を用いたものである。
例えば、配線となる第１の銅の導電層を有する第１の絶縁層と、配線となる第３の銅の導電層を有する第３の絶縁層とが、第１の銅の導電層と第３の銅の導電層を連通する第２の銅の導電層を有する第２の絶縁層を介して半導体基板表面上に積層されたもので、上記第１の銅の導電層は下層、第３の銅の導電層は上層の配線で、上記第２の銅の導電層は上下配線を電気的に接続したもので、本実施の形態においては、特に上記第１の絶縁層、第２の絶縁層および第３の絶縁層の少なくともいずれかが、上記第２の実施の形態の低誘電率材料を用いた絶縁材料からなる絶縁層を用いたものである。
【００４５】
本実施の形態の別の半導体装置は、配線となる第１の銅の導電層を有する第１の絶縁層と、配線となる第３の銅の導電層と上記第１の銅の導電層と第３の銅の導電層を連通する第２の銅の導電層とを有する第２の絶縁層とが、絶縁膜を介して半導体基板表面上に積層され、上記絶縁膜にも上記第２の銅の導電層が貫通しているもので、上記第１の銅の導電層は下層、第３の銅の導電層は上層の配線で、上記第２の銅の導電層は上下配線を電気的に接続したもので、本実施の形態においては、特に上記絶縁膜が、上記第２の実施の形態の低誘電率材料を用いた絶縁材料からなるものである。
【００４６】
本実施の形態に示すように、上記半導体装置においては、絶縁層（絶縁膜）が、酸化シリコンと窒化シリコンの積層膜に替えて、上記第２の実施の形態の低誘電率材料を用いた絶縁材料からなるために、配線容量を低減することが可能である。
また、絶縁層（絶縁膜）が、銅の拡散防止機能を有する、上記第２の実施の形態の低誘電率材料を用いた絶縁材料からなるため、接続孔部分にバリアメタル層を使用する必要がなく、低抵抗な配線を得ることができ、半導体装置を高速動作させることができる。
なお、本実施の形態において、第１〜第３の導電層を銅で形成しているので、アルミニウムを用いた場合に比べて、配線遅延を低減できるが、これに限定されるものではない。
【００４７】
【実施例】
実施例１．
可溶性のポリ（Ｂ―トリメチルボラジレン）の合成を、Ｆａｚｅｎ等の方法（Ｆａｚｅｎ等，Ｃｈｅｍ．Ｍａｔｅｒ．Ｖｏｌ．７，ｐ１９４２，１９９５）を参考にして行った。
すなわち、溶媒としてテトラグライムを用い、Ｂ―トリメチルボラジンをＡｒガス中で、撹拌脱ガスしながら２２０℃で２週間加熱し、高粘性液体を得た。これをエバポレーションして、白色粉末の本発明の実施例の低誘電率材料を得た。この材料は、図４５における化学式（１１７）で表される化学構造を持ち、平均分子量（Ｍｎ）は約７５００程度であった。図４５は本発明の実施例の低誘電率材料の化学式である。
【００４８】
上記材料をアセトンに溶解・分散し、金を対向電極として蒸着した石英板上にスピンコート法で塗布し、塗膜を１００℃で１０分間乾燥および４００℃で１０分間加熱して本発明の実施例の絶縁膜を得た後、その上に金を主電極として蒸着した。４００℃で１０分間加熱された塗膜は、ポリ（Ｂ―メチルボラジレン）の部分橋架けした構造体である。
【００４９】
実施例２．
可溶性のポリ（Ｂ―トリエチルボラジレン）の合成を、実施例１と同様にして行った。
すなわち、溶媒としてテトラグライムを用い、Ｂ―トリエチルボラジンをＡｒガス中で、撹拌脱ガスしながら２２０℃で２週間加熱し、高粘性液体を得た。これをエバポレーションして、白色粉末の本発明の実施例の低誘電率材料を得た。
この材料は、図４５における、化学式（１１８）で表される化学構造を持ち、平均分子量（Ｍｎ）は約５５００程度であった。
実施例１と同様にしてスピンコート法で塗布し、塗膜を１００℃で１０分間乾燥）して本発明の実施例の絶縁膜を得た後、実施例１と同様にしてその上に金を主電極として蒸着した。
【００５０】
実施例３．
Ｎａｒｕｌａらの方法（Ｃ．Ｋ．Ｎａｒｕｌａ，Ｒ．Ｓｃｈａｅｆｆｅｒ，Ｒ．Ｔ．Ｐａｉｎｅ，Ａ．Ｋ．Ｄａｔｙｅ，Ｗ．Ｆ．Ｈａｍｍｅｔｔｅｒ；Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１０９，ｐ５５５６，１９８７）で合成されたポリ（メチルボラジニルアミン）の本発明の実施例の低誘電率材料の白色粉末を用い、これをアセトンに分散し、実施例１と同様にしてスピンコート法で塗布し、塗膜を１００℃で１０分間乾燥）して本発明の実施例の絶縁膜を得た後、実施例１と同様にしてその上に金を主電極として蒸着した。
【００５１】
実施例４．
木村の方法（Ｙ．Ｋｉｍｕｒａ等；Ｃｏｍｐｏｓｉｔｅｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｖｏｌ．５１，ｐ１７３，１９９４）で、本発明の実施例の低誘電率材料である、ポリ（Ｂ―メチルアミノボラジン）の白色粉末を合成し、これをアセトンに分散して、実施例１と同様にしてスピンコート法で塗布し、塗膜を１００℃で１０分間乾燥して本発明の実施例の絶縁膜を得た後、実施例１と同様にしてその上に金を主電極として蒸着した。
【００５２】
上記実施例１〜４で得た絶縁膜について、２５℃でインピーダンスアナライザ（ヒューレットパッカード社製：４１９１Ａ）を用いて１ＭＨｚで比誘電率を測定した。また、耐水性を確かめるために、上記誘電率の経時変化を評価し、測定結果を表１にまとめて示す。
【００５３】
比較例
また、実施例１〜４の比較例として、ポリボラジレンを用いて実施例１と同様に絶縁膜を得、上記と同様の測定を行った。
【００５４】
【表１】
Figure 0003778045
【００５５】
実施例１〜４で得た絶縁膜は、何れも比誘電率２．４以下であり、これらの結果から低誘電率の基板を得ることのできることがわかった。
また、これら高分子ボラジン系化合物は何れも、１０００℃〜１２００℃に加熱して、グラファイト化でき（梶原鳴雪監修、「無機高分子の応用展望」、ｐ７０、１９９０年）、４５０℃の耐熱性は充分に保有している。
また、実施例１〜４で得た塗膜は、比誘電率の経時変化がなく、耐水性に優れていることがわかった。
【００５６】
実施例５．
図１は、本発明の実施例の半導体装置の配線構造を示す断面図である。図において、１はシリコンからなる半導体基板、１９は酸化シリコンよりなる絶縁層、２０は絶縁層１９上に形成された、上記実施の形態２の低誘電材料である、ポリ（Ｂ―メチルアミノボラジン）の架橋高分子からなる厚さ０．３μｍの絶縁層で、絶縁層１９と絶縁層２０とによって第１の絶縁層が構成されている。
絶縁層２０には幅が０．２μｍで深さが０．２μｍである第１の配線形状に相当する第１の凹部３が形成されている。５は凹部３に充填された第１の銅の導電層、２１は絶縁層２０および第１の銅の導電層５上に形成され、上記実施の形態２の低誘電材料である、ポリ（Ｂ―メチルアミノボラジン）の架橋高分子からなる厚さ０．５μｍの第２の絶縁層で、第２の絶縁層２１には第１の銅の導電層５に達する直径０．１５μｍの孔８が形成されており、第２の銅の導電層１０として銅が、第１の銅の導電層５に接するように充填されている。
２２は絶縁層２１の上に形成された第３の絶縁層で、絶縁層２０と同じ組成であり、また、厚さ０．２μｍである。第３の絶縁層２２には深さが０．２μｍである第２の配線形状に相当する第２の凹部１２が形成され、底面は絶縁層２１に達し、凹部１２には、銅が充填され第３の銅の導電層１３が形成されている。
２３は絶縁層２２および第３の銅の導電層１３上に形成され、絶縁層２１と同じ組成を有する絶縁膜である。
【００５７】
このように構成された半導体装置においては、第１の銅の導電層５、第２の銅の導電層１０および第３の銅の導電層１３すべてが上記実施の形態２の低誘電率材料を用いた絶縁材料からなる絶縁層２０、２１、２２または２３に接している。このような構造をとるため、上記導電層からの銅の拡散を防止できる。
絶縁層２０、２１、２２および２３の誘電率は２．２であり、またバリアメタル層を必要としないために、図６に示した従来の配線構造よりも配線容量を低減することが可能であり、半導体装置の高速動作が可能になる。
【００５８】
実施例６．
図２は、本発明の実施例の半導体装置の配線構造を示す断面図である。図において、２０ａは絶縁層１９上に形成され、上記実施の形態２の低誘電材料である、ポリ（Ｂ―メチルアミノボラジン）の架橋高分子のアモルファス状の材料からなる厚さ０．３μｍの絶縁層で、絶縁層１９と２０ａによって第１の絶縁層が構成されている。
絶縁層２０ａには幅が０．２μｍで深さが０．２μｍである第１の配線形状に相当する第１の凹部３が形成されている。５は凹部３に充填された第１の銅の導電層、２１ｂは絶縁層２０ａおよび第１の銅の導電層５上に形成され、実施の形態２の低誘電材料である、ポリ（Ｂ―メチルアミノボラジン）の架橋高分子の微結晶とアモルファス構造の混在する材料からなる、厚さ０．５μｍの第２の絶縁層で、絶縁層２１ｂには第１の銅の導電層５に達する直径０．１５μｍの孔８が形成されており、第２の銅の導電層１０として銅が、第１の銅の導電層５に接するように充填されている。
２２ａは絶縁層２１ｂの上に形成された第３の絶縁層で、絶縁層２０ａと同じ材料であり、また、厚さ０．２μｍである。絶縁層２２ａには深さが０．２μｍである第２の配線形状に相当する第２の凹部１２が形成され、底面は絶縁層２１ｂに達し、凹部１２には、銅が充填され第３の銅の導電層１３が形成されている。２３ｂは絶縁層２２ａおよび第３の銅の導電層１３上に形成され、絶縁層２１ｂと同じ材料からなる絶縁膜である。
【００５９】
このように構成された半導体装置においては、第１の銅の導電層５、第２の銅の導電層１０および第３の銅の導電層１３すべてが実施の形態２の低誘電率材料を用いた絶縁材料からなる絶縁層２０、２１、２２または２３に接している。このような構造をとるため、上記導電層からの銅の拡散を防止できる。
絶縁層２０ａおよび２２ａの誘電率は２．２であり、絶縁層２１ｂおよび２３ｂは誘電率が２．３であり、またバリアメタル層を必要としないために、図６に示した従来の配線構造よりも配線容量を低減することが可能であり、半導体装置の高速動作が可能になる。
【００６０】
実施例７．
図３は、本発明の実施例の半導体装置の配線構造を示す断面図である。図中、２５は絶縁層１９上に形成され、アリールエーテル系高分子材料からなる厚さ０．２μｍの絶縁層で、絶縁層１９と２５で第１の絶縁層を構成する。絶縁層２５には幅が０．２μｍで、深さが０．２μｍである第１の配線形状に相当する第１の凹部３が形成されている。
凹部３の表面を覆うように拡散防止機能をもつ第１の導電性被膜（バリアメタル層）４が形成されている。バリアメタル層４は窒化タンタルからなり、厚さは凹部３表面部分により異なるが、１０ｎｍから２０ｎｍである。バリアメタル層４で覆われた凹部３内部には銅のが充填されて第１の銅の導電層５が形成されている。
絶縁層２５および第１の銅の導電層５上には、実施の形態２の低誘電材料である、ポリ（Ｂ―メチルアミノボラジン）の架橋高分子の微結晶とアモルファス構造の混在する材料からなる、厚さ０．５μｍの第２の絶縁層２１ｂが形成されている。
絶縁層２１ｂには第１の銅の導電層５に達する直径０．１５μｍの孔８が形成され、銅が第１の銅の導電層５に接するように充填されて第２の銅の導電層１０が形成されている。絶縁層２１ｂの上には、絶縁層２５と同じ材料からなる厚さ０．２μｍの第３の絶縁層２７が形成されている。絶縁層２７には深さが０．２μｍである第２の配線形状に相当する第２の凹部１２が形成され、底面は絶縁層２１ｂに達している。
凹部１２には表面を覆うように拡散防止機能をもつ第２の導電層（バリアメタル層）１１が形成されている。バリアメタル層１１の組成および厚さはバリアメタル層４と同じである。バリアメタル層１１で覆われた凹部１２内部には銅が充填されて第３の銅の導電層１３が形成されている。絶縁層２７および第３の銅の導電層１３上には、絶縁層２１ｂと同じ材料からなる絶縁膜２３ｂが形成されている。
【００６１】
このように構成された半導体装置においては、第１の銅の導電層５、および第３の銅の導電層１３は各々バリアメタル層４および絶縁層２１ｂ、バリアメタル層１１および絶縁膜２３ｂに接している。
また、第２の銅の導電層１０はバリアメタル層１１および絶縁層２１ｂに接している。このような構造をとるために上記導電層からの銅の拡散を防止できる。絶縁層２５、２７の誘電率は２．８であり、絶縁層２１ｂおよび２３ｂの誘電率は２．２であるために、図６に示した従来の配線構造よりも配線容量を低減することが可能であり、半導体装置の高速動作が可能になる。
また、絶縁層２５、２７はアリールエーテル系高分子材料からなる絶縁層であり、絶縁層２１ｂ、２３ｂはポリ（Ｂ―メチルアミノボラジン）の架橋高分子からなる絶縁層であるので、エッチング選択比が良く、形状の良い配線を作製することが可能になる。
【００６２】
この実施の形態では、第２の銅の導電層１０がある階層（絶縁層２１ｂ）をポリ（Ｂ―メチルアミノボラジン）の架橋高分子で形成したが、第１の銅の導電層５、または第３の銅の導電層１３がある階層（絶縁層２５、２７）をポリ（Ｂ―メチルアミノボラジン）の架橋高分子で形成しても、同様の効果が得られる。
【００６３】
実施例８．
図４は、本発明の実施例の半導体装置の配線構造を示す断面図である。図中、２９は酸化シリコンよりなる第１の絶縁層で、絶縁層２９には幅が０．２μｍで深さが０．２μｍである第１の配線形状に相当する凹部３が形成されている。
凹部３の表面を覆うように拡散防止機能をもつ第１の導電性被膜（バリアメタル層）４が形成されている。バリアメタル層４は窒化タンタルからなり、厚さは凹部３表面部分により異なるが、１０ｎｍから２０ｎｍである。バリアメタル層４で覆われた凹部３内部には銅が充填されて、第１の銅の導電層５が形成されている。
絶縁層２９および第１の銅の導電層５の上には、実施の形態２の低誘電材料である、ポリ（Ｂ―メチルアミノボラジン）の架橋高分子の微結晶とアモルファス構造の混在する材料からなる、厚さ０．０５μｍの絶縁膜３０ｂが形成されている。
絶縁膜３０ｂの上には酸化シリコンからなる第２の絶縁層３１が形成され、絶縁層３１には、直径０．１５μｍの孔８と、深さ０．２μｍの第２の配線形状に相当する凹部１２が形成されている。
孔８は、絶縁膜３０ｂおよび絶縁層３１に渡って、第１の銅の導電層５に達するように形成されている。また、孔８および凹部１２の表面を覆うように拡散防止機能をもつ窒化タンタルからなる第２および第３の導電性被膜（バリアメタル層）９，１１が形成されている。バリアメタル層９，１１で覆われた孔８および凹部１２内部には銅が充填されて、第２の銅の導電層１０および第３の銅の導電層１１が形成されている。
絶縁層３１および第３の銅の導電層１１上には、絶縁膜３０ｂと同じ組成の絶縁膜２３ｂが形成されている。
【００６４】
このように構成された半導体装置においては、第１、第２および第３の銅の導電層５、１０および１３はバリアメタル層４、９および１２、絶縁膜３０および２８に接している。
このような構造をとるためにすべての銅の導電層５、１０および１３からの銅の拡散を防止できる。絶縁層２９および３１の誘電率は２．２であり、絶縁膜３０および２８は４．０であるために、図６に示した従来の配線構造よりも配線容量を低減することが可能であり、半導体装置の高速動作が可能になる。
【００６５】
【発明の効果】
本発明の第１の低誘電率材料の製造方法は、耐水性に優れた低誘電率材料を得るという効果がある。
【００６６】
本発明の第２の低誘電率材料の製造方法は、耐水性に優れた低誘電率材料を得るという効果がある。
【００６７】
本発明の第１の低誘電率材料は、耐水性に優れるという効果がある。
【００６８】
本発明の第２の低誘電率材料は、耐水性に優れるという効果がある。
【００６９】
本発明の第１の絶縁膜は、上記第１ないし第２の低誘電率材料を用いたもので、特性の優れた半導体デバイスが得られるという効果がある。
【００７０】
本発明の第１の半導体装置は、上記第１の絶縁膜を有するもので、高速動作が可能であるという効果がある。
【００７１】
本発明の第２の絶縁膜は、上記第１の絶縁膜は絶縁材料からなり、上記絶縁材料が、アモルファス状のもので、製造が容易で、信頼性に優れるという効果がある。
【００７２】
本発明の第３の絶縁膜は、上記第１の絶縁膜は絶縁材料からなり、上記絶縁材料が、微結晶とアモルファスの混合物からなるもので、特に機械強度や耐熱性に優れるという効果がある。
【図面の簡単な説明】
【図１】 本発明の実施例の半導体装置の配線構造を示す断面図である。
【図２】 本発明の実施例の半導体装置の配線構造を示す断面図である。
【図３】 本発明の実施例の半導体装置の配線構造を示す断面図である。
【図４】 本発明の実施例の半導体装置の配線構造を示す断面図である。
【図５】 従来の半導体装置の配線構造を示す断面図である。
【図６】 従来の半導体装置の配線構造を示す断面図である。
【図７】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図８】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図９】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１０】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１１】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１２】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１３】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１４】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１５】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１６】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１７】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１８】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図１９】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２１】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２２】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２３】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２４】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２５】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２６】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２７】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２８】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図２９】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３０】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３１】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３２】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３３】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３４】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３５】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３６】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３７】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３８】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図３９】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図４０】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図４１】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図４２】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図４３】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図４４】 本発明の実施の形態の低誘電率材料の、分子中のボラジン骨格を示す化学式である。
【図４５】 本発明の実施例の低誘電率材料の化学式である。
【符号の説明】
１ 半導体基板、３ 凹部、５ 第１の銅の導電層、８ 孔、１０ 第２の銅の導電層、１２ 凹部、１３ 第３の銅の導電層、１９ 絶縁層（酸化シリコン）、２０ 絶縁層｛ポリ（Ｂ―メチルアミノボラジン）｝、２０ａ 絶縁層｛アモルファス状ポリ（Ｂ―メチルアミノボラジン）｝、２１ 第２の絶縁層｛ポリ（Ｂ―メチルアミノボラジン）｝、２１ｂ 第２の絶縁層｛微結晶とアモルファス状混在ポリ（Ｂ―メチルアミノボラジン）｝、２２ 第３の絶縁層｛ポリ（Ｂ―メチルアミノボラジン）｝、２２ａ 第３の絶縁層｛アモルファス状ポリ（Ｂ―メチルアミノボラジン）｝、２３ 絶縁膜｛ポリ（Ｂ―メチルアミノボラジン）｝、２３ｂ 絶縁膜｛微結晶とアモルファス状の混在ポリ（Ｂ―メチルアミノボラジン）｝、２５ 絶縁層（アリールエーテル系高分子）、２７ 第３の絶縁層（アリールエーテル系高分子）、２９ 第１の絶縁層（酸化シリコン）、３０ｂ 絶縁膜｛微結晶とアモルファス状混在ポリ（Ｂ―メチルアミノボラジン）｝、３１ 第２の絶縁層（酸化シリコン）。

Claims (8)

  1. 化学式（１―１）
    Figure 0003778045
     で示される式中のホウ素原子もしくは窒素原子が備える手、あるいはＲ１〜Ｒ６の少なくとも１つが備える手が結合手となってボラジン環が結ばれたボラジン骨格系構造が含有された材料を準備し、これを熱処理して、上記ボラジン骨格系構造が繰り返されたオリゴマーまたはポリマーとする低誘電率材料の製造方法。
    （上式中、上記結合手以外のＲ１〜Ｒ６は、水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基、アルキルホスフィノ基またはＳｉ（ＯＲ７）（ＯＲ８）（ＯＲ９）であって、少なくとも１つは水素原子ではなく、Ｒ７〜Ｒ９は水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アミノ基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基またはアルキルホスフィノ基である。）
  2. 化学式（１―２）で示される分子が含有された材料を熱処理して、ボラジン骨格系構造が繰り返されたオリゴマーまたはポリマーとする低誘電率材料の製造方法。
    Figure 0003778045
    （上式中、Ｒ１〜Ｒ６は、水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基、アルキルホスフィノ基またはＳｉ（ＯＲ７）（ＯＲ８）（ＯＲ９）であって、少なくとも１つは水素原子ではなく、Ｒ７〜Ｒ９は水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アミノ基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基またはアルキルホスフィノ基である。）
  3. 無機または有機材料の分子中に、下記化学式（２）ないし化学式（４）のいずれかで示されるボラジン骨格系構造を、少なくとも１つ有するオリゴマーまたはポリマーであることを特徴とする低誘電率材料。
    Figure 0003778045
    （上式中、Ｒ１〜Ｒ４は、水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基、アルキルホスフィノ基またはＳｉ（ＯＲ７）（ＯＲ８）（ＯＲ９）であって、少なくとも１つは水素原子ではなく、Ｒ７〜Ｒ９は水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アミノ基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基またはアルキルホスフィノ基である。）
  4. 下記化学式（２）ないし化学式（４）のいずれかで示される第１のボラジン骨格系構造における水素原子と、下記化学式（２）ないし化学式（４）のいずれかで示される第２のボラジン骨格系構造における水素原子とを共に脱離して、上記第１のボラジン骨格系構造と上記第２のボラジン骨格系構造とを結合することにより得られる第３のボラジン骨格系構造を有するオリゴマーまたはポリマーであることを特徴とする低誘電率材料。
    Figure 0003778045
    （上式中、Ｒ１〜Ｒ４は、水素原子、少なくとも水素原子を１つ含む炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基、アルキルホスフィノ基、Ｓｉ（ＯＲ７）（ＯＲ８）（ＯＲ９）のいずれかであって、上記Ｒ １ 〜Ｒ ４ の少なくとも１つは水素原子ではなく、上記Ｒ７〜Ｒ９は水素原子、炭素原子数１〜２０のアルキル基、アリル基、置換アリル基、アルケニル基、アミノ基、アルキルアミノ基、アルコキシル基、チオアルコキシル基、カルボニル基、シリル基、アルキルシリル基、ホスフィノ基またはアルキルホスフィノ基である。）
  5. 請求項３または請求項４に記載の低誘電率材料を用いた絶縁膜。
  6. 請求項５に記載の絶縁膜を有する半導体装置。
  7. 請求項５に記載の絶縁膜は絶縁材料からなり、上記絶縁材料が、アモルファス状であることを特徴とする絶縁膜。
  8. 請求項５に記載の絶縁膜は絶縁材料からなり、上記絶縁材料が、微結晶とアモルファスの混合物からなることを特徴とする絶縁膜。
JP2001311405A 2001-10-09 2001-10-09 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置 Expired - Fee Related JP3778045B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001311405A JP3778045B2 (ja) 2001-10-09 2001-10-09 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
US10/266,794 US6924240B2 (en) 2001-10-09 2002-10-09 Low dielectric constant material, insulating film comprising the low dielectric constant material, and semiconductor device
US11/107,800 US20050181628A1 (en) 2001-10-09 2005-04-18 Process for preparing low dielectric constant material
US12/558,810 US8674046B2 (en) 2001-10-09 2009-09-14 Source material for preparing low dielectric constant material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001311405A JP3778045B2 (ja) 2001-10-09 2001-10-09 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005267805A Division JP4415921B2 (ja) 2005-09-15 2005-09-15 半導体装置

Publications (3)

Publication Number Publication Date
JP2003119289A JP2003119289A (ja) 2003-04-23
JP2003119289A5 JP2003119289A5 (ja) 2005-11-04
JP3778045B2 true JP3778045B2 (ja) 2006-05-24

Family

ID=19130242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001311405A Expired - Fee Related JP3778045B2 (ja) 2001-10-09 2001-10-09 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置

Country Status (2)

Country Link
US (3) US6924240B2 (ja)
JP (1) JP3778045B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288294B2 (en) 2008-06-30 2012-10-16 Mitsubishi Heavy Industries, Ltd. Insulating film for semiconductor device, process and apparatus for producing insulating film for semiconductor device, semiconductor device, and process for producing the semiconductor device

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064088B2 (en) * 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
US20060258176A1 (en) * 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
US7354873B2 (en) * 1998-02-05 2008-04-08 Asm Japan K.K. Method for forming insulation film
US7582575B2 (en) * 1998-02-05 2009-09-01 Asm Japan K.K. Method for forming insulation film
US6924545B2 (en) 2001-03-27 2005-08-02 National Institute Of Advanced Industrial Science Low-dielectric-constant interlayer insulating film composed of borazine-silicon-based polymer and semiconductor device
JP3778045B2 (ja) * 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP2005038971A (ja) * 2003-07-17 2005-02-10 Ebara Corp 半導体装置及びその製造方法
US7148154B2 (en) * 2003-08-20 2006-12-12 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and low film stress
JP4461215B2 (ja) 2003-09-08 2010-05-12 独立行政法人産業技術総合研究所 低誘電率絶縁材料とそれを用いた半導体装置
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US8358011B1 (en) * 2007-09-07 2013-01-22 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US20050282015A1 (en) 2003-12-01 2005-12-22 Teruhiko Kumada Composition for low dielectric material, low dielectric material and method for production thereof
US7088010B2 (en) * 2003-12-18 2006-08-08 Intel Corporation Chip packaging compositions, packages and systems made therewith, and methods of making same
JP4504671B2 (ja) * 2003-12-18 2010-07-14 株式会社日本触媒 アルキルボラジン化合物およびその製造方法
US7208627B2 (en) 2003-12-18 2007-04-24 Nippon Shokubai Co., Ltd Alkylborazine compound and production method for the same
JP4666301B2 (ja) * 2004-01-14 2011-04-06 Ｊｘ日鉱日石エネルギー株式会社 燃料電池用水素の発生方法および燃料電池システム
CN101044603A (zh) * 2004-10-19 2007-09-26 三菱电机株式会社 等离子体cvd装置
JP4785028B2 (ja) * 2004-11-08 2011-10-05 国立大学法人北海道大学 ヘキサアルキルボラジンの製造方法
JP4904030B2 (ja) * 2005-08-24 2012-03-28 株式会社日本触媒 ボラジン化合物の製造方法
KR20080027759A (ko) * 2005-07-07 2008-03-28 마쯔시다덴기산교 가부시키가이샤 다층배선구조 및 그 형성방법
TW200708537A (en) 2005-08-23 2007-03-01 Nippon Catalytic Chem Ind Method for producing a purified borazine compound, method for filling a container with a borazine compound and container for preserving a borazine compound
JP4904032B2 (ja) * 2005-08-30 2012-03-28 株式会社日本触媒 精製ボラジン化合物の製造方法
JP4904029B2 (ja) * 2005-08-23 2012-03-28 株式会社日本触媒 ボラジン化合物の保存方法
CN101310038B (zh) 2005-11-17 2011-05-04 株式会社日本触媒 化学气相沉积成膜用组合物及生产低介电常数膜的方法
JP4497323B2 (ja) 2006-03-29 2010-07-07 三菱電機株式会社 プラズマｃｖｄ装置
US20070296064A1 (en) * 2006-06-22 2007-12-27 Gates Stephen M Electronic structures utilizing etch resistant boron and phosphorus materials and methods to form same
US7718553B2 (en) * 2006-09-21 2010-05-18 Asm Japan K.K. Method for forming insulation film having high density
JP5143397B2 (ja) * 2006-10-30 2013-02-13 株式会社日本触媒 ボラジン化合物の保存方法およびボラジン化合物保存用容器
JP2008189627A (ja) * 2007-02-07 2008-08-21 Nippon Shokubai Co Ltd ボラジン化合物の製造方法
JP2008208049A (ja) * 2007-02-23 2008-09-11 Nippon Shokubai Co Ltd ボラジン化合物の製造方法、及びボラジン化合物
US7781352B2 (en) * 2007-06-06 2010-08-24 Asm Japan K.K. Method for forming inorganic silazane-based dielectric film
JP2009102234A (ja) * 2007-10-20 2009-05-14 Nippon Shokubai Co Ltd 放熱材料形成用化合物
US7651959B2 (en) 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
US7622369B1 (en) 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
JP2010021401A (ja) * 2008-07-11 2010-01-28 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US8765233B2 (en) * 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
JP5213897B2 (ja) * 2010-03-18 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120235304A1 (en) * 2011-03-18 2012-09-20 Globalfoundries Inc. Ultraviolet (uv)-reflecting film for beol processing
JP6007031B2 (ja) * 2012-08-23 2016-10-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10968522B2 (en) * 2018-04-02 2021-04-06 Elwha Llc Fabrication of metallic optical metasurfaces
US10665545B2 (en) * 2018-09-19 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, semiconductor packages and methods of forming the same
JP7197328B2 (ja) 2018-11-05 2022-12-27 株式会社Adeka 薄膜形成用原料及び薄膜の製造方法
CN110129769B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 疏水性的低介电常数膜及其制备方法
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3052641A (en) * 1959-08-03 1962-09-04 United States Borax Chem Boron-nitrogen polymers
US3288726A (en) * 1961-11-30 1966-11-29 American Potash & Chem Corp B-n linked borazene derivatives and their preparation
DE1206899B (de) * 1963-11-29 1965-12-16 Bayer Ag Verfahren zur Herstellung von siliciumhaltigen N, N', N"-Triorgano-B, B', B"-trihydrido-borazolen
JPS6147735A (ja) * 1984-08-11 1986-03-08 Isoji Taniguchi 有機窒化ホウ素重合体の製造法
US4581468A (en) * 1985-05-13 1986-04-08 Ultrasystems, Inc. Boron nitride preceramic polymers
US4801439A (en) * 1986-09-15 1989-01-31 Sri International Catalytic process for making compounds having a non-Lewis acid/base bond between a group IIIA metal and group VA nonmetal
US4906763A (en) * 1987-02-13 1990-03-06 Paciorek Kazimiera J L Boron nitride preceramic polymers
JP2572813B2 (ja) * 1988-05-19 1997-01-16 三菱化学株式会社 ボラジン縮合体焼成物およびその製造方法
US5202399A (en) * 1988-05-24 1993-04-13 Truste Of The University Of Pennsylvania Poly(b-alkenyl-borazine) ceramic precursors
US5204295A (en) * 1989-02-17 1993-04-20 University Of New Mexico Precursors for boron nitride coatings
US5030744A (en) * 1989-03-23 1991-07-09 Tonen Corporation Polyborosilazane and process for producing same
US5502142A (en) * 1990-03-09 1996-03-26 The Trustees Of The University Of Pennsylvania Direct thermal synthesis and ceramic applications of poly(borazylenes)
JPH0413730A (ja) * 1990-05-08 1992-01-17 Tonen Corp 繊維強化有機高分子化合物複合材料
DE4113791A1 (de) 1991-04-26 1992-10-29 Solvay Deutschland Verfahren zur abscheidung einer bor und stickstoff enthaltenden schicht
FR2691150B1 (fr) * 1992-05-15 1994-08-12 Rhone Poulenc Chimie Triéthylnylborazines, leur préparation et leur utilisation notamment pour la préparation de céramique essentiellement à base de nitrure de bore.
US5252684A (en) 1992-11-02 1993-10-12 Zank Gregg A Borazine derivatized hydridopolysilazane polymers
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
JP3789501B2 (ja) 1994-12-14 2006-06-28 ソニー株式会社 半導体装置に用いられる絶縁膜構造の製造方法
FR2757848B1 (fr) * 1996-12-27 1999-03-26 Europ Propulsion Preformes fibreuses gainees d'un revetement bn original, composites les incorporant et leurs preparations
US5855962A (en) * 1997-01-09 1999-01-05 International Business Machines Corporation Flowable spin-on insulator
US6235851B1 (en) * 1997-05-23 2001-05-22 Daicel Chemical Industries, Ltd. Polymerizable adamantane derivatives and process for producing the same
JP4314650B2 (ja) 1998-08-08 2009-08-19 東京エレクトロン株式会社 半導体装置の層間絶縁膜の形成方法
JP3767248B2 (ja) 1999-06-01 2006-04-19 三菱電機株式会社 半導体装置
JP3508629B2 (ja) 1999-06-28 2004-03-22 三菱電機株式会社 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
JP2001015595A (ja) 1999-06-29 2001-01-19 Mitsubishi Electric Corp 半導体装置
TW521386B (en) * 2000-06-28 2003-02-21 Mitsubishi Heavy Ind Ltd Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
US6924545B2 (en) * 2001-03-27 2005-08-02 National Institute Of Advanced Industrial Science Low-dielectric-constant interlayer insulating film composed of borazine-silicon-based polymer and semiconductor device
JP2002317049A (ja) 2001-04-18 2002-10-31 Nippon Shokubai Co Ltd ホウ素含有ポリマー組成物
JP3778045B2 (ja) * 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP4263453B2 (ja) * 2002-09-25 2009-05-13 パナソニック株式会社 無機酸化物及びこれを用いた発光装置
US7625642B2 (en) * 2002-09-26 2009-12-01 Hitachi Chemical Co., Ltd Borazine-based resin, and method for production thereof, borazine based resin composition, insulating coating and method for formation thereof, and electronic parts having the insulating coating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288294B2 (en) 2008-06-30 2012-10-16 Mitsubishi Heavy Industries, Ltd. Insulating film for semiconductor device, process and apparatus for producing insulating film for semiconductor device, semiconductor device, and process for producing the semiconductor device

Also Published As

Publication number Publication date
JP2003119289A (ja) 2003-04-23
US20100004425A1 (en) 2010-01-07
US20050181628A1 (en) 2005-08-18
US6924240B2 (en) 2005-08-02
US8674046B2 (en) 2014-03-18
US20030100175A1 (en) 2003-05-29

Similar Documents

Publication Publication Date Title
JP3778045B2 (ja) 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP3084367B1 (ja) 層間絶縁膜の形成方法及び半導体装置
US7998856B2 (en) Interconnects with a dielectric sealant layer
US6184121B1 (en) Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
TWI300971B (en) Semiconductor device
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
US8017522B2 (en) Mechanically robust metal/low-κ interconnects
JP4461215B2 (ja) 低誘電率絶縁材料とそれを用いた半導体装置
US7442756B2 (en) Polymer for sealing porous materials during chip production
US7144803B2 (en) Methods of forming boron carbo-nitride layers for integrated circuit devices
JP5224738B2 (ja) 低誘電率材料形成用原料
TW200807625A (en) Electronic structures utilizing etch resistant boron and phosphorus materials and methods to form same
US8338290B2 (en) Method for fabricating semiconductor device
JP2005533880A (ja) チップ製造時における多孔性材料の封止方法およびそのための化合物
US20020063338A1 (en) Semiconductor device
TWI254716B (en) Semiconductor device and semiconductor package
US7514709B2 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
JP4415921B2 (ja) 半導体装置
US20050095828A1 (en) Process for sealing plasma-damaged, porous low-k materials
KR20040084737A (ko) 반도체 장치의 제조 방법
JP2000150510A (ja) 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法
JP2012012607A (ja) 低誘電率材料形成用原料
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
JP2000243831A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031023

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060220

R151 Written notification of patent or utility model registration

Ref document number: 3778045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees