JP3767248B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3767248B2
JP3767248B2 JP15360099A JP15360099A JP3767248B2 JP 3767248 B2 JP3767248 B2 JP 3767248B2 JP 15360099 A JP15360099 A JP 15360099A JP 15360099 A JP15360099 A JP 15360099A JP 3767248 B2 JP3767248 B2 JP 3767248B2
Authority
JP
Japan
Prior art keywords
formula
insulating film
interlayer insulating
dielectric constant
borazine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15360099A
Other languages
English (en)
Other versions
JP2000340689A (ja
Inventor
誠 角田
英治 信時
登 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15360099A priority Critical patent/JP3767248B2/ja
Publication of JP2000340689A publication Critical patent/JP2000340689A/ja
Priority to US09/942,626 priority patent/US7029605B2/en
Application granted granted Critical
Publication of JP3767248B2 publication Critical patent/JP3767248B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31511Of epoxy ether
    • Y10T428/31515As intermediate layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体層間絶縁膜を用いた半導体装置に関するものである。
【0002】
【従来の技術】
半導体素子の高速化、高集積化につれて、信号遅延の問題が深刻になりつつある。信号遅延は配線の抵抗Rと配線間ならびに層間の容量Cの積で表されるものである。遅延を最小に抑えるためには、配線抵抗を低下させることと並んで、層間絶縁膜の誘電率を下げることが有効な手段である。
【0003】
そこで最近では、層間絶縁膜の誘電率を低くするために、フッ素原子を導入したシリコン酸化膜(SiOF膜)で層間絶縁膜を形成することが提案されている。また、有機化合物材料は比較的、誘電率を低くすることが可能であるため、フッ素原子を導入したパリレン蒸着膜やポリイミド膜で層間絶縁膜を形成することも提案されている(柴田英毅、電子情報通信学会誌、第80巻、3号、235ページ、1997年)。
【0004】
【発明が解決しようとする課題】
ところが、前者のSiOF膜で層間絶縁膜を形成する場合は、従来のものに比べて層間絶縁膜の誘電率が低くなるものの、誘電率が3.2〜3.5程度であり、したがって配線間の容量低減や配線の信号伝播遅延の防止等が十分に図られていない。
【0005】
また、後者の有機化合物材料で層間絶縁膜を形成する場合は、ポリイミドにフッ素原子を導入した膜やアリールエーテル系高分子で誘電率2.7が達成されているがまだまだ不十分である。そしてパリレンの蒸着膜では誘電率2.4を達成できるが耐熱性が200〜300℃程度しか得られないため、半導体素子の製造プロセスに制限を加えてしまう。
【0006】
また、多孔質のSiO2膜において誘電率2.0〜2.5の値が報告されているが、気孔率が高いため機械的強度(CMP研磨プロセス耐性)が弱く、また、気孔径がばらつくという問題がある。
【0007】
また、これら高分子材料および多孔質SiO2膜は、従来のSiO2層間絶縁膜よりも熱伝導性が劣るため、配線温度上昇による配線寿命劣化(エレクトロマイグレーション)が懸念されている。
【0008】
以上のことから、誘電率が低く、また耐熱性、機械的強度、熱伝導性に優れた層間絶縁膜の開発が切望されている。具体的には、デザインルール0.13μm〜0.10μmにおいて、機械的強度、熱伝導性がSiO2膜と同程度以上かつ誘電率2.4以下、耐熱性(熱分解温度)450℃以上が要求されている。
【0009】
本発明の目的は、耐熱性に優れ、誘電率が低く、半導体素子、電気回路部品などに適用可能な半導体層間絶縁膜を用いた半導体装置を提供することである。
【0010】
【課題を解決するための手段】
本発明に係る半導体装置は、無機または有機材料の分子式中に、下記式(1)、式(2)、式(3)で示される何れかのボラジン骨格系分子を有する材料であって、上記ボラジン骨格系分子を基本単位にして合成された材料を薄膜にして層間絶縁膜として備え、上記層間絶縁膜の誘電率が2.4以下であり、450℃以上の耐熱性を有するものである。
【化5】
Figure 0003767248
【化6】
Figure 0003767248
【化7】
Figure 0003767248
【0011】
【発明の実施の形態】
本発明に係わる、無機または有機材料の分子中にボラジン骨格系分子を有する材料とは、下記式(4)で示されるボラジン(無機ベンゼンあるいはボラゾールとも呼ばれる)を基本単位にして、このボラジンを出発材料として縮合反応により合成されるものであり、合成した材料を薄膜に成膜することによって半導体層間絶縁膜に適用することができ、この半導体層間絶縁膜を適用することによって優れた半導体デバイスを製造することができる。
【0012】
【化8】
Figure 0003767248
【0013】
本発明により耐熱化が達成できるのは、述べるまでもなく有機系高分子材料と比較して耐熱性に優れた無機高分子系材料を用いているためである。
【0014】
また、本発明の材料が低誘電率化を達成できる理由は次のとおりである。
すなわち、一般に材料の誘電率εは電子分極、原子分極、配向分極、界面分極などの分極の総和で表記されるが、本発明に係わる1MHz以上の周波数の高い領域では、界面分極などの寄与はなく、また配向性を示さない材料であれば、誘電率を支配する分極としての電子分極と原子分極だけを考えれば良い。本発明は、電子分極と原子分極の両方の分極率が小さな材料を分子設計によって探索した結果、到達したものである。
【0015】
すなわち、分子分極率αは、
α=α(電子分極)+α(原子分極)
とすると、分子の双極子モーメントμは電場Εと分子の基準座標qの関数として与えられ、双極子モーメントμの電場Εに対する微分から、電子分極と原子分極が下記のように評価できる。
dμ(Ε,q)/dΕ=δμ(Ε,q)/δΕ+δμ(Ε,q)/δq・δq/δΕ
α(電子分極)=δμ(Ε,q)/δΕ
α(原子分極)=δμ(Ε,q)/δq・δq/δΕ
=δμ/δq (δ2E/δqδq)-1δμ/δq
=δμ/δq(κ)-1δμ/δq
このように、原子分極は分子における原子間の結合強度κ(力定数)に反比例するのである。
【0016】
分極率αの具体的な計算について述べる。既に述べたように、フッ素化パリレンの誘電率ε=2.4であることから、下記の式(5)〜式(10)に示すモデル系について分子軌道計算を実施した。計算結果を表1にまとめて示す。
【0017】
【化9】
Figure 0003767248
【化10】
Figure 0003767248
【化11】
Figure 0003767248
【化12】
Figure 0003767248
【化13】
Figure 0003767248
【化14】
Figure 0003767248
【0018】
【表1】
Figure 0003767248
【0019】
表1の結果から明らかなように、分子分極率αは炭化水素系(式(5)、式(6)、式(7))よりもボラジン系(式(8)、式(9)、式(10))の方が小さくなっていることがわかる。つまり、ボラジン系が理論的にも小さい誘電率を示すことがわかる。各系の分子分極率比は、それぞれ
式(8)/式(5)=0.85
式(9)/式(6)=0.88
式(10)/式(7)=0.86
である。
このことは、フッ素化パリレン(式(7))の誘電率εが2.4であるので、そのボラジン系(式(10))の誘電率εが2.0〜2.1になることが予測されることを示している。
【0020】
以上の計算結果から、特に本発明に適用可能な具体的な分子中にボラジン骨格系分子を有する材料としては、以下の分子中に式(11)〜式(17)を含む材料などがあげられる。
【0021】
【化15】
Figure 0003767248
【化16】
Figure 0003767248
【化17】
Figure 0003767248
【化18】
Figure 0003767248
【化19】
Figure 0003767248
【化20】
Figure 0003767248
【化21】
Figure 0003767248
【0022】
本発明の低誘電率材料の作製は、例えば、「木村良晴、繊維と工業、第52巻、8号、341頁、1996年」や「Paine & Sneddon, Recent Developments in Borazine−Based Polymers, ”Inorganic and Organometallic Polymers ・”,p359,American Chemical Society,1994」などに従って行える。すなわち、ボラジンを出発原料として、これを加熱して縮合反応を行なわせる方法、あるいは一旦プレポリマを合成してプレポリマを重合する方法などにより得ることができる。
【0023】
上記合成においては、ボラジン原料、ボラジン系プレポリマ、を均一に分散、溶解できる有機溶媒が使用される。例えば、メタノール、エタノール、プロパノール、ブタノール等の各種アルコール、アセトン、ベンゼン、トルエン、キシレン等である。
【0024】
なお、ボラジンは空気中で自然発火するために取り扱いには注意を要するが、その重合体は熱安定性にも優れたものである。
【0025】
LSI用層間絶縁膜など膜として用いる場合、基板への塗布は、スプレーコート法、ディップコート法、スピンコート法等で行われる。
【0026】
低誘電率基板としてバルク体で用いる場合は、鋳型に流し込んで成形し、熱処理する。
【0027】
本発明による絶縁膜は、LSI素子用層間絶縁膜、IC基板など各種電子部品に応用することができる。
【0028】
【実施例】
本発明の耐熱低誘電率材料を以下の実施例によって具体的に説明する。
実施例1.
可溶性のポリボラジレンの合成を、Fazen等の方法(Fazen等,Polymer Preprints,Vol.32,p544,1991)を参考にして行った。すなわち、ボラジンをArガス中で、撹拌脱ガスしながら70℃でそれぞれ12、24、36、48、60、72時間加熱し、それぞれ低〜高粘性液体を得た。これをエバポレーションして、それぞれ白色粉末A〜Fを得た。サンプルA〜Fの化学構造は、下記の式(18)で表される。
【0029】
【化22】
Figure 0003767248
【0030】
例えば、サンプルBは平均分子量(Mn)が約1,000程度であり、分子式B334である。サンプルFは平均分子量(Mn)が約3,500程度であり、分子式B333である。
【0031】
サンプルA〜Fをアセトンに溶解・分散し、金を対向電極として蒸着した石英板上にスピンコート法で塗布し、塗膜を70℃で10分間乾燥(それぞれ塗膜A〜Fとする)および400℃で10分間加熱(それぞれ塗膜G〜Lとする)した後、その上に金を主電極として蒸着した。塗膜G〜Lは、分子式〜B332で部分橋架けした構造のものである。
【0032】
実施例2.
Narulaらの方法(C.K.Narula,R.Schaeffer,R.T.Paine,A.K.Datye,W.F.Hammetter;J.Am.Chem.Soc.,Vol.109,p5556,1987)で合成されたポリ(アミノ−ボラジニル)の白色粉末を用い、これをアセトンに分散し、実施例1と同様にしてスピンコート法で塗布し、塗膜を70℃で10分間乾燥(塗膜Mとする)した後、実施例1と同様にしてその上に金を主電極として蒸着した。
【0033】
実施例3.
Lynchの方法(A.T.Lynch,L.G.Sneddon;J.Am.Chem.Soc.,Vol.111,p6201,1989)で合成されたB−ビニルボラジンをベンゼンに溶解し、1.6mol%α,α´−アゾビスイソブチロ二トリル(AIBN)存在下、70℃で20時間加熱して、ポリ(B−ビニルボラジン)(平均分子量(Mn)が約10,000程度)のベンゼン溶液を得た。これを実施例1と同様にしてスピンコート法で塗布し、塗膜を70℃で10分間乾燥(塗膜Nとする)した後、実施例1と同様にしてその上に金を主電極として蒸着した。
【0034】
実施例4.
実施例3で用いたB−ビニルボラジン:3molとスチレン:1molをベンゼンに溶解し、実施例3と同様にして、ポリ(スチレン−co−B−ビニルボラジン)(平均分子量(Mn)が約50,000程度)のベンゼン溶液を得た。これを実施例1と同様にしてスピンコート法で塗布し、塗膜を70℃で10分間乾燥(塗膜Oとする)した後、実施例1と同様にしてその上に金を主電極として蒸着した。
【0035】
実施例1〜4で得た塗膜A〜Oについて25℃でインピーダンスアナライザ(ヒューレットパッカード社製:4191A)を用いて1MHzで誘電率を測定した。測定結果を表2にまとめて示す。
【0036】
【表2】
Figure 0003767248
【0037】
実施例1〜4で得た塗膜A〜Oは、何れも誘電率2.4以下であり、これらの結果から低誘電率の基板を得ることのできることがわかった。
またこれら高分子ボラジン系化合物は何れも、1,000℃〜1,200℃に加熱して、グラファイト化することが知られている(梶原鳴雪監修、「無機高分子の応用展望」、p70、1990年)ように、450℃の耐熱性は充分に保有している。
【0038】
【発明の効果】
本発明によれば、誘電率が2.4以下、耐熱性450℃以上の半導体装置用層間絶縁膜が得られ、この絶縁膜をIC基板など半導体素子あるいは電気回路部品へこの低誘電率材料を適用することにより、電気信号の遅延が小さくなるため、デバイスの高速化に対応することができる。

Claims (2)

  1. 無機または有機材料の分子式中に、下記式(1)、式(2)、式(3)で示される何れかのボラジン骨格系分子を有する材料であって、上記ボラジン骨格系分子を基本単位にして合成された材料を薄膜にして層間絶縁膜として備え、上記層間絶縁膜の誘電率が2.4以下であり、450℃以上の耐熱性を有することを特徴とする半導体装置。
    Figure 0003767248
    Figure 0003767248
    Figure 0003767248
  2. ボラジン骨格系分子を基本単位にし、かつ分子式B3N3H4中のBあるいはNによって部分橋架けした下記式(15)の構造を備えた材料を層間絶縁膜とすることを特徴とする請求項1に記載の半導体装置。
    Figure 0003767248
JP15360099A 1999-06-01 1999-06-01 半導体装置 Expired - Fee Related JP3767248B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15360099A JP3767248B2 (ja) 1999-06-01 1999-06-01 半導体装置
US09/942,626 US7029605B2 (en) 1999-06-01 2001-08-31 Low dielectric constant material having thermal resistance, insulation film between semiconductor layers using the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15360099A JP3767248B2 (ja) 1999-06-01 1999-06-01 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005347608A Division JP4232776B2 (ja) 2005-12-01 2005-12-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000340689A JP2000340689A (ja) 2000-12-08
JP3767248B2 true JP3767248B2 (ja) 2006-04-19

Family

ID=15566038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15360099A Expired - Fee Related JP3767248B2 (ja) 1999-06-01 1999-06-01 半導体装置

Country Status (2)

Country Link
US (1) US7029605B2 (ja)
JP (1) JP3767248B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924545B2 (en) * 2001-03-27 2005-08-02 National Institute Of Advanced Industrial Science Low-dielectric-constant interlayer insulating film composed of borazine-silicon-based polymer and semiconductor device
JP2002347163A (ja) * 2001-05-29 2002-12-04 Nippon Shokubai Co Ltd 表面被覆積層体
JP3778045B2 (ja) 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP4535703B2 (ja) * 2002-09-26 2010-09-01 日立化成工業株式会社 絶縁被膜および電子部品
WO2004030070A1 (ja) * 2002-09-26 2004-04-08 Hitachi Chemical Co., Ltd. ボラジン系樹脂及びその製造方法、ボラジン系樹脂組成物、絶縁被膜及びその形成方法、絶縁被膜を備えた電子部品
JP5550118B2 (ja) * 2002-09-26 2014-07-16 日立化成株式会社 ボラジン系樹脂組成物、絶縁被膜及びその形成方法
US20050282015A1 (en) * 2003-12-01 2005-12-22 Teruhiko Kumada Composition for low dielectric material, low dielectric material and method for production thereof
JP4504671B2 (ja) * 2003-12-18 2010-07-14 株式会社日本触媒 アルキルボラジン化合物およびその製造方法
US7208627B2 (en) * 2003-12-18 2007-04-24 Nippon Shokubai Co., Ltd Alkylborazine compound and production method for the same
KR20070065443A (ko) * 2004-10-19 2007-06-22 미쓰비시덴키 가부시키가이샤 플라즈마 cvd 장치
CA2584912A1 (en) * 2004-10-22 2006-05-04 The Regents Of The University Of Michigan Covalently linked organic frameworks and polyhedra
JP4785028B2 (ja) * 2004-11-08 2011-10-05 国立大学法人北海道大学 ヘキサアルキルボラジンの製造方法
TW200628482A (en) 2005-02-03 2006-08-16 Nippon Catalytic Chem Ind Method for producing borazine compound
TW200708537A (en) 2005-08-23 2007-03-01 Nippon Catalytic Chem Ind Method for producing a purified borazine compound, method for filling a container with a borazine compound and container for preserving a borazine compound
WO2007058365A1 (en) * 2005-11-17 2007-05-24 Mitsubishi Electric Corporation Composition for chemical vapor deposition film-formation and method for production of low dielectric constant film
JP4497323B2 (ja) 2006-03-29 2010-07-07 三菱電機株式会社 プラズマcvd装置
KR101474579B1 (ko) * 2007-01-24 2014-12-18 더 리전트 오브 더 유니버시티 오브 캘리포니아 결정형 3d- 및 2d-공유결합성 유기 골격의 합성, 특성분석 및 디자인
JP4915930B2 (ja) * 2007-03-27 2012-04-11 独立行政法人産業技術総合研究所 ボラジン・ジアミン系ポリマー薄膜形成用組成物及びボラジン・ジアミン系ポリマー薄膜の製造方法
JP4915929B2 (ja) * 2007-03-27 2012-04-11 独立行政法人産業技術総合研究所 ボラジン・ジアミン系重合体及びそのための重合性組成物、並びにその製造方法
JP5224738B2 (ja) * 2007-07-02 2013-07-03 三菱電機株式会社 低誘電率材料形成用原料
JP2012012607A (ja) * 2011-07-14 2012-01-19 Mitsubishi Electric Corp 低誘電率材料形成用原料

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5188757A (en) * 1989-02-17 1993-02-23 University Of New Mexico Precursor compositions for conversion to boron nitride
JPH07196372A (ja) 1993-12-29 1995-08-01 Tonen Corp 窒化硼素質セラミックスとその製法
US5855962A (en) 1997-01-09 1999-01-05 International Business Machines Corporation Flowable spin-on insulator
JP3508629B2 (ja) * 1999-06-28 2004-03-22 三菱電機株式会社 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置

Also Published As

Publication number Publication date
JP2000340689A (ja) 2000-12-08
US20020058142A1 (en) 2002-05-16
US7029605B2 (en) 2006-04-18

Similar Documents

Publication Publication Date Title
JP3767248B2 (ja) 半導体装置
JP4662718B2 (ja) 集積回路用途用の低金属多孔質シリカ誘電体
US8674046B2 (en) Source material for preparing low dielectric constant material
CN100383147C (zh) 多官能环状硅氧烷化合物和由该化合物制备的硅氧烷基聚合物和用该聚合物制备介电薄膜的方法
US6162743A (en) Low dielectric constant film and method thereof
US7238627B2 (en) Organosilicate polymer and insulating film therefrom
US20060110940A1 (en) Method of preparing mesoporous thin film having low dielectric constant
EP2177545A1 (en) Polymer for forming insulating film, composition for forming insulating film, insulating film, and electronic device having insulating film
JP3508629B2 (ja) 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
Kobayashi et al. Fabrication of barium titanate nanoparticles‐epoxy resin composite films and their dielectric properties
US7744946B2 (en) Organic siloxane resins and insulating film using the same
US7192540B2 (en) Low dielectric constant material having thermal resistance, insulation film between semiconductor layers using the same, and semiconductor device
Zhu et al. Interface‐Tailored Relaxor Ferroelectric Nanocomposites with Ultrahigh‐Insulation Shell of Fluorinated Aromatic Polythiourea for High‐Capacitance Energy Storage Applications
KR100373210B1 (ko) 유기 스페이서를 이용한 저유전 절연재료의 제조방법
JP4232776B2 (ja) 半導体装置の製造方法
Tan et al. A low dielectric constant polyimide/polyoxometalate composite
US7517917B2 (en) Composition for preparing nanoporous material comprising calixarene derivative
US8080286B2 (en) Low dielectric constant silicon coating, method for the preparation and application thereof to integrated circuits
JP2006503165A (ja) オルガノシロキサン
KR20010094928A (ko) 전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법
KR20050034839A (ko) 탄소나노튜브-그라프트-실록산 중합체 및 이를 이용한절연막 제조방법
US20040043197A1 (en) Low dielectric constant insulating material, and electronic part
JPH05156021A (ja) 有機硅素重合体と半導体装置の製造方法
JP2004063788A (ja) 半導体装置用絶縁膜形成用塗布液

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

R151 Written notification of patent or utility model registration

Ref document number: 3767248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees