JP3508629B2 - 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置 - Google Patents

耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置

Info

Publication number
JP3508629B2
JP3508629B2 JP18114799A JP18114799A JP3508629B2 JP 3508629 B2 JP3508629 B2 JP 3508629B2 JP 18114799 A JP18114799 A JP 18114799A JP 18114799 A JP18114799 A JP 18114799A JP 3508629 B2 JP3508629 B2 JP 3508629B2
Authority
JP
Japan
Prior art keywords
dielectric constant
thin film
resistant low
interlayer insulating
constant thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18114799A
Other languages
English (en)
Other versions
JP2001015496A (ja
Inventor
誠 角田
英治 信時
登 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18114799A priority Critical patent/JP3508629B2/ja
Publication of JP2001015496A publication Critical patent/JP2001015496A/ja
Priority to US09/941,766 priority patent/US6458719B1/en
Application granted granted Critical
Publication of JP3508629B2 publication Critical patent/JP3508629B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の層間
などに用いられる絶縁膜、電気回路部品として用いられ
る半導体デバイスなど耐熱低誘電率材料に関するもので
ある。
【0002】
【従来の技術】半導体素子の高速化、高集積化につれ
て、信号遅延の問題が深刻になりつつある。信号遅延は
配線の抵抗Rと配線間ならびに層間の容量Cの積で表さ
れるものである。遅延を最小に抑えるためには、配線抵
抗を低下させることと並んで、層間絶縁膜の誘電率を下
げることが有効な手段である。
【0003】そこで最近では、層間絶縁膜の誘電率を低
くするために、フッ素原子を導入したシリコン酸化膜
(SiOF膜)で、層間絶縁膜を形成することが提案さ
れている。また有機化合物材料は比較的、誘電率を低く
することが可能であるため、フッ素原子を導入したパリ
レン蒸着膜やポリイミドに膜で層間絶縁膜を形成するこ
とも提案されている(柴田英毅、電子情報通信学会誌、
第80巻、3号、235ページ、1997年)。
【0004】
【発明が解決しようとする課題】ところが、前者のSi
OF膜で層間絶縁膜を形成する場合では、従来のものに
比べて層間絶縁膜の誘電率が低くなるものの誘電率が
3.2〜3.5程度であり、したがって配線間の容量低
減や配線の信号伝播遅延の防止等が十分に図られていな
い。また後者の有機化合物材料で層間絶縁膜を形成する
場合は、ポリイミドにフッ素原子を導入した膜やアリー
ルエーテル系高分子で誘電率2.7が達成されているが
まだまだ不十分である。そしてパリレンの蒸着膜では誘
電率2.4を達成できるが耐熱性が200〜300℃程
度しか得られないため、半導体素子の製造プロセスに制
限を加えてしまう。
【0005】また、多孔質のSiO2膜において誘電率
2.0〜2.5の値が報告されているが、気孔率が高い
ため機械的強度(CMP研磨プロセス耐性)が弱く、ま
た、気孔径ばらつくという問題がある。
【0006】またこれら高分子材料および多孔質SiO
2膜は、従来のSiO2層間絶縁膜よりも熱伝導性が劣る
ため配線温度上昇による配線寿命劣化(エレクトロマイ
グレーション)が懸念されている。
【0007】以上のことから、誘電率が低く、また耐熱
性、機械的強度、熱伝導性に優れた層間絶縁膜の開発が
切望されている。具体的には、デザインルール0.13
μm〜0.10μmにおいて、機械的強度、熱伝導性が
SiO2膜と同程度以上かつ誘電率2.4以下、耐熱性
(熱分解温度)450℃以上が要求されている。
【0008】本発明の目的は、耐熱性に優れ、誘電率が
低く、半導体素子、電気回路部品などに適用可能な耐熱
低誘電率薄膜及びその形成方法を提供することである。
【0009】
【課題を解決するための手段】請求項1に係る発明は、
元素記号がBとNとHとからなる分子で構成され、組成
がBの1原子に対して、0.7<N原子数<1.3およ
び1.0<H原子数<2.2なる関係を満足し、誘電率
が2.4以下である耐熱低誘電率薄膜を基板表面に形成
する方法が、化学的気相成長法による耐熱低誘電率薄膜
の形成方法である。
【0010】請求項2に係る発明は、請求項1記載の耐
熱低誘電率薄膜の形成方法において、耐熱低誘電率薄膜
熱分解温度が450℃以上であるものである。
【0011】請求項3に係る発明は、請求項1または請
求項2記載の耐熱低誘電率薄膜の形成方法において、化
学的気相成長における原料ガスに、ジボランを含むガス
とアンモニアを含むガスとを用いるものである。
【0012】請求項4に係る発明は、請求項1または請
求項2記載の耐熱低誘電率薄膜の形成方法において、化
学的気相成長における原料ガスに、ボラジンを含むガス
を用いるものである。
【0013】請求項5に係る発明は、元素記号がBとN
とHとからなる分子で構成され、組成がBの1原子に対
して、0.7<N原子数<1.3および1.0<H原子
数<2.2なる関係を満足し、誘電率が2.4以下であ
る耐熱低誘電率薄膜からなる半導体層間絶縁膜である。
【0014】請求項6に係る発明は、請求項5記載の半
導体層間絶縁膜において、耐熱低誘電率薄膜の熱分解温
度が450℃以上であるものである。
【0015】請求項7に係る発明は、請求項1〜請求項
記載の耐熱低誘電率薄膜の形成方法によって形成され
る半導体層間絶縁膜である。
【0016】請求項8に係る発明は、請求項5〜請求項
7記載の半導体層間絶縁膜からなる半導体装置である。
【0017】
【発明の実施の形態】本発明に係わる、元素記号がBと
NとHとからなる分子で構成される薄膜において、B1
原子に対して、0.7<N原子数<1.3および1.0
<H原子数<2.2なる関係を満足する化合物とは、具
体的には、下記式(1)に示すボラジン(無機ベンゼン
あるいはボラゾールとも呼ばれる)がある。
【0018】
【化1】
【0019】上記式(1)に示した構造およびその誘導
体構造を基本単位にして、分子成長した化合物が本発明
の耐熱低誘電率薄膜に好適であり、この化合物からなる
耐熱低誘電率薄膜は半導体層間絶縁膜に適用することが
でき、さらにこの絶縁膜を適用することによって優れた
半導体デバイスを製造することができる。
【0020】本発明の骨子となる材料(化合物)が低誘
電率化を達成でき、誘電率を2.4以下にできる理由は
次のとおりである。すなわち、一般に材料の誘電率εは
電子分極、原子分極、配向分極、界面分極などの分極の
総和で表記されるが、本発明に係わる1MHZ以上の周
波数の高い領域では、界面分極などの寄与はなく、また
配向性を示さない材料であれば、誘電率を支配する分極
としての電子分極と原子分極だけを考えれば良い。本発
明は、電子分極と原子分極の両方の分極率が小さな材料
を分子設計によって探索した結果、到達したものであ
る。
【0021】すなわち、分子分極率αは、 α=α(電子分極)+α(原子分極) とすると、分子の双極子モーメントμは電場Εと分子の
基準座標qの関数として与えられ、双極子モーメントμ
の電場Εに対する微分から、電子分極と原子分極が評価
できる。 dμ(E,q)/dE=δμ(E,q)/δE+δμ
(E,q)/δq・δq/δE α(電子分極)=δμ(E,q)/δE α(原子分極)=δμ(E,q)/δq・δq/δE =δμ/δq (δ2E/δqδq)-1δμ/δq =δμ/δq(κ)-1δμ/δq から、原子分極は分子における原子間の結合強度κ(力
定数)に反比例するのである。
【0022】分極率αの具体的な計算について述べる。
上記したように、フッ素化パリレンの誘電率ε=2.4
であることから、下記の式(5)〜式(10)に示すモ
デル系について分子軌道計算を実施した。計算結果を表
1にまとめて示す。
【0023】
【化2】
【化3】
【化4】
【化5】
【化6】
【化7】
【0024】
【表1】
【0025】表1の結果から明らかなように、分子分極
率αは炭化水素系(式(5)、式(6)、式(7))よ
りもボラジン系(式(8)、式(9)、式(10))の
方が小さくなっていることがわかる。つまりボラジン系
が理論的にも小さい誘電率を示すことがわかる。各系の
分子分極率比は、それぞれ 式(5)/式(2)=0.85、 式(6)/式(3)=0.88、 式(7)/式(4)=0.86 である。このことは、フッ素化パリレン(式(4))の
誘電率εが2.4であるので、そのボラジン系(式
(7))の誘電率εが2.0〜2.1になることが予測
されることを示している。
【0026】以上の計算結果から、分子中にボラジン骨
格を有している化合物が誘電率ε2.4以下を達成でき
ることがわかるが、これをさらに具体的に記述すると、
元素記号がBとNとHとからなる分子で構成される薄膜
において、Bに対して、0.7<N<1.3および1.
0<H<2.2なる関係を満足する化合物が本発明には
好適に用いられる。ここで、B1分子に対してNの分子
数範囲が0.7<N<1.3を外れると分子中に含有す
るボラジン骨格割合が少なくなり過ぎて、誘電率εが大
きくなって2.4を超えてしまい、またHの分子数範囲
が1.0<H<2.2を外れても分子中に含有するボラ
ジン骨格割合が少なくなり過ぎるか、あるいはグラファ
イト化が起こって誘電率εが大きくなって2.4を超え
てしまう。従って、本発明の具体的な化合物としては、
分子中に下記の式(8)〜式(12)の構造を含む材料
などがあげられる。
【0027】
【化8】
【化9】
【化10】
【化11】
【化12】
【0028】また本発明により耐熱化が達成できるの
は、述べるまでもなく有機系高分子材料と比較して耐熱
性に優れた無機高分子系材料を用いているためである。
【0029】本発明に係わる元素記号がBとNとHとか
らなる分子で構成される耐熱低誘電率薄膜の作製は、例
えば、S.V.Nguyen,T.Nguyen,H.
Treichel,O.Spindler;J.Ele
ctrochem.Soc.,Vol.141,No.
6,p1633(1994)、W.F.Kane,S.
A.Cohen,J.P.Hummel,B.Luth
er;J.Electrochem.Soc.,Vo
l.144,No.2,p658(1997)、M.M
aeda,T.Makino;Japanese Jo
urnal ofApplied Physics,V
ol.26,No.5,p660(1987)などに従
って行える。すなわち、ジボラン(B26)とアンモニ
ア(NH 3)またはボラジン(B336)とチッ素(N
2)を原料として、これを化学的気相成長法(CVD
法)に適用して縮合反応を行なわせる方法などにより得
ることができる。
【0030】また上記合成においては、アルゴン(A
r)ガスなどの不活性ガスを原料のキャリアガスとして
使用してもよい。
【0031】また、本発明に用いられる化学的気相成長
(CVD)を行うための装置としては、公知のプラズマ
CVD装置が用いられる。
【0032】なお、ボラジン(B336)は空気中で
自然発火するために取り扱いには注意を要するが、その
重合体は熱安定性にも優れたものとなる。
【0033】上記方法で形成された耐熱低誘電率薄膜
は、そのままでも耐熱低誘率薄膜として用いることもで
きるが、例えば、この生成膜を800℃以下の温度(グ
ラファイト化のあまり進行しない温度)で熱処理しても
よい。
【0034】本発明による耐熱低誘電率薄膜は、LSI
素子用層間絶縁膜、IC基板など各種電子部品に応用す
ることができる。
【0035】
【実施例】本発明の耐熱低誘電率薄膜を以下の実施例に
よって具体的に説明する。
【0036】実施例1.S.V.Nguyen等の方法
(S.V.Nguyen,T.Nguyen,H.Tr
eichel,O.Spindler;J.Elect
rochem.Soc.,Vol.141,No.6,
p1633(1994))に準じて、プラズマCVD装
置(RF:13.56MHz)を用い、ボラジン(B3
36)とチッ素(N2)を原料としてプラズマ重合を
行い、金を対向電極として蒸着した石英板上に重合生成
物を堆積させた。
【0037】実施例2.原料にジボラン(B26)/チ
ッ素(N2)=1/100混合ガスとアンモニア(N
3)およびチッ素(N2)を用いた他は実施例1と同様
にして重合生成物を堆積させた。
【0038】実施例1および2で得た堆積膜上に金を主
電極として蒸着して25℃でインピーダンスアナライザ
(ヒューレットパッカード社製:4191A)を用いて
1MHzで誘電率を測定した。
【0039】実施例1および実施例2のプラズマ重合条
件、生成物の元素分析結果、および誘電率の測定結果を
表2および表3にまとめて示す。
【0040】
【表2】
【表3】
【0041】実施例1〜2で得た薄膜A〜Jは、何れも
誘電率2.4以下であり、これらの結果から、本発明が
目的とする低誘電率薄膜を、得ることができることがわ
かった。
【0042】なお、この堆積膜は構成元素比率から、下
記式(13)の構造のものを含むと考えられる。
【0043】
【化13】
【0044】また、これら薄膜は何れも、1,000℃
〜1,200℃に加熱することによって、脱水素してグ
ラファイト化するが、450℃の耐熱性は充分に保有し
ている。
【0045】
【発明の効果】請求項1ないし4によれば、比誘電率が
2.4以下、耐熱性450℃以上の耐熱低誘電率薄膜が
得られる。
【0046】また、請求項5ないし8によれば、LSI
用層間絶縁膜、IC基板など半導体素子および電気回路
部品へこの耐熱低誘電率薄膜を適用することにより、電
気信号の遅延が小さくなるため、デバイスの高速化に対
応することができる。
フロントページの続き (56)参考文献 特開 昭63−37637(JP,A) 特開 平4−228571(JP,A) 特開 平8−41633(JP,A) 特開2000−340689(JP,A) 国際公開99/01378(WO,A1) 米国特許6165891(US,A) S. V. Nguyen,Plas ma−Assisted Chemic al Vapor Depositio n and Characteriza tion of Boron Nitr ide Films,J. Elect rochem. Soc.,1994年 6 月,141巻,6号,pp.1633−1638 (58)調査した分野(Int.Cl.7,DB名) C01B 35/14 C08G 79/08 C23C 16/00 - 16/56 H01L 21/318 H01L 21/768

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 元素記号がBとNとHとからなる分子で
    構成され、組成がBの1原子に対して、0.7<N原子
    数<1.3および1.0<H原子数<2.2なる関係を
    満足し、誘電率が2.4以下である耐熱低誘電率薄膜を
    基板表面に形成する方法が、化学的気相成長法によるこ
    とを特徴とする耐熱低誘電率薄膜の形成方法。
  2. 【請求項2】 耐熱低誘電率薄膜の熱分解温度が450
    ℃以上であることを特徴とする請求項1記載の耐熱低誘
    電率薄膜の形成方法
  3. 【請求項3】 化学的気相成長における原料ガスに、ジ
    ボランを含むガスとアンモニアを含むガスとを用いるこ
    とを特徴とする請求項1または2記載の耐熱低誘電率薄
    膜の形成方法。
  4. 【請求項4】 化学的気相成長における原料ガスに、ボ
    ラジンを含むガスを用いることを特徴とする請求項1ま
    たは2記載の耐熱低誘電率薄膜の形成方法。
  5. 【請求項5】 元素記号がBとNとHとからなる分子で
    構成され、組成がBの1原子に対して、0.7<N原子
    数<1.3および1.0<H原子数<2.2なる関係を
    満足し、誘電率が2.4以下である耐熱低誘電率薄膜か
    らなる半導体層間絶縁膜。
  6. 【請求項6】 耐熱低誘電率薄膜の熱分解温度が450
    ℃以上であることを特徴とする請求項5記載の半導体層
    間絶縁膜。
  7. 【請求項7】 請求項1〜請求項4記載の耐熱低誘電率
    薄膜の形成方法によって形成される半導体層間絶縁膜。
  8. 【請求項8】 請求項5〜請求項7の半導体層間絶縁膜
    を用いた半導体装置。
JP18114799A 1999-06-28 1999-06-28 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置 Expired - Fee Related JP3508629B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18114799A JP3508629B2 (ja) 1999-06-28 1999-06-28 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
US09/941,766 US6458719B1 (en) 1999-06-28 2001-08-30 Low dielectric constant film composed of boron, nitrogen, and hydrogen having thermal resistance, process for forming the film, use of the film between semiconductor device layers, and the device formed from the film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18114799A JP3508629B2 (ja) 1999-06-28 1999-06-28 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2001015496A JP2001015496A (ja) 2001-01-19
JP3508629B2 true JP3508629B2 (ja) 2004-03-22

Family

ID=16095716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18114799A Expired - Fee Related JP3508629B2 (ja) 1999-06-28 1999-06-28 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置

Country Status (2)

Country Link
US (1) US6458719B1 (ja)
JP (1) JP3508629B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288294B2 (en) 2008-06-30 2012-10-16 Mitsubishi Heavy Industries, Ltd. Insulating film for semiconductor device, process and apparatus for producing insulating film for semiconductor device, semiconductor device, and process for producing the semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767248B2 (ja) * 1999-06-01 2006-04-19 三菱電機株式会社 半導体装置
US6924545B2 (en) 2001-03-27 2005-08-02 National Institute Of Advanced Industrial Science Low-dielectric-constant interlayer insulating film composed of borazine-silicon-based polymer and semiconductor device
JP2002347163A (ja) * 2001-05-29 2002-12-04 Nippon Shokubai Co Ltd 表面被覆積層体
US7192540B2 (en) * 2001-08-31 2007-03-20 Mitsubishi Denki Kabushiki Kaisha Low dielectric constant material having thermal resistance, insulation film between semiconductor layers using the same, and semiconductor device
JP3778045B2 (ja) * 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP4535703B2 (ja) * 2002-09-26 2010-09-01 日立化成工業株式会社 絶縁被膜および電子部品
US7625642B2 (en) 2002-09-26 2009-12-01 Hitachi Chemical Co., Ltd Borazine-based resin, and method for production thereof, borazine based resin composition, insulating coating and method for formation thereof, and electronic parts having the insulating coating
US20050282015A1 (en) * 2003-12-01 2005-12-22 Teruhiko Kumada Composition for low dielectric material, low dielectric material and method for production thereof
US7157155B2 (en) * 2004-01-09 2007-01-02 The University Of Hong Kong Materials for electroluminescent devices
WO2006043432A1 (ja) * 2004-10-19 2006-04-27 Mitsubishi Denki Kabushiki Kaisha 膜の製造方法および当該方法で製造された膜を用いた半導体装置
JP4535935B2 (ja) * 2005-05-19 2010-09-01 日本電信電話株式会社 窒化物半導体薄膜およびその製造方法
TWI429689B (zh) 2005-11-17 2014-03-11 Mitsubishi Electric Corp 用於化學蒸氣沈積膜的形成的組合物及製備低介電常數膜的方法
JP4497323B2 (ja) 2006-03-29 2010-07-07 三菱電機株式会社 プラズマcvd装置
JP5022116B2 (ja) * 2007-06-18 2012-09-12 三菱重工業株式会社 半導体装置の製造方法及び製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188963A (ja) * 1985-02-18 1986-08-22 Matsushita Electric Ind Co Ltd 半導体デバイス
JPS6337637A (ja) * 1986-08-01 1988-02-18 Fujitsu Ltd 多層配線構造の半導体装置および製法
JPH0367225A (ja) * 1989-08-07 1991-03-22 Ricoh Co Ltd 薄膜二端子素子
US5518780A (en) * 1994-06-16 1996-05-21 Ford Motor Company Method of making hard, transparent amorphous hydrogenated boron nitride films
US5855962A (en) * 1997-01-09 1999-01-05 International Business Machines Corporation Flowable spin-on insulator
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. V. Nguyen,Plasma−Assisted Chemical Vapor Deposition and Characterization of Boron Nitride Films,J. Electrochem. Soc.,1994年 6月,141巻,6号,pp.1633−1638

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288294B2 (en) 2008-06-30 2012-10-16 Mitsubishi Heavy Industries, Ltd. Insulating film for semiconductor device, process and apparatus for producing insulating film for semiconductor device, semiconductor device, and process for producing the semiconductor device

Also Published As

Publication number Publication date
JP2001015496A (ja) 2001-01-19
US6458719B1 (en) 2002-10-01
US20020053653A1 (en) 2002-05-09

Similar Documents

Publication Publication Date Title
JP3508629B2 (ja) 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
US8674046B2 (en) Source material for preparing low dielectric constant material
JP3881282B2 (ja) 低誘電率材料およびcvdによる処理方法
JP5013353B2 (ja) 成膜方法及び成膜装置
JP3767248B2 (ja) 半導体装置
JP2002256434A (ja) 低誘電率層間絶縁膜の形成方法
US7074489B2 (en) Low dielectric constant material and method of processing by CVD
WO2002054484A2 (en) Metal ion diffusion barrier layers
US20110130584A1 (en) Insulating film material, method of film formation using insulating film material, and insulating film
KR20090045936A (ko) 막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법
Cheng et al. Comprehensive comparison of electrical and reliability characteristics of various copper barrier films
JP3485425B2 (ja) 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
JP2004296476A (ja) 半導体装置の製造方法
US7192540B2 (en) Low dielectric constant material having thermal resistance, insulation film between semiconductor layers using the same, and semiconductor device
JP2005045058A (ja) 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜
Cheng et al. Effect of carrier gas on the structure and electrical properties of low dielectric constant SiCOH film using trimethylsilane prepared by plasma enhanced chemical vapor deposition
JP3396791B2 (ja) 絶縁膜の形成方法
Yang et al. Characterization of low dielectric constant plasma polymer films deposited by plasma-enhanced chemical vapor deposition using decamethyl-cyclopentasiloxane and cyclohexane as the precursors
KR100545125B1 (ko) 유기-무기 복합체로 이루어진 반도체용 절연막 및 그제조방법
JP4232776B2 (ja) 半導体装置の製造方法
JP4341560B2 (ja) Si含有膜形成材料、Si含有膜、Si含有膜の製法、及び、半導体デバイス
JP3789501B2 (ja) 半導体装置に用いられる絶縁膜構造の製造方法
Inoue et al. Borazine-siloxane organic/inorganic hybrid polymer.
Wei et al. Comparative study of low dielectric constant material deposited using different precursors
JPS62253771A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

R151 Written notification of patent or utility model registration

Ref document number: 3508629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees