KR20090045936A - 막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법 - Google Patents

막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법 Download PDF

Info

Publication number
KR20090045936A
KR20090045936A KR1020097005215A KR20097005215A KR20090045936A KR 20090045936 A KR20090045936 A KR 20090045936A KR 1020097005215 A KR1020097005215 A KR 1020097005215A KR 20097005215 A KR20097005215 A KR 20097005215A KR 20090045936 A KR20090045936 A KR 20090045936A
Authority
KR
South Korea
Prior art keywords
silicon
film
insulating film
forming
formula
Prior art date
Application number
KR1020097005215A
Other languages
English (en)
Inventor
마사히로 아끼야마
히사시 나까가와
테루까즈 고꾸보
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20090045936A publication Critical patent/KR20090045936A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/02—Polysilicates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Paints Or Removers (AREA)
  • Silicon Polymers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 규소 함유막 형성용 재료는 하기 화학식 1로 표시되는 유기 실란 화합물을 포함한다.
<화학식 1>
Figure 112009015224221-PCT00017
(식 중, R1 내지 R4는 동일하거나 상이하고, 수소 원자, 탄소수 1 내지 4의 알킬기, 비닐기, 페닐기를 나타내고, R5는 탄소수 1 내지 4의 알킬기, 아세틸기, 페닐기를 나타내고, n은 1 내지 3의 정수를 나타내고, m은 1 내지 2의 정수를 나타냄)
규소 함유 절연막, 막 형성용 재료, 유기 실란 화합물, 화학 기상 성장법

Description

막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법{FILM-FORMING MATERIAL, SILICON-CONTAINING INSULATING FILM AND METHOD FOR FORMING THE SAME}
본 발명은 막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법에 관한 것이다.
최근, 대규모 반도체 집적 회로(ULSI)는 증대하는 정보 처리량이나 기능의 복잡함에 대응하기 위해서, 추가적인 고속 처리가 강하게 요망되고 있다. ULSI의 고속화는 칩내 소자의 미세화ㆍ고집적화나 막의 다층화에 의해 실현되어 오고 있다. 그러나, 소자의 미세화에 따라 배선 저항이나 배선간 기생 용량이 증대하여, 배선 지연이 디바이스 전체의 신호 지연의 지배적 요인이 되고 있다. 이 문제를 회피하기 위해서, 저저항율 배선 재료나 저유전율(Low-k) 층간 절연막 재료의 도입이 필수적인 기술로 되고 있다.
배선 재료로서는 Al 대신에 저항율이 낮은 금속인 Cu의 사용이 검토되어, 실용화되고 있다. 한편, 층간 절연막 재료는 화학적 기상 성장(CVD)법 등의 진공 공정에 의해 형성된 실리카(SiO2)막이 다용되고 있지만, 층간 절연막의 저유전율(Low-k)화에 대해서는 다양한 제안이 이루어지고 있다.
저유전율의 층간 절연막으로서는, 예를 들면 실리카(SiO2)의 막 밀도를 저하시킨 다공성 실리카막, F를 도핑한 실리카막인 FSG, C를 도핑한 SiOC막 등의 무기계 층간 절연막이나, 폴리이미드, 폴리아릴렌, 폴리아릴렌에테르 등의 유기계 층간 절연막을 들 수 있다.
또한, 보다 균일한 층간 절연막을 형성하는 것을 목적으로서, SOG막이라고 불리는 테트라알콕시실란의 가수분해 축합 생성물을 주성분으로 하는 도포형의 층간 절연막이나, 유기 알콕시실란을 가수분해 축합하여 얻어지는 폴리실록산을 포함하는 유기 SOG막이 제안되어 있다.
여기서, 층간 절연막의 형성 방법에 대해서 화제를 전환한다. 층간 절연막의 형성 방법에 대해서는 대별하여 2개의 방법으로 분류할 수 있다. 하나는 스핀 코터 등을 이용하여 절연막 형성용 중합체 용액을 도포하여 성막을 행하는 도포법(또는 스핀 코팅법)이고, 또 하나는 반응 가스를 챔버 내에 송입 기상 중에서의 반응을 이용하여 막을 퇴적시키는 화학 기상 성장(CVD)법이다.
도포법 및 화학 기상 성장법 중 어느 것에 있어서도, 무기계 재료 및 유기계 재료의 제안이 이루어지고 있다. 일반적으로, 도포법에서는 막의 균일성이 양호하지만, 기판이나 배리어 메탈과의 밀착성이 떨어지는 경우가 많다. 한편, 화학 기상 성장법에서는 막의 균일성이 과제가 되거나, 막의 저유전율화가 불충분한 경우가 많은 것이 지적되고 있지만, 범용되고 있는 층간 절연막의 대부분이 CVD법에 의해서 성막되어 있기 때문에, 조작상 우위이거나, 기판과의 밀착성이 양호하다는 이 점이 앞서고 있어, 성막 수법으로서는 우위성이 있다.
따라서, 화학적 기상 성장법에 의한 제안이 다수 이루어지고 있다. 특히, 반응에 사용하는 실란 화합물에 특징이 있는 것이 다수 제안되어 있다. 예를 들면, 디알콕시실란을 이용한 것(일본 특허 공개 (평)11-288931호 공보, 일본 특허 공개 제2002-329718호 공보), 환상 실란 화합물을 이용한 것(일본 특허 공표 2002-503879호 공보, 일본 특허 공표 2005-513766호 공보), 제3급 탄소 또는 제2급 탄소와 Si가 결합한 실란 화합물을 이용한 것(일본 특허 공개 제2004-6607호 공보, 일본 특허 공개 제2005-51192호 공보)이 제안되어 있다. 이러한 재료를 이용함으로써, 저유전율이면서 배리어 메탈 등과의 밀착성이 충분히 확보된 막이 얻어지게 하고 있다.
그러나, 이들 실란 화합물은 화학적으로 안정하기 때문에 화학적 기상 성장법에 의한 성막시에 극도의 조건을 필요로 하는 것이나, 반대로 화학적으로 불안정하고, 챔버 내에 공급하는 배관 속에서 반응을 일으키는 것이나, 또한 실란 화합물 자체의 저장 안정성이 나쁜 것이 존재한다. 또한, 선택하는 화합물에 따라서는 성막 후의 절연막의 흡습성이 높고, 이에 따라 누설 전류가 높아지는 폐해도 생긴다. 또한, 실제의 반도체 장치의 제조 공정에서는 층간 절연막을 RIE(Reactive Ion Etching)를 이용하여 가공하는 공정이 많이 이용되고 있고, 이 RIE시에 막의 유전율이 상승하는 문제나, 그 후의 세정 공정에서 이용되는 불소산계의 약액에 의해 층간 절연막에 손상이 가는 문제가 존재하고 있어, 가공 내성이 높은 층간 절연막이 요구되고 있다.
<발명의 개시>
본 발명의 목적은 고집적화 및 다층화가 요망되고 있는 반도체 소자 등에 있어서 바람직하게 사용할 수 있고, 화학적으로 안정하면서 화학적 기상 성장법에 최적이고, 기계적 강도가 우수하고 저비유전율이면서 흡습성이 낮고, 가공 내성이 높은 층간 절연막을 형성할 수 있는 규소 함유막 형성용 재료를 제공하는 데에 있다.
본 발명의 다른 목적은 기계적 강도가 우수하고, 저비유전율이면서 흡습성이 낮고, 가공 내성이 높은 규소 함유 절연막 및 그의 형성 방법을 제공하는 데에 있다.
본 발명자들은 규소-탄소-규소 골격을 갖고, 어느 한쪽의 규소에 산소가 결합한 특정 구조의 유기 실란 화합물이 화학적으로 안정하면서 화학적 기상 성장법에 바람직하고, 또한, 이 유기 실란 화합물을 이용함으로써, 저비유전율이면서 흡습성이 낮고, 가공 내성이 높은 층간 절연막 재료를 형성할 수 있음을 발견하였다.
본 발명의 일 양태에 따른 규소 함유막 형성용 재료는 하기 화학식 1로 표시되는 유기 실란 화합물을 포함한다.
Figure 112009015224221-PCT00001
(식 중, R1 내지 R4는 동일하거나 상이하고, 수소 원자, 탄소수 1 내지 4의 알킬기, 비닐기, 페닐기를 나타내고, R5는 탄소수 1 내지 4의 알킬기, 아세틸기, 페닐기를 나타내고, n은 1 내지 3의 정수를 나타내고, m은 1 내지 2의 정수를 나타냄)
상기 규소 함유막 형성용 재료를 규소, 탄소, 산소, 및 수소를 포함하는 절연막을 형성하기 위해서 사용할 수 있다.
상기 규소 함유막 형성용 재료는 규소, 탄소, 산소 및 수소 이외의 원소의 함유량이 1O ppb 미만이고, 또한, 함수분량이 100 ppm 미만일 수 있다.
본 발명의 일 양태에 따른 규소 함유 절연막은 상기 규소 함유막 형성용 재료를 이용하여 형성된다.
상기 규소 함유 절연막은 화학 기상 성장법에 의해 형성할 수 있다.
본 발명의 제3의 양태에 따른 규소 함유 절연막의 형성 방법은
상기 규소 함유막 형성용 재료를 화학 기상 성장법에 의해 기판에 퇴적시켜 퇴적막을 형성하는 공정과,
상기 퇴적막에 대해서, 가열, 전자선 조사, 자외선 조사 및 산소 플라즈마로부터 선택되는 1종 이상의 경화 처리를 행하는 공정
을 포함한다.
본 발명의 제4의 양태에 따른 규소 함유 절연막은 상기 규소 함유 절연막의 형성 방법에 의해 얻어진다.
상기 규소 함유 절연막은 -Si-(CH2)n-Si-O- 부위(여기서 n은 1 내지 3의 정 수를 나타냄)를 포함할 수 있다.
상기 규소 함유 절연막은 유전율이 3.0 이하일 수 있다.
상기 규소 함유막 형성용 재료는 상기 화학식 1로 표시되는 유기 실란 화합물을 포함함으로써, 고집적화 및 다층화가 요망되고 있는 반도체 소자 등에 있어서 바람직하게 사용할 수 있고, 화학적으로 안정되면서 화학적 기상 성장법에 최적이고, 기계적 강도가 우수하고, 저비유전율이면서 흡습성이 낮고, 가공 내성이 높은 절연막을 형성하기 위해서 사용할 수 있다. 상기 화학식 1로 표시되는 유기 실란 화합물은 한쪽의 규소 원자의 모든 치환기와 다른 쪽의 규소 원자 중 1개 또는 2개의 치환기가 수소 원자, 탄소수 1 내지 4의 알킬기, 비닐기, 페닐기 중 어느 하나로 치환되어 있고, 산소 원자는 한쪽의 규소 원자 중 2개 또는 1개의 치환기만으로 결합되어 있다. 상세한 기구는 분명하지 않지만, 상기 화학식 1로 표시되는 유기 실란 화합물 중 R1R2R3-Si-(CH2)n-Si-R4 부분이 RIE에서 받는 손상을 약하게 하고, 또한 불소산계의 약액에 대한 내성을 높이는 기능으로서 작용하고, 또한, -Si-(OR5)m 부분이 -Si-O-Si- 결합을 형성하고, 3차원의 가교도가 높은 골격을 형성하기 때문에 기계적 강도가 우수하고, 저비유전율이면서 가공 내성이 높은 절연막을 얻을 수 있다고 추측된다.
또한, 상기 규소 함유 절연막은 기계적 강도가 우수하고, 저비유전율이면서 가공 내성이 높다.
또한, 상기 규소 함유 절연막의 형성 방법에 따르면, 기계적 강도가 우수하고, 저비유전율이면서 가공 내성이 높은 절연막을 얻을 수 있다.
또한, 상기 규소 함유 절연막은 기계적 강도가 우수하고, 저비유전율이면서 가공 내성이 높다.
또한, 상기 규소 함유 절연막의 형성 방법에 따르면, 기계적 강도가 우수하고, 저비유전율이면서 가공 내성이 높은 절연막을 얻을 수 있다.
<발명을 실시하기 위한 최선의 형태>
이하에, 본 발명에 대해서 구체적으로 설명한다.
1. 규소 함유막 형성용 재료 및 그의 제조 방법
1.1. 규소 함유막 형성용 재료
본 발명의 일 실시 형태에 따른 규소 함유막 형성용 재료는 하기 화학식 1로 표시되는 유기 실란 화합물을 포함한다.
<화학식 1>
Figure 112009015224221-PCT00002
(식 중, R1 내지 R4는 동일하거나 상이하고, 수소 원자, 탄소수 1 내지 4의 알킬기, 비닐기, 페닐기를 나타내고, R5는 탄소수 1 내지 4의 알킬기, 아세틸기, 페닐기를 나타내고, n은 1 내지 3의 정수를 나타내고, m은 1 내지 2의 정수를 나타냄)
상기 화학식 1에 있어서, R1 내지 R4는 동일하거나 상이하고, 수소 원자, 탄소수 1 내지 4의 알킬기, 비닐기, 페닐기를 나타낸다. 여기서, 탄소수 1 내지 4의 알킬기로서는, 예를 들면 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, 이소부틸기, tert-부틸기를 들 수 있다. R1 내지 R4로서는 메틸기, 비닐기, 수소 원자가 특히 바람직하다.
또한, 상기 화학식 1에 있어서, R5는 탄소수 1 내지 4의 알킬기, 아세틸기, 페닐기를 나타낸다. 여기서, 탄소수 1 내지 4의 알킬기로서는, 예를 들면 상기 R1 내지 R4로서 예시한 것과 동일한 알킬기를 들 수 있다. R5로서는 메틸기, 에틸기가 특히 바람직하다.
또한, 상기 화학식 1에 있어서, n은 1 내지 3의 정수를 나타내고, m은 1 내지 2의 정수를 나타낸다.
상기 화학식 1에 있어서, n=1이면서 m=1인 유기 실란 화합물로서는, 예를 들면 이하의 것을 들 수 있다.
Figure 112009015224221-PCT00003
Figure 112009015224221-PCT00004
상기 화학식 1에 있어서, n=1이면서 m=2인 유기 실란 화합물로서는, 예를 들면 이하에 나타내는 것을 들 수 있다.
Figure 112009015224221-PCT00005
Figure 112009015224221-PCT00006
상기 화학식 1에 있어서, n=2이면서 m=1인 유기 실란 화합물로서는, 예를 들면 이하의 것을 들 수 있다.
Figure 112009015224221-PCT00007
Figure 112009015224221-PCT00008
상기 화학식 1에 있어서, n=2이면서 m=2인 화합물로서는, 예를 들면 이하의 것을 들 수 있다.
Figure 112009015224221-PCT00009
Figure 112009015224221-PCT00010
상기 화학식 1에 있어서, n=3이면서 m=1인 화합물로서는, 예를 들면 이하의 것을 들 수 있다.
Figure 112009015224221-PCT00011
상기 화학식 1에 있어서, n=3이면서 m=2인 화합물로서는, 예를 들면 이하의 것을 들 수 있다.
Figure 112009015224221-PCT00012
상기 화학식 1로 표시되는 유기 실란 화합물에 있어서, 합성 및 정제의 용이성, 취급의 용이성의 관점에서 R1 내지 R4에 있어서 수소 원자의 총수가 0 내지 2인 것이 바람직하고, 0 내지 1인 것이 보다 바람직하다.
상기 화학식 1로 표시되는 유기 실란 화합물에 있어서, 규소 함유막의 기계적 강도의 관점에서, m=1, 2인 것이 바람직하고, m=1인 것이 보다 바람직하다.
본 실시 형태에 따른 규소 함유막 형성용 재료는 상기 화학식 1로 표시되는 유기 실란 화합물로부터 주로 구성되는 것이 바람직하지만, 다른 성분을 포함하고 있을 수 있다. 본 실시 형태에 따른 규소 함유막 형성용 재료는 상기 화학식 1로 표시되는 유기 실란 화합물을 30 내지 100％ 포함하는 것이 바람직하고, 60 내지 100％ 포함하는 것이 보다 바람직하고, 90 내지 100％ 포함하는 것이 특히 바람직하다.
본 실시 형태에 따른 규소 함유막 형성용 재료는 규소, 탄소, 산소 및 수소를 포함하는 절연막을 형성하기 위해서 사용할 수 있다. 이러한 절연막은 반도체 제조 공정 중의 세정 공정에서 범용되고 있는 불산계의 약액에 대하여 높은 내성을 갖기 때문에, 가공 내성이 높다는 특징을 갖는다.
또한, 본 실시 형태에 따른 규소 함유막 형성용 재료는 상기 화학식 1로 표시되는 유기 실란 화합물을 함유하는 것이지만, 절연막 형성용 재료로서 사용하는 경우, 규소, 탄소, 산소 및 수소 이외의 원소(이하, 「불순물」이라고도 함)의 함유량이 10 ppb 미만이고, 또한 함수분량이 100 ppm 미만인 것이 바람직하다. 이러한 절연막 형성용 재료를 이용하여 절연막을 형성함으로써, 저비유전율이면서 가공 내성이 우수한 절연막을 수율 좋게 얻을 수 있다.
1.2. 유기 실란 화합물의 제조 방법
상기 화학식 1로 표시되는 유기 실란 화합물의 제조 방법은 특별히 한정되는 것은 아니지만, 예를 들면 하기 화학식 2로 표시되는 유기 실란 화합물과 하기 화학식 3으로 표시되는 유기 실란 화합물을 금속 존재하에서 커플링 반응시키는 방법을 들 수 있다. 금속으로서는 통상 마그네슘이 이용된다.
Figure 112009015224221-PCT00013
(식 중, R1 내지 R3은 동일하거나 상이하고, 수소 원자, 탄소수 1 내지 4의 알킬기, 비닐기, 페닐기를 나타내고, X는 할로겐 원자를 나타내고, a는 0 내지 2의 정수를 나타냄)
Figure 112009015224221-PCT00014
(식 중, R4는 동일하거나 상이하고, 수소 원자, 탄소수 1 내지 4의 알킬기, 비닐기, 페닐기를 나타내고, R5는 탄소수 1 내지 4의 알킬기, 아세틸기, 페닐기를 나타내고, Y는 할로겐 원자, 수소 원자, 알콕시기를 나타내고, m은 1 내지 2의 정수를 나타냄)
상기 화학식 2 및 3에 있어서, R1 내지 R5로 표시되는 탄소수 1 내지 4의 알 킬기로서는 상기 화학식 1에 있어서 R1 내지 R5로 표시되는 탄소수 1 내지 4의 알킬기로서 예시한 것을 들 수 있고, X, Y로 표시되는 할로겐 원자로서는, 예를 들면 브롬 원자, 염소 원자를 들 수 있고, Y로 표시되는 알콕시기로서는 상기 화학식 1에 있어서 -OR5로 표시되는 알콕시기로서 예시되는 것을 들 수 있다.
2. 규소 함유막의 형성 방법
본 발명의 일 실시 형태에 따른 규소 함유막(절연막)의 형성 방법은 한정되는 것은 아니지만, 화학 기상 성장법(CVD법)에 의해 행하는 것이 바람직하고, 특히 플라즈마 여기 CVD법(PECVD법)에 의해 행하는 것이 바람직하다. PECVD법 장치에 있어서, 상기 화학식 1로 표시되는 유기 실란 화합물을 기화기에 의해 기화시켜, 성막 챔버 내에 도입하고, 고주파 전원에 의해 성막 챔버 내의 전극에 인가하여 플라즈마를 발생시킴으로써, 성막 챔버 내의 기재에 플라즈마 CVD막을 형성할 수 있다.
본 실시 형태에 따른 규소 함유막이 형성되는 기재로서는 Si, SiO2, SiN, SiC, SiCN 등의 Si 함유층을 들 수 있다. 이 때, 성막 챔버 내에는 플라즈마를 발생시키는 목적으로 아르곤, 헬륨 등의 가스, 산소, 아산화질소 등의 산화제를 도입할 수 있다. PECVD 장치에 의해서 본 실시 형태에 따른 규소 함유막 형성 재료를 이용하여 성막함으로써, 반도체 디바이스용의 저유전율 재료로서 바람직한 박막(퇴적막)을 형성할 수 있다.
PECVD 장치의 플라즈마 발생 방법에 대해서는 특별히 한정되지 않으며, 예를 들면 유도 결합형 플라즈마, 용량 결합형 플라즈마, ECR 플라즈마 등을 사용할 수 있다.
이와 같이 하여 얻어진 규소 함유 퇴적막의 막 두께는 0.05 내지 5.0 ㎛인 것이 바람직하다. 그 후, 얻어진 상기 퇴적막에 대하여 경화 처리를 실시함으로써, 규소 함유막(절연막)을 형성할 수 있다.
경화 처리로서는 가열, 전자선 조사, 자외선 조사 및 산소 플라즈마로부터 선택되는 1종 이상일 수 있다.
가열에 의해 경화를 행하는 경우에는, 예를 들면 화학 기상 성장법에 의해 형성된 퇴적막을 불활성 분위기하 또는 감압하에서 80 ℃ 내지 450 ℃로 가열한다. 이 때의 가열 방법으로서는 핫 플레이트, 오븐, 퍼니스 등을 사용할 수 있고, 가열 분위기로서는 불활성 분위기하 또는 감압하에서 행할 수 있다.
또한, 퇴적막의 경화 속도를 제어하기 위해서, 필요에 따라서 단계적으로 가열하거나 또는 질소, 공기, 산소, 감압 등의 분위기를 선택하거나 할 수 있다. 이상의 공정에 의해 규소 함유막을 형성할 수 있다.
3. 규소 함유막
본 발명의 일 실시 형태에 따른 규소 함유막은 상기 형성 방법에 의해 얻을 수 있다.
본 실시 형태에 따른 규소 함유막은 저유전율이면서 표면 평탄성이 우수하기 때문에, LSI, 시스템 LSI, DRAM, SDRAM, RDRAM, D-RDRAM 등의 반도체 소자용 층간 절연막으로서 특히 우수하고, 또한, 에칭 스토퍼막, 반도체 소자의 표면 코팅막 등 의 보호막, 다층 레지스트를 이용한 반도체 제조 공정의 중간층, 다층 배선 기판의 층간 절연막, 액정 표시 소자용의 보호막이나 절연막 등에 바람직하게 사용할 수 있다. 또한, 본 실시 형태에 따른 규소 함유막은 예를 들면, 구리 상감 공정에 의해서 형성되는 반도체 장치에 바람직하다.
본 실시 형태에 따른 규소 함유막은 상기 규소 함유막 형성용 재료를 이용하여 형성되기 때문에, -Si-(CH2)n-Si-O- 부위(여기서 n은 1 내지 3의 정수를 나타냄)를 포함할 수 있다. 본 실시 형태에 따른 규소 함유막은 상기 부위를 가짐으로써, 약제 내성이 우수하고 또한 가공시에 비유전율의 상승을 억제할 수 있기 때문에, 저비유전율이면서 가공 내성이 우수하다.
본 실시 형태에 따른 규소 함유막의 비유전율은 바람직하게는 3.0 이하이고, 보다 바람직하게는 1.8 내지 3.0이고, 더욱 바람직하게는 2.2 내지 3.0이다.
본 실시 형태에 따른 규소 함유막의 탄성률은 바람직하게는 4.0 내지 15.0 GPa이고, 보다 바람직하게는 4.0 내지 12.0 GPa이고, 경도는 바람직하게는 0.1 GPa 이상이고, 보다 바람직하게는 0.5 GPa 이상이다. 이 때문에, 본 실시 형태에 따른 규소 함유막은 기계적 강도, 비유전율 등의 절연막 특성이 매우 우수하다고 할 수 있다.
4. 실시예
이하, 본 발명을 실시예를 들어 더 구체적으로 설명한다. 본 발명은 이하의 실시예로 한정되는 것은 아니다. 또한, 실시예 및 비교예 중의 「부」 및 「％」는 특기하지 않는 한, 각각 중량부 및 중량％인 것을 나타내고 있다.
4.1. 평가 방법
각종 평가는 다음과 같이 하여 행하였다.
4.1.1. 유기 실란 화합물 중의 불순물 함유량
정제한 유기 실란 화합물 중의 수분량 및 불순물 함유량은 칼 피셔 수분계(히라누마 산교사 제조, 미량 수분 측정 장치 AQ-7) 및 원자 흡광 분광 광도계(히따찌 하이테크사 제조, 편광 제만 원자 흡광 분광 광도계 Z-5700)를 이용하여 측정하였다.
4.1.2. 비유전율 측정
8 인치 실리콘 웨이퍼 상에 PECVD법에 의해 후술하는 조건에 의해 규소 함유 절연막을 형성하였다. 얻어진 막에 증착법에 의해 알루미늄 전극 패턴을 형성하여, 비유전율 측정용 샘플을 제조하였다. 상기 샘플에 대해서, 주파수 100 kHz의 주파수로 요코가와ㆍ휴렛팩커드(주) 제조, HP16451B 전극 및 HP4284A 프리시전 LCR 미터를 이용하여 CV법에 의해 상기 절연막의 비유전율을 측정하였다. Δk는 24 ℃, 40％ RH의 분위기에서 측정한 비유전율(k@RT)과 200 ℃, 건조 질소 분위기하에서 측정한 비유전율(k@200 ℃)과의 차(Δk=k@RT-k@200 ℃)이다. 이러한 Δk에 의해 주로 막의 흡습에 의한 비유전율의 상승분을 평가할 수 있다. 통상, Δk가 0.15 이상이면, 흡수성이 높은 유기 실리카막이라고 할 수 있다.
4.1.3. 절연막의 경도 및 탄성률(영률) 평가
MTS사 제조 초미소 경도계(Nanoindentator XP)에 바코비치형 압자를 부착하여, 얻어진 절연막의 유니버설 경도를 구하였다. 또한, 탄성률은 연속 강성 측정법에 의해 측정하였다.
4.1.4. 보존 안정성
40 ℃에서 30일 보존한 유기 실란 화합물을 GC(장치 본체: Agilent technologies사 제조 6890N, 칼럼: Supelco사 제조 SPB-35)에 의해 순도를 구하였다. 보존 전후의 순도 변화가 0.5％ 미만이면, 보존 안정성이 양호하다고 판단한다.
4.1.5. 약액 내성
규소 함유 절연막이 형성된 8 인치 웨이퍼를 실온에서 0.2％의 묽은 불산 수용액 중에 3분간 침지하여, 침지 전후의 규소 함유막의 막 두께 변화를 관찰하였다. 하기에 정의하는 잔막률이 99％ 이상이면, 약액 내성이 양호하다고 판단한다.
잔막률(％)=(침지 후의 막의 막 두께)÷(침지 전의 막의 막 두께)×100
A: 잔막률이 99％ 이상임.
B: 잔막률이 99％ 미만임.
4.2. 막 형성용 재료의 제조
4.2.1. 합성예 1
냉각 컨덴서 및 적하 깔때기를 구비한 3구 플라스크를 50 ℃에서 감압 건조한 후, 질소 충전하였다. 이어서, 플라스크 내에 마그네슘 20 g 및 THF 500 ml를 가하고, 실온에서 교반하면서 (클로로메틸)트리메틸실란 25 g을 가하였다. 잠시 교반하여 발열을 확인한 후, 적하 깔때기로부터 (클로로메틸)트리메틸실란 55 g을 30분 걸쳐 가하였다. 적하 종료 후, 액체 온도가 실온으로 되돌아간 것을 확인한 후, 플라스크에 THF 250 ml 및 메틸트리메톡시실란 237 g의 혼합액을 가하고, 계속해서 70 ℃에서 6시간 가열 환류함으로써, 반응을 완결시켰다. 반응액을 실온까지 냉각한 후, 생성된 마그네슘염 및 미반응의 마그네슘을 여과 분별하고, 여액을 분류함으로써 [(트리메틸실릴)메틸]메틸디메톡시실란 75 g(수율 60％)을 얻었다. GC법에서 얻어진 순도는 99.4％였다. 또한, 잔존 수분량은 80 ppm, 규소, 탄소, 산소 및 수소 이외의 원소의 함유량(금속 불순물 함유량)은 Na=1.4 ppb, K=1.0 ppb, Fe=1.8 ppb이고, Li, Mg, Cr, Ag, Cu, Zn, Mn, Co, Ni, Ti, Zr, Al, Pb, Sn, W의 각 원소는 검출 한계치(0.2 ppb) 이하였다. 이상의 결과에 의해, 본 합성예에서 얻어진 유기 실란 화합물은 절연막 형성 재료로서의 충분한 순도를 구비하는 것이 확인되었다.
4.2.2. 합성예 2
냉각 컨덴서 및 적하 깔때기를 구비한 3구 플라스크를 50 ℃에서 감압 건조한 후, 질소 충전하였다. 이어서, 플라스크 내에 마그네슘 20 g 및 THF 500 ml를 가하고, 실온에서 교반하면서 (클로로메틸)트리메틸실란 25 g을 가하였다. 잠시 교반하여 발열을 확인한 후, 적하 깔때기로부터 (클로로메틸)트리메틸실란 55 g을 30분간 걸쳐 가하였다. 적하 종료 후, 액체 온도가 실온으로 되돌아간 것을 확인한 후, 플라스크에 THF 250 ml 및 비닐트리메톡시실란 258 g의 혼합액을 가하고, 계속해서 70 ℃에서 6시간 가열 환류함으로써, 반응을 완결시켰다. 반응액을 실온 까지 냉각한 후, 생성된 마그네슘염 및 미반응의 마그네슘을 여과 분별하고, 여액을 분류함으로써 [(트리메틸실릴)메틸]비닐디메톡시실란 80 g(수율 60％)을 얻었다. GC법에서 얻어진 순도는 99.1％였다. 또한, 잔존 수분량은 80 ppm, 규소, 탄소, 산소 및 수소 이외의 원소의 함유량(금속 불순물 함유량)은 Na=1.1 ppb, K=1.3 ppb, Fe=1.5 ppb이고, Li, Mg, Cr, Ag, Cu, Zn, Mn, Co, Ni, Ti, Zr, Al, Pb, Sn, W의 각 원소는 검출 한계치(0.2 ppb) 이하였다. 이상의 결과에 의해, 본 합성예에서 얻어진 유기 실란 화합물은 절연막 형성 재료로서의 충분한 순도를 구비하는 것이 확인되었다.
4.2.3. 합성예 3
냉각 컨덴서 및 적하 깔때기를 구비한 3구 플라스크를 50 ℃에서 감압 건조한 후, 질소 충전하였다. 이어서, 플라스크 내에 톨루엔 500 ml를 가하고, 실온에서 교반하면서 에틸디클로로실란 129 g 및 비닐트리에틸실란 142 g을 가하였다. 잠시 교반하여 여기에 클로로백금산 100 mg을 가하고, 100 ℃에서 5시간 반응시켰다. 이것을 실온까지 냉각시킨 후, 피리딘 160 g을 가하여 교반하면서, 에탄올 100 g을 적하하여 가하였다. 적하 후 실온에서 3시간 반응 후, 생성된 염을 여과 분별하고, 여액을 분류함으로써 [(트리에틸실릴)에틸]에틸디에톡시실란 180 g(수율 62％)을 얻었다. GC법에서 얻어진 순도는 99.2％였다. 또한, 잔존 수분량은 30 ppm, 규소, 탄소, 산소 및 수소 이외의 원소의 함유량(금속 불순물 함유량)은 Na=1.1 ppb, K=1.5 ppb, Fe=1.9 ppb이고, Li, Mg, Cr, Ag, Cu, Zn, Mn, Co, Ni, Ti, Zr, Al, Pb, Sn, W, Pt의 각 원소는 검출 한계치(0.2 ppb) 이하였다. 이상의 결과에 의해, 본 합성예에서 얻어진 유기 실란 화합물은 절연막 형성 재료로서의 충분한 순도를 구비하는 것이 확인되었다.
4.3. 막의 형성
4.3.1. 실시예 1
삼코사 제조 플라즈마 CVD 장치 PD-220N을 이용하여, [(트리메틸실릴)메틸]메틸디메톡시실란의 가스 유량 25(sccm), Ar의 가스 유량 3(sccm), RF 전력 250 W, 기판 온도 380 ℃, 반응 압력 10 Torr의 조건으로 플라즈마 CVD법에 의해, 실리콘 기판 상에 규소 함유막 (1-1) 500 nm를 성막하였다.
4.3.2. 실시예 2
실시예 1과 동일한 장치를 이용하고, 실리카원으로서 [(트리메틸실릴)메틸]비닐디메톡시실란을 이용한 것 이외에는 실시예 1과 동일 조건으로 실리콘 기판 상에 규소 함유막 (1-2) 500 nm를 성막하였다.
4.3.3. 실시예 3
실시예 1과 동일한 장치를 이용하고, 실리카원으로서 [(트리에틸실릴)에틸]에틸디에톡시실란을 이용한 것 이외에는 실시예 1과 동일한 조건으로 실리콘 기판 상에 규소 함유막 (1-3) 500 nm를 성막하였다.
4.3.2. 비교예 1
실시예 1과 동일한 장치를 이용하고, 실리카원으로서 디메톡시디메틸실란을 이용한 것 이외에는 비교예 1과 동일한 조건으로 실리콘 기판 상에 규소 함유막 (2) 500 nm를 성막하였다.
4.3.2. 비교예 2
실시예 1과 동일한 장치를 이용하고, 실리카원으로서 디비닐디메톡시실란을 이용한 것 이외에는 실시예 1과 동일한 조건으로 실리콘 기판 상에 규소 함유막 (2-2) 500 nm를 성막하였다.
4.3.3. 비교예 3
실시예 1과 동일한 장치를 이용하고, 실리카원으로서 1,2-비스(트리에톡시실릴)에탄을 이용한 것 이외에는 실시예 1과 동일한 조건으로 실리콘 기판 상에 규소 함유막 (2-3) 500 nm를 성막하였다.
실시예 1 및 비교예 1에서 얻어진 규소 함유막의 평가 결과를 하기 표 1에 나타내었다.
Figure 112009015224221-PCT00015
실시예 1 내지 3에서 얻어진 규소 함유막은 기계적 강도가 우수하고, 비유전율 및 흡습성을 나타내는 지표인 Δk가 낮고, 또한 약액 내성 및 보존 안정성에 있어서도 우수하였다. 이에 대하여, 비교예 1 내지 3에서 얻어진 막은 실시예 1 내지 3에서 얻어진 막과 비교하여, 기계적 강도가 낮고, 비유전율 및 Δk이 높으면서 약액 내성이 낮았다.
이상에 의해, 본 발명에 따른 규소 함유막은 기계적 강도가 우수하고, 비유전율이 낮고, 또한 내흡습성, 약액 내성 및 보존 안정성에 있어서도 우수하기 때문에, 반도체 소자 등의 층간 절연막으로서 바람직하게 사용할 수 있다.

Claims (9)

  1. 하기 화학식 1로 표시되는 유기 실란 화합물을 포함하는 규소 함유막 형성용 재료.
    <화학식 1>
    Figure 112009015224221-PCT00016
    (식 중, R1 내지 R4는 동일하거나 상이하고, 수소 원자, 탄소수 1 내지 4의 알킬기, 비닐기, 페닐기를 나타내고, R5는 탄소수 1 내지 4의 알킬기, 아세틸기, 페닐기를 나타내고, n은 1 내지 3의 정수를 나타내고, m은 1 내지 2의 정수를 나타냄)
  2. 제1항에 있어서, 규소, 탄소, 산소 및 수소를 포함하는 절연막을 형성하기 위해서 이용되는 규소 함유막 형성용 재료.
  3. 제1항 또는 제2항에 있어서, 규소, 탄소, 산소 및 수소 이외의 원소의 함유량이 10 ppb 미만이고, 또한, 함수분량이 100 ppm 미만인 규소 함유막 형성용 재료.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 규소 함유막 형성용 재료를 이용하여 형성된 규소 함유 절연막.
  5. 제4항에 있어서, 화학 기상 성장법에 의해 형성된 규소 함유 절연막.
  6. 제1항 내지 제3항 중 어느 한 항에 기재된 규소 함유막 형성용 재료를 화학 기상 성장법에 의해 기판에 퇴적시켜 퇴적막을 형성하는 공정과,
    상기 퇴적막에 대해서 가열, 전자선 조사, 자외선 조사 및 산소 플라즈마로부터 선택되는 1종 이상의 경화 처리를 행하는 공정,
    을 포함하는 규소 함유 절연막의 형성 방법.
  7. 제6항에 기재된 규소 함유 절연막의 형성 방법에 의해 얻어지는 규소 함유 절연막.
  8. 제4항, 제5항 및 제7항 중 어느 한 항에 있어서, -Si-(CH2)n-Si-O- 부위(여기서 n은 1 내지 3의 정수를 나타냄)를 포함하는 규소 함유 절연막.
  9. 제4항, 제5항, 제7항 및 제8항 중 어느 한 항에 있어서, 유전율이 3.0 이하 인 규소 함유 절연막.
KR1020097005215A 2006-08-15 2007-08-14 막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법 KR20090045936A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006221402 2006-08-15
JPJP-P-2006-221402 2006-08-15
JP2007049168 2007-02-28
JPJP-P-2007-049168 2007-02-28

Publications (1)

Publication Number Publication Date
KR20090045936A true KR20090045936A (ko) 2009-05-08

Family

ID=39082117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005215A KR20090045936A (ko) 2006-08-15 2007-08-14 막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법

Country Status (6)

Country Link
US (1) US20100140754A1 (ko)
EP (1) EP2053107A1 (ko)
JP (1) JPWO2008020592A1 (ko)
KR (1) KR20090045936A (ko)
TW (1) TW200817421A (ko)
WO (1) WO2008020592A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042789A1 (en) * 2008-03-26 2011-02-24 Jsr Corporation Material for chemical vapor deposition, silicon-containing insulating film and method for production of the silicon-containing insulating film
JP5365785B2 (ja) * 2008-05-30 2013-12-11 Ｊｓｒ株式会社 有機ケイ素化合物の製造方法
WO2011103282A2 (en) 2010-02-17 2011-08-25 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude VAPOR DEPOSITION METHODS OF SiCOH LOW-K FILMS
JP5454321B2 (ja) * 2010-04-14 2014-03-26 Ｊｓｒ株式会社 ポジ型感放射線性組成物、層間絶縁膜及びその形成方法
JP5625460B2 (ja) * 2010-04-15 2014-11-19 Jsr株式会社 ポジ型感放射線性組成物、層間絶縁膜及びその形成方法
JP5286528B2 (ja) * 2010-10-01 2013-09-11 トーカロ株式会社 半導体加工装置用部材の製造方法
US9312220B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0791308B2 (ja) * 1989-06-20 1995-10-04 信越化学工業株式会社 トリアルキルシリルメチル基含有シラン化合物
US6499679B1 (en) * 1997-12-04 2002-12-31 Basf Aktiengesellschaft Granular spreader and product container
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) * 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
KR100926722B1 (ko) 2001-04-06 2009-11-16 에이에스엠 저펜 가부시기가이샤 반도체 기판상의 실록산 중합체막 및 그 제조방법
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6699784B2 (en) * 2001-12-14 2004-03-02 Applied Materials Inc. Method for depositing a low k dielectric film (K>3.5) for hard mask application
JP4863182B2 (ja) 2002-01-31 2012-01-25 東ソー株式会社 有機シラン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス
JP4438385B2 (ja) 2002-11-28 2010-03-24 東ソー株式会社 絶縁膜用材料、有機シラン化合物の製造方法、絶縁膜、及びそれを用いた半導体デバイス
US8137764B2 (en) * 2003-05-29 2012-03-20 Air Products And Chemicals, Inc. Mechanical enhancer additives for low dielectric films
KR101185644B1 (ko) * 2004-01-16 2012-09-24 제이에스알 가부시끼가이샤 절연막 형성용 조성물 및 그의 제조 방법, 및 실리카절연막 및 그의 형성 방법
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
US7091737B2 (en) * 2004-10-01 2006-08-15 Intel Corporation Apparatus and methods for self-heating burn-in processes
JP4849219B2 (ja) * 2006-03-23 2012-01-11 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、および半導体装置
JP5099302B2 (ja) * 2006-03-23 2012-12-19 Ｊｓｒ株式会社 絶縁膜形成用組成物、ポリマーおよびその製造方法、絶縁膜の製造方法、ならびにシリカ系絶縁膜
JP2007262255A (ja) * 2006-03-29 2007-10-11 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、絶縁膜の製造方法、ならびにシリカ系絶縁膜
JP4821404B2 (ja) * 2006-03-29 2011-11-24 Ｊｓｒ株式会社 ポリマーおよびその製造方法、絶縁膜形成用組成物、絶縁膜の製造方法、ならびにシリカ系絶縁膜

Also Published As

Publication number Publication date
US20100140754A1 (en) 2010-06-10
JPWO2008020592A1 (ja) 2010-01-07
EP2053107A1 (en) 2009-04-29
TW200817421A (en) 2008-04-16
WO2008020592A1 (fr) 2008-02-21

Similar Documents

Publication Publication Date Title
US6572923B2 (en) Asymmetric organocyclosiloxanes and their use for making organosilicon polymer low-k dielectric film
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
JP5170445B2 (ja) ケイ素含有膜形成用材料、ならびにケイ素含有絶縁膜およびその形成方法
KR101640153B1 (ko) 무산소 함유 실리콘계 막 및 이의 형성 방법
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
KR20090045936A (ko) 막 형성용 재료, 및 규소 함유 절연막 및 그의 형성 방법
US20110042789A1 (en) Material for chemical vapor deposition, silicon-containing insulating film and method for production of the silicon-containing insulating film
JP2010067810A (ja) Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス
TW202110862A (zh) 單烷氧基矽烷及使用其製造的密有機二氧化矽膜
KR101514466B1 (ko) 플라즈마 ＣＶＤ법에 의한 Ｓｉ 함유막 형성용 유기 실란 화합물 및 Ｓｉ 함유막의 성막 방법
JP5304983B2 (ja) ケイ素含有膜形成用組成物
JP5251156B2 (ja) ケイ素含有膜およびその形成方法
TW202111153A (zh) 單烷氧基矽烷及二烷氧基矽烷和使用其製造的密有機二氧化矽膜
JP4414949B2 (ja) 絶縁膜
TWI822044B (zh) 用於氣相沉積一介電膜的組合物及用於沉積一有機矽膜的方法
TWI835339B (zh) 烷氧基矽烷及由其製造的密有機二氧化矽膜
KR102373339B1 (ko) 규소 화합물 및 이를 사용하여 막을 증착시키는 방법
JP2023546911A (ja) アルコキシジシロキサン、及びそれから製造される緻密なオルガノシリカ膜
US20200048286A1 (en) Silicon compounds and methods for depositing films using same
TW202009321A (zh) 矽化合物及使用其沉積膜的方法
CN101528874A (zh) 膜形成用材料、以及含硅绝缘膜及其形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid