JP2005533880A - チップ製造時における多孔性材料の封止方法およびそのための化合物 - Google Patents

チップ製造時における多孔性材料の封止方法およびそのための化合物 Download PDF

Info

Publication number
JP2005533880A
JP2005533880A JP2004514813A JP2004514813A JP2005533880A JP 2005533880 A JP2005533880 A JP 2005533880A JP 2004514813 A JP2004514813 A JP 2004514813A JP 2004514813 A JP2004514813 A JP 2004514813A JP 2005533880 A JP2005533880 A JP 2005533880A
Authority
JP
Japan
Prior art keywords
polymer compound
functional group
layer
polymer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004514813A
Other languages
English (en)
Inventor
シュミット、ミヒャエル
テンペル、ゲオルグ
ハイリガー、ルドガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005533880A publication Critical patent/JP2005533880A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L43/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and containing boron, silicon, phosphorus, selenium, tellurium or a metal; Compositions of derivatives of such polymers
    • C08L43/04—Homopolymers or copolymers of monomers containing silicon
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D143/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and containing boron, silicon, phosphorus, selenium, tellurium, or a metal; Coating compositions based on derivatives of such polymers
    • C09D143/04—Homopolymers or copolymers of monomers containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)

Abstract

本発明は、チップの製造時に用いられる多孔性材料の表面露出孔を封止するために、官能基Ａおよび官能基Ｂを有するポリマー化合物を用いる方法に関する。本発明は、そのための化合物、および前記化合物の用途にも関し、官能基Ａは、ケイ素含有材料および／または金属窒化物と結合することが可能であり、次の構造（Ｒ２−Ｏ−）３−ｎＳｉＲ１ｎ−Ｒ３（式中、ｎ＝１または２であり、Ｒ１およびＲ２はそれぞれアルキルまたはアリール基であり、Ｒ１およびＲ２は同一であっても異なっていてもよく、Ｒ３はアルケンまたはアリレン基である）を含み、官能基Ｂは、銅金属、酸化銅（Ｉ）および／または酸化銅（ＩＩ）に結合することが可能であり、下記の構造（１，２，３）および／または（４）（式中Ｒ１およびＲ３は官能基Ａにおいて定義した通りである）の１つ以上を含み、官能基Ａおよび官能基ＢはＲ３を介してポリマー主鎖に結合されている。
【化１】

Description

本発明は、官能基Ａおよび官能基Ｂを含むポリマー化合物を使用して、チップ製造に用いられる多孔性材料の表面露出孔を封止する方法と、上記目的のための化合物と、該ポリマー化合物の用途とに関する。
集積回路またはチップ内の複数のメタライズ層の一体化には、異なる金属トラック間での遅延、キャパシタンスおよびカップリングを減らすために、材料および技術的プロセスに関して大幅な変更が必要とされる。二酸化ケイ素を、低誘電率の誘電体（低ｋ材料または層間誘電体（ＩＬＤ）として知られる）に変えることは、高密度および高速の用途にとっては緊急の要件である。例えば、二酸化ケイ素の代わりとしては、炭素をドープした二酸化ケイ素、他のシリコン含有材料および炭素含有化合物が用いられる。
現在よく使用されるＩＬＤの例を以下に挙げる。
Figure 2005533880
 アプライドマテリアル社のＢｌａｃｋ Ｄｉａｍｏｎｄ（商標）（Ｉ／ＩＩ）もシリコンを含んでいる。
使用される殆どすべての低ｋ材料は、ケイ素化合物を含有する。例外としては、例えば、純粋な有機化合物であるＳｉＬＫ（商標）およびｐ−ＳｉＬＫ（ｐ＝多孔性）、ならびにフッ化炭化水素が挙げられる。
上記の材料は、チップ製造時に利用され、メタライズ・レベル（メタライズ体）間で層を分離する役目を果たす。これらの層は、「層間誘電体」（ＩＬＤ）としても知られている。これらは、「金属間誘電体」（ＩＭＤ）または「低ｋ層」とも呼ばれている。
チップ製造時には、これらのＩＬＤにエッチングによって凹部を形成してから、該凹部を金属相互接続部として機能するように金属材料で充填する。さらに、金属トラックを垂直方向に互いに接続する。このことは、当該接触部位において、金属トラックまで下方に
エッチングされた上記凹部によって達成される。窒化ケイ素および／またはＳｉＣからなる追加の補助層が、例えばエッチング停止層として、エッチングマスクとして、あるいは保護層として、必要になる場合も多い。上述の方法は、従来技術の一部をなし、デュアル・ダマシン法と呼ばれる。
塗布されたＩＬＤ層の加熱による硬化の間に形成される内在気泡、いわばキャビティは、特に上記低ｋＩＬＤ材料において生じる。
チップ製造において習慣的であり、ＩＬＤ材料への熱負荷および／または機械的負荷の代表となる、その後の方法工程の過程（例えば、エッチング、化学機械研磨（ＣＭＰ）など）において、これらの孔は、個々の孔同士が通路によって互いに繋がることにより、さらに大きなキャビティを形成することもある。特に、これらの材料中にエッチングされた凹部の内壁領域において、表面露出孔、および、通路によって連結された孔は、何の防御もなく混入化学物質にさらされることになる。チップ製造の状況においては、その後低誘電率の材料は、例えば、水、周囲の湿気、または他の化学物質などの様々な材料と接触することになるが、これらの物質がキャビティに浸透して、その結果悪影響を及ぼしたり、層間誘電体（ＩＬＤ）の実際の機能を破壊してしまうことさえありうる。
特にチップ製造のバックエンドオブライン（ＢＥＯＬ：ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ）の部分において、多孔性材料を一体化して、混入物質が多孔性材料に浸透することを防ぐことに大きな関心が寄せられている。バックエンドオブラインという用語は、電気部品（すなわち、トランジスタ、キャパシタなど）が配線されるチップ製造の一部を意味するものとする。上記の目的のために、電気部品を接点（ビア）および金属トラック（金属トレンチ）によって三次元的に互いに連結する。これに対し、チップ製造のフロントエンドオブラインは、電気部品の製造を伴う。
シリコン含有材料中の表面露出孔を封止することに関しては、シロキサンポリマーをオゾンによってＳｉＯ２に変換することがすでに知られている（非特許文献１）。
特許文献１〜３は、ケイ素含有有機成分と、ベンゾトリアゾール成分とを含むポリマー化合物を記載している。特許文献４は、ケイ素含有有機化合物と、さらなる成分としてベンゾトリアゾールを含んでいてもよい組成物を記載している。
特許文献５は、チップ製造時に、接点の開口部と凹部（トレンチ、ビア）を銅で充填するための方法を記載しており、該方法において、低ｋ材料中にエッチングされた凹部の側壁には、さらなる誘電層が提供されている。誘電材料の例としては、酸化ゲルマニウム、二酸化ケイ素、窒素含有二酸化ケイ素、窒素ドープ二酸化ケイ素、酸窒化ケイ素などの酸化物および酸窒化物が挙げられている。酸化チタン、酸化タンタル、チタン酸バリウムストロンチウムなども挙げられている。内壁に塗布することのできる低誘電率の材料も挙げられている。低誘電率の材料を被着させる場合のこの方法の欠点は、ここでも内部多孔性を有する材料が導入されることにある。また、さらなる被着によって凹部が狭まるため、凹部は最初から広めに作っておく必要があり、このことは、次世代技術のための小型化の目的に反している。
さらなる欠点としては、コンフォーマル（同形）蒸着が要求されるために、ＣＶＤ型の方法しか用いることができず、チップ製造プロセスがさらに複雑になり、このＣＶＤ材料の前駆化合物が孔に浸透できてしまうという虞もある。
欧州特許出願公開第１１３８７３２号明細書 欧州特許出願公開第１１２２２７８号明細書 特開平１−１４９８７９公報（英文抄録） 独国特許出願公開第４１０７６６４号明細書 国際公開第０１／５４１９０号パンフレット エム．オーヤン（Ｍ．Ｏｕｙａｎｇ）ら、ケミストリー・オブ・マテリアルズ誌（Ｃｈｅｍ．Ｍａｔｅｒ．）、第１２巻（２０００年）、ｐ．１５９１
したがって、低誘電率の材料にエッチングされた凹部の内壁を、有害な化学物質がチップ製造プロセスの間に表面露出孔中に浸透して、ＩＬＤ材料の誘電特性に悪影響を及ぼすことから防御する方法を提供することが望ましい。
さらに、層間誘電体への銅イオンの拡散または移動を回避して、銅充填物をトレンチ中に最適に接触または配置できるようにすることが望ましい。
本発明によれば、このことは、請求項１に列挙したポリマー化合物の助けをかりて、また請求項１７，２７および３４に記載の方法によって達成される。
本発明は、半導体製造において用いられる多孔性材料を封止または保護するための、特に当該材料内に存在するトレンチまたは凹部またはビアの内壁を保護するための方法に関する。半導体の小型化によって、複数のメタライズ層を有するチップ構造の製造が増大してきている。金属として銅の使用が多くなり、銅のメタライズ層同士は、異なるメタライズ・レベル間の接触領域を除いて、できるだけ低い誘電率を有する材料によって互いに物理的に分離されている。現行では、金属層は、ダマシン法を用いて製造されている。この方法において、標準的な手順は、矩形の断面を有するトレンチ状凹部を、金属間誘電体（層間誘電体、ＩＬＤ）内にエッチングし、このトレンチを金属で充填するというものである。しかしながら、これらの金属トラックはＩＬＤ層によって互いに垂直に絶縁されたままである。後々互いに接続される様々な金属層については、後に形成されたＩＬＤ層を貫通して接点にさらなる凹部をエッチングし、これらの凹部を上述の金属充填プロセスの際に金属で充填する。金属トラック間の接触を含むこの方法は、デュアル・ダマシン法とも呼ばれる。
しかしながら、凹部のエッチングおよびさらなる後続の方法工程の間、低誘電率の誘電材料はわずかに損傷を受ける。後続の加工工程の間、凹部の側壁にある開口孔は、孔に浸透する材料と接触することになる可能性があり、誘電体の特性に悪影響を及ぼすかもしれない。
そこで、本発明は、ポリマー化合物であって、より深いキャビティ内に貫通することなく表面に近い孔を封止するために、当該タイプの凹部の側壁の内張りを行うことができるポリマー化合物を提供する。これらはポリマー主鎖と官能基Ａおよび官能基Ｂを有したポリマー化合物であって、
官能基Ａは、ケイ素含有材料および／または金属窒化物に結合させることが可能であり、下記の構造、すなわち
（Ｒ２−Ｏ−）３−ｎＳｉＲ１ｎ−Ｒ３
（式中、ｎ＝１または２であり、
Ｒ１およびＲ２はいずれもアルキルまたはアリール基であり、Ｒ１およびＲ２は同一であっても異なっていてもよく、
Ｒ３はアルキレンまたはアリレン基である）
を有し、
官能基Ｂは、銅金属、酸化銅（Ｉ）および／または酸化銅（ＩＩ）に結合させることが可能であり、以下の構造、すなわち
Figure 2005533880
 （式中、Ｒ１およびＲ３は官能基Ａにおいて定義した通りである）
の１つ以上を有し、
官能基Ａおよび官能基Ｂは、Ｒ３を介してそれぞれポリマー主鎖に結合されている。
本発明は、半導体製造において用いられる低誘電率の多孔性材料の表面露出孔を封止するための方法に関するものでもあり、該方法では、以下のポリマー化合物の１つ以上が、低誘電率の多孔性材料に塗布される。ポリマー化合物はポリマー主鎖と官能基Ａおよび官能基Ｂとを有し、
官能基Ａは、ケイ素含有材料および／または金属窒化物に結合させることが可能であり、下記の構造、すなわち
（Ｒ２−Ｏ−）３−ｎＳｉＲ１ｎ−Ｒ３
（式中、ｎ＝１または２であり、
Ｒ１およびＲ２はいずれもアルキルまたはアリール基であり、Ｒ１およびＲ２は同一であっても異なっていてもよく、
Ｒ３はアルキレンまたはアリレン基である）
を有し、
官能基Ｂは、銅金属および／またはタンタル、酸化銅（Ｉ）および／または酸化銅（ＩＩ）に結合させることが可能であり、以下の構造、すなわち
Figure 2005533880
 （式中、Ｒ１およびＲ３は官能基Ａにおいて定義した通りである）
の１つ以上を有し、
官能基Ａおよび官能基Ｂは、Ｒ３を介してそれぞれポリマー主鎖に結合されている。
本発明の内容において、「結合させることが可能」という用語は、それぞれの官能基Ａおよび官能基Ｂが上述の化合物の１つ以上と、共有または配位またはイオン相互作用を形成することを意味すると理解されたい。
本発明に従うポリマー化合物は、特に、以下の要件を満たす。すなわち、該ポリマー化合物は実質的に側壁内の最初の表面露出孔にだけ浸透し、より深いキャビティ中には浸透しない。
これらは高い熱安定性を有するが、後続の方法工程、例えば、低ｋ材料の硬化、ＡＬＤ（原子層被着）、ＣＶＤなどにおいては一般に最高４００℃までの温度が用いられるために、上記高い熱安定性は必須である。
さらに、熱膨張率を、低ｋ材料や、内壁の内張りに使用されるタンタル／窒化タンタルなどの任意の材料の熱膨張率の範囲内に収めることができる。
さらに、該ポリマー化合物は低ｋ材料に対する良好な結合性を有し、任意選択の内張り材料に対して結合しても悪影響がなく、むしろ改良される。
特に、銅、酸化銅（Ｉ）および酸化銅（ＩＩ）または銅イオンに対する、電子に富んだ官能基Ｂの親和性を考えると、凹部内の銅充填物の酸化を防ぐか、少なくともその程度を減少させること、あるいはさらなる酸化を回避することが可能である。これにより、しばしば重大な欠陥の原因になっていた、銅イオンが脱出して誘電体に浸透することを確実に回避することができる。Ｃｕ、ＣｕＯ、Ｃｕ２Ｏおよび／または銅イオンに関する上記親和性または結合性のために、本発明によれば、ＩＬＤ中への銅イオンの拡散を、透過性を有する障壁層の内張りを用いて確実に防止することができる。これは、拡散する銅イオンを官能基Ｂによって捕捉することができるからである。
さらに、本発明に従うポリマー化合物は、低ｋ材料のｋ値に対して悪影響を及ぼさない。
ポリマー主鎖は、標準的な市販のポリマーであってよい。ポリマー主鎖のモノマーとして好ましいものとして、エチレン、プロピレン、スチレン、（メタ）アクリレート類、酸類、好ましくはアジピン酸、（イソ）テレフタル酸、アルコール類、好ましくはブタンジオール、エタンジオールまたはエチレングリコール、アミン類、好ましくはエタンジアミン、ヘキサンジアミン、アミノカプリル酸などのアミノ酸類、ε−カプロラクタム、エーテル類、好ましくは酸化プロピレンまたは酸化エチレン、エポキシド類、好ましくはエピクロロヒドリンが挙げられ、および／または、ポリマー主鎖として好ましいものとして、モノマー単位が好ましくはジメチルジクロロシランおよび／またはジフェニルジクロロシランであるシリコン類が挙げられる。
本発明によれば、ポリマー主鎖は、本発明によってポリマーに課された要件のプロファイルに従って、特に高い熱安定性を有するべきではあるが、当業者は原則的に既知のポリマー鎖から選択することができる。
基Ｒ１および／またはＲ２に関して、直鎖状または分枝鎖状のＣ１−Ｃ６アルキル類が官能基Ａ内のアルキルとして好ましい。これらの中でも、メチル基およびエチル基が特に好ましい。
置換または非置換フェニル、ビフェニル、および／またはナフチルが、官能基Ａ内のＲ１および／またはＲ２のアリール基として好ましい。さらに、これが置換されている場合
には、置換基としては、Ｃ１−Ｃ１８アルキル基、好ましくはＣ１−Ｃ６アルキル基が好ましい。
官能基Ａ内のＲ１および／またはＲ２のアリール基としては、フェニルが特に好ましい。
官能基Ａおよび／または官能基Ｂ内のＲ３は、互いに独立して、好ましくはＣ１−Ｃ１８アルキレン基、好ましくはＣ１−Ｃ６アルキレン基、および／またはＣ４−Ｃ８シクロアルキレン基、好ましくはＣ５−Ｃ６シクロアルキレン基である。
置換または非置換フェニレン、ビフェニレン、および／またはナフチレンは、互いに独立して官能基Ａおよび／または官能基Ｂ内のＲ３として好ましく、置換されている場合には、その置換基としては、Ｃ１−Ｃ１８アルキル基、好ましくはＣ１−Ｃ６アルキル基が好ましい。官能基Ａおよび／または官能基Ｂ内のＲ３に対しては、フェニレン基が好ましい。
官能基Ｂ内のＲ１に対しては、直鎖または分枝鎖Ｃ１−Ｃ６アルキル基が好ましいが、メチルまたはエチルがさらに好ましい。
ポリマー化合物が、低ｋ材料内のキャビティに必要以上に深くまで浸透することを確実に防止するために、ポリマー化合物は少なくとも１００００Ｄａの分子量を有し、最高１０００００００Ｄａまでの分子量が可能である。上記１０００００００Ｄａの分子量は、溶解性が限られ、その流動特性は不十分であるため、実施上の理由からあまり適していない。したがって、本発明に従うポリマー化合物は、好ましくは１００００Ｄａ〜１０００００００Ｄａの分子量、より好ましくは２００００〜１００００００Ｄａの分子量を有する。
ポリマー化合物の塗布が容易であれば、すなわち、特に適当な溶媒中に溶融または溶解可能である限り、本発明に対して、ポリマーはとりわけ均質で有る必要はない。
ポリマー化合物は好ましくは、できる限りほぼ直鎖状であること、すなわち、分枝度が小さいことが好ましい。しかしながら、化合物が用途に対して適切であれば、これは強制力をもたない。
各ポリマー中の官能基Ａと官能基Ｂの割合は、広い範囲内で可変である。量は、ポリマーの製造中の対応する化学量論量によって調節することができ、最適量は当業者によって決定可能である。しかしながら、１分子につき官能基Ａおよび官能基Ｂのそれぞれが少なくとも１つ存在しなければならない。官能基Ｂに対する官能基Ａの数の比は、約３０：７０〜７０：３０が好ましく、さらに４０：６０〜６０：４０が好ましく、さらに約５０：５０が好ましい。
本発明に従うポリマー化合物は、そのまま、あるいは好ましくは溶媒に溶解して塗布することができる。可能な限りにおいて、溶媒には、低ｋ材料層を溶解することがない一方で、溶媒残留物が孔の中に浸透して残ったとしても低ｋ材料の誘電特性に悪影響を及ぼさないという要件を課すべきである。適当な溶媒としては、ヘキサン、シクロヘキサン、ヘプタンなどの炭化水素、エーテル類、特にＴＨＦ、ケトン類、特にメチルエチルケトンが挙げられる。本発明に従えばトルエンも好ましい。
したがって、本発明によれば、本発明は、本発明の１つ以上のポリマー化合物と、１つ以上の溶媒とを含む、あるいは好適にはこれらのみで構成される組成物も包含する。好ましい溶媒は、アルカン類、好ましくは、ヘキサンおよび／またはヘプタンなどのＣ５−Ｃ１０イソアルカン類、シクロアルカン類、好ましくはシクロペンタンおよび／またはシクロヘキサン、エーテル類、好ましくはＣ２−Ｃ８ジアルキルエーテル類および／またはテ
トラヒドロフラン、および／またはケトン類、特に、Ｃ１−Ｃ８ジアルキルケトン類、好ましくはメチルエチルケトン、またはトルエンである。
基Ｒ３は、官能基Ａおよび官能基Ｂのいずれについてもポリマー主鎖への結合を形成する。官能基Ａおよび／または官能基Ｂは、当業者によって知られる従来の方法を用いてポリマー主鎖に結合させることが可能であり、例えば、ポリマー（例えば、イソシアネート、無水物、塩化アシル、エポキシド）と、成分Ａおよび／またはＢ（例えばヒドロキシアミノ基またはメルカプト基）との間の反応性基の化学反応によって導入することができる。
官能基Ａがポリマー分子の一方端において多く存在し、官能基Ｂがポリマー分子の他方端において多く存在することが好ましい。
本発明によるポリマー化合物は、表面露出キャビティを有する多孔性の層間誘電材料をチップ製造の間に保護するのに特に適している。
特に適した層間誘電材料（低ｋ材料）としては、炭素ドープ二酸化ケイ素などのケイ素含有材料、水素シルセスキオキサン（ＨＳＱ）またはメチルシルセスキオキサン（ＭＳＱ）などのシルセスキオキサン類、および／または、以下に例示的に列挙し現在広く用いられている低ｋ材料、すなわちＸＬＫ（水素−シルセスキオキサン、ダウコーニング社）、９−２２２２（Ｂｏｓｓ）（ＨＳＱ／ＭＳＱ，ダウコーニング社）、ＬＫＤ５１０９（商標）（ＭＳＱ，ＪＳＲ社）、Ｚｉｒｋｏｎ（ＭＳＱ，シプリー（Ｓｈｉｐｌｅｙ）社），ＳｉＬＫ／ｐ−ＳｉＬＫ（バージョン１〜９）（低シリコン含量の有機化合物、ダウケミカル社）、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（商標）（Ｉ／ＩＩ）（アプライドマテリアル社）が挙げられる。
官能基Ａは、ケイ酸塩などのシリコン含有材料、シルセスキオキサン、炭化ケイ素または金属窒化物、ここでは、炭化ケイ素および金属窒化物に優先的に結合するが、特に窒化ケイ素はチップ製造においてＩＬＤ上の保護層としてしばしば用いられ、したがって充填すべき凹部の部分と同様になる。結合は、共有結合または他の接着によって、例えば配位相互作用および／またはイオン相互作用によって、官能基Ａを介して行われる。
本発明は、半導体製造において用いられる低誘電率の多孔性材料中の表面露出孔を封止するための方法に関し、本発明に従うポリマー化合物の層は、低誘電率の多孔性材料に塗布される。
塗布されたポリマー化合物の層の厚みは、好ましくは０．５〜１０ｎｍ、より好ましくは１〜５ｎｍ、また好ましくは約５ｎｍ未満、また好ましくは使用されるポリマーの単層に相当する。
現在用いられている１５０ｎｍテクノロジー世代において、金属トラック幅は１５０ｎｍであり、ＩＤＬ幅は１５０ｎｍであり、金属トラック高さは約１８０〜３００ｎｍである。本発明に従うポリマーの層厚は、可能であれば５ｎｍ以下である。将来のテクノロジー世代のためには、金属／ＩＬＤ幅および高さはさらに小さくなるであろう。４５ｎｍテクノロジー世代には、４５ｎｍの金属トラック／ＩＬＤ幅が必要とされる。中間層（内張り、障壁層）（例えば１０ｎｍのＴＡＮ）をポリマーのモノマーとともに塗布する場合には、銅トラックのための十分な空間が残らないことになる。本発明の１つの利点は、本発明に従うポリマー化合物を非常に小さい層厚に塗布することができることにある。
さらなる利点は、本発明に従うコーティングがあるので、銅を充填する前に内壁にさらに内張りをしなくてもよいことである。
ポリマー化合物は、被処理領域に、スピンオン法またはディップコーティングによって、そのまま塗布しても、適当な溶媒に溶解して塗布してもよい。
好ましい実施形態において、塗布に続いて、塗布層を乾燥させるため、および／または、特に化合物が溶媒とともに塗布された場合には、溶媒および／または揮発性成分を除去するために、加熱工程を実施する。
１つの好ましい実施形態において、ポリマー化合物の塗布および必要であれば加熱工程を行った後に、過剰なポリマー化合物を凹部から除去するためにエッチング工程を行う。特に好ましい実施形態において、この後すぐに銅での充填を行う。これにより、内壁が最初に障壁層で内張りされる従来の方法に比べて、凹部の寸法を大幅に減少させることができるという選択の余地が与えられ、さらなる小型化が可能になる。
あるいは、同様に好ましい実施形態において、従来の方法を用いて内壁の内張りを行うこともできるが、この場合の障壁層の層厚は、これまでの慣習的なものよりも著しく薄いことが好ましい。
このことは、本発明に従うポリマーで予めコーティングすることによって達成することができ、同様に小型化に貢献する。
障壁層、例えばタンタル／窒化タンタル層が塗布された後に、凹部の底面から障壁層および過剰なポリマー化合物を除去するために、ターゲッティドエッチング工程を実施できることが好ましい。その後、銅を充填する。
本発明に従って用いることのできる従来の障壁層材料としては、金属類、特にチタンおよび／もしくはタンタル、金属炭化物類、特に炭化タングステンおよび／もしくは炭化ケイ素、金属窒化物類、特に窒化タングステン、窒化チタンおよび／もしくは窒化タンタル、ならびに／または金属炭窒化物、特に炭窒化タングステンが挙げられる。
本発明に従う方法は、特に、半導体製造において取り入れられ、半導体製造における低誘電率の多孔性材料を一体化するための方法を提供し、該方法は、
ａ．基板上に配置された低誘電率の材料（ＩＬＤ）の層内に凹部をエッチングする工程と、
ｂ．凹部の側壁を被覆するために、上述の方法において定義したような、あるいは請求項１７において定義したようなポリマー化合物を塗布する工程と、
ｃ．凹部を金属で充填する工程とを含む。
スピンオン法またはディップコーティングによってポリマー化合物を塗布した後、塗布したポリマー化合物を固定するために、および／または溶媒とあらゆる揮発性成分を蒸発させるために、熱処理を行うことが好ましい。
基板は好ましくはウェハのメタライズ層、より好ましくは銅メタライズ・レベルである。本発明に従えば、凹部も同様に銅で充填される。
本発明のポリマー化合物を塗布した後、発明の好ましい実施形態では、ポリマー化合物で充填済みの凹部の側壁内の孔を除き、ポリマー層をもう一度除去するためのエッチング工程を行うことができる。このエッチング工程は、例えば酸素プラズマ内でのドライエッチングなどの標準的な方法を用いて行うことができる。次に随意選択として、標準的な方法を用いて、障壁層、例えばタンタル／窒化タンタルによって、内壁を内張りすることもできるが、この層はできる限り薄くすることが好ましい。例示として、最初に１５ｎｍの厚みのＴａＮ層、次に１０ｎｍのＴａ層を従来の方法を用いて塗布することができる。表面層の孔が本発明のポリマー化合物で充填されていることから、タンタル／窒化タンタル
コーティングを著しく薄くすることができ、このことが特に半導体構造の小型化に関しての利点である。次に、下方の金属トラック、好ましくは銅メタライズ・レベルへの接点を作るために、凹部を金属、好ましくは銅によって充填することができる。この方法については、図４にも示されている。
本発明の特に好ましい実施形態において、金属、特に銅による充填は、タンタル／窒化タンタルまたは他の障壁層を予め被着させておくことなく、工程ｂ．に従ってエッチングのすぐ後に行うことができる。これにより、エッチングされた凹部の大きさをさらに小さくすることができる。
本発明のさらなる実施形態において、例えば、上述のタンタル／窒化タンタル層に相当する障壁層を、ポリマー化合物の塗布後に被着させることもできる。その後、標的を定めたエッチングを行って、凹部の底面をエッチング除去することにより、下方のメタライズ・レベルの銅への接点を作ることができる。この方法において、エッチングのあいだ、実質的に上面障壁層と、底面に配設された障壁層とだけが、底面に配設されたポリマー化合物層とともにエッチング除去される。この実施形態は図５に示す。
本発明は、半導体製造の間にメタライズ・レベル同士を接続する方法も包含し、該方法において、
ａ．低誘電率の材料（ＩＬＤ）の層を下側のメタライズ・レベルに塗布し、
ｂ．従来の方法を用いてＩＬＤに凹部をエッチングし、
ｃ．凹部の側壁を被覆し、表面露出孔を封止するために、前述または請求項１７に定義されるような本発明の方法に従ってポリマー化合物を塗布し、
ｄ．下側のメタライズ・レベルへの接続を与えるために、凹部を銅で充填する。
本方法により、内壁のさらなる内張りを行わなくとも、凹部を銅で充填することができることが特に好ましい。
しかしながら、上記方法は、上述のように、障壁層の内張りを用いて実施することもでき、この場合、本発明に従って、上述の図４および５に図示したものと同様の手順を選択する可能性が提供され、好ましい。
本発明の方法において、官能基Ｂが以下の基、すなわち
Figure 2005533880
 （式中、Ｒ１およびＲ３は上記定義通りである）
のうちの１つであることが特に好ましい。これらの基は、このように処理されるウェハの官能性および封止性に関して、特に良好な結果を達成してきている。
好適さが劣る実施形態において、官能基Ｂは下式の化合物（ベンゾトリアゾール）である。
Figure 2005533880
 （式中、Ｒ１およびＲ３は上述の通りである）。
以下、本発明について図面を参照しながら詳細に説明する。
図１は、ウェハの上面に至る断面図を例示したものであり、図示の２つのメタライズ・レベルを有する「デュアル・ダマシン」（ＤＤ）スタックの模式図である。
図面において、ＩＭＤ（１）はいずれの場合も金属間誘電体を示し、低ｋ材料またはＩＬＤに対応する。異なるＩＭＤ層と銅の間には、通常、エッチング停止層および／または保護層（例えば、窒化物（２）および／またはＳｉＣ（３））が存在する。ビア（７）は銅で充填されており、ビアの壁は、障壁層（４）例えばＴａ／ＴａＮでコーティングされている。さらに、埋込ハードマスク（５）がＩＭＤ層上に存在し、ビア（７）を包囲している。銅で充填されたビア（７）は、下側の金属導体（８）を上側の金属導体（６）に接続する。
図２は、ＩＭＤまたはＩＬＤ層（９）の多孔性を模式的に示したものである。この場合、ＩＬＤ（９）は、例えば、ＳｉＣの下層（１０）上に配置され、該下層（１０）の下には次の銅メタライズ層が配置される（図示せず）。さらに、ＩＬＤ層は上面が、例えばＳｉＣの補助および／または保護層（１１）によって覆われている。同図には、キャビティと、通路によって互いに結合されたキャビティとを含めて抜粋した拡大図も示されている。最上部に位置する保護層（１１）は、典型的にはＳｉＣであり、この場合、慣例通り、保護層として、また化学機械研磨（ＣＭＰ）のための停止層としても機能する。この図面は、混入物質が、孔同士を接続する通路を介してより深くＩＬＤ層に浸透でき、ＩＬＤ層の誘電特性に対して悪影響を及ぼす可能性のあることを示している。
図３は、ＩＬＤ内の凹部の内壁が、慣例的にどのようにして、障壁層（１２）によって内張りまたは保護されているかを示したものである。多孔性を有するために、一方では内壁全体を覆うことができず、内部空間には依然として混入物質が進入しうる（図３Ａ）。より多量の障壁材料を被着させれば、この材料が既存のキャビティに浸透するため、低ｋ材料の誘電特性に悪影響を及ぼす。さらに、表面に近い内部空間の領域において、障壁層は薄くなっており、後続の銅充填中において不具合の程度を増大させる虞がある。
図６は、続いて凹部を銅（２０）または障壁層（２０）で充填する際の、本発明に従うポリマー層中での本発明に従うポリマー化合物の配置を模式的に示したものである。官能基Ａは低ｋ層のケイ素含有材料と、およびその上の例えば窒化ケイ素、炭化ケイ素などの保護層の材料と、結合を形成する。さらに、ポリマー中に存在する官能基Ｂは、充填剤の銅原子と結合することができる。官能基Ｂは、さらに、銅の酸化を防ぐことができる。これにより、ＩＬＤ材料中への銅の電子の移動の原因ともなりうる銅イオンの形成が防止される。ポリマー化合物中の末端の官能基ＢおよびＡの配向は、安定な境界層が形成されるようにすることが好ましい。
本発明に従う方法は、半導体製造において、エッチングされた凹部を有するＩＬＤ材料が見られる場合にはいつも使用することができる。したがって、本発明に従う方法は、ＭＯＳＦＥＴ、メモリ素子、論理素子、およびＢＥＯＬ領域全般など、半導体素子の製造において用いることができる。
本発明に従うポリマー化合物材料の適切性は、以下のように実証することができる。
１．試験の最初の段階において、ブランクウェハを用いて、その表面全体を被封止材料でコーティングする。官能基Ａおよび官能基Ｂを含むポリマー化合物を被封止材料に対して塗布し、次いで層の封止を以下の方法によって調べる。
ａ．層厚測定（層厚の決定）
ｂ．偏光解析による多孔性（ＥＰ）測定：下側の材料の孔径を、例えばトルエンの取り込みによって測定することができる。孔径が測定不可能であれば、その層は完全に密である。
２．第２段階において、パターン化ウェハ上で本方法を試験することができる。この目的のために、ＩＬＤでコートしたウェハを、パターニング加工に続いて、ポリマー溶液でコーティングし、それらの密度を後続の試験（上記参照）において調べる。これは、上述のようにＥＰによって行ってもよいし、および／または、完全加工後のウェハを電気的に評価することによって調べてもよい。
電気的密度測定は、例えば、誘電率、または２つの金属トラック間の破壊電圧を決定することを含む。いずれの方法においても、パラメータの変化を評価する。
（実施例１）
パターニング加工されたウェハ、すなわち、低ｋ誘電体（炭素をドープしたケイ素）の非被覆壁を有するウェハを、本発明に従うポリマーをシクロヘキサンに溶解した１０重量％の溶液中に１時間浸漬した。あるいは、溶液をスピンオン法によって塗布してもよい。いずれの場合も、ポリマーの製造に用いる官能基Ａは、メチレンジメチルメトキシシランとした。すなわち、官能基Ａを、ポリマー鎖中に、例えば、化合物（クロロメチル）−ジメチルメトキシシランを介して導入し、結果として官能基Ａはメチレン基によってポリマー主鎖に結合させた。以下の基をそれぞれ官能基Ｂとして使用したが、ポリマー主鎖に結合するためのＲ３は、いずれの場合においてもメチレン基である。
Figure 2005533880
 官能基Ｂがベンゾトリアゾール基の場合には、Ｒ１は、Ｎ−Ｒ３基に結合される炭素原子に関してオルト位のメチル基とした。使用したポリマー主鎖はポリプロピレンであった。
官能基Ａおよび官能基Ｂは、ポリマー中でほぼ同じ割合で存在するものとした。化合物の分子量はいずれの場合も約４００００Ｄａであった。
コーティング後、残留溶媒を除去するために、ウェハ試料を約２５０℃の炉中、不活性ガス雰囲気下で１時間乾燥させた。塗布層は、約３ｎｍの層厚を有していた（ポリマー単層）。
ウェハ中に存在する凹部の底面は、短時間の標的を定めたＮ２／Ｈ２エッチングプラズマ工程によって選択的にエッチングし、表面をエッチングしてポリマーを除去する。側壁上および孔内にはポリマーが残っている。
その後、金属障壁（タンタル）をＰＶＤによって塗布した。
いずれの場合においても、完全加工後のウェハについて電気的に評価したところ、上記のように製造したウェハについて優れた特性が得られた。すなわち、層間誘導体の特性に何ら劣化が認められなかった。ベンゾトリアゾール基を官能基Ｂとして有する化合物の場合だけ、偶発的に欠陥が認められた。
（実施例２）
上記の方法を、炉内での溶媒の除去まで繰り返した。
次に、非金属の薄いＳｉＣ層（５ｎｍの厚みを有するいわゆる内張り層）を、上記のようにして被着させたポリマー単層に対して、ＡＬＣＶＤまたはＰＶＤによって塗布した。
凹部の底面は、短時間の標的を定めたエッチング工程（ＣＦ４／Ｈ２エッチングプラズマ）によってエッチング除去した。ポリマー層および内張り層は側壁に保持された。
次に、５ｎｍの厚みの薄いＴａ層を、ＰＶＤ法によって金属障壁層として塗布した。
実施例１と同様に、いずれの場合においても、完全に加工したウェハについて電気的評価を行ったところ、上記のように製造したウェハに対して優れた特性が得られた。すなわち、層間誘導体の特性に何ら劣化が認められなかった。ベンゾトリアゾール基を官能基Ｂ
として有する化合物の場合だけ、偶発的に欠陥が認められた。
相応する結果が、官能基Ｂ内の基Ｒ３を、例えばＲ３＝エチルに変更した場合にも得られた。
（実施例３）
さらに、多孔性を判定するために、多孔性の低ｋ材料でコーティングしたＳｉウェハに、ウェハが全面に亘ってポリマー化合物で被覆されるように、上記化合物を塗布した。各場合について、トルエンを用いて偏光解析による多孔性測定を行ったところ、塗布された層が多孔性を有しないことがわかった。ベンゾトリアゾール誘導体の場合のみ、時折わずかな多孔性が見られた。
ウェハの上面に至る断面を例示する図。本図は、２つのメタライズ・レベルと、図の該２つのレベル間の１つの金属接続部を有する「デュアル・ダマシン」（ＤＤ）スタックの模式図である。 キャビティまたは孔を有する基板上の誘電層にエッチングされた凹部全体の断面図。図２はまた、個々の孔同士が通路によって接続されていることを拡大抜粋して示している。 低誘電率の材料内のトレンチの内壁の障壁層による内張りを示す図。該内張り層は例えばタンタル／窒化タンタルからなる。３Ａからは、内壁の被覆が不完全であるため、個々の孔のキャビティに不純物が到達しうることがわかる。３Ｂは、より多くの障壁層材料を有している以外は３Ａに示したものに相当する内張りを示しており、この場合、コーティング材料は、接続された孔のキャビティ内に部分的に浸透することにより、材料の誘電率を変化させている。 本発明に従う方法を半導体の製造に取り入れる方法の一例を示す図。４Ａは、銅底面層と、その上の保護層と、その上の層間誘電体とを有するウェハ構造の一部の断面図であり、前記層間誘電体は孔を有している。さらに、エッチング停止層と、二酸化ケイ素層が層間誘電体の上に配置されている。エッチングされたトレンチは、本発明に従うポリマーによって被覆されている。４Ｂにおいて、エッチング工程は、凹部からポリマー層を除去するために行われるが、孔は、例えば酸素プラズマを用いたエッチング後の側壁領域内において、本発明に従うポリマーによって充填されたままである。４Ｃは、続いて随意選択的に、例えばＴａ／ＴａＮによって側壁の内張りが可能であることを示す。 本発明のさらなる実施形態を示す図。５Ａは図４の４Ａに対応する。そして、５Ｂに従えば、側壁の内張りが、例えば、窒化タンタルおよびタンタルによって実施されるが、この内張りは可能な限り薄い。その後、標的を定めたエッチング工程を５Ｃにおいて行う。このエッチング工程の間、凹部の下側はエッチング除去され、その下の銅メタライズ層によって接点を形成させることができる。 本発明に従って塗布され、続いて凹部に銅の充填を行ったポリマー層内における、本発明のポリマー分子の配置を示す図。官能基Ｂは、好ましくは銅に向けて配置され、官能基Ａは好ましくはケイ素含有材料に向けて配置される。
符号の説明
１…層間誘電体（ＩＬＤ）、金属間誘電体（ＩＭＤ）または低ｋ材料
２…保護層、窒化物
３…保護層、ＳｉＣ
４…障壁層、例えばＴａ／ＴａＮ
５…埋込ハードマスク
６…上側金属導体
７…凹部／ビア
８…下側金属導体
９…ＩＬＤ
１０…下層
１１…保護層、例えばＳｉＣ
１２…障壁層
１３…銅
１４…エッチング停止層
１５…ＩＬＤ
１６…エッチング停止層、たとえばＳｉＣ
１７…ＳｉＯ２
１８…本発明に従うポリマー化合物
１９…障壁層、例えばＴａ／ＴａＮ
２０…金属層、例えば銅、または障壁層、例えばＴａ／ＴａＮ

Claims (37)

  1. ポリマー主鎖と、官能基Ａおよび官能基Ｂとを有するポリマー化合物であって、
    官能基Ａは、ケイ素含有材料および／または金属窒化物に結合させることが可能であり、下式の構造、すなわち
    （Ｒ２−Ｏ−）３−ｎＳｉＲ１ｎ−Ｒ３
    （式中、ｎ＝１または２であり、
    Ｒ１およびＲ２はいずれもアルキルまたはアリール基であり、Ｒ１およびＲ２は同一であっても異なっていてもよく、
    Ｒ３はアルキレンまたはアリレン基である）
    で表され、
    官能基Ｂは、銅金属および／またはタンタル、金属酸化物、酸化銅（Ｉ）および／または酸化銅（ＩＩ）にさせることが可能であり、下式の構造、すなわち
    Figure 2005533880
     （式中Ｒ１およびＲ３は官能基Ａにおいて定義した通りである）
    の１つ以上を有し、
    官能基Ａおよび官能基ＢはそれぞれＲ３を介してポリマー主鎖に結合されていることを特徴とするポリマー化合物。
  2. ポリマー主鎖は、標準的な市販のモノマーで構成されることを特徴とする請求項１に記載のポリマー化合物。
  3. ポリマー主鎖のモノマーは、エチレン、プロピレン、スチレン、（メタ）アクリレート類、酸類、好ましくはアジピン酸、（イソ）テレフタル酸、アルコール類、好ましくはブタンジオール、エタンジオールもしくはエチレングリコール、アミン類、好ましくはエタンジアミン、ヘキサンジアミン、アミノカプリル酸などのアミノ酸類、ε−カプロラクタム、エーテル類、好ましくは酸化プロピレンまたは酸化エチレン、エポキシド類、好ましくはエピクロロヒドリンであり、および／または、ポリマー主鎖は、モノマー単位が好ましくはジメチルジクロロシランおよび／またはジフェニルジクロロシランであるシリコン類であることを特徴とする請求項１または２に記載のポリマー化合物。
  4. 官能基Ａ内のＲ１および／またはＲ２は、直鎖状または分枝鎖状のＣ１−Ｃ６アルキル、好ましくはメチルまたはエチルであることを特徴とする請求項１〜３のいずれか１項に記載のポリマー化合物。
  5. 官能基Ａ内のＲ１および／またはＲ２は、置換または非置換フェニル、ビフェニル、および／またはナフチルであることを特徴とする請求項１〜４のいずれか１項に記載のポリマー化合物。
  6. 置換基は、Ｃ１−Ｃ１８アルキル基、好ましくはＣ１−Ｃ６アルキル基であることを特徴とする請求項５に記載のポリマー化合物。
  7. 官能基Ａ内のＲ１および／またはＲ２は、フェニル基であることを特徴とする請求項１〜６のいずれか１項に記載のポリマー化合物。
  8. 官能基Ａ内のＲ３は、Ｃ１−Ｃ１８アルキレン基、好ましくはＣ１−Ｃ６アルキレン基、および／またはＣ４−Ｃ８シクロアルキレン基、好ましくはＣ５−Ｃ６シクロアルキレン基であることを特徴とする請求項１〜７のいずれか１項に記載のポリマー化合物。
  9. 官能基Ｂ内のＲ３は、Ｃ１−Ｃ１８アルキレン基、好ましくはＣ１−Ｃ６アルキレン基、および／またはＣ４−Ｃ８シクロアルキレン基、好ましくはＣ５−Ｃ６シクロアルキレン基であることを特徴とする請求項１〜８のいずれか１項に記載のポリマー化合物。
  10. 官能基Ａおよび／または官能基Ｂ内のＲ３は、互いに独立して、置換または非置換のフェニレン、ビフェニレン、および／またはナフチレンであり、置換されている場合には、置換基は、好ましくはＣ１−Ｃ１８アルキル基、さらに好ましくはＣ１−Ｃ６アルキル基であることを特徴とする請求項１〜９のいずれか１項に記載のポリマー化合物。
  11. 官能基Ａおよび／または官能基Ｂ内のＲ３は、互いに独立して、フェニレン基であることを特徴とする請求項１〜１０のいずれか１項に記載のポリマー化合物。
  12. 官能基Ｂ内のＲ１は、直鎖状または分枝鎖状のＣ１−Ｃ６アルキル基、好ましくはメチルまたはエチルであることを特徴とする請求項１〜１１のいずれか１項に記載のポリマー化合物。
  13. ポリマーは、１００００Ｄａ〜１０００００００Ｄａ、好ましくは２００００〜１００００００Ｄａの分子量を有することを特徴とする請求項１〜１２のいずれか１項に記載のポリマー化合物。
  14. ポリマー化合物は実質的に線形であることを特徴とする請求項１〜１３のいずれか１項に記載のポリマー化合物。
  15. 請求項１〜１４のいずれか１項に記載の１つ以上のポリマー化合物と、１つ以上の溶媒とを含む組成物。
  16. 使用される溶媒は、アルカン類、好ましくは、ヘキサンおよび／またはヘプタンなどのＣ５−Ｃ１０イソアルカン類、シクロアルカン類、好ましくはシクロペンタンおよび／またはシクロヘキサン、エーテル類、好ましくはＣ２−Ｃ８ジアルキルエーテル類および／またはテトラヒドロフラン、および／またはケトン類、特に、Ｃ１−Ｃ８ジアルキルケトン類、好ましくはメチルエチルケトンであることを特徴とする請求項１５に記載の組成物。
  17. 半導体製造において用いられる低誘電率の多孔性材料の表面露出孔を封止するための方法であって、以下のポリマー化合物、すなわち
    ポリマー主鎖と官能基A および官能基Ｂとを有するポリマー化合物であって、
    官能基Ａは、ケイ素含有材料および／または金属窒化物に結合させることが可能であり、下式の構造、すなわち
    （Ｒ２−Ｏ−）３−ｎＳｉＲ１ｎ−Ｒ３
    （式中、ｎ＝１または２であり、
    Ｒ１およびＲ２はいずれもアルキルまたはアリール基であり、Ｒ１およびＲ２は同一であっても異なっていてもよく、
    Ｒ３はアルキレンまたはアリレン基である）
    で表され、
    官能基Ｂは、銅金属および／またはタンタル、金属酸化物、酸化銅（Ｉ）および／または酸化銅（ＩＩ）に結合させることが可能であり、下式の構造、すなわち
    Figure 2005533880
     （式中Ｒ１およびＲ３は官能基Ａにおいて定義した通りである）
    の１つ以上を有し、
    官能基Ａおよび官能基ＢはそれぞれＲ３を介してポリマー主鎖に結合されている
    ことを特徴とするポリマー化合物
    の１つ以上が、低誘電率の多孔性材料に塗布されることを特徴とする方法。
  18. 層間誘電体は、炭素ドープ二酸化ケイ素などのケイ素含有材料、水素シルセスキオキサン（ＨＳＱ）もしくはメチルシルセスキオキサン（ＭＳＱ）などのシルセスキオキサン類、および／または、低ｋ材料、すなわち、ＸＬＫ（水素−シルセスキオキサン、ダウコーニング社）、９−２２２２（Ｂｏｓｓ）（ＨＳＱ／ＭＳＱ、ダウコーニング社）、ＬＫＤ５１０９（ＭＳＱ、ＪＳＲ社）、Ｚｉｒｋｏｎ（ＭＳＱ、シプリー社），ＳｉＬＫ／ｐ−ＳｉＬＫ（バージョン１〜９）（ダウケミカル社）、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（Ｉ／ＩＩ）（アプライドマテリアル社）であることを特徴とする請求項１７に記載の方法。
  19. 塗布されたポリマー化合物層の層厚は、実質的に単層に相当することを特徴とする請求項１７または１８に記載の方法。
  20. 塗布されたポリマー化合物層の厚みは、０．５〜１０ｎｍ、好ましくは１〜５ｎｍ、または好ましくは約５ｎｍ未満であることを特徴とする請求項１７〜１９のいずれか１項に記載の方法。
  21. ポリマー化合物はスピンオン法またはディップコーティングによって塗布されることを特徴とする請求項１７〜２０のいずれか１項に記載の方法。
  22. 塗布工程の後に、塗布層を乾燥させるために、および／または溶媒および揮発性成分を除去するために、加熱工程を実施することを特徴とする請求項１７〜２１のいずれか１項に記載の方法。
  23. ポリマー化合物の層を用いたチップ製造の間に、ＩＬＤ内にエッチングされた凹部の内壁にポリマー化合物を塗布することを特徴とする請求項１７〜２２のいずれか１項に記載の方法。
  24. 凹部から過剰のポリマー化合物を除去するために、ポリマー化合物を塗布した後に、エッチング工程を実施することを特徴とする請求項１７〜２３のいずれか１項に記載の方法。
  25. ポリマー化合物を塗布した後、障壁層を被着させ、次に、凹部の底面から障壁層と過剰のポリマー化合物を除去するために、標的を定めたエッチング工程を実施することを特徴とする請求項１７〜２３のいずれか１項に記載の方法。
  26. 障壁層は金属の層であり、特にチタンおよび／もしくはタンタル、金属炭化物類、特に炭化タングステンおよび／もしくは炭化シリコン、金属窒化物、特に窒化タングステン、窒化チタンおよび／もしくは窒化タンタル、ならびに／または金属炭窒化物、特に炭窒化タングステンであることを特徴とする請求項２５に記載の方法。
  27. 半導体製造において低い誘電率を有する多孔性材料を一体化するための方法であって、ａ．基板上に配置された低誘電率の材料（ＩＬＤ）の層内に凹部をエッチングする工程と、
    ｂ．凹部の側壁を被覆するために、請求項１７において定義したようなポリマー化合物を塗布する工程と、
    ｃ．凹部を金属で充填する工程と
    を含む方法。
  28. 基板は、ウェハの別のメタライズ層であることを特徴とする請求項２７に記載の方法。
  29. 基板は銅メタライズ・レベルであることを特徴とする請求項２７または２８のいずれかに記載の方法。
  30. 凹部は、金属、好ましくは銅によって充填されることを特徴とする請求項２７〜２９のいずれか１項に記載の方法。
  31. ポリマー化合物を工程ｂ．に従って塗布した後、凹部から過剰なポリマー化合物を除去するためにエッチング工程を実施することを特徴とする請求項２７〜３０のいずれか１項に記載の方法。
  32. ポリマー化合物を工程ｂ．に従って塗布した後、障壁層を被着させ、次に、凹部の底面から障壁層と過剰なポリマー化合物を除去するために、標的を定めたエッチング工程を実施することを特徴とする請求項２７〜３０のいずれか１項に記載の方法。
  33. 障壁層は、タンタルおよび窒化タンタルの層であることを特徴とする請求項３２に記載の方法。
  34. 半導体製造においてメタライズ・レベルを接続するための方法であって、
    ａ．低誘電率の材料（ＩＬＤ）の層を下側のメタライズ・レベルに塗布することと、
    ｂ．従来の方法を用いてＩＬＤに凹部をエッチングすることと、
    ｃ．凹部の側壁を被覆し、かつ表面露出孔を封止するために、請求項１７に定義されるようなポリマー化合物を塗布することと、
    ｄ．下側のメタライズ・レベルへの接続を与えるために、凹部を銅で充填することと
    を特徴とする方法。
  35. メタライズ・レベルは銅メタライズ層であることを特徴とする請求項３４に記載の方法。
  36. 凹部は銅で充填されることを特徴とする請求項３４または３５に記載の方法。
  37. チップ製造の間に、低誘電率の材料（ＩＬＤ）の多孔性層内の表面露出孔を封止するための、請求項１７に記載のポリマー化合物の用途。
JP2004514813A 2002-06-20 2003-06-20 チップ製造時における多孔性材料の封止方法およびそのための化合物 Pending JP2005533880A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10227663A DE10227663A1 (de) 2002-06-20 2002-06-20 Verfahren zum Versiegeln poröser Materialien bei der Chipherstellung und Verbindungen hierfür
PCT/EP2003/006527 WO2004000960A1 (de) 2002-06-20 2003-06-20 Verfahren zum versiegeln poröser materialien bei der chipherstellung und verbindungen hierfür

Publications (1)

Publication Number Publication Date
JP2005533880A true JP2005533880A (ja) 2005-11-10

Family

ID=29723337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004514813A Pending JP2005533880A (ja) 2002-06-20 2003-06-20 チップ製造時における多孔性材料の封止方法およびそのための化合物

Country Status (7)

Country Link
EP (1) EP1516026B1 (ja)
JP (1) JP2005533880A (ja)
CN (1) CN1662620A (ja)
AU (1) AU2003238515A1 (ja)
DE (1) DE10227663A1 (ja)
TW (1) TWI279411B (ja)
WO (1) WO2004000960A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009528690A (ja) * 2006-02-28 2009-08-06 エステミクロエレクトロニクス（クロレ・２）・エスアーエス 誘電材料における金属配線
JP2011039044A (ja) * 2009-07-20 2011-02-24 Commissariat A L'energie Atomique & Aux Energies Alternatives 光学特性評価のための方法
JP2015521799A (ja) * 2012-06-22 2015-07-30 東京エレクトロン株式会社 エッチング及びアッシング中での低誘電率材料の側壁保護
JP2016047941A (ja) * 2014-08-27 2016-04-07 国立大学法人京都工芸繊維大学 高分子自己組織化膜による銅の酸化防止と導電性向上技術
JPWO2015182581A1 (ja) * 2014-05-29 2017-04-20 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 空隙形成用組成物、その組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
JPWO2016021648A1 (ja) * 2014-08-08 2017-04-27 三井化学株式会社 シール組成物、及び半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138333B2 (en) 2003-09-05 2006-11-21 Infineon Technologies Ag Process for sealing plasma-damaged, porous low-k materials
US7141496B2 (en) * 2004-01-22 2006-11-28 Micell Technologies, Inc. Method of treating microelectronic substrates
EP1744359A1 (en) * 2005-07-12 2007-01-17 ST Microelectronics Crolles 2 SAS Interconnect structure having cavities in its dielectric portion
US20080064214A1 (en) * 2006-09-13 2008-03-13 Lam Research Corporation Semiconductor processing including etched layer passivation using self-assembled monolayer
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
US8304924B2 (en) * 2009-05-29 2012-11-06 Mitsui Chemicals, Inc. Composition for sealing semiconductor, semiconductor device, and process for producing semiconductor device
CN105097658B (zh) * 2014-05-15 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件、互连层和互连层的制作方法
TWI621234B (zh) * 2014-05-16 2018-04-11 Acm Res Shanghai Inc Method of forming interconnect structure
US9935047B2 (en) 2015-10-16 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2726455B2 (ja) * 1988-11-16 1998-03-11 東芝シリコーン株式会社 室温硬化性組成物
JPH0477525A (ja) * 1990-07-13 1992-03-11 Toshiba Silicone Co Ltd ポリエーテル共重合体、その製造方法およびそれを含有する組成物
DE4107664A1 (de) * 1991-03-09 1992-09-10 Basf Lacke & Farben Loesungen von polykondensaten, welche als struktureinheiten n-enthaltende heterocyclische ringsysteme aufweisen, mit verbesserter haftung auf anorganischen substraten
JPH09241532A (ja) * 1996-03-12 1997-09-16 Dainippon Ink & Chem Inc 銀被覆塗料用組成物
US5773197A (en) * 1996-10-28 1998-06-30 International Business Machines Corporation Integrated circuit device and process for its manufacture
JP2000154349A (ja) * 1998-11-20 2000-06-06 Japan Energy Corp コーティング組成物およびそれを塗布した金属材料
US20010051420A1 (en) * 2000-01-19 2001-12-13 Besser Paul R. Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
US6677047B2 (en) * 2000-02-04 2004-01-13 Shin-Etsu Chemical Co., Ltd. Coating composition, coating method, and coated article
DE60112983T2 (de) * 2000-03-31 2006-05-18 Jsr Corp. Überzugsmittel und gehärtetes Produkt
FR2819635B1 (fr) * 2001-01-18 2004-01-23 St Microelectronics Sa Procede de fabrication de reseaux d'interconnexions

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009528690A (ja) * 2006-02-28 2009-08-06 エステミクロエレクトロニクス（クロレ・２）・エスアーエス 誘電材料における金属配線
JP2011039044A (ja) * 2009-07-20 2011-02-24 Commissariat A L'energie Atomique & Aux Energies Alternatives 光学特性評価のための方法
JP2015521799A (ja) * 2012-06-22 2015-07-30 東京エレクトロン株式会社 エッチング及びアッシング中での低誘電率材料の側壁保護
JPWO2015182581A1 (ja) * 2014-05-29 2017-04-20 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 空隙形成用組成物、その組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
JPWO2016021648A1 (ja) * 2014-08-08 2017-04-27 三井化学株式会社 シール組成物、及び半導体装置の製造方法
JP2016047941A (ja) * 2014-08-27 2016-04-07 国立大学法人京都工芸繊維大学 高分子自己組織化膜による銅の酸化防止と導電性向上技術

Also Published As

Publication number Publication date
CN1662620A (zh) 2005-08-31
DE10227663A1 (de) 2004-01-15
TWI279411B (en) 2007-04-21
AU2003238515A1 (en) 2004-01-06
TW200400986A (en) 2004-01-16
EP1516026A1 (de) 2005-03-23
EP1516026B1 (de) 2013-08-28
WO2004000960A1 (de) 2003-12-31

Similar Documents

Publication Publication Date Title
US7442756B2 (en) Polymer for sealing porous materials during chip production
JP4461215B2 (ja) 低誘電率絶縁材料とそれを用いた半導体装置
KR100791438B1 (ko) 상호접속 구조물, 다층 유전체 확산 장벽층 생성 방법 및 다층 유전체 확산 장벽층의 생성을 위한 조성물
US7538353B2 (en) Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures
JP3778045B2 (ja) 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
US8278763B2 (en) Semiconductor device
TW543116B (en) Mechanically reinforced highly porous low dielectric constant films
CN100407400C (zh) 布线结构
US7642185B2 (en) Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
US7256146B2 (en) Method of forming a ceramic diffusion barrier layer
JP2005533880A (ja) チップ製造時における多孔性材料の封止方法およびそのための化合物
US20100055898A1 (en) Method for fabricating an integrated circuit
KR100974042B1 (ko) 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품
US20100051578A1 (en) Method for fabricating an integrated circuit
JP2004235548A (ja) 半導体装置およびその製造方法
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
JP3843275B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527