JP4415921B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4415921B2 JP4415921B2 JP2005267805A JP2005267805A JP4415921B2 JP 4415921 B2 JP4415921 B2 JP 4415921B2 JP 2005267805 A JP2005267805 A JP 2005267805A JP 2005267805 A JP2005267805 A JP 2005267805A JP 4415921 B2 JP4415921 B2 JP 4415921B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- insulating layer
- conductive layer
- layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
図5は、上記刊行物に記載された半導体装置における2層の銅配線構造を示す断面図である。図において、1はシリコン基板、2は第1の配線形状に相当する凹部3を有する第1の絶縁層であり、第1の絶縁層2としては誘電率4.2のシリコン酸化膜や誘電率3.2〜3.5のフッ素含有シリコン酸化膜が用いられており、さらに、誘電率2.8以下の、より低誘電率のシリコン系無機高分子材料、有機系高分子材料、フッ素含有アモルファス炭素膜または多孔質酸化シリコン膜等が検討されている。
4は凹部3の底面および側面の内壁を被覆する拡散防止機能を有する第1の導電性被膜であり、窒化チタン(TiN)、窒化タンタル(TaN)、窒化タングステン(WN)等や、これらの窒化物にシリコンを含有する3元系のバリアメタル等が用いられる。
7は第2の絶縁層であり、第1の絶縁層2と同様の材料が用いられている。第1の絶縁膜6および第2の絶縁層7を通して孔8が形成され、孔8の底面および側面は拡散防止機能を有する第2の導電性被膜9で被覆され、第1の銅の導電層5に接している。第2の導電性被膜9で被覆された孔8は第2の銅の導電層10が充填されている。
11は第2の絶縁層7に形成され、第2の配線形状に相当する凹部12の内壁を被覆する拡散防止機能を有する第3の導電性被膜である。第3の導電性被膜11で被覆された凹部12には第3の銅の導電層13が充填されている。第2の導電性被膜9および第3の導電性被膜11は第1の導電性被膜4と同様の材料で形成される。第3の銅の導電層13上面は銅の拡散防止機能を有する窒化シリコンからなる第2の絶縁膜14で被覆されている。
すなわち、第1の銅の導電層5と第3の銅の導電層13は下層および上層の配線であり、第2の銅の導電層10は上下の配線を電気的に接続している。図5は2層配線を示したが、多層配線の場合この構造を繰り返し積層することとなる。
第1の絶縁層2に配線形状に相当する凹部3を形成し、その表面にバリアメタルである第1の導電性被膜4を成膜する。
つぎに銅を成膜して凹部3に埋め込む第1の銅の導電層5を形成する。凹部3以外にも銅が成膜されるが、CMP(ケミカルメカニカルポリッシュ)により余分な銅およびバリアメタルを研磨することにより除去し、凹部3のみに銅を残すことにより第1の銅の導電層5を形成する。これにより底部および側壁を第1の導電性被膜層4で被覆した下層の銅配線が形成される。
次に、窒化シリコン膜(図示していない)を成膜し、第1の絶縁膜6をさらに成膜して積層する。
さらに凹部12および孔8の表面にバリアメタルとして各々第2および第3の導電性被膜9、11を成膜し、さらに上記のように銅を成膜して凹部12および孔8に埋め込み、CMP研磨により余分な銅およびバリアメタルを除去して上層の配線形状を形成する。この後、第2の絶縁膜14を成膜する。
すなわち、配線を形成する階層の絶縁層15および16に、高分子材料等の低誘電率材料を用い、孔8を形成する階層の絶縁層および第1の銅の配線5と基板1との間の階層を構成する絶縁層17、18には、熱伝導の良好な従来の配線形状の階層の絶縁層に用いた酸化シリコンを用いて熱伝導を改良している。
これを改善するためには、配線抵抗の低減、および配線間の静電容量、すなわち配線容量低減のために絶縁膜の低誘電率化が必要である。配線材料ではアルミニウム合金にかえて銅が適用され始めている。また層間絶縁膜では誘電率4.2のシリコン酸化膜にかえて誘電率3.2から3.5のフッ素含有シリコン酸化膜いわゆるSiOFが使用され始めている。
また、有機化合物材料で層間絶縁膜を形成する場合は、ポリイミドにフッ素原子を導入した膜やアリールエーテル系高分子で誘電率2.7が達成されているがまだまだ不十分である。
そしてパリレンの蒸着膜では誘電率2.4を達成できるが耐熱性が200〜300℃程度しか得られないため、半導体素子の製造プロセスに制限を加えてしまう。
また、多孔質のSiO2膜において誘電率2.0〜2.5の値が報告されているが、気孔率が高いため機械的強度(CMP研磨プロセス耐性)が弱く、また、気孔径がばらつくという問題がある。
銅配線の上面および側壁は導電性のバリアメタルを被覆し、上面は絶縁性の窒化シリコンで被覆しているが、この窒化シリコン膜の誘電率は7程度であり、バリアメタルの抵抗は銅よりもはるかに高く、その結果配線全体の抵抗値は増加するため、半導体装置の高速化が制限されるという問題点があった。
また、低誘電率絶縁膜を用いる場合には信頼性劣化をさけるため熱伝導の良好な従来の酸化シリコン膜を、上下配線を接続する接続孔の階層に用いるため、さらに配線容量が増加することとなる。これらの配線容量増加は信号遅延を引き起こし半導体装置の高速化が制限されるという問題点があった。
無機または有機材料の分子中に、下記化学式(2)ないし化学式(4)の少なくともいずれかで示されるボラジン骨格系構造を有するオリゴマーまたはポリマーであることを特徴とするものである。
本発明の第1の実施の形態の低誘電率材料の製造方法は、下記化学式(1―1)または化学式(1―2)で示される材料を出発材料として、熱処理による縮合反応によりボラジン骨格系構造を含むオリゴマーまたはポリマーを合成する方法である。
すなわち、ボラジンを出発原料として、これを加熱して縮合反応を行なわせる方法、あるいは一旦プレポリマを合成してプレポリマを重合する方法などにより得ることができる。
上記合成においては、ボラジン原料、ボラジン系プレポリマを均一に分散または溶解できる、例えば、メタノール、エタノール、プロパノール、ブタノール等の各種アルコール、アセトン、ベンゼン、トルエン、キシレン等有機溶媒が使用される。
本発明の第2の実施の形態の低誘電率材料は、無機または有機材料の分子中に、上記化学式(2)ないし化学式(4)で示されるボラジン骨格系構造を有するオリゴマーまたはポリマー材料で、酸化シリコンやフッ素含有シリコンより誘電率が低く、耐水性に優れ、銅の拡散防止機能を有する窒化ホウ素を主成分とするもので、銅の拡散を防止できる。
なお、図7〜44は、本実施の形態の低誘電率材料に係わる、分子中にボラジン骨格系分子を有する材料のボラジン骨格を示す化学式である。
また、上記低誘電率材料の、耐熱化が達成できるのは、述べるまでもなく有機系高分子材料と比較して耐熱性に優れた無機高分子系材料を用いているためである。
つまり、ホウ素原子または窒素原子と結合した水素原子が容易に加水分解されるため、本実施の形態の低誘電率材料においては、上記化学式(2)〜(4)におけるR1〜R4の少なくとも1つが水素以外の置換基である必要がある。
特に、窒素原子に比べて、ホウ素原子に結合した水素原子の加水分解反応が容易であるため、ホウ素に結合した置換基が水素以外であるのが望ましい。
また、本実施の形態の低誘電率材料において、分子中に含有されるボラジン骨格の置換基が、どの程度水素以外の置換基であるのが耐水性の観点から望ましいかであるが、上記置換基の全てが水素原子以外の、上記化学式(2)〜(4)に示された基である場合を非水素置換100%とすると、上記全置換基の30〜40%が水素原子以外の、上記化学式(2)〜(4)に示された基で置換された場合(非水素置換30〜40%の場合)に、非水素置換100%の場合と同等の耐水性が得られる。
また、窒化ホウ素にフッ素(F)を含有させることによって、さらに低誘電率とすることができ、低誘電率の絶縁層を得ることができる。
本発明の第3の実施の形態の絶縁膜は、上記第2の実施の形態の低誘電率材料を薄膜に成膜することによって得られ、半導体層間絶縁膜に適用することができ、この半導体層間絶縁膜を適用することによって優れた半導体デバイスを製造することができる。
上記第2の実施の形態の低誘電率材料を半導体装置用層間絶縁膜等、膜として用いる場合、基板への塗布は、スプレーコート法、ディップコート法、スピンコート法等で行われる。この時、作成するワニスは、本発明の低誘電率材料と他材料との混合系でも良い。
すなわち、ジボラン(B2H6)とアンモニア(NH3)とメタン、またはボラジン(B3N3H6)とチッ素(N2)とメタンとを原料として、これを化学的気相成長法(CVD法)に適用して縮合反応を行なわせる方法などにより得ることができる。
低誘電率基板としてバルク体で用いる場合は、鋳型に流し込んで成形し、熱処理する。この時、作成するバルク体は、本発明の第2の実施の形態の低誘電率材料と他材料との混合系でも良い。
本実施の形態の絶縁膜は、半導体装置用の層間絶縁膜、バリアメタル層もしくはエッチストッパー層、またはIC基板など各種電子部品に応用することができる。
本発明の第4の実施の形態の半導体装置は、上記実施の形態2の低誘電率材料を用いた絶縁材料からなる絶縁層(膜)を用いたものである。
例えば、配線となる第1の銅の導電層を有する第1の絶縁層と、配線となる第3の銅の導電層を有する第3の絶縁層とが、第1の銅の導電層と第3の銅の導電層を連通する第2の銅の導電層を有する第2の絶縁層を介して半導体基板表面上に積層されたもので、上記第1の銅の導電層は下層、第3の銅の導電層は上層の配線で、上記第2の銅の導電層は上下配線を電気的に接続したもので、本実施の形態においては、特に上記第1の絶縁層、第2の絶縁層および第3の絶縁層の少なくともいずれかが、上記第2の実施の形態の低誘電率材料を用いた絶縁材料からなる絶縁層を用いたものである。
また、絶縁層(絶縁膜)が、銅の拡散防止機能を有する、上記第2の実施の形態の低誘電率材料を用いた絶縁材料からなるため、接続孔部分にバリアメタル層を使用する必要がなく、低抵抗な配線を得ることができ、半導体装置を高速動作させることができる。
なお、本実施の形態において、第1〜第3の導電層を銅で形成しているので、アルミニウムを用いた場合に比べて、配線遅延を低減できるが、これに限定されるものではない。
可溶性のポリ(B−トリメチルボラジレン)の合成を、Fazen等の方法(Fazen等,Chem.Mater.Vol.7,p1942,1995)を参考にして行った。
すなわち、溶媒としてテトラグライムを用い、B−トリメチルボラジンをArガス中で、撹拌脱ガスしながら220℃で2週間加熱し、高粘性液体を得た。これをエバポレーションして、白色粉末の本発明の実施例の低誘電率材料を得た。この材料は、図45における化学式(117)で表される化学構造を持ち、平均分子量(Mn)は約7500程度であった。図45は本発明の実施例の低誘電率材料の化学式である。
可溶性のポリ(B−トリエチルボラジレン)の合成を、実施例1と同様にして行った。
すなわち、溶媒としてテトラグライムを用い、B−トリエチルボラジンをArガス中で、撹拌脱ガスしながら220℃で2週間加熱し、高粘性液体を得た。これをエバポレーションして、白色粉末の本発明の実施例の低誘電率材料を得た。
この材料は、図45における、化学式(118)で表される化学構造を持ち、平均分子量(Mn)は約5500程度であった。
実施例1と同様にしてスピンコート法で塗布し、塗膜を100℃で10分間乾燥)して本発明の実施例の絶縁膜を得た後、実施例1と同様にしてその上に金を主電極として蒸着した。
Narulaらの方法(C.K.Narula,R.Schaeffer,R.T.Paine,A.K.Datye,W.F.Hammetter;J.Am.Chem.Soc.,Vol.109,p5556,1987)で合成されたポリ(メチルボラジニルアミン)の本発明の実施例の低誘電率材料の白色粉末を用い、これをアセトンに分散し、実施例1と同様にしてスピンコート法で塗布し、塗膜を100℃で10分間乾燥)して本発明の実施例の絶縁膜を得た後、実施例1と同様にしてその上に金を主電極として蒸着した。
木村の方法(Y.Kimura等;Composites Science and Technology,Vol.51,p173,1994)で、本発明の実施例の低誘電率材料である、ポリ(B−メチルアミノボラジン)の白色粉末を合成し、これをアセトンに分散して、実施例1と同様にしてスピンコート法で塗布し、塗膜を100℃で10分間乾燥して本発明の実施例の絶縁膜を得た後、実施例1と同様にしてその上に金を主電極として蒸着した。
また、実施例1〜4の比較例として、ポリボラジレンを用いて実施例1と同様に絶縁膜を得、上記と同様の測定を行った。
また、これら高分子ボラジン系化合物は何れも、1000℃〜1200℃に加熱して、グラファイト化でき(梶原鳴雪監修、「無機高分子の応用展望」、p70、1990年)、450℃の耐熱性は充分に保有している。
また、実施例1〜4で得た塗膜は、比誘電率の経時変化がなく、耐水性に優れていることがわかった。
図1は、本発明の実施例の半導体装置の配線構造を示す断面図である。図において、1はシリコンからなる半導体基板、19は酸化シリコンよりなる絶縁層、20は絶縁層19上に形成された、上記実施の形態2の低誘電材料である、ポリ(B−メチルアミノボラジン)の架橋高分子からなる厚さ0.3μmの絶縁層で、絶縁層19と絶縁層20とによって第1の絶縁層が構成されている。
絶縁層20には幅が0.2μmで深さが0.2μmである第1の配線形状に相当する第1の凹部3が形成されている。5は凹部3に充填された第1の銅の導電層、21は絶縁層20および第1の銅の導電層5上に形成され、上記実施の形態2の低誘電材料である、ポリ(B−メチルアミノボラジン)の架橋高分子からなる厚さ0.5μmの第2の絶縁層で、第2の絶縁層21には第1の銅の導電層5に達する直径0.15μmの孔8が形成されており、第2の銅の導電層10として銅が、第1の銅の導電層5に接するように充填されている。
22は絶縁層21の上に形成された第3の絶縁層で、絶縁層20と同じ組成であり、また、厚さ0.2μmである。第3の絶縁層22には深さが0.2μmである第2の配線形状に相当する第2の凹部12が形成され、底面は絶縁層21に達し、凹部12には、銅が充填され第3の銅の導電層13が形成されている。
23は絶縁層22および第3の銅の導電層13上に形成され、絶縁層21と同じ組成を有する絶縁膜である。
絶縁層20、21、22および23の誘電率は2.2であり、またバリアメタル層を必要としないために、図6に示した従来の配線構造よりも配線容量を低減することが可能であり、半導体装置の高速動作が可能になる。
図2は、本発明の実施例の半導体装置の配線構造を示す断面図である。図において、20aは絶縁層19上に形成され、上記実施の形態2の低誘電材料である、ポリ(B−メチルアミノボラジン)の架橋高分子のアモルファス状の材料からなる厚さ0.3μmの絶縁層で、絶縁層19と20aによって第1の絶縁層が構成されている。
絶縁層20aには幅が0.2μmで深さが0.2μmである第1の配線形状に相当する第1の凹部3が形成されている。5は凹部3に充填された第1の銅の導電層、21bは絶縁層20aおよび第1の銅の導電層5上に形成され、実施の形態2の低誘電材料である、ポリ(B−メチルアミノボラジン)の架橋高分子の微結晶とアモルファス構造の混在する材料からなる、厚さ0.5μmの第2の絶縁層で、絶縁層21bには第1の銅の導電層5に達する直径0.15μmの孔8が形成されており、第2の銅の導電層10として銅が、第1の銅の導電層5に接するように充填されている。
22aは絶縁層21bの上に形成された第3の絶縁層で、絶縁層20aと同じ材料であり、また、厚さ0.2μmである。絶縁層22aには深さが0.2μmである第2の配線形状に相当する第2の凹部12が形成され、底面は絶縁層21bに達し、凹部12には、銅が充填され第3の銅の導電層13が形成されている。23bは絶縁層22aおよび第3の銅の導電層13上に形成され、絶縁層21bと同じ材料からなる絶縁膜である。
絶縁層20aおよび22aの誘電率は2.2であり、絶縁層21bおよび23bは誘電率が2.3であり、またバリアメタル層を必要としないために、図6に示した従来の配線構造よりも配線容量を低減することが可能であり、半導体装置の高速動作が可能になる。
図3は、本発明の実施例の半導体装置の配線構造を示す断面図である。図中、25は絶縁層19上に形成され、アリールエーテル系高分子材料からなる厚さ0.2μmの絶縁層で、絶縁層19と25で第1の絶縁層を構成する。絶縁層25には幅が0.2μmで、深さが0.2μmである第1の配線形状に相当する第1の凹部3が形成されている。
凹部3の表面を覆うように拡散防止機能をもつ第1の導電性被膜(バリアメタル層)4が形成されている。バリアメタル層4は窒化タンタルからなり、厚さは凹部3表面部分により異なるが、10nmから20nmである。バリアメタル層4で覆われた凹部3内部には銅のが充填されて第1の銅の導電層5が形成されている。
絶縁層25および第1の銅の導電層5上には、実施の形態2の低誘電材料である、ポリ(B−メチルアミノボラジン)の架橋高分子の微結晶とアモルファス構造の混在する材料からなる、厚さ0.5μmの第2の絶縁層21bが形成されている。
絶縁層21bには第1の銅の導電層5に達する直径0.15μmの孔8が形成され、銅が第1の銅の導電層5に接するように充填されて第2の銅の導電層10が形成されている。絶縁層21bの上には、絶縁層25と同じ材料からなる厚さ0.2μmの第3の絶縁層27が形成されている。絶縁層27には深さが0.2μmである第2の配線形状に相当する第2の凹部12が形成され、底面は絶縁層21bに達している。
凹部12には表面を覆うように拡散防止機能をもつ第2の導電層(バリアメタル層)11が形成されている。バリアメタル層11の組成および厚さはバリアメタル層4と同じである。バリアメタル層11で覆われた凹部12内部には銅が充填されて第3の銅の導電層13が形成されている。絶縁層27および第3の銅の導電層13上には、絶縁層21bと同じ材料からなる絶縁膜23bが形成されている。
また、第2の銅の導電層10はバリアメタル層11および絶縁層21bに接している。このような構造をとるために上記導電層からの銅の拡散を防止できる。絶縁層25、27の誘電率は2.8であり、絶縁層21bおよび23bの誘電率は2.2であるために、図6に示した従来の配線構造よりも配線容量を低減することが可能であり、半導体装置の高速動作が可能になる。
また、絶縁層25、27はアリールエーテル系高分子材料からなる絶縁層であり、絶縁層21b、23bはポリ(B−メチルアミノボラジン)の架橋高分子からなる絶縁層であるので、エッチング選択比が良く、形状の良い配線を作製することが可能になる。
図4は、本発明の実施例の半導体装置の配線構造を示す断面図である。図中、29は酸化シリコンよりなる第1の絶縁層で、絶縁層29には幅が0.2μmで深さが0.2μmである第1の配線形状に相当する凹部3が形成されている。
凹部3の表面を覆うように拡散防止機能をもつ第1の導電性被膜(バリアメタル層)4が形成されている。バリアメタル層4は窒化タンタルからなり、厚さは凹部3表面部分により異なるが、10nmから20nmである。バリアメタル層4で覆われた凹部3内部には銅が充填されて、第1の銅の導電層5が形成されている。
絶縁層29および第1の銅の導電層5の上には、実施の形態2の低誘電材料である、ポリ(B−メチルアミノボラジン)の架橋高分子の微結晶とアモルファス構造の混在する材料からなる、厚さ0.05μmの絶縁膜30bが形成されている。
絶縁膜30bの上には酸化シリコンからなる第2の絶縁層31が形成され、絶縁層31には、直径0.15μmの孔8と、深さ0.2μmの第2の配線形状に相当する凹部12が形成されている。
孔8は、絶縁膜30bおよび絶縁層31に渡って、第1の銅の導電層5に達するように形成されている。また、孔8および凹部12の表面を覆うように拡散防止機能をもつ窒化タンタルからなる第2および第3の導電性被膜(バリアメタル層)9,11が形成されている。バリアメタル層9,11で覆われた孔8および凹部12内部には銅が充填されて、第2の銅の導電層10および第3の銅の導電層11が形成されている。
絶縁層31および第3の銅の導電層11上には、絶縁膜30bと同じ組成の絶縁膜23bが形成されている。
このような構造をとるためにすべての銅の導電層5、10および13からの銅の拡散を防止できる。絶縁層29および31の誘電率は2.2であり、絶縁膜30および28は4.0であるために、図6に示した従来の配線構造よりも配線容量を低減することが可能であり、半導体装置の高速動作が可能になる。
Claims (4)
- 半導体基板表面上に形成された第1の凹部を有する第1の絶縁層と、上記第1の凹部を充填するように形成された第1の導電層と、この第1の導電層に連通する孔を有する第2の絶縁層と、上記第1の導電層に接するように上記孔を充填する第2の導電層と、上記第2の絶縁層に形成され、上記第2の導電層に連通する第2の凹部を有する第3の絶縁層と、上記第2の導電層に接し、上記第3の絶縁層に形成された第2の凹部を充填するように形成された第3の導電層とを備え、上記第1の絶縁層、第2の絶縁層および第3の絶縁層の少なくともいずれかが、
無機または有機材料の分子中に、下記化学式(2)ないし化学式(4)の少なくともいずれかで示されるボラジン骨格系構造を有するオリゴマーまたはポリマーであることを特徴とする半導体装置。
- 半導体基板表面上に形成された第1の凹部を有する第1の絶縁層と、上記第1の凹部を充填するように形成された第1の導電層と、この第1の導電層に連通する第1の孔を有し、上記第1の導電層および上記第1の絶縁層を被覆する絶縁膜と、上記第1の孔に連通する第2の孔およびこの第2の孔と連通する第2の凹部が形成された第2の絶縁層と、上記第1の導電層に接するように上記第1、第2の孔を充填する第2の導電層と、この第2の導電層に接し、上記第2の絶縁層に形成された凹部を充填するように形成された第3の導電層とを備え、
上記絶縁膜が、下記化学式(2)ないし化学式(4)のいずれかで示される第1のボラジン骨格系構造における水素原子と、下記化学式(2)ないし化学式(4)のいずれかで示される第2のボラジン骨格系構造における水素原子とを共に脱離して、上記第1のボラジン骨格系構造と上記第2のボラジン骨格系構造とを結合することにより得られる第3のボラジン骨格系構造を有するオリゴマーまたはポリマーであることを特徴とする半導体装置。
- 第1の絶縁層、第2の絶縁層および第3の絶縁層の少なくとも1つが、酸化シリコンからなることを特徴とする請求項1に記載の半導体装置。
- 第1の絶縁層、第2の絶縁層および第3の絶縁層の少なくとも1つが、アリールエーテル系高分子材料からなることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267805A JP4415921B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267805A JP4415921B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001311405A Division JP3778045B2 (ja) | 2001-10-09 | 2001-10-09 | 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007173966A Division JP5224738B2 (ja) | 2007-07-02 | 2007-07-02 | 低誘電率材料形成用原料 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080538A JP2006080538A (ja) | 2006-03-23 |
JP4415921B2 true JP4415921B2 (ja) | 2010-02-17 |
Family
ID=36159689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005267805A Expired - Fee Related JP4415921B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4415921B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5330747B2 (ja) | 2008-06-30 | 2013-10-30 | 三菱重工業株式会社 | 半導体装置用絶縁膜、半導体装置用絶縁膜の製造方法及び製造装置、半導体装置及びその製造方法 |
-
2005
- 2005-09-15 JP JP2005267805A patent/JP4415921B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006080538A (ja) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3778045B2 (ja) | 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置 | |
JP4461215B2 (ja) | 低誘電率絶縁材料とそれを用いた半導体装置 | |
JP3084367B1 (ja) | 層間絶縁膜の形成方法及び半導体装置 | |
TWI300971B (en) | Semiconductor device | |
TW543116B (en) | Mechanically reinforced highly porous low dielectric constant films | |
US7088003B2 (en) | Structures and methods for integration of ultralow-k dielectrics with improved reliability | |
JP3886779B2 (ja) | 絶縁膜形成用材料及び絶縁膜の形成方法 | |
US7642185B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
KR20080102983A (ko) | 반도체 장치 | |
JP5224738B2 (ja) | 低誘電率材料形成用原料 | |
JP2005533880A (ja) | チップ製造時における多孔性材料の封止方法およびそのための化合物 | |
JP5014356B2 (ja) | 半導体装置の製造方法 | |
JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
KR20040012833A (ko) | 다층 하드 마스크 및 유전체 재료와, 그것의 제조 방법 | |
US20020063338A1 (en) | Semiconductor device | |
JP4415921B2 (ja) | 半導体装置 | |
US7514709B2 (en) | Organo-silsesquioxane polymers for forming low-k dielectrics | |
JP3632684B2 (ja) | 半導体素子及び半導体パッケージ | |
KR20220026452A (ko) | 반도체 디바이스를 위한 비아 및 방법 | |
TW200847277A (en) | Insulating film material, multilayer interconnection structure, method for manufacturing same, and method for manufacturing semiconductor device | |
KR20040084737A (ko) | 반도체 장치의 제조 방법 | |
JP2012012607A (ja) | 低誘電率材料形成用原料 | |
JP4493278B2 (ja) | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 | |
US20060115980A1 (en) | Method for decreasing a dielectric constant of a low-k film | |
US7902641B2 (en) | Semiconductor device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4415921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |