CN104253085A - 一种消除顶层金属层结合区合金表面隆起的方法 - Google Patents

一种消除顶层金属层结合区合金表面隆起的方法 Download PDF

Info

Publication number
CN104253085A
CN104253085A CN201310270756.3A CN201310270756A CN104253085A CN 104253085 A CN104253085 A CN 104253085A CN 201310270756 A CN201310270756 A CN 201310270756A CN 104253085 A CN104253085 A CN 104253085A
Authority
CN
China
Prior art keywords
layer
passivation layer
passivation
metal interconnecting
top layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310270756.3A
Other languages
English (en)
Other versions
CN104253085B (zh
Inventor
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201310270756.3A priority Critical patent/CN104253085B/zh
Publication of CN104253085A publication Critical patent/CN104253085A/zh
Application granted granted Critical
Publication of CN104253085B publication Critical patent/CN104253085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种消除顶层金属层结合区合金表面隆起的方法，其包括如下步骤：在衬底上形成半导体器件，并在所述半导体器件上形成金属互连层；在最顶层的金属互连层上沉积至少一层钝化层作为保护层；在所述钝化层保护下对最顶层的金属互连层进行退火合金化；对所述钝化层进行刻蚀，暴露出最顶层的金属互连层结合区。与现有技术相比，本发明在有钝化层介质保护的条件下，对最顶层的金属互连层进行退火合金化处理，提高了导线和结合区之间的粘结性，从而可以保持良率和电性的稳定，同时也降低了生产成本。

Description

一种消除顶层金属层结合区合金表面隆起的方法
技术领域
本发明涉及芯片制造领域，尤其涉及一种消除顶层金属层结合区合金表面隆起的方法。
背景技术
现有的芯片制造过程的最后阶段，当制作完半导体器件的最顶层的金属互连层（铝铜），然后在最顶层的金属互连层上进行钝化层的沉积和刻蚀，当钝化层刻蚀后，大块的最顶层的金属互连层作为结合区显露出来，为后续封装测试提供金属接触，从而实现电压电流的输入输出。请参阅图1（a）和图1（b），其分别为现有技术中最顶层的金属互连层结合区在电子显微镜下的平面和截面结构示意图。如图1（a）和图1（b）所示，在最顶层的金属互连层110与封装测试引线111相接触的压焊点金属结合区表面有很多合金隆起物112（图中箭头所指），分析发现，该合金隆起物112的形成和铝铜内部应力的释放有关，这种结合区表面的合金隆起物112对后续的封装测试会造成不利影响，影响导线与结合区之间的接触与粘结，最终影响良率和芯片的电学性能，从而增加了生产成本。因此，如何避免在最顶层的金属互连层的结合区形成隆起物是业内急需解决的问题。
发明内容
针对上述问题，本发明的目的是提供一种工艺简单、易实现且能有效消除最顶层的金属互连层结合区合金表面隆起的方法。
为达成前述目的，本发明一种消除顶层金属层结合区合金表面隆起的方法，其包括如下步骤：
步骤一：在衬底上形成半导体器件，并在所述半导体器件上形成金属互连层；
步骤二：在最顶层的金属互连层上沉积至少一层钝化层作为保护层；
步骤三：在所述钝化层保护下对最顶层的金属互连层进行退火合金化；
步骤四：对所述钝化层进行刻蚀，暴露出最顶层的金属互连层结合区。
根据本发明的一个实施例，所述最顶层的金属互连层为铝铜合金，其中所述铜的含量为0.5%—4%。
根据本发明的一个实施例，所述步骤二中钝化层为两层，其中第一层钝化层为氮化硅，第二层钝化层为氧化硅。
根据本发明的一个实施例，所述第一层钝化层采用HDPCVD方式沉积，所述第一层钝化层的厚度约为50-1000纳米。
根据本发明的一个实施例，所述第二层钝化层采用PECVD方式沉积。
根据本发明的一个实施例，所述步骤三中退火合金化的温度为750℃-950℃，时间为50s-90s，使得金属层和半导体之间得到很好的欧姆接触。
根据本发明的一个实施例，所述步骤四中对所述钝化层进行刻蚀的步骤为：在所述钝化层的表面涂覆光刻胶，并进行曝光显影，形成光刻胶图案,以光刻胶图案为掩膜对钝化层进行干法刻蚀。
本发明中，一种消除顶层金属层结合区合金表面隆起的方法，其还可以是如下步骤：
步骤一：在衬底上形成半导体器件并在所述半导体器件上形成金属互连层；
步骤二：在最顶层的金属互连层上沉积至少两层钝化层作为保护层，其中该步骤还包括在沉积完上一层钝化层之后、沉积下一层钝化层之前对包含至少一层钝化层的最顶层的金属互连层进行退火合金化；
步骤三：对所述钝化层进行刻蚀，暴露出最顶层的金属互连层结合区。
进一步的，所述钝化层为两层，其中第一层钝化层为氮化硅，第二层钝化层为氧化硅，其中，所述退火合金化是在第一层钝化层氮化硅沉积之后、第二层钝化层氧化硅沉积之前进行。
进一步的，所述第一层钝化层采用HDPCVD方式沉积，所述第一层钝化层的厚度约为50-1000纳米。
本发明的有益效果：与现有技术相比，本发明在有钝化层介质保护的条件下，对最顶层的金属互连层铝铜合金层进行退火合金化处理，由于铝铜合金表面有钝化层介质的保护和束缚，在进行退火合金化时，铝铜合金层所产生的内部应力无法从其表面释放，因此，不会在铝铜合金表面出现隆起物，然后再对钝化层进行刻蚀，这样当作为结合区的铝铜合金完全暴露出来后其表面平整，为后续的封装测试提供了充分的金属接触与连接，提高了导线和结合区之间的粘结性，从而可以保持良率和电性的稳定，同时也降低了生产成本。
附图说明
图1（a）—（b）是现有技术中最顶层的金属互连层结合区在电子显微镜下的平面和截面结构示意图；
图2是本发明方法在一个具体实施例中的流程图；
图3（a）—（b）是本发明处理流程对应的结构示意图；
图4是本发明方法在另一个具体实施例中的流程图；
图5是本发明方法处理后的最顶层的金属互连层结合区在电子显微镜下的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
实施例1
请参阅图2、图3（a）和图3（b）。图1为本发明方法在一个具体实施例中的流程图；图3（a）—（b）为本发明处理流程对应的结构示意图。如图1所示：作为本发明一个优选的实施例，本发明的工艺步骤如下：
步骤一S210：在衬底上形成半导体器件并在所述半导体器件上形成金属互连层。如图3（a）和（b）所示，该芯片210上形成有三层金属互连层，分别为第一金属互连层211、第二金属互连层212和最顶层的金属互连层213，所述最顶层的金属互连层213通过金属栓塞214与位于下层的第二金属互连层212和第一金属互连层211进行电连接。由于最顶层的金属互连层213直接与外部电路相接，所承受的负荷较大，因此最顶层的金属互连层211的厚度大于第一金属互连层和第二层金属互连层的厚度，本发明对该芯片210上的金属互连层数不做限制，可根据实际情况而定。本发明对金属互连层的材料不做限制，优选的第一金属互连层211、第二金属互连层212和最顶层的金属互连层213的材料为铝铜合金，其中铜的含量为0.5%—4%之间。
芯片在制造过程的最后阶段，需要在最顶层的金属互连层213上沉积钝化层，一般地，钝化层为硅化物，由于铜在硅和氧化硅中都有很高的扩散率，这种高扩散率将破坏器件的性能。因此，在该实施例中，在进行下述步骤之前，需在所述第一金属互连层211、第二金属互连层212和最顶层的金属互连层213的表面都完全覆盖一层阻挡层215，阻挡层215的作用是加强附着并有效地阻止扩散，在该实施例中，该阻挡层215可以为本领域的技术人员所熟知的能阻挡铝铜合金扩散的金属，其中沉积阻挡层215的方法可以包括例如CVD（ChemicalVapor Deposition；化学气相沉积）、PVD（Physical Vapor Deposition；物理气相沉积）等，其中阻挡层215的厚度为75埃，在其他实施例中，可根据具体的特殊应用选择合适的阻挡层215。本发明中所述金属栓塞214可以与所述第一金属互连层211、第二金属互连层212和最顶层的金属互连层213的材料相同，所述金属栓塞214的侧壁还可以包括阻挡层215，以保证金属栓塞214不会扩散至硅化物等材料中。
步骤二S220：在形成有阻挡层215的最顶层的金属互连层213（即顶层铝铜合金层）上填充与沉积钝化层。在该实施例中，所述钝化层为两层，其中第一层钝化层为氮化硅216，第二层钝化层为氧化硅217。由于所述氮化硅需要致密，使用HDPCVD（高密度等离子体化学气相淀积）方式沉积，其中所述氮化硅的厚度约为50-1000纳米。所述第二层钝化层氮化硅层216沉积在第一层钝化层氮化硅216之上，其中该氧化硅层217采用PECVD（Plasma Enhanced Chemical VaporDeposition；等离子体增强化学气相沉积）方式沉积。在其他实施例中，该钝化层还可以为一层。
步骤三S230：在所述钝化层保护下对最顶层的金属互连层进行退火合金化。在该实施例中，在氮化硅层和氧化硅层的保护下对最顶层的金属互连层进行退火合金化。将沉淀氮化硅层217和氧化硅层216后的芯片210放入快速退火炉中，在氮化硅层217和氧化硅层216的保护作用下对最顶层的金属互连层213进行退火合金化，其中退火合金化的温度为750℃-950℃，时间为50s-90s，该步骤的目的是减小合金成分的偏析和组织的不均匀性，使铝铜合金成分均匀化，使得金属层和半导体之间得到很好的欧姆接触。本发明中，由于铝铜合金表面有氮化硅层217和氧化硅层216的保护和束缚，在进行退火合金化步骤时，铝铜合金所产生的内部应力无法从表面释放，因此铝铜合金表面不会出现隆起物。
步骤四S240：对所述钝化层进行刻蚀，暴露出最顶层的金属互连层结合区。在氧化硅层217表面涂布光刻胶层218，对光刻胶层218进行曝光显影，将光掩膜板上的图形转印到光刻胶层218上，形成光刻胶图案。本发明中光刻胶可以是正型胶或负型胶。请参阅图3（b），以光刻胶图案为掩膜对光刻胶层进行干法刻蚀，刻蚀掉氧化硅层217和氮化硅层216以及阻挡层215，使得作为压焊点金属结合区218的铝铜合金完全暴露出来，为后续的封装提供充分的金属接触与连接。
实施例2
请参阅图4，其为本发明方法在另一个具体实施例中的流程图。如图4所示，作为本发明另一个优选实施例，其包括如下步骤：
步骤一S410：在衬底上形成半导体器件，并在所述半导体器件上形成金属互连层；
步骤二S420：在最顶层的金属互连层上沉积两层钝化层作为保护层，第一层钝化层为氮化硅，第二层钝化层为氧化硅，其中，所述退火合金化是在第一层钝化层为氮化硅之后、第二层钝化层氧化硅沉积之前进行。
步骤三S430：对所述钝化层进行刻蚀，暴露出最顶层的金属互连层结合区。
在该实施例中，除了所述退火合金化是在第一层钝化层为氮化硅之后、第二层钝化层氧化硅沉积之前进行，其余与实施例1相同。该实施例中，退化合金化是在第一层钝化层氮化硅的保护下进行的，在进行退火合金化时，同样地，铝铜所产生的内部应力无法从表面释放，因此铝铜合金表面也不会出现隆起物。
在本发明的其他实施例中，所述钝化层为两层以上，其中，所述退火合金化步骤是在沉积完上一层钝化层之后、沉积下一层钝化层之前进行，并且在进行该退火合金化时，所述最顶层的金属互连层上包含至少一层钝化层。本发明给出的实施例中，第一钝化层的氮化硅和第二钝化层的氧化硅为优选方案的实施方案，本领域的技术人员可以根据具体工艺要求可以选择其他钝化层材料。
请参阅图5，其为本发明方法处理后的最顶层的金属互连层结合区在电子显微镜下的结构示意图。如图5所示，本发明方法制备的芯片，其最顶层的金属互连层213的压焊点金属结合区219表面平整，没有铝铜合金隆起物，这就使得结合区219能与封装测试引线有很好的粘结性，为后续的封装测试提供了充分的金属接触与连接，从而提高了芯片的良率和电性的稳定，降低了生产成本。
本发明在有钝化层介质保护的条件下，对最顶层的金属互连层铝铜合金层进行退火合金化处理，由于铝铜合金表面有钝化层介质的保护和束缚，在进行退火合金化步骤时，铝铜合金层所产生的内部应力无法从其表面释放，因此，不会在铝铜合金表面出现隆起物，然后再对钝化层进行刻蚀，这样当作为结合区的铝铜合金完全暴露出来后其表面平整，为后续的封装测试提供了充分的金属接触与连接，提高了导线和结合区之间的粘结性，从而可以保持良率和电性的稳定，同时也降低了生产成本。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种消除顶层金属层结合区合金表面隆起的方法，其包括如下步骤：
步骤一：在衬底上形成半导体器件，并在所述半导体器件上形成金属互连层；
步骤二：在最顶层的金属互连层上沉积至少一层钝化层作为保护层；
步骤三：在所述钝化层保护下对最顶层的金属互连层进行退火合金化；
步骤四：对所述钝化层进行刻蚀，暴露出最顶层的金属互连层结合区。
2.根据权利要求1所述的消除顶层金属层结合区合金表面隆起的方法，其特征在于：所述最顶层的金属互连层为铝铜合金，其中所述铜的含量为0.5%—4%。
3.根据权利要求1所述的消除顶层金属层结合区合金表面隆起的方法，其特征在于：所述步骤二中钝化层为两层，其中第一层钝化层为氮化硅，第二层钝化层为氧化硅。
4.根据权利要求3所述的消除结合区合金表面隆起的方法，其特征在于：所述第一层钝化层采用HDPCVD方式沉积，所述第一层钝化层的厚度约为50-1000纳米。
5.根据权利要求3所述的消除顶层金属层结合区合金表面隆起的方法，其特征在于：所述第二层钝化层采用PECVD方式沉积。
6.根据权利要求1所述的消除顶层金属层结合区合金表面隆起的方法，其特征在于：所述步骤三中退火合金化的温度为750-950℃，时间为50-90s。
7.根据权利要求1所述的消除顶层金属层结合区合金表面隆起的方法，其特征在于：所述步骤四中对所述钝化层进行刻蚀的步骤为：在所述钝化层的表面涂覆光刻胶，并进行曝光显影，形成光刻胶图案,以光刻胶图案为掩膜对钝化层进行干法刻蚀。
8.一种消除顶层金属层结合区合金表面隆起的方法，其包括如下步骤：
步骤一：在衬底上形成半导体器件并在所述半导体器件上形成金属互连层；
步骤二：在最顶层的金属互连层上沉积至少两层钝化层作为保护层，其中该步骤还包括在沉积完上一层钝化层之后、沉积下一层钝化层之前对包含至少一层钝化层的最顶层的金属互连层进行退火合金化；
步骤三：对所述钝化层进行刻蚀，暴露出最顶层的金属互连层结合区。
9.根据权利要求8所述的消除顶层金属层结合区合金表面隆起的方法，其特征在于：所述钝化层为两层，其中第一层钝化层为氮化硅，第二层钝化层为氧化硅，其中，所述退火合金化是在第一层钝化层氮化硅沉积之后、第二层钝化层氧化硅沉积之前进行。
10.根据权利要求9所述的消除顶层金属层结合区合金表面隆起的方法，其特征在于：所述第一层钝化层采用HDPCVD方式沉积，所述第一层钝化层的厚度约为50-1000纳米。
CN201310270756.3A 2013-06-30 2013-06-30 一种消除顶层金属层结合区合金表面隆起的方法 Active CN104253085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310270756.3A CN104253085B (zh) 2013-06-30 2013-06-30 一种消除顶层金属层结合区合金表面隆起的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310270756.3A CN104253085B (zh) 2013-06-30 2013-06-30 一种消除顶层金属层结合区合金表面隆起的方法

Publications (2)

Publication Number Publication Date
CN104253085A true CN104253085A (zh) 2014-12-31
CN104253085B CN104253085B (zh) 2017-08-25

Family

ID=52187865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310270756.3A Active CN104253085B (zh) 2013-06-30 2013-06-30 一种消除顶层金属层结合区合金表面隆起的方法

Country Status (1)

Country Link
CN (1) CN104253085B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140199A (zh) * 2015-08-11 2015-12-09 上海华虹宏力半导体制造有限公司 顶层金属薄膜结构以及铝制程工艺方法
CN106505036A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN107910253A (zh) * 2017-11-15 2018-04-13 上海华虹宏力半导体制造有限公司 一种聚酰亚胺及钝化层掩膜合并的方法
CN111916394A (zh) * 2020-08-11 2020-11-10 广州粤芯半导体技术有限公司 半导体器件的制备方法
CN112309966A (zh) * 2020-10-30 2021-02-02 上海华力微电子有限公司 改善顶层金属互联层表面缺陷的工艺方法
CN112466810A (zh) * 2020-12-01 2021-03-09 广州粤芯半导体技术有限公司 半导体器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US5451804A (en) * 1994-05-11 1995-09-19 United Microelectronics Corporation VLSI device with global planarization
CN103094184A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 一种铜互连结构的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US5451804A (en) * 1994-05-11 1995-09-19 United Microelectronics Corporation VLSI device with global planarization
CN103094184A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 一种铜互连结构的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140199A (zh) * 2015-08-11 2015-12-09 上海华虹宏力半导体制造有限公司 顶层金属薄膜结构以及铝制程工艺方法
CN105140199B (zh) * 2015-08-11 2018-06-29 上海华虹宏力半导体制造有限公司 顶层金属薄膜结构以及铝制程工艺方法
CN106505036A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN107910253A (zh) * 2017-11-15 2018-04-13 上海华虹宏力半导体制造有限公司 一种聚酰亚胺及钝化层掩膜合并的方法
CN107910253B (zh) * 2017-11-15 2020-11-20 上海华虹宏力半导体制造有限公司 一种聚酰亚胺及钝化层掩膜合并的方法
CN111916394A (zh) * 2020-08-11 2020-11-10 广州粤芯半导体技术有限公司 半导体器件的制备方法
CN112309966A (zh) * 2020-10-30 2021-02-02 上海华力微电子有限公司 改善顶层金属互联层表面缺陷的工艺方法
CN112466810A (zh) * 2020-12-01 2021-03-09 广州粤芯半导体技术有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN104253085B (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
CN104253085A (zh) 一种消除顶层金属层结合区合金表面隆起的方法
CN1855467B (zh) 半导体装置及其制造方法
CN102290379B (zh) 半导体结构及半导体装置的制造方法
US8450206B2 (en) Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
CN102738105A (zh) 半导体装置及其制造方法
CN114446876B (zh) 晶圆切割方法
US20160300794A1 (en) Stress Reduction Apparatus
CN101419924B (zh) 半导体器件的制造方法
CN104425210B (zh) 半导体结构的形成方法
CN103646883A (zh) 一种铝衬垫制备方法
CN205645810U (zh) 集成电子器件
CN104051323A (zh) 一种半导体封装结构及其制备方法
CN101640179B (zh) 焊垫结构的制作方法
CN103208455B (zh) 金属硬质掩模结构的修复方法
US10615137B2 (en) Corrosion resistant aluminum bond pad structure
CN100367450C (zh) 制作阻挡层的方法
CN103137544A (zh) 一种半导体芯片结构和芯片中金属熔丝的制作方法
US7960835B2 (en) Fabrication of metal film stacks having improved bottom critical dimension
US8546253B1 (en) Self-aligned polymer passivation/aluminum pad
CN101567316A (zh) 淀积金属的方法
CN107403789A (zh) 提高高阻衬底电感性能的方法及半导体结构
CN107256833A (zh) 芯片的钝化层及形成芯片的钝化层的方法
US20230352518A1 (en) Method and apparatus related to controllable thin film resistors for analog integrated circuits
CN104659024A (zh) 集成电路的封装方法
US7875546B1 (en) System and method for preventing metal corrosion on bond pads

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant