CN107910253A - 一种聚酰亚胺及钝化层掩膜合并的方法 - Google Patents

一种聚酰亚胺及钝化层掩膜合并的方法 Download PDF

Info

Publication number
CN107910253A
CN107910253A CN201711127692.6A CN201711127692A CN107910253A CN 107910253 A CN107910253 A CN 107910253A CN 201711127692 A CN201711127692 A CN 201711127692A CN 107910253 A CN107910253 A CN 107910253A
Authority
CN
China
Prior art keywords
polyimides
perform step
passivation layer
layer
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711127692.6A
Other languages
English (en)
Other versions
CN107910253B (zh
Inventor
徐杰
李志国
黄冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711127692.6A priority Critical patent/CN107910253B/zh
Publication of CN107910253A publication Critical patent/CN107910253A/zh
Application granted granted Critical
Publication of CN107910253B publication Critical patent/CN107910253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开一种聚酰亚胺及钝化层掩膜合并的方法，包括：步骤S1：提供硅基衬底，并在硅基衬底上形成金属层间介质层；步骤S2：对金属层间介质层进行化学机械研磨，并进行顶层器件设置；步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层；其中，在对金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：步骤S0：对金属层间介质层进行合金化热处理。本发明将聚酰亚胺当做光阻使用进行钝化层蚀刻，减少钝化层的曝光制程；同时，在对金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对金属层间介质层进行合金化热处理，可以将前制程引入的电荷消除，使得器件与基线相符。

Description

一种聚酰亚胺及钝化层掩膜合并的方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种聚酰亚胺及钝化层掩膜合并的方法。
背景技术
聚酰亚胺(Polyimide,PI)材料由于其具有良好的耐高温特性、机械性能、电学性能，以及化学稳定性，现已被广泛的应用于半导体器件的钝化层工艺中，以减少各种自然环境对半导体器件造成的损害，从而提高器件的可靠性和稳定性。
目前，为了降低成本和提高效率，将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩。但是，由于氮化硅钝化层的阻隔，传统的聚酰亚胺、钝化层掩膜合并会使得合金化热处理(Alloy)不足，导致前制程工艺中引入的电荷在栅氧化层中难以消除，从而使器件严重偏离基线。
为了避免上述缺陷与不足，现有工艺一般通过延长最终合金化热处理(Alloy)的时间，或者增加额外的聚酰亚胺固化，以弥补热处理的不足。但是，经试验证明，上述方法均难以使得器件与基线相符。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种聚酰亚胺及钝化层掩膜合并的方法。
发明内容
本发明是针对现有技术中，由于氮化硅钝化层的阻隔，传统的聚酰亚胺、钝化层掩膜合并会使得合金化热处理(Alloy)不足，导致前制程工艺中引入的电荷在栅氧化层中难以消除，从而使器件严重偏离基线等缺陷提供一种聚酰亚胺及钝化层掩膜合并的方法。
为实现本发明之目的，本发明提供一种聚酰亚胺及钝化层掩膜合并的方法，所述聚酰亚胺及钝化层掩膜合并的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上形成金属层间介质层；
执行步骤S2：对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置；
执行步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层；
其中，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：
执行步骤S0：对所述金属层间介质层进行合金化热处理(Alloy)。
可选地，所述合金化热处理的温度控制范围为300～600℃。
可选地，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例控制范围为10:0.1～10:100。
可选地，所述合金化热处理的温度为450℃，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例为10:1.5。
可选地，所述顶层器件设置包括顶层过孔设置、金属钨塞淀积与化学机械研磨、顶层金属连线设置。
可选地，所述顶层器件设置，包括：
执行步骤S21：顶层过孔曝光与刻蚀；
执行步骤S22：对所述顶层过孔进行金属钨塞淀积与化学机械研磨；
执行步骤S23：顶层金属连线的曝光与刻蚀。
可选地，所述设置聚酰亚胺及钝化层的方法，包括：
执行步骤S31：在所述顶层器件之异于硅基衬底一侧淀积氮化硅钝化层；
执行步骤S32：对前制程之功能膜层进行合金化热处理；
执行步骤S33：设置聚酰亚胺膜层；
执行步骤S34：对所述聚酰亚胺膜层进行曝光；
执行步骤S35：对所述聚酰亚胺进行固化；
执行步骤S36：对所述氮化硅钝化层进行刻蚀；
执行步骤S37：对所述聚酰亚胺及钝化层进行EKC清洗；
执行步骤S38：再次对所述聚酰亚胺进行固化。
可选地，所述金属层间介质层采用高密度等离子体工艺进行正硅酸乙酯淀积。
综上所述，本发明中将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩；同时，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对所述金属层间介质层进行合金化热处理(Alloy)，可以将前制程引入的电荷消除，使得器件与基线相符。
附图说明
图1所示为本发明聚酰亚胺及钝化层掩膜合并的方法之流程图；
图2所示为本发明聚酰亚胺及钝化层掩膜合并的方法之具体实施流程图；
图3(a)～3(d)所示为本发明聚酰亚胺与钝化层掩膜合并的方法之各试验条件下对比试验图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
聚酰亚胺(Polyimide,PI)材料由于其具有良好的耐高温特性、机械性能、电学性能，以及化学稳定性，现已被广泛的应用于半导体器件的钝化层工艺中，以减少各种自然环境对半导体器件造成的损害，从而提高器件的可靠性和稳定性。
目前，为了降低成本和提高效率，将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩。但是，由于氮化硅钝化层的阻隔，传统的聚酰亚胺、钝化层掩膜合并会使得合金化热处理(Alloy)不足，导致前制程工艺中引入的电荷在栅氧化层中难以消除，从而使器件严重偏离基线。
为了避免上述缺陷与不足，现有工艺一般通过延长最终合金化热处理(Alloy)的时间，或者增加额外的聚酰亚胺固化，以弥补热处理的不足。但是，经试验证明，上述方法均难以使得器件与基线相符。
请参阅图1，图1所示为本发明聚酰亚胺及钝化层掩膜合并的方法之流程图。为了解决因氮化硅钝化层阻隔所导致的合金化热处理(Alloy)不足之缺陷，在本发明中，所述聚酰亚胺及钝化层掩膜合并的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上形成金属层间介质层；
执行步骤S2：对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置；
执行步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层。
其中，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：
执行步骤S0：对所述金属层间介质层进行合金化热处理(Alloy)。
为了更直观的揭露本发明之技术方案，凸显本发明之有益效果，现结合具体实施例对本发明的工艺步骤、工作原理等进行阐述。在具体实施例中，“顶层”等空间位置的描述仅针对硅基衬底的位置而言，不视为对器件位置的具体限定。同时，在具体实施例中的工艺步骤、工艺内容可按本领域技术人员所掌握的常规技术进行调整，均不应视为对本发明技术方案的限制。
请参阅图2，图2所示为本发明聚酰亚胺及钝化层掩膜合并的方法之具体实施流程图。所述聚酰亚胺及钝化层掩膜合并的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上形成金属层间介质层；
作为具体的实施方式，所述金属层间介质层采用高密度等离子体工艺进行正硅酸乙酯淀积。
执行步骤S2：对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置；
作为本领域技术人员，不难理解的，所述顶层器件设置包括但不限于顶层过孔设置、金属钨塞淀积与化学机械研磨、顶层金属连线设置。更具体地，所述顶层器件设置，包括：
执行步骤S21：顶层过孔曝光与刻蚀；
执行步骤S22：对所述顶层过孔进行金属钨塞淀积与化学机械研磨；
执行步骤S23：顶层金属连线的曝光与刻蚀。
执行步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层。
其中，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：
执行步骤S0：对所述金属层间介质层进行合金化热处理(Alloy)。作为本发明之优选方案，非限制性地，所述合金化热处理的温度控制范围为300～600℃。所述合金化热处理的工艺气体之N2与H2的流量(slm)比例控制范围为10:0.1～10:100。更具体地，所述合金化热处理的温度为450℃，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例为10:1.5。
为了提高器件的可靠性和稳定性，在所述顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层。所述设置聚酰亚胺及钝化层的方法，包括：
执行步骤S31：在所述顶层器件之异于硅基衬底一侧淀积氮化硅钝化层；
执行步骤S32：对前制程之功能膜层进行合金化热处理；
执行步骤S33：设置聚酰亚胺膜层；
执行步骤S34：对所述聚酰亚胺膜层进行曝光；
执行步骤S35：对所述聚酰亚胺进行固化；
执行步骤S36：对所述氮化硅钝化层进行刻蚀；
执行步骤S37：对所述聚酰亚胺及钝化层进行EKC清洗；
执行步骤S38：再次对所述聚酰亚胺进行固化。
作为本领域技术人员，容易理解地，在本发明中将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩。
为了进一步强调本发明之创造性，非限制性地，以所述合金化热处理的温度为450℃，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例为10:1.5进行工艺制程，并测试。
请参阅图3(a)～3(d)，图3(a)～3(d)所示为本发明聚酰亚胺与钝化层掩膜合并的方法之各试验条件下对比试验图。明显地，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对所述金属层间介质层进行合金化热处理(Alloy)，可以将前制程引入的电荷消除，使得器件与基线相符。
明显地，本发明中将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩。同时，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对所述金属层间介质层进行合金化热处理(Alloy)，可以将前制程引入的电荷消除，使得器件与基线相符。
综上所述，本发明中将聚酰亚胺(Polyimide,PI)当做光阻使用进行钝化层(Passivation,PA)蚀刻，则可减少钝化层的曝光制程，即减少一次光罩；同时，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，对所述金属层间介质层进行合金化热处理(Alloy)，可以将前制程引入的电荷消除，使得器件跟基线相符。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (8)

1.一种聚酰亚胺及钝化层掩膜合并的方法，所述聚酰亚胺及钝化层掩膜合并的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上形成金属层间介质层；
执行步骤S2：对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置；
执行步骤S3：在顶层器件之异于硅基衬底一侧设置聚酰亚胺及钝化层；
其中，在对所述金属层间介质层进行化学机械研磨，并进行顶层器件设置前，进一步包括：
执行步骤S0：对所述金属层间介质层进行合金化热处理(Alloy)。
2.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述合金化热处理的温度控制范围为300～600℃。
3.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例控制范围为10:0.1～10:100。
4.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述合金化热处理的温度为450℃，所述合金化热处理的工艺气体之N2与H2的流量(slm)比例为10:1.5。
5.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述顶层器件设置包括顶层过孔设置、金属钨塞淀积与化学机械研磨、顶层金属连线设置。
6.如权利要求5所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述顶层器件设置，包括：
执行步骤S21：顶层过孔曝光与刻蚀；
执行步骤S22：对所述顶层过孔进行金属钨塞淀积与化学机械研磨；
执行步骤S23：顶层金属连线的曝光与刻蚀。
7.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述设置聚酰亚胺及钝化层的方法，包括：
执行步骤S31：在所述顶层器件之异于硅基衬底一侧淀积氮化硅钝化层；
执行步骤S32：对前制程之功能膜层进行合金化热处理；
执行步骤S33：设置聚酰亚胺膜层；
执行步骤S34：对所述聚酰亚胺膜层进行曝光；
执行步骤S35：对所述聚酰亚胺进行固化；
执行步骤S36：对所述氮化硅钝化层进行刻蚀；
执行步骤S37：对所述聚酰亚胺及钝化层进行EKC清洗；
执行步骤S38：再次对所述聚酰亚胺进行固化。
8.如权利要求1所述聚酰亚胺及钝化层掩膜合并的方法，其特征在于，所述金属层间介质层采用高密度等离子体工艺进行正硅酸乙酯淀积。
CN201711127692.6A 2017-11-15 2017-11-15 一种聚酰亚胺及钝化层掩膜合并的方法 Active CN107910253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711127692.6A CN107910253B (zh) 2017-11-15 2017-11-15 一种聚酰亚胺及钝化层掩膜合并的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711127692.6A CN107910253B (zh) 2017-11-15 2017-11-15 一种聚酰亚胺及钝化层掩膜合并的方法

Publications (2)

Publication Number Publication Date
CN107910253A true CN107910253A (zh) 2018-04-13
CN107910253B CN107910253B (zh) 2020-11-20

Family

ID=61845615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711127692.6A Active CN107910253B (zh) 2017-11-15 2017-11-15 一种聚酰亚胺及钝化层掩膜合并的方法

Country Status (1)

Country Link
CN (1) CN107910253B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276399A (zh) * 2020-02-19 2020-06-12 武汉新芯集成电路制造有限公司 焊盘结晶缺陷的返工方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150235A (ja) * 1984-12-24 1986-07-08 Hitachi Ltd 多層配線構造体の製造方法
CN103035512A (zh) * 2012-11-02 2013-04-10 上海华虹Nec电子有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN103065961A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法
CN104253085A (zh) * 2013-06-30 2014-12-31 无锡华润上华科技有限公司 一种消除顶层金属层结合区合金表面隆起的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420148B (zh) * 2011-06-15 2013-12-04 上海华力微电子有限公司 一种基于聚酰亚胺基体的铝垫制备工艺
CN103887159B (zh) * 2012-12-20 2016-12-28 上海华虹宏力半导体制造有限公司 一种对晶圆表面金属进行钝化及合金化处理的方法
CN105575828B (zh) * 2014-10-16 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104300006A (zh) * 2014-10-17 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、oled背板和显示装置
CN106098572A (zh) * 2016-08-23 2016-11-09 全球能源互联网研究院 一种钝化层制造方法及高压半导体功率器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150235A (ja) * 1984-12-24 1986-07-08 Hitachi Ltd 多層配線構造体の製造方法
CN103065961A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法
CN103035512A (zh) * 2012-11-02 2013-04-10 上海华虹Nec电子有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN104253085A (zh) * 2013-06-30 2014-12-31 无锡华润上华科技有限公司 一种消除顶层金属层结合区合金表面隆起的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276399A (zh) * 2020-02-19 2020-06-12 武汉新芯集成电路制造有限公司 焊盘结晶缺陷的返工方法及半导体器件
CN111276399B (zh) * 2020-02-19 2024-02-27 武汉新芯集成电路制造有限公司 焊盘结晶缺陷的返工方法及半导体器件

Also Published As

Publication number Publication date
CN107910253B (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
US10008459B2 (en) Structures having a tapering curved profile and methods of making same
JP2007335709A (ja) 基板処理装置
KR20140016907A (ko) 플라즈마 에칭 장치 및 플라즈마 에칭 방법
CN105185714B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
TW200639943A (en) Low temperature method for minimizing copper hillock defects
JP6066569B2 (ja) 半導体デバイスパッケージング用のパッシベーション層
CN104253085B (zh) 一种消除顶层金属层结合区合金表面隆起的方法
CN107012506A (zh) 一种阶跃恢复二极管用硅外延片的制备方法
CN107910253A (zh) 一种聚酰亚胺及钝化层掩膜合并的方法
CN104269370B (zh) 改善晶圆边缘缺陷的装置
TWM400087U (en) Replaceable upper chamber section of plasma reaction chamber
CN104934291B (zh) 一种处理异常晶片的方法
KR100550380B1 (ko) 반도체 소자의 금속배선 형성 방법
TW201933477A (zh) 蝕刻方法
CN101038872A (zh) 等离子体蚀刻方法及计算机可读取的存储介质
TWI242234B (en) Method of improving device performance
Chang et al. Trimethylchlorosilane treatment of ultralow dielectric constant material after photoresist removal processing
CN105244310B (zh) 互连结构的形成方法
CN104282534B (zh) 金属表面缺陷的处理方法
JP3972463B2 (ja) プラズマ処理方法
CN110473775A (zh) 改善薄膜剥离的方法
TWI298518B (en) Downstream plasma treatment method
CN106158644B (zh) 半导体器件的栅极结构及防止其产生空洞的方法
Liao et al. Etch characterization of packaged IC samples in an RIE with endpoint detection by ICP source for failure analysis applications
CN108630540A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant