TW201933477A - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TW201933477A
TW201933477A TW107147180A TW107147180A TW201933477A TW 201933477 A TW201933477 A TW 201933477A TW 107147180 A TW107147180 A TW 107147180A TW 107147180 A TW107147180 A TW 107147180A TW 201933477 A TW201933477 A TW 201933477A
Authority
TW
Taiwan
Prior art keywords
film
opening
gas
etching
etching method
Prior art date
Application number
TW107147180A
Other languages
English (en)
Other versions
TWI823888B (zh
Inventor
濱康孝
森北信也
伊藤清仁
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201933477A publication Critical patent/TW201933477A/zh
Application granted granted Critical
Publication of TWI823888B publication Critical patent/TWI823888B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Abstract

本發明提供一種蝕刻方法。
一實施形態之蝕刻方法係應用於具有第1~第3膜之基板。第3膜設置於基底區域之上，第2膜設置於第3膜之上，第1膜設置於第2膜之上。第2膜含有矽及氮。第1~第3膜依序被進行蝕刻。第1~第3膜之蝕刻時使用含有氟及氫的處理氣體之電漿。至少於第2膜之蝕刻中，將基板之溫度設定為20℃以下之溫度。

Description

蝕刻方法
本發明之實施形態係關於一種蝕刻方法。
於電子裝置之製造中，為了於基板之膜形成開口，而執行電漿蝕刻。於電漿蝕刻中，將遮罩之圖案轉印至膜，而於膜形成開口。例如，蝕刻對象之膜為絕緣膜，於形成於該膜之開口中嵌入接觸用導體。關於此種電漿蝕刻，於專利文獻1及專利文獻2中有所記載。
於專利文獻1及專利文獻2所記載之電漿蝕刻中，以縮窄形成於膜之開口 之寬度的方式，於膜之表面形成沈積物。具體而言，一面使用包含如C4 F8 般具有大量碳原子之分子之處理氣體於膜及遮罩上形成含碳之沈積物，一面對膜進行蝕刻。藉由一面於膜及遮罩上形成沈積物一面對膜進行蝕刻，而形成隨著距膜之上表面之距離增加其寬度變窄之開口、即錐形狀之開口。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平8-199377號公報
[專利文獻2]日本專利特開2010-245454號公報
[發明所欲解決之問題]
如上述般，於一面形成含碳之沈積物一面對膜進行蝕刻之電漿蝕刻中，有時會因沈積物導致遮罩之開口及/或形成於膜之開口堵塞，而使蝕刻不再進行。因此，要求於至少局部地具有錐形狀之開口之形成中不會阻礙蝕刻之進行。
[解決問題之技術手段]
於一態樣中，提供一種蝕刻方法。蝕刻方法係應用於具有第1~第3膜之基板。第3膜設置於基底區域之上，第2膜設置於第3膜之上，第1膜設置於第2膜之上。第2膜含有矽及氮。於第1膜上設置有提供開口之遮罩。蝕刻方法包括如下步驟：(i)為了於第1膜形成與遮罩之開口連續之第1開口，而藉由電漿蝕刻對第1膜進行蝕刻；(ii)為了於第2膜形成與第1開口連續之第2開口，而藉由電漿蝕刻對第2膜進行蝕刻；及(iii)為了於第3膜形成與第2開口連續之第3開口，而藉由電漿蝕刻對第3膜進行蝕刻。為了使第3開口之寬度窄於第1開口之寬度，且將第2開口以相較於第1開口側之該第2開口之寬度而言第3開口側之該第2開口之寬度變窄之方式形成為錐形狀，而於對第1膜進行蝕刻之步驟、對第2膜進行蝕刻之步驟、及對第3膜進行蝕刻之步驟各者之電漿蝕刻中，利用含有氟及氫的處理氣體之電漿，且至少於對第2膜進行蝕刻之步驟中，將基板之溫度設定為20℃以下之溫度。
於一態樣之蝕刻方法中，利用氟原子或含有氟之分子之活性種對第1~第3膜進行蝕刻。又，於20℃以下之溫度下，於第2膜之蝕刻中，由處理氣體中之氟及氫以及構成第2膜之矽及氮，生成矽氟化銨，該矽氟化銨附著於劃分出形成於第2膜之開口之表面而形成沈積物。因此，形成於第2膜之第2開口成為錐形狀。又，於一態樣之方法中，可不依賴於碳而形成沈積物。因此，阻礙蝕刻進行之沈積物之形成得到抑制。
於一實施形態中，亦可至少於對第2膜進行蝕刻之步驟中，將基板之溫度設定為-30℃以下之溫度。
於一實施形態中，第1膜及第3膜之各者為含矽膜，且不含氮。於一實施形態中，第1膜及第3膜之各者包括氧化矽膜、含矽低介電常數膜、碳化矽膜中之任一者。
於一實施形態中，處理氣體為包括含氟氣體及含氫氣體之混合氣體 。於一實施形態中，含氟氣體亦可為CF4 氣體、C4 F8 氣體、CHF3 氣體 、CH2 F2 氣體、或SF6 氣體。於一實施形態中，含氫氣體亦可為氫氣。
於一實施形態中，處理氣體中包含之氮原子之濃度為10 at.%以下。於遮罩由有機材料形成且處理氣體中之氮之濃度較高之情形時，於電漿蝕刻中遮罩會受到蝕刻。因此，選擇比變低。根據該實施形態，選擇比之下降得到抑制。
於一實施形態中，基板進而具有兩個閘極區域。兩個閘極區域設置於基底區域上且由第3膜覆蓋。基底區域包括摻雜有雜質之半導體區域。半導體區域位於兩個閘極區域之間之第3膜之部分區域之下側。第3開口形成於部分區域。根據該實施形態，形成具有相對較大之寬度之第1開口。因此，容易於第1~第3開口嵌入與基底區域之接觸用導體。又，第2開口形成為錐形狀，且第3開口之寬度縮窄，從而確保兩個閘極區域之各者與第3開口之間之距離。因此，於兩個閘極區域之各者與接點之間確保相對較大之距離。
於一實施形態中，基板進而具有兩個配線區域。基底區域包括閘極區域。閘極區域設置於兩個配線區域之間。閘極區域位於兩個配線區域之間之第3膜之部分區域之下側。第3開口形成於部分區域。根據該實施形態，形成具有相對較大之寬度之第1開口。因此，容易於第1~第3開口嵌入與基底區域(閘極區域)之接觸用導體。又，第2開口形成為錐形狀，且第3開口之寬度縮窄，從而確保兩個配線區域之各者與第3開口之間之距離。因此，於兩個配線區域之各者與接點之間確保相對較大之距離。
於一實施形態中，亦可至少於對第2膜進行蝕刻之步驟中，將支持基板之支持台之下部電極之自給偏壓電位之絕對值設定為2100 V以下。
[發明之效果]
如以上所說明般，於至少局部地具有錐形狀之開口之形成中，不會阻礙蝕刻之進行。
以下，參照圖式對各種實施形態進行詳細說明。再者，於各圖式中對相同或相當之部分標附相同之符號。
圖1係表示一實施形態之蝕刻方法之流程圖。於圖1所示之蝕刻方法(以下，稱作「方法MT」)中，藉由電漿蝕刻對基板W之第1~第3膜進行蝕刻。圖2係能夠應用圖1所示之蝕刻方法之一例之基板之局部放大剖視圖。方法MT可應用於圖2所示之基板W。
圖2所示之基板W具有基底區域UR、第1膜Fa、第2膜Fb、及第3膜Fc。第3膜Fc設置於基底區域UR上。第2膜Fb設置於第3膜Fc上。第1膜Fa設置於第2膜Fb上。第2膜Fb含有矽及氮。第2膜Fb例如為氮化矽膜(SiN膜)或氮氧化矽膜(SiON膜)。於一實施形態中，第1膜Fa及第3膜Fc之各者為含矽膜，且不含氮。於一實施形態中，第1膜Fa及第3膜Fc之各者包括氧化矽膜、含矽低介電常數膜、碳化矽膜中之任一者。
於第1膜Fa上設置有遮罩MK。遮罩MK提供有開口。關於遮罩MK，只要藉由第1~第3膜之電漿蝕刻相對於遮罩MK選擇性地對第1~第3膜進行蝕刻，則可由任意材料形成。於一例中，遮罩MK亦可由有機膜形成。於另一例中，遮罩MK亦可由金屬膜形成。
於又一例中，遮罩MK由具有第1~第3層之積層體形成。第3層為有機膜，設置於第1膜Fa上。第2層為含有矽之抗反射膜，設置於第3層之上。第1層為抗蝕膜，形成於第2層之上。藉由利用光微影技術進行之第1層之圖案化，而獲得抗蝕遮罩。繼而，以將抗蝕遮罩之圖案轉印至第2層之方式對第2層進行蝕刻。第2層可使用電漿處理裝置且利用含有氟碳之處理氣體之電漿進行蝕刻。繼而，以將第2層之圖案轉印至第3層之方式，對第3層進行蝕刻。第3層可使用電漿處理裝置且利用含有氮及氫之處理氣體、或含有氧之處理氣體電漿進行蝕刻。藉由第3層之蝕刻，抗蝕遮罩可消失。因此，於一例中，遮罩MK包含經蝕刻之第2層及第3層。
基板W可進而具有複數個閘極區域GR及擋止膜SF。複數個閘極區域GR之個數為兩個以上。複數個閘極區域GR設置於基底區域UR上。複數個閘極區域GR由第3膜Fc覆蓋。基底區域UR包括半導體區域DR。半導體區域DR位於相鄰之兩個閘極區域GR之間之第3膜Fc之部分區域Fcp之下側。半導體區域DR例如由矽形成。於半導體區域DR摻雜有第1導電型或第2導電型之雜質。半導體區域DR成為源極區域或汲極區域。擋止膜SF於複數個閘極區域GR之各者與第3膜Fc之間、及第3膜Fc與基底區域UR之間延伸。擋止膜SF係用以使第3膜Fc之電漿蝕刻停止之膜，例如由氮化矽形成。
於執行方法MT時使用電漿處理裝置。圖3係概略性地表示能夠用於圖1所示之蝕刻方法之執行的一例之電漿處理裝置之圖。圖3所示之電漿處理裝置1係電容耦合型電漿蝕刻裝置。電漿處理裝置1具備腔室10。腔室10於其中提供內部空間10s。
腔室10包含腔室本體12。腔室本體12具有大致圓筒形狀。內部空間10s被提供於腔室本體12之內側。腔室本體12例如由鋁形成。於腔室本體12之內壁面實施有具有耐腐蝕性之膜。具有耐腐蝕性之膜可為由氧化鋁、氧化釔等陶瓷形成之膜。
於腔室本體12之側壁形成有通路12p。基板W於在內部空間10s與腔室10之外部之間被搬送時，通過通路12p。通路12p能夠藉由閘閥12g打開及關閉。閘閥12g沿腔室本體12之側壁設置。
於腔室本體12之底部上設置有支持部13。支持部13由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s之中，自腔室本體12之底部向上方延伸。支持部13對支持台14予以支持。支持台14設置於內部空間10s之中。支持台14構成為於內部空間10s之中支持基板W。
支持台14具有下部電極18及靜電吸盤20。支持台14可進而具有電極板16。電極板16例如由鋁等導體形成，具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18例如由鋁等導體形成，具有大致圓盤形狀。下部電極18電性連接於電極板16。
靜電吸盤20設置於下部電極18上。於靜電吸盤20之上表面之上，載置基板W。靜電吸盤20具有本體及電極。靜電吸盤20之本體由介電體形成。靜電吸盤20之電極為膜狀之電極，設置於靜電吸盤20之本體內。靜電吸盤20之電極經由開關20s而連接於直流電源20p。當對靜電吸盤20之電極施加來自直流電源20p之電壓時，在靜電吸盤20與基板W之間產生靜電引力。藉由所產生之靜電引力，基板W被吸引至靜電吸盤20，並由靜電吸盤20保持。
於下部電極18之周緣部上，以包圍基板W之邊緣之方式配置聚焦環FR。聚焦環FR係為了提昇針對基板W進行之電漿處理之面內均勻性而設置。聚焦環FR並無限定，可由矽、碳化矽、或石英形成。
於下部電極18之內部，設置有流路18f。對流路18f，自設置於腔室10之外部之冷卻單元22經由配管22a供給熱交換介質(例如冷媒)。對流路18f供給之熱交換介質經由配管22b返回至冷卻單元22。於電漿處理裝置1中，載置於靜電吸盤20上之基板W之溫度藉由熱交換介質與下部電極18之熱交換而進行調整。
於電漿處理裝置1設置有氣體供給管線24。氣體供給管線28將來自傳熱氣體供給機構之傳熱氣體(例如He氣體)供給至靜電吸盤20之上表面與基板W之背面之間。
電漿處理裝置1進而具備上部電極30。上部電極30設置於支持台14之上方。上部電極30經由構件32而支持於腔室本體12之上部。構件32由具有絕緣性之材料形成。上部電極30與構件32將腔室本體12之上部開口封閉。
上部電極30可包含頂板34及支持體36。頂板34之下表面係內部空間10s之側之下表面，劃分出內部空間10s。頂板34可由焦耳熱較少之低電阻之導電體或半導體形成。於頂板34形成有複數個氣體噴出孔34a。複數個氣體噴出孔34a將頂板34於其板厚方向上貫通。
支持體36將頂板34裝卸自如地支持。支持體36由鋁等導電性材料形成。於支持體36之內部設置有氣體擴散室36a。於支持體36形成有複數個氣體孔36b。複數個氣體孔36b自氣體擴散室36a向下方延伸。複數個氣體孔36b分別與複數個氣體噴出孔34a連通。於支持體36形成有氣體導入口36c。氣體導入口36c連接於氣體擴散室36a。於氣體導入口36c連接有氣體供給管38。
於氣體供給管38，經由閥群41、流量控制器群42、及閥群43而連接有氣體源群40。氣體源群40包括複數個氣體源。氣體源群40之複數個氣體源包括方法MT中所利用之複數個氣體源。閥群41及閥群43之各者包含複數個開閉閥。流量控制器群42包含複數個流量控制器。流量控制器群42之複數個流量控制器之各者係質量流量控制器或壓力控制式之流量控制器。氣體源群40之複數個氣體源之各者經由閥群41之對應之開閉閥、流量控制器群42之對應之流量控制器、及閥群43之對應之開閉閥而連接於氣體供給管38。
於電漿處理裝置1中，沿腔室本體12之內壁面裝卸自如地設置有護板46。護板46亦設置於支持部13之外周。護板46防止蝕刻副產物附著於腔室本體12。護板46例如藉由在由鋁形成之母材之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可為由氧化釔等陶瓷形成之膜。
在支持部13與腔室本體12之側壁之間，設置有隔板48。隔板48例如藉由在由鋁形成之母材之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可為由氧化釔等陶瓷形成之膜。於隔板48形成有複數個貫通孔。於隔板48之下方且腔室本體12之底部設置有排氣口12e。於排氣口12e，經由排氣管52而連接有排氣裝置50。排氣裝置50具有壓力調整閥及渦輪分子泵等真空泵。
電漿處理裝置1進而具備第1高頻電源62及第2高頻電源64。第1高頻電源62係產生第1高頻之電源。第1高頻具有適於電漿之生成之頻率。第1高頻之頻率例如為27 MHz~100 MHz之範圍內之頻率。第1高頻電源62經由整合器66及電極板16而連接於下部電極18。整合器66具有用以使第1高頻電源62之輸出阻抗與負載側(下部電極18側)之輸入阻抗整合之電路。再者，第1高頻電源62亦可經由整合器66而連接於上部電極30。
第2高頻電源64係產生第2高頻之電源。第2高頻具有低於第1高頻之頻率的頻率。於與第1高頻一併使用第2高頻之情形時，第2高頻用作用以向基板W饋入離子之偏壓用高頻。第2高頻之頻率例如為400 kHz~13.56 MHz之範圍內之頻率。第2高頻電源64經由整合器68及電極板16而連接於下部電極18。整合器68具有用以使第2高頻電源64之輸出阻抗與負載側(下部電極18側)之輸入阻抗整合之電路。再者，亦可不使用第1高頻而使用第2高頻、即僅使用單一之高頻生成電漿。於該情形時，第2高頻之頻率亦可為大於13.56 MHz之頻率、例如40 MHz。於該情形時，電漿處理裝置1亦可不具備第1高頻電源62及整合器66。
電漿處理裝置1可進而具備直流電源70。直流電源70連接於上部電極30。直流電源70構成為產生負直流電壓並將該直流電壓施加至上部電極30。
電漿處理裝置1可進而具備控制部80。控制部80可為具備處理器、記憶體等記憶部、輸入裝置、顯示裝置、信號之輸入輸出介面等之電腦。控制部80控制電漿處理裝置1之各部。於控制部80中，可使用輸入裝置進行指令之輸入操作等以供操作員管理電漿處理裝置1。又，於控制部80中，可利用顯示裝置可視化地顯示電漿處理裝置1之運轉狀況。進而，於控制部80之記憶部儲存有控制程式及製程配方資料。控制程式係為了利用電漿處理裝置1執行各種處理而由控制部80之處理器執行。控制部80之處理器執行控制程式，按照製程配方資料控制電漿處理裝置1之各部，藉此利用電漿處理裝置1執行方法MT。
以下，以使用電漿處理裝置1將方法MT應用於圖2所示之基板W之情形為例，對方法MT進行說明。於以下之說明中，除參照圖1以外還參照圖4~圖8。圖4係圖1所示之蝕刻方法之步驟ST1執行後之狀態的基板之局部放大剖視圖。圖5係圖1所示之蝕刻方法之步驟ST2執行後之狀態的基板之局部放大剖視圖。圖6係圖1所示之蝕刻方法之步驟ST3執行後之狀態的基板之局部放大剖視圖。圖7係擋止膜之蝕刻後之狀態的基板之局部放大剖視圖。圖8係導體嵌入後之狀態的基板之局部放大剖視圖。
於方法MT中，基板W被載置於支持台14上(靜電吸盤20上)，由靜電吸盤20保持。於方法MT中，於將基板W載置於支持台14上之狀態下，執行步驟ST1、步驟ST2、及步驟ST3。
於步驟ST1中，藉由電漿蝕刻對第1膜Fa進行蝕刻。於步驟ST1中，對內部空間10s供給處理氣體。於步驟ST1中，以將內部空間10s中之壓力設定為指定之壓力之方式，對排氣裝置50進行控制。又，於步驟ST1中，藉由供給第1高頻及/或第2高頻，而生成處理氣體之電漿。利用來自處理氣體之電漿之離子及/或自由基，對第1膜Fa進行蝕刻。其結果，如圖4所示，於第1膜Fa形成與遮罩MK之開口連續之第1開口OP1。
繼而，執行步驟ST2。於步驟ST2中，藉由電漿蝕刻對第2膜Fb進行蝕刻。於步驟ST2中，對內部空間10s供給處理氣體。於步驟ST2中，以將內部空間10s中之壓力設定為指定之壓力之方式，對排氣裝置50進行控制。又，於步驟ST2中，藉由供給第1高頻及/或第2高頻，而生成處理氣體之電漿。利用來自處理氣體之電漿之離子及/或自由基，對第2膜Fb進行蝕刻。其結果，如圖5所示，於第2膜Fb形成與第1開口OP1連續之第2開口OP2。
繼而，執行步驟ST3。於步驟ST3中，藉由電漿蝕刻對第3膜Fc進行蝕刻。於步驟ST3中，對內部空間10s供給處理氣體。於步驟ST3中，以將內部空間10s中之壓力設定為指定之壓力之方式，對排氣裝置50進行控制。又，於步驟ST3中，藉由供給第1高頻及/或第2高頻，而生成處理氣體之電漿。利用來自處理氣體之電漿之離子及/或自由基，對第3膜Fc進行蝕刻。其結果，如圖6所示，於第3膜Fc形成與第2開口OP2連續之第3開口OP3。
於方法MT中，使第3開口OP3之寬度窄於第1開口OP1之寬度且將第2開口OP2以相較於第1開口OP1側之第2開口OP2之寬度而言第3開口OP3側之第2開口OP2之寬度變窄之方式形成為錐形狀。為此，於步驟ST1、步驟ST2、及步驟ST3各者之電漿蝕刻中，利用含有氟及氫的處理氣體之電漿。
於一實施形態中，步驟ST1、步驟ST2、及步驟ST3之各者中所使用之處理氣體 係包括含氟氣體及含氫氣體之混合氣體。含氟氣體係不含碳或具有較低之含碳比率之氣體。含氟氣體例如為CF4 氣體、C4 F8 氣體、CHF3 氣體、CH2 F2 氣體、或SF6 氣體，而非C4 F6 氣體 、C5 F6 氣體等具有較高之含碳之氣體。含氫氣體例如為氫氣(H2 氣體)。
步驟ST1、步驟ST2、及步驟ST3之各者中所使用之處理氣體亦可含有氮。例如，步驟ST1、步驟ST2、及步驟ST3之各者中所使用之處理氣體亦可包含氮氣(N2 氣體)及/或NF3 氣體。然而，為了抑制遮罩MK之蝕刻，步驟ST1、步驟ST2、及步驟ST3之各者中所使用之處理氣體中之氮之濃度被設定為較低之濃度。或者，步驟ST1、步驟ST2、及步驟ST3之各者中所使用之處理氣體中不含氮。於一實施形態中，步驟ST1、步驟ST2、及步驟ST3之各者中所使用之處理氣體中之氮原子之濃度較低，例如為10 at.%以下。
又，至少於步驟ST2中，將基板W之溫度設定為20℃以下之溫度。步驟ST2中之基板W之溫度亦可為-30℃以下。於步驟ST1及步驟ST3中，亦可將基板W之溫度設定為20℃以下之溫度。步驟ST1及步驟ST3中之基板W之溫度亦可為-30℃以下。
於一實施形態中，至少步驟ST2中之下部電極18之自給偏壓電位設定為-2100 V以上之電位。即，於一實施形態中，至少步驟ST2中之下部電極18之負極性之自給偏壓電位之絕對值設定為2100 V以下。自給偏壓電位可藉由下部電極18中之高頻之電力進行調整。再者，於步驟ST1及步驟ST3中，亦可將下部電極18之自給偏壓電位設定為與步驟ST2中之下部電極18之自給偏壓電位實質上相等之電位。
於方法MT中，於執行步驟ST2之後，為了形成與第3開口OP3連續之第4開口OP4，亦可對擋止膜SF進行蝕刻(參照圖7)。擋止膜SF例如利用包含氫氟碳之處理氣體之電漿進行蝕刻。之後，將遮罩MK去除，向第1~第4開口內嵌入導體。嵌入至第1~第4開口之導體形成與半導體區域DR之接點CT(參照圖8)
如以上所說明般，於方法MT中，利用氟原子或含有氟之分子之活性種對第1~第3膜進行蝕刻。又，於20℃以下之溫度下，於第2膜之蝕刻中，由處理氣體中之氟及氫以及構成第2膜之矽及氮，生成矽氟化銨，該矽氟化銨附著於劃分成形成於第2膜Fb之開口之表面而形成沈積物DP(參照圖5)。因此，形成於第2膜Fb之第2開口OP2成為錐形狀。又，於方法MT中，可不依賴於碳而形成沈積物DP。因此，阻礙蝕刻進行之沈積物之形成得到抑制。
於一實施形態中，如上述般，步驟ST1、步驟ST2、及步驟ST3之各者中所使用之處理氣體中之氮原子之濃度為10 at.%以下。於遮罩MK由有機材料形成且處理氣體中之氮之濃度較高之情形時，於電漿蝕刻中遮罩MK會受到蝕刻。因此，選擇比變低。根據該實施形態，選擇比之下降得到抑制。再者，於方法MT中，將第2膜Fb中所含有之氮用於矽氟化銨之生成，因此，亦可於處理氣體中不含氮或處理氣體中之氮原子之濃度較低。
於一實施形態中，如上述般，將步驟ST2中之下部電極18之自給偏壓電位設定為-2100 V以上之電位。其結果，步驟ST2中之離子之能量減少，第2開口OP2之錐角變得更小。再者，錐角係劃分成開口之面相對於與第1~第3膜之各者之膜厚方向垂直之面所成之角度。於錐角為90度之情形時，開口不具有錐形狀，而垂直地形成。另一方面，具有錐形狀之開口具有小於90度之角度。
以上，對各種實施形態進行了說明，但可不限定於上述實施形態而構成各種變化態樣。例如，方法MT亦可使用如感應耦合型之電漿處理裝置、利用微波等表面波使處理氣體激發之電漿處理裝置般任意之電漿處理裝置而執行。
又，應用方法MT之基板W只要具有基底區域、第1~第3膜、及遮罩即可，並不限定於圖2所示之基板。以下，參照圖9及圖10。圖9係能夠應用圖1所示之蝕刻方法之另一例之基板之局部放大剖視圖。圖10係圖1所示之蝕刻方法之應用後之狀態的另一例之基板之局部放大剖視圖。
方法MT亦能夠應用於圖9所示之基板W。圖9所示之基板W具有遮罩MK、基底區域UR、第1膜Fa、第2膜Fb、及第3膜Fc。圖9所示之基板W進而具有基礎區域BR、複數個配線區域WR、及擋止膜SF。基礎區域BR例如由矽形成。於圖9所示之基板W中，基底區域UR為閘極區域，設置於基礎區域BR上。基底區域UR由多晶矽或導體形成。複數個配線區域WR設置於基礎區域BR上。基底區域UR設置於相鄰之兩個配線區域WR之間。於基礎區域BR之中且配線區域WR之下側，設置有摻雜有雜質之半導體區域DR。設置於相鄰之兩個配線區域WR中之一者之下側的半導體區域DR為源極區域。設置於相鄰之兩個配線區域WR中之另一者之下側的半導體區域DR為汲極區域。於半導體區域DR上且配線區域WR之兩側，延伸有絕緣膜IF。
第3膜Fc設置於基底區域UR上。第3膜Fc為氧化矽膜。第3膜Fc以覆蓋基底區域UR之方式設置。即，基底區域UR位於兩個配線區域WR之間之第3膜Fc之部分區域Fcp之下側。在第3膜Fc與基底區域UR之間，延伸有擋止膜SF。擋止膜SF例如由氮化矽形成。第2膜Fb設置於第3膜Fc上。第2膜Fb含有矽及氮。第1膜Fa設置於第2膜Fb上。第1膜Fa為氧化矽膜。遮罩MK係與圖2之基板W之遮罩MK相同之遮罩。遮罩MK係以於基底區域UR之上提供開口之方式圖案化。於配線區域WR之各者之上，形成有貫通第1膜Fa及第2膜Fb而連接於對應之配線區域WR之接點CTW。
若對圖9所示之基板W應用方法MT，則如圖10所示，於步驟ST1中，於第1膜Fa形成第1開口OP1，於步驟ST2中，於第2膜Fb形成第2開口OP2，於步驟ST3中，於第3膜Fc形成第3開口OP3。第1開口OP1連續於遮罩MK之開口，第2開口OP2連續於第1開口OP1，第3開口OP3連續於第2開口OP2。第3開口OP3之寬度窄於第1開口OP1之寬度。第2開口OP2在第1開口OP1與第3開口OP3之間具有錐形狀。亦可於執行步驟ST3後，對圖10所示之基板W之擋止膜SF進行蝕刻，而於擋止膜SF形成與第3開口OP3連續之第4開口。擋止膜SF例如利用包含氫氟碳之處理氣體之電漿進行蝕刻。之後，亦可將遮罩MK去除，並向第1~第4開口內嵌入導體。嵌入至第1~第4開口之導體形成與基底區域UR(閘極區域)之接點。
以下，對為了評估方法MT而進行之實驗進行說明。再者，本發明之內容不受以下說明之實驗限定。
(第1實驗)
於第1實驗中，準備第1~第3樣品。第1~第3樣品之各者具有構成其表面之氮化矽膜。於第1實驗中，使用電漿處理裝置1進行針對第1~第3樣品之電漿處理。於第1樣品之電漿處理中，將第1樣品之溫度設定為低溫，且使用含有氟及氫的處理氣體。於第2樣品之電漿處理中，將第2樣品之溫度設定為低溫，且使用含有氟但不含氫之處理氣體。於第3樣品之電漿處理中，使用含有氟及氫的處理氣體，但將第3樣品之溫度設定為相對較高之溫度。
以下，表示針對第1~第3樣品之電漿處理之條件。
＜針對第1樣品之電漿處理之條件＞
第1高頻：100 MHz、2500 W
第2高頻：0.4 MHz、1000 W
內部空間10s之壓力：10.7 Pa(80 mTorr)
處理氣體中之各氣體之流量比率
SF6 氣體：20%
H2 氣體：80%
樣品之溫度：-60℃
＜針對第2樣品之電漿處理之條件＞
第1高頻：100 MHz、2500 W
第2高頻：0.4 MHz、1000 W
內部空間10s之壓力：10.7 Pa(80 mTorr)
處理氣體中之各氣體之流量比率
SF6 氣體：100%
樣品之溫度：-60℃
＜針對第3樣品之電漿處理之條件＞
第1高頻：100 MHz、2500 W
第2高頻：0.4 MHz、1000 W
內部空間10s之壓力：10.7 Pa(80 mTorr)
處理氣體中之各氣體之流量比率
SF6 氣體：20%
H2 氣體：80%
樣品之溫度：25℃
於第1實驗中，藉由X射線光電子光譜分析，進行處理後之第1~第3樣品之各者之表面分析。圖11(a)及圖11(b)表示第1樣品之表面之X射線光電子光譜分析之結果，圖11(c)及圖11(d)表示第2樣品 之表面之X射線光電子光譜分析之結果，圖11(e)及圖11(f)表示第3樣品之表面之X射線光電子光譜分析之結果。圖11(a)、圖11(c)、及圖11(e)之各者表示F1s 光譜。圖11(b)、圖11(d)、及圖11(f)之各者表示N1s 光譜。
如圖11(a)及圖11(b)所示，於第1樣品中，觀察到氟(F) 、Si-N鍵、及(NH4 )x 之各者之波峰。因此，確認到於第1樣品之表面沈積有矽氟化銨。另一方面，如圖11(c)、圖11(d)、圖11(e)、及圖11(f)所示，於第2樣品及第3樣品中，氟(F)之波峰較小，且未觀察到(NH4 )x 之波峰。因此，確認到於第2樣品及第3樣品之各者之表面未沈積矽氟化銨。以上之結果為，確認到藉由將基板之溫度設定為低溫並對含有矽及氮之膜執行使用含有氟及氫的處理氣體之電漿處理，能夠於該膜上沈積矽氟化銨。
(第2實驗)
於第2實驗中，準備第4~第13樣品。第4~第13樣品之各者具有氮化矽膜及設置於該氮化矽膜上之遮罩。於第2實驗中，使用電漿處理裝置1進行第4~第13樣品之各者之氮化矽膜之電漿蝕刻，而於該氮化矽膜形成貫通孔。第4~第8樣品之各者之遮罩係以於氮化矽膜形成其寬度較小之貫通孔之方式圖案化。第9~第13樣品之各者之遮罩係以於氮化矽膜形成其寬度較大之貫通孔之方式圖案化。於第2實驗中，對電漿蝕刻執行中之第4~第13樣品之各者之溫度進行調整。
以下，表示第2實驗中之電漿蝕刻之條件。
＜第2實驗中之電漿蝕刻之條件＞
第1高頻：60 MHz、0 W
第2高頻：40 MHz、1400 W
內部空間10s之壓力：3.3 Pa(25 mTorr)
處理氣體中之各氣體之流量比率
CF4 氣體：20%
NF3 氣體：6%
H2 氣體：74%
於第2實驗中，求出形成於第4~第13樣品之各者之氮化矽膜的貫通孔之錐角。將其結果示於圖12。於圖12中，橫軸表示電漿蝕刻執行中之樣品之溫度，縱軸表示貫通孔之錐角。如圖12所示，若電漿蝕刻中之樣品之溫度為20℃以下，則錐角會變得相當小於90度。又，若電漿蝕刻中之樣品之溫度為-30℃以下，則錐角會變得顯著小於90度。
(第3實驗)
於第3實驗中，準備第14~第16樣品。第14~第16樣品之各者具有氧化矽膜、及設置於該氧化矽膜上之遮罩。遮罩係提供開口之有機遮罩。於第3實驗中，進行第14~第16各樣品之氧化矽膜之電漿蝕刻。於第3實驗中，對第14~第16樣品之電漿蝕刻中所使用之處理氣體中之氮氣之流量比率進行調整。具體而言，第14樣品之電漿蝕刻中所使用之處理氣體中之氮氣之流量比率為0%，第15樣品之電漿蝕刻中所使用之處理氣體中之氮氣之流量比率為20%，第16樣品之電漿蝕刻中所使用之處理氣體中之氮氣之流量比率為30%。第14樣品之電漿蝕刻中所使用之處理氣體中之氮原子之濃度為0 at.%，第15樣品之電漿蝕刻中所使用之處理氣體中之氮原子之濃度為8.4 at.%，第16樣品之電漿蝕刻中所使用之處理氣體中之氮原子之濃度為12 at.%。
以下，表示第3實驗中之電漿蝕刻之其他條件。
＜第3實驗中之電漿蝕刻之條件＞
第1高頻：60 MHz、0 W
第2高頻：40 MHz、1400 W
內部空間10s之壓力：3.333 Pa(25 mTorr)
處理氣體中之各氣體之流量比率(未添加氮氣之情形時之流量比率)
CF4 氣體：21%
H2 氣體：79%
樣品之溫度：-60℃
於第3實驗中，求出因電漿蝕刻所致之氧化矽膜之膜厚之減少量相對於因電漿蝕刻所致之遮罩之膜厚之減少量的比值、即選擇比。其結果，第14樣品之選擇比為幾乎無窮大之值，第15樣品之選擇比為7，第16樣品之選擇比為5。根據該結果，可推測若處理氣體中之氮原子之濃度為10 at.%以下，則可獲得大於5之選擇比。
(第4實驗)
於第4實驗中，準備第17~第19樣品。第17~第19樣品具有基底區域、第1~第3膜、及遮罩。第3膜為氧化矽膜且設置於基底區域上。第2膜為氮化矽膜且設置於第3膜上。第1膜為氧化矽膜且設置於第2膜上。遮罩係提供開口之光阻遮罩。於第4實驗中，使用電漿處理裝置1進行第17~第19樣品之各者之第1~第3膜之電漿蝕刻，分別於第1~第3膜形成第1~第3開口。於第4實驗中，對第17~第19樣品之電漿蝕刻中之第2高頻之電力進行調整。具體而言，於第17樣品之電漿蝕刻中，將第2高頻之電力設定為1 kW，於第18樣品之電漿蝕刻中，將第2高頻之電力設定為3 kW，於第19樣品之電漿蝕刻中，將第2高頻之電力設定為5 kW。於第17樣品之電漿蝕刻中，下部電極18之自給偏壓電位為-1200 V，於第18樣品之電漿蝕刻中，下部電極18之自給偏壓電位為-1650 V，於第19樣品之電漿蝕刻中，下部電極18之自給偏壓電位為-2100 V。
以下，表示第4實驗中之電漿蝕刻之其他條件。
＜第4實驗中之電漿蝕刻之條件＞
第1高頻：100 MHz、2.3 kW
第2高頻：3 MHz
內部空間10s之壓力：3.333 Pa(25 mTorr)
處理氣體中之各氣體之流量比率
H2 氣體：45%
CH2 F2 氣體：24%
NF3 氣體：24%
SF6 氣體：7%
樣品之溫度：-60℃
於第4實驗中，測定形成於第17~第19樣品之各者之第1~第3開口之各者之錐角。其結果，第17樣品之第1~第3開口之錐角分別為87.5度、84.0度、87.7度。第18樣品之第1~第3開口之錐角分別為87.0度、84.9度、88.0度。又，第19樣品之第1~第3開口之錐角分別為86.5度、84.9度、88.2度。即，於第17~第19樣品之各者中，相較於第1開口之錐角及第3開口之錐角而言，第2開口之錐角相當小。因此，確認到若下部電極18之自給偏壓電位為-2100 V以上(下部電極18之自給偏壓電位之絕對值為2100 V以下)，則能夠將形成於第2膜之第2開口形成為錐形狀。
1‧‧‧電漿處理裝置
10‧‧‧腔室
10s‧‧‧內部空間
12‧‧‧腔室本體
12e‧‧‧排氣口
12g‧‧‧閘閥
12p‧‧‧通路
13‧‧‧支持部
14‧‧‧支持台
16‧‧‧電極板
18‧‧‧下部電極
18f‧‧‧流路
20‧‧‧靜電吸盤
20s‧‧‧開關
20p‧‧‧直流電源
22‧‧‧冷卻單元
22a‧‧‧配管
22b‧‧‧配管
24‧‧‧氣體供給管線
30‧‧‧上部電極
32‧‧‧構件
34‧‧‧頂板
34a‧‧‧氣體噴出孔
36‧‧‧支持體
36a‧‧‧氣體擴散室
36b‧‧‧氣體孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源群
41‧‧‧閥群
42‧‧‧流量控制器群
43‧‧‧閥群
46‧‧‧護板
48‧‧‧隔板
50‧‧‧排氣裝置
52‧‧‧排氣管
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
66‧‧‧整合器
68‧‧‧整合器
70‧‧‧直流電源
80‧‧‧控制部
BR‧‧‧基礎區域
CT‧‧‧接點
CTW‧‧‧接點
DP‧‧‧沈積物
DR‧‧‧半導體區域
Fa‧‧‧第1膜
Fb‧‧‧第2膜
Fc‧‧‧第3膜
Fcp‧‧‧部分區域
FR‧‧‧聚焦環
GR‧‧‧閘極區域
IF‧‧‧絕緣膜
MK‧‧‧遮罩
MT‧‧‧方法
OP1‧‧‧第1開口
OP2‧‧‧第2開口
OP3‧‧‧第3開口
OP4‧‧‧第4開口
SF‧‧‧擋止膜
UR‧‧‧基底區域
W‧‧‧基板
WR‧‧‧配線區域
圖1係表示一實施形態之蝕刻方法之流程圖。
圖2係能夠應用圖1所示之蝕刻方法之一例之基板之局部放大剖視圖。
圖3係概略性地表示能夠用於圖1所示之蝕刻方法之執行的一例之電漿處理裝置之圖。
圖4係圖1所示之蝕刻方法之步驟ST1之執行後之狀態的基板之局部放大剖視圖。
圖5係圖1所示之蝕刻方法之步驟ST2之執行後之狀態的基板之局部放大剖視圖。
圖6係圖1所示之蝕刻方法之步驟ST3之執行後之狀態的基板之局部放大剖視圖。
圖7係擋止膜之蝕刻後之狀態的基板之局部放大剖視圖。
圖8係導體嵌入後之狀態的基板之局部放大剖視圖。
圖9係能夠應用圖1所示之蝕刻方法的另一例之基板之局部放大剖視圖。
圖10係圖1所示之蝕刻方法之應用後之狀態的另一例之基板之局部放大剖視圖。
圖11(a)及圖11(b)表示第1樣品之表面之X射線光電子光譜分析之結果，圖11(c)及圖11(d)表示第2樣品之表面之X射線光電子光譜分析之結果，圖11(e)及圖11(f)表示第3樣品之表面之X射線光電子光譜分析之結果。
圖12係表示第4~第13樣品之貫通孔之錐角之圖。

Claims (11)

  1. 一種蝕刻方法，其係基板之第1膜、第2膜、及第3膜之蝕刻方法，且上述第3膜設置於基底區域之上，上述第2膜設置於上述第3膜之上，上述第1膜設置於上述第2膜之上，上述第2膜含有矽及氮，於上述第1膜上設置有提供開口之遮罩，該蝕刻方法包括如下步驟： 為了於上述第1膜形成與上述遮罩之上述開口連續之第1開口，而藉由電漿蝕刻對上述第1膜進行蝕刻； 為了於上述第2膜形成與上述第1開口連續之第2開口，而藉由電漿蝕刻對上述第2膜進行蝕刻；及 為了於上述第3膜形成與上述第2開口連續之第3開口，而藉由電漿蝕刻對上述第3膜進行蝕刻；且 為了使上述第3開口之寬度窄於上述第1開口之寬度，且將上述第2開口以相較於上述第1開口側之該第2開口之寬度而言上述第3開口側之該第2開口之寬度變窄之方式形成為錐形狀，而於對上述第1膜進行蝕刻之上述步驟、對上述第2膜進行蝕刻之上述步驟、及對上述第3膜進行蝕刻之上述步驟各者之電漿蝕刻中，利用含有氟及氫的處理氣體之電漿，且至少於對上述第2膜進行蝕刻之上述步驟中，將上述基板之溫度設定為20℃以下之溫度。
  2. 如請求項1之蝕刻方法，其中至少於對上述第2膜進行蝕刻之上述步驟中，將上述基板之溫度設定為-30℃以下之溫度。
  3. 如請求項1或2之蝕刻方法，其中上述第1膜及上述第3膜之各者為含矽膜，且不含氮。
  4. 如請求項3之蝕刻方法，其中上述第1膜及上述第3膜之各者包括氧化矽膜、含矽低介電常數膜、碳化矽膜中之任一者。
  5. 如請求項1或2之蝕刻方法，其中上述處理氣體為包括含氟氣體及含氫氣體之混合氣體。
  6. 如請求項5之蝕刻方法，其中上述含氟氣體為CF4 氣體、C4 F8 氣體、CHF3 氣體、CH2 F2 氣體、或SF6 氣體。
  7. 如請求項5之蝕刻方法，其中上述含氫氣體為氫氣。
  8. 如請求項1或2之蝕刻方法，其中上述處理氣體中包含之氮原子之濃度為10 at.%以下。
  9. 如請求項1或2之蝕刻方法，其中 上述基板進而具有設置於上述基底區域上且由上述第3膜覆蓋之兩個閘極區域，且 上述基底區域包括摻雜有雜質之半導體區域，該半導體區域位於上述兩個閘極區域之間之上述第3膜之部分區域之下側， 上述第3開口形成於上述部分區域。
  10. 如請求項1或2之蝕刻方法，其中 上述基板進而包括兩個配線區域，且 上述基底區域包括設置於上述兩個配線區域之間之閘極區域，該閘極區域位於上述兩個配線區域之間之上述第3膜之部分區域之下側， 上述第3開口形成於上述部分區域。
  11. 如請求項1或2之蝕刻方法，其中至少於對上述第2膜進行蝕刻之上述步驟中，將支持上述基板之支持台之下部電極之自給偏壓電位之絕對值設定為2100 V以下。
TW107147180A 2018-01-05 2018-12-26 蝕刻方法 TWI823888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-000471 2018-01-05
JP2018000471A JP2019121685A (ja) 2018-01-05 2018-01-05 エッチング方法

Publications (2)

Publication Number Publication Date
TW201933477A true TW201933477A (zh) 2019-08-16
TWI823888B TWI823888B (zh) 2023-12-01

Family

ID=67140244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147180A TWI823888B (zh) 2018-01-05 2018-12-26 蝕刻方法

Country Status (5)

Country Link
US (1) US10950458B2 (zh)
JP (1) JP2019121685A (zh)
KR (1) KR20190083982A (zh)
CN (1) CN110010466B (zh)
TW (1) TWI823888B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
JP7403314B2 (ja) * 2019-12-26 2023-12-22 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN111883426B (zh) * 2020-08-03 2021-10-08 长江存储科技有限责任公司 一种刻蚀方法以及三维存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08199377A (ja) 1995-01-24 1996-08-06 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
US20020003126A1 (en) * 1999-04-13 2002-01-10 Ajay Kumar Method of etching silicon nitride
EP1557875A1 (en) * 2003-12-29 2005-07-27 STMicroelectronics S.r.l. Process for forming tapered trenches in a dielectric material
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP2010245454A (ja) 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8969210B2 (en) * 2010-09-15 2015-03-03 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method
WO2013035510A1 (ja) * 2011-09-05 2013-03-14 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
US8735272B2 (en) * 2012-07-31 2014-05-27 GlobalFoundries, Inc. Integrated circuit having a replacement gate structure and method for fabricating the same
JPWO2017164089A1 (ja) * 2016-03-25 2019-02-14 日本ゼオン株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
CN110010466A (zh) 2019-07-12
US10950458B2 (en) 2021-03-16
CN110010466B (zh) 2023-07-11
TWI823888B (zh) 2023-12-01
JP2019121685A (ja) 2019-07-22
US20190214269A1 (en) 2019-07-11
KR20190083982A (ko) 2019-07-15

Similar Documents

Publication Publication Date Title
TWI697046B (zh) 蝕刻方法
TW201729284A (zh) 蝕刻方法
TW201543571A (zh) 蝕刻方法
US10290476B2 (en) Plasma processing method and plasma processing apparatus
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TW201933477A (zh) 蝕刻方法
TWI766866B (zh) 蝕刻方法
TWI737785B (zh) 被處理體之處理方法
TW202133261A (zh) 基板處理方法及電漿處理裝置
EP2863416B1 (en) Method for etching copper layer
TWI809086B (zh) 蝕刻方法及電漿處理裝置
JP2007250873A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
CN110021524B (zh) 蚀刻方法
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
TW202008464A (zh) 電漿處理方法及電漿處理裝置
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
US20220389584A1 (en) Shower head, electrode unit, gas supply unit, substrate processing apparatus, and substrate processing system
TWI740961B (zh) 蝕刻銅層之方法
JP6886940B2 (ja) プラズマ処理方法
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置
TW202044336A (zh) 基板處理方法及基板處理裝置
JP2022077710A (ja) エッチング方法
TW202123334A (zh) 電漿處理方法及電漿處理設備
JP2021114551A (ja) エッチング方法及びプラズマ処理装置
JP2007251044A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体