TW202129753A - 基板處理方法、半導體元件之製造方法及電漿處理裝置 - Google Patents

基板處理方法、半導體元件之製造方法及電漿處理裝置 Download PDF

Info

Publication number
TW202129753A
TW202129753A TW109131991A TW109131991A TW202129753A TW 202129753 A TW202129753 A TW 202129753A TW 109131991 A TW109131991 A TW 109131991A TW 109131991 A TW109131991 A TW 109131991A TW 202129753 A TW202129753 A TW 202129753A
Authority
TW
Taiwan
Prior art keywords
gas
region
substrate
plasma
processing method
Prior art date
Application number
TW109131991A
Other languages
English (en)
Inventor
勝沼隆幸
西出大亮
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202129753A publication Critical patent/TW202129753A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明旨在提供一種可提升蝕刻處理中之選擇比的技術。一例示的實施形態的基板處理方法包含a)步驟及b)步驟。a)步驟係將包含第1區及第2區的基板提供至腔室內的步驟。b)步驟係藉由從第1處理氣體產生第1電漿而於第1區及第2區上形成沉積膜的步驟。第1處理氣體，係包含含有碳原子及氟原子的第1氣體和含有矽原子的第2氣體之混合氣體。

Description

基板處理方法、半導體元件之製造方法及電漿處理裝置
本發明的一例示的實施形態，係關於基板處理方法、半導體元件之製造方法及電漿處理裝置。
於電子元件的製造中，有時會對絕緣層亦即氧化矽膜，進行藉由蝕刻而形成孔洞或渠溝等的處理(專利文獻1～3)。
於專利文獻1中，揭示有關蝕刻方法的技術。該方法包含下述步驟：於含有金屬的遮罩及含矽層上，形成含有氟碳化合物的沉積物。再者，該方法包含下述步驟：藉由沉積物中所含之氟碳化合物的自由基，蝕刻含矽層。
於專利文獻2中，揭示有關蝕刻方法的技術。該方法包含下述步驟：蝕刻由氧化矽所構成的區域，且於該區域上形成含有氟碳化合物的沉積物。再者，該方法包含下述步驟：藉由沉積物中所含的氟碳化合物的自由基，蝕刻該區域。
於專利文獻3中，揭示有關蝕刻處理的技術。該蝕刻處理包含下述步驟：藉由電漿將含矽膜蝕刻至中途；將形成有含碳膜之含矽膜，更藉由電漿加以蝕刻。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開2017－11127號公報 ［專利文獻2］日本特開2015－173240號公報 ［專利文獻3］日本特開2016－21546號公報
［發明欲解決之課題］
本發明提供一種可提升蝕刻處理中之選擇比的技術。 ［解決課題之手段］
於一例示的實施形態中，提供一種基板處理方法。基板處理方法包含a)步驟及b)步驟。a)步驟係將包含第1區及第2區的基板提供至腔室內的步驟。b)步驟係藉由從第1處理氣體產生第1電漿而於第1區上形成沉積膜的步驟。第1處理氣體，係包含含有碳原子及氟原子的第1氣體和含有矽原子的第2氣體之混合氣體。 ［發明效果］
依據本發明，可提供能提升蝕刻處理中之選擇比的技術。
以下，說明各種例示的實施形態。於一例示的實施形態中，提供一種基板處理方法。基板處理方法包含a)及b)的步驟。a)係將包含第1區及第2區的基板提供至腔室內的步驟。b)係藉由從第1處理氣體產生第1電漿而於第1區上形成沉積膜的步驟。第1處理氣體，係包含含有碳原子及氟原子的第1氣體和含有矽原子的第2氣體之混合氣體。
於一例示的實施形態中，沉積膜含有碳原子及氟原子。b)步驟中，藉由調整第1氣體及第2氣體的流量比，而控制形成於第2區上之沉積膜的碳原子及氟原子的組成比。
於一例示的實施形態中，第1氣體係氟碳化合物氣體及/或氫氟碳化合物氣體。
於一例示的實施形態中，第1氣體包含選自於由C3 F8 氣體、C4 F8 氣體、C5 F8 氣體、C4 F6 氣體、CF4 氣體、CH3 F氣體、CHF3 氣體及CH2 F2 氣體所成之群組中之至少一種氣體。
於一例示的實施形態中，第2氣體包含選自於由SiCl4 氣體、SiH4 氣體、Si2 H6 氣體、SiH2 Cl2 氣體、Si4 H10 氣體及Si5 H12 氣體所成之群組中之至少一種氣體。
於一例示的實施形態中，第1區含有氧化矽，第2區含有氮化矽。
於一例示的實施形態中，於b)步驟中，使第2氣體的流量階段式地增減。
於一例示的實施形態中，基板處理方法更包含下述c)步驟。c)步驟係藉由從含有鈍性氣體的第2處理氣體產生第2電漿而蝕刻第1區的步驟。c)步驟中，藉由使沉積膜與第2電漿中所含的離子反應，而蝕刻第1區。
於一例示的實施形態中，第2處理氣體係稀有氣體或氮氣。
於一例示的實施形態中，將包含b)步驟及c)步驟的週期執行一次以上。
於一例示的實施形態中，提供包含上述基板處理方法的半導體元件之製造方法。
於一例示的實施形態中，提供一種電漿處理裝置。電漿處理裝置包含腔室、氣體源組、射頻電源及控制部。氣體源組將處理氣體供給至腔室。射頻電源將藉由氣體源組供給至腔室的處理氣體加以電漿激發。控制部控制氣體源組及射頻電源。控制部執行包含下述a)步驟及b)步驟的處理。a)步驟係將包含第1區及第2區的基板提供至腔室內的步驟。b)步驟係藉由從處理氣體產生電漿而於第1區上形成沉積膜的步驟。處理氣體，係包含含有碳原子及氟原子的第1氣體和含有矽原子的第2氣體之混合氣體。
以下，參考圖式詳細說明各種例示的實施形態。又，於各圖式中，對於相同或相當的部分附加相同的符號。
圖1的方法MT，係應用於半導體元件之製造方法的基板處理方法的一例示的實施形態，係將氧化矽區域加以蝕刻的方法。此方法可應用於具有由氧化矽所構成的第1區及由氮化矽所構成的第2區的基板。具體而言，例如，可應用於以自對準形成接觸孔的情形(SAC：Self-Aligned Contact；自對準接觸)。
以下，首先，參考圖2，說明可用於執行方法MT的電漿處理裝置1。圖2所示電漿處理裝置1，係電容耦合型電漿蝕刻裝置。
電漿處理裝置1具備腔室10。腔室10於其中提供內部空間10s。腔室10包含腔室本體12。腔室本體12具有大致圓筒形狀。
腔室本體12由例如鋁所形成。於腔室本體12的內壁面上，設有具有耐腐蝕性的膜。該膜亦可為氧化鋁、氧化釔等陶瓷。
於腔室本體12的側壁，形成有通路12p。基板W係透過通路12p而搬運於內部空間10s與腔室10的外部之間。通路12p係藉由沿腔室本體12的側壁所設的閘閥12g而開閉。
於腔室本體12的底部上，設有支持部13。支持部13由絕緣材料所形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s中，從腔室本體12的底部往上方延伸。支持部13於上部具有支持台14。
支持台14於內部空間10s中支持基板W。支持台14包含下部電極18及靜電吸盤20。支持台14可更包含電極板16。電極板16由鋁等導體所形成，具有大致圓盤狀。
下部電極18係設於電極板16上。下部電極18由鋁等導體所形成，具有大致圓盤狀。下部電極18係電連接於電極板16。
靜電吸盤20係設於下部電極18上。於靜電吸盤20的頂面載置有基板W。靜電吸盤20包含本體及電極。靜電吸盤20的本體具有大致圓盤狀，由介電體所形成。靜電吸盤20的電極係膜狀電極，且設於靜電吸盤20的本體內。
靜電吸盤20的電極，經由開關20s而連接至直流電源20p。若對靜電吸盤20的電極施加來自直流電源20p的電壓，則於靜電吸盤20與基板W間產生靜電吸力。藉由該靜電吸力，使基板W保持於靜電吸盤20。
於下部電極18的周緣部上，以包圍基板W的邊緣的方式配置邊緣環25。邊緣環25可提升對基板W之電漿處理的面內均勻性。邊緣環25可由矽、碳化矽或石英等所形成。
於下部電極18的內部，設有流路18f。從設於腔室10的外部的急冷器單元(未圖示)經由配管22a而對流路18f供給熱交換介質(例如冷媒)。
供給至流路18f的熱交換介質，經由配管22b而返回至急冷器單元。於電漿處理裝置1中，載置於靜電吸盤20上的基板W的溫度，係藉由熱交換介質與下部電極18的熱交換而加以調整。
於電漿處理裝置1設有氣體供給管線24。氣體供給管線24將來自傳熱氣體供給機構的傳熱氣體(例如He氣體)，供給至靜電吸盤20的頂面與基板W的背面之間。
電漿處理裝置1更包含上部電極30。上部電極30設於支持台14的上方。上部電極30經由構件32而支持於腔室本體12的上部。
構件32由具有絕緣性的材料所形成。上部電極30與構件32，使腔室本體12的上部開口封閉。
上部電極30可包含頂板34及支持體36。頂板34的底面係內部空間10s的側的底面，且劃定內部空間10s。頂板34可由產生的焦耳熱少之低阻抗的導電體或半導體所形成。頂板34具有於其板厚方向貫穿之複數氣體噴出孔34a。
支持體36可自由裝卸地支持頂板34。支持體36由鋁等導電性材料所形成。於支持體36的內部，設有氣體擴散室36a。支持體36具有從氣體擴散室36a往下方延伸的複數氣體孔36b。
複數氣體孔36b各自連通至複數氣體噴出孔34a。於支持體36，形成有氣體導入口36c。氣體導入口36c連接至氣體擴散室36a。於氣體導入口36c，連接有氣體供給管38。
於氣體供給管38，連接有閥組41、流量控制器組42及氣體源組40。氣體源組40、閥組41及流量控制器組42構成氣體供給部。氣體源組40將後述之第1處理氣體及第2處理氣體供給至腔室10。
氣體源組40包含複數氣體源。閥組41包含複數開關閥。流量控制器組42包含複數流量控制器。流量控制器組42的複數流量控制器，各自係質量流量控制器或壓力控制式的流量控制器。
氣體源組40的複數氣體源，各自經由閥組41之對應的開關閥、及流量控制器組42之對應的流量控制器，而連接至氣體供給管38。
於電漿處理裝置1中，沿著腔室本體12的內壁面及支持部13的外周，可自由裝卸地設有遮蔽件46。遮蔽件46防止反應副產物附著於腔室本體12。
遮蔽件46例如係藉由在由鋁所形成的底材表面形成具有耐腐蝕性的膜所構成。具有耐腐蝕性的膜，可由氧化釔等陶瓷所形成。
於支持部13與腔室本體12的側壁之間，設有擋板48。擋板48例如係藉由在由鋁所形成的底材表面形成具有耐腐蝕性的膜(氧化釔等之膜)所構成。
於擋板48，形成有複數貫通孔。於擋板48的下方且於腔室本體12的底部，設有排氣口12e。
於排氣口12e，經由排氣管52連接有排氣裝置50。排氣裝置50包含壓力調整閥及渦輪分子泵等真空泵。
電漿處理裝置1具備第1射頻電源62及第2射頻電源64。第1射頻電源62係產生第1射頻電力的電源。第1射頻電源62將藉由氣體源組40供給至腔室10的第1處理氣體及第2處理氣體加以電漿激發。
第1射頻電力具有適於電漿產生的頻率。第1射頻電力的頻率，係例如27［MHz］～100［MHz］範圍內的頻率。第1射頻電源62經由匹配器66而連接至上部電極30。
匹配器66具有用以使第1射頻電源62的輸出阻抗與負載側(上部電極30側)的阻抗相匹配的電路。又，第1射頻電源62亦可經由匹配器66而連接至下部電極18。第1射頻電源62構成一例的電漿產生部。
第2射頻電源64係產生第2射頻電力的電源。第2射頻電力具有比第1射頻電力的頻率低的頻率。於第2射頻電力與第1射頻電力共同使用的情形時，第2射頻電力係用為用以對基板W引入離子之偏壓用射頻電力。
第2射頻電力的頻率，係例如400［kHz］～13.56［MHz］的範圍內的頻率。第2射頻電源64經由匹配器68及電極板16而連接至下部電極18。匹配器68係用以使第2射頻電源64的輸出阻抗與負載側(下部電極18側)的阻抗相匹配的電路。
又，亦可不使用第1射頻電力而使用第2射頻電力，亦即，僅使用單一的射頻電力而產生電漿。於此情形時，第2射頻電力的頻率亦可為大於13.56［MHz］的頻率，例如40［MHz］。
電漿處理裝置1亦可不包含第1射頻電源62及匹配器66。第2射頻電源64構成一例的電漿產生部。
於電漿處理裝置1中，將氣體從氣體供給部供給至內部空間10s，而產生電漿。又，藉由供給第1射頻電力及/或第2射頻電力，而於上部電極30與下部電極18間產生射頻電場。所產生的射頻電場產生電漿。
電漿處理裝置1可更包含控制部80。控制部80可為包含處理器、記憶體等記憶部、輸入裝置、顯示器、信號的輸出入介面等的電腦。
控制部80控制電漿處理裝置1的各部。於控制部80，操作員為了管理電漿處理裝置1，可使用輸入裝置進行指令的輸入操作等。又，於控制部80，藉由顯示器，可使電漿處理裝置1的運轉狀況以視覺化顯示。
再者，於記錄部，儲存有控制程式及配方資料。控制程式係藉由處理器而執行，用以於電漿處理裝置1中執行各種處理。處理器執行控制程式，並依照配方資料控制電漿處理裝置1的各部。
控制部80特別係控制氣體源組40、第1射頻電源62等。控制部80藉由控制氣體源組40、第1射頻電源62等，而執行圖1的流程圖的方法MT。
更具體而言，例如，如後所述(參考圖1的方法MT)，控制部80將圖3所示之包含含有氧化矽的第1區R1及含有氮化矽的第2區R2之基板W，供給至腔室10內。其後，控制部80控制氣體源組40及第1射頻電源62，以利用從第1處理氣體產生第1電漿而於第1區R1及第2區R2上形成沉積物DP。以下顯示由控制部80所執行的方法MT。
以下，參考圖1，詳細說明方法MT。方法MT包含步驟ST1、步驟ST2、步驟ST3及步驟ST4。方法MT藉由交互重複步驟ST2及步驟ST3，而能以良好的選擇比進行氧化矽的蝕刻。
於一實施形態中，方法MT以圖3的基板W作為處理對象，可選擇性地蝕刻基板W的部分區域。具體而言，圖3的基板W包含基板SB、第1區R1及第2區R2。基板SB係第1區R1及第2區R2之基底基板。
第1區R1含有氧化矽，第2區R2含有氮化矽。於一實施形態中，第1區R1係氧化矽(SiO2 )，第2區R2係氮化矽(Si3 N4 )。
第1區R1及第2區R2，係可同時暴露於電漿的區域。方法MT於一實施形態中，係實施用以相對於第2區R2選擇性蝕刻第1區R1。以下，假設以圖3的基板W作為處理對象，針對方法MT加以說明。
於步驟ST1中，將包含第1區R1及第2區R2的基板W提供至腔室10內。
於接續於步驟ST1之步驟ST2中，使基板W暴露於第1處理氣體的第1電漿。更具體而言，於步驟ST2中，藉由使第1處理氣體激發而產生第1電漿，並使基板W暴露於第1電漿。步驟ST2藉由產生第1電漿，而於第1區R1及第2區R2上形成沉積物DP(沉積膜)。步驟ST2執行時之電漿處理裝置1的各部的動作，可藉由控制部80加以控制。
第1電漿係由第1處理氣體所產生。第1處理氣體，係包含含有碳原子及氟原子的第1氣體和含有矽原子的第2氣體之混合氣體。沉積物DP含有碳原子及氟原子。
第1氣體係氟碳化合物氣體及/或氫氟碳化合物氣體。第1氣體例如包含選自於由C3 F8 氣體、C4 F8 氣體、C5 F8 氣體、C4 F6 氣體、CF4 氣體、CH3 F氣體、CHF3 氣體及CH2 F2 氣體所成之群組中之至少一種氣體。第1氣體可更包含Ar氣體、He氣體等各種稀有氣體中之至少一種氣體。第1氣體可更包含O2 氣體。
第2氣體例如包含選自於由SiCl4 氣體、SiH4 氣體、Si2 H6 氣體、SiH2 Cl2 氣體、Si4 H10 氣體及Si5 H12 氣體所成之群組中之至少一種氣體。
於使用電漿處理裝置1執行步驟ST2時，從氣體源組40將第1處理氣體供給至腔室本體12內。於步驟ST2中，將來自第1射頻電源62的射頻電力供給至上部電極30。於步驟ST2中，可將來自第2射頻電源64的射頻偏壓電力供給至下部電極18。
於步驟ST2中，藉由排氣裝置50，將腔室本體12的內部空間10s的壓力設定為既定壓力。
如上所述，於腔室本體12內，從第1處理氣體產生第1電漿，並使載置於支持台14上的基板W暴露於第1電漿。因此，含有碳原子及氟原子(氟碳化合物)的沉積物附著於第1區R1及第2區R2。因此，使含有氟碳化合物的沉積物DP形成於第1區R1及第2區R2上。結果，可於後述步驟ST3中，於以沉積物DP保護第2區R2之同時，進行第1區R1的蝕刻。
如上所述，於第1處理氣體中，包含含有矽原子的第2氣體。因此，於從第1處理氣體產生第1電漿之際，藉由下述式(1)的反應，於電漿氣相中使多餘的氟原子與矽原子反應而去除。 Si＋4F→SiF4↑ (1) 結果，可於第1區R1及第2區R2上，形成碳原子組成比對氟原子組成比之比率(C/F比)高的沉積物DP。又，藉由於步驟ST2中調整第1氣體及第2氣體的流量比，可控制沉積物DP的C/F比。例如，藉由使第2氣體對第1氣體的流量比變大，可使沉積物DP的C/F比變大。
於接續於步驟ST2之步驟ST3中，藉由產生第2電漿而蝕刻第1區R1。更具體而言，藉由沉積物DP中所含的氟碳化合物的自由基，蝕刻第1區R1。步驟ST3的執行時的電漿處理裝置1的各部的動作，可藉由控制部80加以控制。
第2電漿由第2處理氣體所產生，第2處理氣體含有鈍性氣體。於步驟ST3中，使步驟ST2處理後的基板W，暴露於鈍性氣體的電漿。步驟ST3中所使用的鈍性氣體，可為稀有氣體或氮氣。
步驟ST2的處理時間與步驟ST3的處理時間係任意設定。於一實施形態中，將步驟ST2的處理時間與步驟ST3的處理時間的合計中步驟ST2的處理時間所占的比率，例如設定為5～45%的範圍內的比率。
於使用電漿處理裝置1執行步驟ST3時，從氣體源組40供給鈍性氣體。於步驟ST3中，除了鈍性氣體外，亦可再供給O2 氣體。
於步驟ST3中，將來自第1射頻電源62的射頻電力供給至上部電極30。於步驟ST3中，可將來自第2射頻電源64的射頻偏壓電力供給至下部電極18。
於步驟ST3中，藉由排氣裝置50將腔室本體12內的空間的壓力設定為既定壓力。
方法MT中，於執行步驟ST3之後，再次執行步驟ST2(步驟ST4：否)。如此，可使包含步驟ST2及步驟ST3的週期執行一次以上。藉由執行先前的步驟ST3而使沉積物DP的膜厚減少，故當再次執行步驟ST2使基板W暴露於上述第1處理氣體的第1電漿時，可更將第1區R1加以蝕刻。其後，藉由再執行步驟ST3，可利用沉積物DP中的氟碳化合物自由基，蝕刻第1區R1。
於方法MT中，於步驟ST4判定是否滿足停止條件。停止條件於例如包含步驟ST2及步驟ST3之週期的重複次數達到既定次數時，則判定為滿足。於停止條件未滿足的情形時(步驟ST4：否)，再次執行包含步驟ST2及步驟ST3的週期。另一方面，於停止條件滿足的情形時(步驟ST4：是)，則方法MT結束。
於以上說明的方法MT中，藉由交互執行複數次之步驟ST2及步驟ST3，可以高選擇比相對於第2區R2選擇性地蝕刻第1區R1。
圖4係方法MT之處理對象的另一例的剖面圖。圖4的基板係包含第1區R1及第2區R2之基板W2，可對基板W2使用方法MT。具體而言，基板W2包含：基底層100、複數之隆起區102、第1區R1、第2區R2及遮罩108。基板W2係例如鰭式場效電晶體的製造中所得的產物。
基底層100例如係由多結晶矽所構成。基底層於一例中係鰭狀區，具有大致長方體形狀。
複數之隆起區102係設於基底層100上，彼此大致平行地排列。隆起區102例如係閘極區。
第2區R2的材料係氮化矽。第2區R2以覆蓋隆起區102的方式設置。
將隆起區102埋入至第1區R1內。亦即，第1區R1係以隔著第2區R2而覆蓋隆起區102的方式設置。
第1區R1的材料係氧化矽。於第1區R1上，設有遮罩108。遮罩108具有於相鄰的隆起區102間的上方開口的圖案。遮罩108係有機膜。遮罩108可藉由光微影而製得。
當對基板W2執行方法MT，則可相對於第2區R2選擇性地蝕刻基板W2的第1區R1。於相鄰二個隆起區102間的區域可自對準地形成孔洞(SAC：Self-Aligned Contact；自對準接觸)。該孔洞例如可成為連接至鰭狀區的源極或汲極之接觸用孔洞。
更具體而言，步驟ST1中，將圖4的基板W2提供至腔室10內。接續於步驟ST1之後，執行上述步驟ST2。於步驟ST2所使用的第1處理氣體，係針對第1處理氣體於上所述之氣體種類的氣體。於步驟ST2所使用的內部空間10s的壓力，係針對步驟ST2中之內部空間10s的壓力於上所述之壓力。藉由執行步驟ST2，於基板W2的第1區R1上形成沉積物DP。
接續於步驟ST2之後，執行上述步驟ST3。於步驟ST3所使用的第2處理氣體，係針對第2處理氣體於上所述之氣體種類的氣體。於步驟ST3所使用的內部空間10s的壓力，係針對步驟ST3中之內部空間10s的壓力於上所述之壓力。藉由執行步驟ST3，於基板W2上所形成的沉積物DP中的氟碳化合物自由基，使基板W2的第1區R1的蝕刻進行。
對於基板W2，於上述步驟ST4中判定停止條件未滿足的情形時(步驟ST4：否)，則於執行步驟ST3之後，再次執行步驟ST2。如此，可對於基板W2執行一次以上之包含步驟ST2及步驟ST3之週期。
如上所述，藉由對於基板W2重複執行步驟ST2及步驟ST3，而如圖5所示，沿著遮罩108的圖案將第1區R1蝕刻至第2區R2。
當藉由重複執行步驟ST2及步驟ST3而使第2區R2露出後，藉由步驟ST2使於第2區R2上形成沉積物DP，藉由沉積物DP保護第2區R2而不受蝕刻的影響。
藉由更重複執行步驟ST2及步驟ST3，而如圖6所示，相對於第2區R2選擇性地蝕刻相鄰二個隆起區102間的第1區R1，直至由第2區R2所界定的凹部的底面為止。隆起區102係由第2區R2上的沉積物DP保護以不受蝕刻的影響。
以下，說明為了方法MT的評價所進行的複數之實驗例。以下所說明的複數之實驗例，單純係顯示用以例示方法MT，而非用以限定方法MT。
於依方法MT所進行之複數之實驗例中，準備具有於在表面具有光阻膜的基板上黏貼有30［mm］×30［mm］的SiO2 晶片(氧化矽膜)及30［mm］×30［mm］的SiN晶片(氮化矽膜)的構造之基板。SiO2 晶片係對應於第1區R1，SiN晶片係對應於第2區R2。將此等二晶片黏貼於離基板的中心為均等的距離。對於此基板，於以下所記載的處理條件下，進行複數之實驗例的處理。
於複數之實驗例中，執行30次包含2秒的步驟ST2及N秒(N為正整數)的步驟ST3之週期。複數之實驗例中，步驟ST3的執行時間(N秒)，係5～25秒中之任一時間(5≦N≦25)(參考圖7的橫軸)。複數之實驗例僅於步驟ST3的執行時間的差異上，彼此不同。
於步驟ST2所使用之第1處理氣體的第1氣體，係C4 F6 氣體及Ar氣體的混合氣體。於步驟ST2所使用的第1處理氣體的第2氣體，係SiCl4 氣體。步驟ST2的處理條件為壓力：20［mTorr］、C4 F6 氣體流量：4［sccm］、Ar氣體流量：1188［sccm］、SiCl4 氣體流量：2［sccm］。步驟ST2的處理條件尚有第1射頻電源62的射頻電力：60［MHz］，100［W］、第2射頻電源64的射頻偏壓電力：40［MHz］，150［W］、直流電壓：-300［V］。
於步驟ST3所使用之第2處理氣體的鈍性氣體，係Ar氣體。步驟ST3的處理條件為壓力：20［mTorr］、Ar氣體流量：1188［sccm］。步驟ST3的處理條件尚有第1射頻電源62的射頻電力：60［MHz］，100［W］、第2射頻電源64的射頻偏壓電力：40［MHz］，150［W］、直流電壓：0［V］。
圖7中，顯示有關以上述複數之實驗例所得之結果的圖形。圖7中，顯示步驟ST3中之SiO2 晶片的蝕刻量與SiN晶片的蝕刻量。圖7的橫軸，顯示步驟ST3的合計處理時間。
圖7左側的縱軸，顯示步驟ST3中之SiO2 晶片的蝕刻量。圖7的PT1a顯示SiO2 晶片的蝕刻量的測定結果。圖7右側的縱軸，顯示步驟ST3中之SiN晶片的蝕刻量。圖7的PT2a顯示SiN晶片的蝕刻量的測定結果。
又，圖8中，顯示藉由與圖7的實驗例(依方法MT所進行之實驗例)對應的實驗例所得的結果。於圖8的實驗例中，進行與圖7的實驗例的步驟ST2及步驟ST3分別對應的二個步驟。
於圖8的實驗例的二個步驟中之與步驟ST2對應的步驟(以下稱步驟ST2a)中，使用不含SiCl4 氣體的處理氣體(亦即僅含有C4 F6 氣體及Ar氣體之處理氣體)。圖8的實驗例僅有此點與圖7的實驗例不同。
圖8的橫軸、左側的縱軸及右側的縱軸，與圖7相同。圖8的PT1b顯示SiO2 晶片的蝕刻量的測定結果。圖8的PT2b顯示SiN晶片的蝕刻量的測定結果。
如圖7及圖8所示，於圖7的實驗例及圖8的實驗例的任一者中，皆得到下述結果：隨著步驟ST3的合計處理時間越長，SiO2 晶片的蝕刻量越增加，而SiN晶片的蝕刻量為少量且維持固定。
再者，SiN晶片的蝕刻量的平均值，於圖7的情形時為2.3［nm］，而於圖8的情形時為3.1［nm］。亦即，於步驟ST2使用SiCl4 氣體的實驗例中，與於步驟ST2a未使用SiCl4 氣體的實驗例相比，SiN晶片的蝕刻量較少。
因此，依據方法MT，可以較高的選擇比相對於SiN的第2區R2選擇性地蝕刻SiO2 的第1區R1。此結果可由圖9的結果所支持。
圖9中，顯示藉由執行90秒的步驟ST2及90秒的步驟ST2a而於SiN晶片(與第2區R2對應)上各自所形成之沉積物DP的原子組成%。
圖9的縱軸，顯示原子組成%。圖9之GF1a，顯示以90秒的步驟ST2a(將C4 F6 氣體及Ar氣體的混合氣體用於第1處理氣體的情形)所得的結果。圖9所示GF2a，顯示以90秒的步驟ST2(將C4 F6 氣體、Ar氣體及SiCl4 氣體的混合氣體用於第1處理氣體的情形)所得的結果。
依據圖9所示結可知，於步驟ST2使用SiCl4 氣體的實驗例，與於步驟ST2a未使用SiCl4 氣體的實驗例相比，沉積物DP中之C/F較大。此結果一般認為係因於從第1處理氣體產生電漿之際，於電漿氣相中多餘的氟原子與矽原子反應而被去除所致。
依據方法MT，於步驟ST2中將SiCl4 氣體用於第2氣體的情形時，藉由調整第2氣體的流量，將第2區R2上的沉積物DP中之C/F比控制為良好。因此，藉由沉積物DP對蝕刻的容忍度增加，而能以高選擇比相對於第2區R2選擇性地蝕刻第1區R1。
再者，於圖10，顯示藉由執行90秒的步驟ST2及90秒的步驟ST2a而於SiN晶片上分別形成之沉積物DP的膜厚。
依據圖10，於步驟ST2使用SiCl4 氣體的實驗例，與於步驟ST2a中未使用SiCl4 氣體的實驗例相比，於SiN晶片上所形成的沉積物DP的膜厚較厚。
以上，說明各種例示的實施形態，但不限於上述例示的實施形態，亦可有各式各樣的省略、置換及變更。又，可將不同例示的實施形態中之因素加以組合而形成其他例示的實施形態。
例如，於步驟ST2中所使用之第2氣體的流量，可於每次使步驟ST2及步驟ST3時，加以階段式地增減。例如，從步驟ST2最初執行時起，於每次使步驟ST2重複時，使第2氣體的流量減少。此係因藉由使步驟ST2重複，可持續利用第2氣體的矽原子的電漿，將氟原子從第2區R2的沉積物DP去除。
從以上說明當可理解，本發明之各種例示的實施形態，係因說明的目的而於本說明書中加以說明，於未超出本發明的範圍及主旨可有各種變更。因此，對於本說明書所揭示的各種例示的實施形態，並無意限定，其真正的範圍及主旨，依附加的專利申請範圍所示。
1:電漿處理裝置 10:腔室 100:基底層 102:隆起區 108:遮罩 10s:內部空間 12:腔室本體 12e:排氣口 12g:閘閥 12p:通路 13:支持部 14:支持台 16:電極板 18:下部電極 18f:流路 20:靜電吸盤 20p:直流電源 20s:開關 22a,22b:配管 24:氣體供給管線 25:邊緣環 30:上部電極 32:構件 34:頂板 34a:氣體噴出孔 36:支持體 36a:氣體擴散室 36b:氣體孔 36c:氣體導入口 38:氣體供給管 40:氣體源組 41:閥組 42:流量控制器組 46:遮蔽件 48:擋板 50:排氣裝置 52:排氣管 62:第1射頻電源 64:第2射頻電源 66:匹配器 68:匹配器 80:控制部 DP:沉積物 GF1a:以90秒的步驟ST2a所得的結果 GF2a:以90秒的步驟ST2所得的結果 MT:方法 PT1a,PT1b:SiO2晶片的蝕刻量的測定結果 PT2a,PT2b:SiN晶片的蝕刻量的測定結果 R1:第1區 R2:第2區 SB:基板 ST1~ST4:步驟 W,W2:基板
［圖1］圖1係依一例示的實施形態之基板處理方法的流程圖。 ［圖2］圖2係依一例示的實施形態之電漿處理裝置的構成例示圖。 ［圖3］圖3係適用圖1的流程圖之基板的剖面圖。 ［圖4］圖4係適用圖1的流程圖之基板的剖面的其他例圖。 ［圖5］圖5係將圖1的流程圖應用於圖4的基板後之基板的剖面例示圖。 ［圖6］圖6係將圖1的流程圖應用於圖5的基板後之基板的剖面例示圖。 ［圖7］圖7係藉由應用圖1的流程圖之複數實驗例所得的結果圖。 ［圖8］圖8係藉由其他複數實驗例所得的結果圖。 ［圖9］圖9係用以理解圖7所示結果所得的實驗結果圖。 ［圖10］圖10係用以理解圖7所示結果所得的其他實驗結果圖。
MT:方法
ST1~ST4:步驟

Claims (12)

  1. 一種基板處理方法，包含： a)步驟，將包含第1區及第2區的基板提供至腔室內；及 b)步驟，藉由從第1處理氣體產生第1電漿，而於該第1區及該第2區上形成沉積膜； 該第1處理氣體，係包含含有碳原子及氟原子的第1氣體和含有矽原子的第2氣體之混合氣體。
  2. 如請求項1之基板處理方法，其中， 該沉積膜含有碳原子及氟原子， 該b)步驟中，藉由調整該第1氣體及該第2氣體的流量比，而控制於該第1區及該第2區上所形成之沉積膜的碳原子及氟原子的組成比。
  3. 如請求項1或2之基板處理方法，其中， 該第1氣體係氟碳化合物氣體及/或氫氟碳化合物氣體。
  4. 如請求項1或2之基板處理方法，其中， 該第1氣體包含選自於由C3 F8 氣體、C4 F8 氣體、C5 F8 氣體、C4 F6 氣體、CF4 氣體、CH3 F氣體、CHF3 氣體及CH2 F2 氣體所成之群組中之至少一種氣體。
  5. 如請求項1～4中任一項之基板處理方法，其中， 該第2氣體包含選自於由SiCl4 氣體、SiH4 氣體、Si2 H6 氣體、SiH2 Cl2 氣體、Si4 H10 氣體及Si5 H12 氣體所成之群組中之至少一種氣體。
  6. 如請求項1～5中任一項之基板處理方法，其中， 該第1區含有氧化矽，該第2區含有氮化矽。
  7. 如請求項1之基板處理方法，其中， 該b)步驟中，使該第2氣體的流量階段式地增減。
  8. 如請求項1～7中任一項之基板處理方法，其更包含： c)步驟，藉由從含有鈍性氣體的第2處理氣體產生第2電漿，而蝕刻該第1區； 該c)步驟中，藉由使該沉積膜與該第2電漿中所含的離子反應，而蝕刻該第1區。
  9. 如請求項8之基板處理方法，其中， 該第2處理氣體係稀有氣體或氮氣。
  10. 如請求項8或9之基板處理方法，其中， 使包含該b)步驟及該c)步驟的週期執行一次以上。
  11. 一種半導體元件之製造方法，包含請求項1～10中任一項之基板處理方法。
  12. 一種電漿處理裝置，包含： 腔室； 氣體源組，將處理氣體供給至該腔室； 射頻電源，將藉由該氣體源組供給至該腔室的該處理氣體加以電漿激發；及 控制部，控制該氣體源組及該射頻電源； 該控制部執行包含以下步驟之處理， a)步驟，將包含第1區及第2區的基板提供至該腔室內；及 b)步驟，藉由從該處理氣體產生電漿，而於該第1區上形成沉積膜； 該處理氣體，係包含含有碳原子及氟原子的第1氣體和含有矽原子的第2氣體之混合氣體。
TW109131991A 2019-10-01 2020-09-17 基板處理方法、半導體元件之製造方法及電漿處理裝置 TW202129753A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-181487 2019-10-01
JP2019181487A JP7398915B2 (ja) 2019-10-01 2019-10-01 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置

Publications (1)

Publication Number Publication Date
TW202129753A true TW202129753A (zh) 2021-08-01

Family

ID=75162198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131991A TW202129753A (zh) 2019-10-01 2020-09-17 基板處理方法、半導體元件之製造方法及電漿處理裝置

Country Status (4)

Country Link
US (1) US11955316B2 (zh)
JP (1) JP7398915B2 (zh)
CN (1) CN112599414A (zh)
TW (1) TW202129753A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355949B2 (ja) * 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JPH11111680A (ja) * 1997-09-30 1999-04-23 Yasuhiro Horiike エッチング方法
JP5530088B2 (ja) 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9030013B2 (en) * 2012-09-21 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures comprising flexible buffer layers
JP6396699B2 (ja) 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6373150B2 (ja) 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP6235981B2 (ja) 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP6529357B2 (ja) 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP7398915B2 (ja) 2023-12-15
US20210098234A1 (en) 2021-04-01
JP2021057523A (ja) 2021-04-08
CN112599414A (zh) 2021-04-02
US11955316B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
US9911607B2 (en) Method of processing target object
EP3206223B1 (en) Plasma processing method and plasma processing apparatus
TW202004911A (zh) 膜之蝕刻方法及電漿處理裝置
US11462412B2 (en) Etching method
TWI737785B (zh) 被處理體之處理方法
TWI725034B (zh) 電漿處理方法
KR20210061937A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
TWI809086B (zh) 蝕刻方法及電漿處理裝置
CN110010466B (zh) 蚀刻方法
CN110021524B (zh) 蚀刻方法
TWI759348B (zh) 被處理體之處理方法
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
TWI822918B (zh) 電漿處理方法及電漿處理裝置
US12009219B2 (en) Substrate processing method
CN111524807A (zh) 基板处理方法和基板处理装置
CN111725062A (zh) 膜的蚀刻方法和等离子体处理装置
TW202213517A (zh) 基板處理方法及電漿處理裝置